JP7328148B2 - アレイ基板及びその製造方法、ディスプレイパネル及び表示装置 - Google Patents

アレイ基板及びその製造方法、ディスプレイパネル及び表示装置 Download PDF

Info

Publication number
JP7328148B2
JP7328148B2 JP2019546829A JP2019546829A JP7328148B2 JP 7328148 B2 JP7328148 B2 JP 7328148B2 JP 2019546829 A JP2019546829 A JP 2019546829A JP 2019546829 A JP2019546829 A JP 2019546829A JP 7328148 B2 JP7328148 B2 JP 7328148B2
Authority
JP
Japan
Prior art keywords
layer
light
array substrate
base substrate
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019546829A
Other languages
English (en)
Other versions
JP2021524045A (ja
Inventor
震 ▲張▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021524045A publication Critical patent/JP2021524045A/ja
Application granted granted Critical
Publication of JP7328148B2 publication Critical patent/JP7328148B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14678—Contact-type imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Electromagnetism (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本特許出願は、２０１８年５月１７日に提出した中国特許出願第２０１８１０４７３８９８．２号、名称「アレイ基板及びその製造方法、ディスプレイパネル及び表示装置」の優先権を主張し、上記中国特許出願に開示されている全内容を引用により本開示の実施例の一部としてここに組み込む。
本開示の実施例は、アレイ基板及びその製造方法、ディスプレイパネル及び表示装置に関する。
モバイル決済とモバイル情報交換の急速な発展に伴い、表示装置に適用できる簡便で効果的なセキュリティ技術に対するニーズがますます高まっている。指紋認識技術、掌紋認識技術や虹彩認識技術などの生体認識技術は、徐々にモバイル電子機器に採用されてきた。
単独したイメージングモジュールを導入することによって表示装置に指紋認識又は掌紋認識などの生体認識機能を付与すると、表示装置の体積、重量、コスト及び消費電力が増加してしまい、それは、現在の消費者の電子製品、特に大衆消費電子製品への要求や期待に反することになる。
アンダースクリーン指紋認識技術に基づく表示装置では、単独した指紋認識モジュールを設置する必要がないため、画面の下部額縁の寸法が小さく、全画面化を実現しやすく、油汚れ、水ジミ、埃塵に対する耐性を有するなどの長所を有するため、アンダースクリーン指紋認識技術に基づく表示装置は、幅広く注目されている。
本開示の少なくとも１つの実施例は、アレイ基板を提供し、該アレイ基板は、
ベース基板と、
前記ベース基板上に位置し、光透過孔を含む遮光層と、
前記遮光層の前記ベース基板から離れた側に位置する薄膜トランジスタのアクティブ層と、
前記ベース基板上に位置し、前記光透過孔に連通している第１貫通孔を含む絶縁層とを備える。
本開示のいくつかの実施例において、前記第１貫通孔の前記ベース基板での正投影が前記アクティブ層の前記ベース基板での正投影と重ならない。
本開示のいくつかの実施例において、前記光透過孔の前記ベース基板での正投影が完全に前記第１貫通孔の前記ベース基板での正投影内にある。
本開示のいくつかの実施例において、アレイ基板は、前記第１貫通孔及び前記光透過孔に充填される充填構造をさらに備える。
本開示のいくつかの実施例において、前記第１貫通孔及び前記光透過孔は、前記充填構造により完全に充填される。
本開示のいくつかの実施例において、アレイ基板は、前記絶縁層の前記ベース基板から離れた側に位置し、前記充填構造とは一体に形成される充填層をさらに備える。
本開示のいくつかの実施例において、前記充填層は、パッシベーション層、ゲート絶縁層、層間絶縁層及び平坦化層のうちのいずれか一つを含む。
本開示のいくつかの実施例において、前記絶縁層は、緩衝層、パッシベーション層、ゲート絶縁層及び層間絶縁層の少なくとも１つを含む。
本開示のいくつかの実施例において、アレイ基板は、ソース及びドレインをさらに備え、前記ソースと前記ドレインは、前記パッシベーション層、前記ゲート絶縁層及び前記層間絶縁層の少なくとも１つを貫通している第２貫通孔を介してそれぞれ前記アクティブ層に接続される。
本開示のいくつかの実施例において、アレイ基板は、前記緩衝層、前記パッシベーション層、前記ゲート絶縁層及び前記層間絶縁層の少なくとも１つを貫通している第３貫通孔を介して前記遮光層に接続される接続電極をさらに備える。
本開示のいくつかの実施例において、前記光透過孔は、少なくとも部分的に前記アレイ基板の画素の間に位置する。
本開示のいくつかの実施例において、アレイ基板は、前記ベース基板の前記遮光層から離れた側に位置するイメージングデバイスをさらに備え、前記イメージングデバイスは、前記ベース基板に垂直な方向に少なくとも部分的に前記光透過孔と重なる。
本開示の少なくとも１つの実施例は、上記いずれかのアレイ基板を備えるディスプレイパネルをさらに提供する。
本開示の少なくとも１つの実施例は、上記いずれかのアレイ基板又は上記いずれかのディスプレイパネルを備える表示装置をさらに提供する。
本開示の少なくとも１つの実施例は、アレイ基板の製造方法をさらに提供し、該製造方法は、
ベース基板を提供するステップと、
前記ベース基板上に遮光膜層を形成するステップと、
前記遮光膜層上に薄膜トランジスタのアクティブ層を形成するステップと、
前記アクティブ層を形成した後、前記遮光膜層をパターニングして、光透過孔を含む遮光層を形成するステップとを含む。
本開示のいくつかの実施例において、該方法は、絶縁層を形成し、第１貫通孔の前記ベース基板での正投影が前記アクティブ層の前記ベース基板での正投影と重ならないように前記絶縁層をパターニングして前記第１貫通孔を形成し、前記第１貫通孔を介して前記遮光膜層をパターニングして前記光透過孔を形成するステップをさらに含む。
本開示のいくつかの実施例において、該方法は、前記第１貫通孔及び前記光透過孔に充填される充填構造を形成するステップをさらに含む。
本開示のいくつかの実施例において、前記充填構造は、前記第１貫通孔及び前記光透過孔を完全に充填する。
本開示のいくつかの実施例において、該方法は、前記絶縁層上に充填層を形成するステップをさらに含み、前記充填構造は、前記充填層の一部となる。
本開示のいくつかの実施例において、前記充填層は、パッシベーション層、ゲート絶縁層、層間絶縁層及び平坦化層のうちのいずれか一つを含む。
本開示のいくつかの実施例において、前記絶縁層の形成には、緩衝膜層、パッシベーション膜層、ゲート絶縁膜層及び層間絶縁膜層の少なくとも１つの形成を含む。
本開示のいくつかの実施例において、該方法は、接続電極を形成し、及び前記緩衝膜層、前記パッシベーション膜層、前記ゲート絶縁膜層及び前記層間絶縁膜層の少なくとも１つを貫通している第３貫通孔を形成するステップをさらに含み、前記接続電極は、前記第３貫通孔を介して前記遮光層に接続される。
本開示のいくつかの実施例において、該方法は、前記ベース基板の前記遮光層から離れた側にイメージングデバイスを提供するステップをさらに含み、前記イメージングデバイスは、前記ベース基板に垂直な方向に少なくとも部分的に前記光透過孔と重なる。
本開示の実施例の技術案を明瞭に説明するために、以下、実施例の図面を簡単に説明するが、勿論、以下の説明における図面は、本開示のいくつかの実施例に関するものに過ぎず、本開示を制限するものではない。
指紋認識機能を有する表示装置である。 図１Ａに示す駆動バックプレーンを示す例示的な構造図である。 駆動バックプレーンの製造方法を示す模式図である。 駆動バックプレーンの製造方法を示す模式図である。 駆動バックプレーンの製造方法を示す模式図である。 駆動バックプレーンの製造方法を示す模式図である。 駆動バックプレーンの製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す例示的なフローチャートである。 本開示の少なくとも１つの実施例に係るアレイ基板を示す例示的な構造図である。 本開示の少なくとも１つの実施例に係るアレイ基板を示す例示的な平面図である。 図３Ｂに示す充填構造及び平坦化層を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法を示す模式図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法により製造されるアレイ基板を示す別の例示的な構造図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法により製造されるアレイ基板を示すさらに別の例示的な構造図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法により製造されるアレイ基板を示すさらに別の例示的な構造図である。 本開示の少なくとも１つの実施例に係るアレイ基板の製造方法により製造されるアレイ基板を示すさらに別の例示的な構造図である。 本開示の少なくとも１つの実施例に係るディスプレイパネル及び表示装置を示す模式的なブロック図である。
本開示の実施例の目的、技術案及び利点をより明瞭にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明瞭かつ完全に説明する。勿論、説明する実施例は、本開示の実施例の一部に過ぎず、すべての実施例ではない。説明する本開示の実施例に基づいて、当業者が創造的な努力を必要とせずに想到しうるすべてのほかの実施例は、本開示の保護範囲に属する。
特に断らない限り、本開示に使用されている技術用語又は科学用語は、本開示の当業者が理解しうる一般的な意味である。本開示に使用されている「第１」、「第２」及び類似した用語は、いかなる順番、数量又は重要性を示すものでもなく、異なる構成部分を区別するために過ぎない。同様に、「１つ」、「一」又は「該」などの類似した用語も、数量の制限を示すものではなく、少なくとも１つが存在することを意味する。「含む」又は「備える」などの類似した用語は、該用語の前に記載の素子又は物品が該単語の後に挙げられている素子又は物品及びその同等物を含み、ほかの素子又は物品を排除しないことを意図する。「接続」又は「接続されている」などの類似した用語は、物理的又は機械的接続に限定されず、直接か間接かを問わず、電気的接続を含む。「上」、「下」、「左」、「右」などは、相対位置関係を示すものに過ぎず、説明対象の絶対位置が変わると、この相対位置関係もそれに対応して変化する。
図１Ａは、アンダースクリーン指紋認識機能を有する表示装置である。図１Ａに示されるように、該表示装置は、駆動バックプレーン５８１、発光層５５３、積層した膜層５８２及びカバープレート５８３を備える。たとえば、発光層５５３は、複数の発光ユニット（未図示）を含む。たとえば、駆動バックプレーン５８１は、遮光層５１３、薄膜トランジスタ５１２（図１Ｂ参照）及びイメージングデバイス５１５を備える。遮光層５１３は、複数の光透過領域（すなわち孔）及び複数の光透過領域を離間させるための遮光領域５８４を備える。薄膜トランジスタ５１２は、表示駆動回路に用いられて複数の発光ユニットを駆動して発光させる。イメージングデバイス５１５は、複数のイメージング画素を含み得る。たとえば、カバープレート５８３は、該表示装置の関連膜層をかき傷から保護する。積層した膜層５８２は、空気中の水蒸気や酸素による酸化の問題を低減させるために、パッケージ層などを含んでもよい。実際の応用の要件に応じて、積層した膜層５８２は、ほかの膜層（たとえば、電極層）をさらに含んでもよく、ここで重複説明を省略する。
たとえば、指の皮膚に入射される光線（たとえば、発光ユニットから射出する光線）が拡散反射され、一部の拡散反射光線が表示装置に戻り、遮光層５１３の光透過領域（すなわち、遮光層の孔５１４）を介してイメージングデバイス５１５に入射され（図２Ｄ参照）、それによって、イメージングデバイス５１５は、指の指紋に対してイメージングを行い、さらに図１Ａに示す表示装置は、アンダースクリーン指紋認識機能を実現する。
図１Ｂは、図１Ａに示す駆動バックプレーン５８１を示す例示的な構造図である。図１Ｂに示されるように、該駆動バックプレーン５８１は、ベース基板５１１、遮光層５１３、緩衝層５２１、薄膜トランジスタ５１２のアクティブ層５１６、薄膜トランジスタ５１２のゲート絶縁層５２２、薄膜トランジスタ５１２のゲート５２３、薄膜トランジスタ５１２のパッシベーション層５２４、層間絶縁層５２５、薄膜トランジスタ５１２のソース５２９及びドレイン５２６、平坦化層５２７、第１電極５５２及び画素画定層５５５を備える。たとえば、遮光層５１３は、複数の光透過領域（すなわち、複数の孔５１４）及び複数の光透過領域を離間させるための遮光領域５８４を含む。たとえば、遮光層５１３は、金属で製造可能であるが、実際の応用の要件に応じて、遮光層５１３は、遮光機能を有するほかの材料で製造してもよい。
発明者は、現在の駆動バックプレーン５８１の製造プロセスにおいて、薄膜トランジスタ５１２の特性を確保するために、薄膜トランジスタ５１２のアクティブ層５１６の遮光層５１３での正投影と隣接する遮光層５１３の光透過領域（すなわち、遮光層の孔５１４）との間には大きな間隔が必要であり、指定された解像度に基づき、遮光層５１３の光透過領域（すなわち、遮光層の孔）の直径が小さくなり、このため、イメージングデバイス５１５に入射された指からの拡散反射光線の強度が小さくなり、さらにイメージングデバイス５１５のイメージング品質が低下する（たとえば、イメージングデバイス５１５から出力した画像の信号対雑音比が小さい）ことを見出した。
また、発明者は、遮光層５１３のフローティングによる寄生容量及び薄膜トランジスタ５１２のキンク効果を避けるように、遮光層５１３に電気的に接続された接続電極５７１を介して遮光層５１３に通電することで、遮光層５１３に蓄積された電荷を放出できることを見出した。しかし、発明者は、接続電極５７１を形成するには、少なくとも一回のパターニング工程を追加する必要があることを見出した。遮光層の孔５１４を形成するには、少なくとも一回のパターニング工程を追加する必要があることを考慮すると、アンダースクリーン指紋認識機能を有する駆動バックプレーン５８１及び表示装置を製造するために、少なくとも２回のパターニング工程を追加することになり、その結果、駆動バックプレーン５８１及び表示装置の製造効率を大幅に低下させるとともに、製造コストを高める。
以下、図２Ａ－図２Ｄを参照しながら、上記少なくとも１つの問題を解決する方法を例示的に説明する。たとえば、図２Ａ－図２Ｄには、駆動バックプレーン５８１の製造方法が示されている。たとえば、図２Ａ－図２Ｄに示されるように、駆動バックプレーン５８１の製造方法は、ステップＳ５１１～ステップＳ５１８を含む。
ステップＳ５１１：ベース基板５１１を提供する（図２Ａ参照）。後続で形成される各構造の位置についての説明の便宜上、図２Ａには、イメージングデバイス５１５が示されているが、イメージングデバイス５１５は、後で設置してもよい。
ステップＳ５１２：ベース基板５１１に金属材料（たとえば金属Ｍｏ）からなる遮光層５１３を形成し、遮光層５１３をパターニングして孔５１４を形成する（図２Ａ参照）。
ステップＳ５１３：遮光層５１３に絶縁材料から成る緩衝層５２１を形成し、緩衝層５２１に薄膜トランジスタ５１２のアクティブ層５１６を形成する（図２Ｂ参照）。
ステップＳ５１４：緩衝層５２１をパターニングして第３ビアホール５３３を形成し（図２Ｂ参照）、遮光層５１３を露出させる。
ステップＳ５１５：薄膜トランジスタ５１２のアクティブ層５１６に、薄膜トランジスタ５１２のゲート絶縁層５２２、薄膜トランジスタ５１２のゲート５２３、薄膜トランジスタ５１２のパッシベーション層５２４及び層間絶縁層５２５（図２Ｃ参照）を順次形成する。
ステップＳ５１６：薄膜トランジスタ５１２のゲート絶縁層５２２、薄膜トランジスタ５１２のパッシベーション層５２４及び層間絶縁層５２５をパターニングして、第２ビアホール５３１及び第４ビアホール５３４を形成する（図２Ｃ参照）。
ステップＳ５１７：表示領域５６１には、第２ビアホール５３１を介してアクティブ層５１６に接触するソース５２９及びドレイン５２６を形成し、周辺領域５６２には、第３ビアホール５３３及び第４ビアホール５３４を介して遮光層５１３に接触する接続電極５７１を形成する（図２Ｄ参照）。
ステップＳ５１８：ソース５２９、ドレイン５２６及び接続電極５７１上に平坦化層５２７、第１電極５５２及び画素画定層５５５を形成し、第１電極５５２は、平坦化層５２７でのビアホールを介してソース又はドレインに接続される（図２Ｄ参照）。
たとえば、ステップＳ５１３では、緩衝層５２１への薄膜トランジスタ５１２のアクティブ層５１６の形成には、緩衝層５２１上にアモルファスシリコン層を形成して、アモルファスシリコン層をアニールすることでアモルファスシリコン層を多結晶シリコン層に転化することを含む。たとえば、アモルファスシリコン層に対するアニールプロセスは、レーザ光（たとえば、エキシマレーザーが出力するレーザ光）をアモルファスシリコン層に照射することと、アモルファスシリコン層がレーザ光を吸収して熱を発生させ、徐々に表層溶融状態から完全溶融状態になることと、降温過程に、アモルファスシリコン層が多結晶シリコン層に転化することとを含む。
発明者は、遮光層５１３には複数の孔があるため、レーザ光をアモルファスシリコン層に照射する過程に、遮光層５１３において遮光層の孔５１４に近い領域及び遮光層の孔５１４から離れた領域では温度差（たとえば温度勾配）が存在し、それにより多結晶シリコン層の遮光層の孔５１４に近い領域（たとえば、遮光層５１３での正投影と遮光層の孔５１４との間の間隔がたとえば１ミクロン未満の領域）の結晶粒子の形態に悪影響を及ぼし、さらに薄膜トランジスタ５１２の特性の劣化を引き起こすことを見出した。図２Ｅには、遮光層の孔を被覆しているアモルファスシリコン層を結晶化して得た多結晶シリコン層の走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）の写真が示されており、この写真から明らかなように、孔（写真の円形部分）の内部及び孔のエッジ部分に対応した多結晶シリコン結晶粒子は、ほかの部分とは異なる影響を受けている。
従って、薄膜トランジスタ５１２の特性を確保するために、薄膜トランジスタ５１２のアクティブ層５１６の遮光層５１３での正投影については、隣接する遮光層５１３の光透過領域との間には、予め残された間隔ＰＤがプロセスの精度誤差に対応した第１所定間隔ＰＤ１（たとえば、０．６ミクロン）だけでなく、アニール温度差（たとえば温度勾配）に対応した第２所定間隔ＰＤ２（たとえば、１ミクロン又は２ミクロン）を含む。付加した第２所定間隔ＰＤ２のため、遮光層５１３の光透過領域の直径が小さくなり（たとえば、６．５ミクロン又は５．５ミクロン）、従って、イメージングデバイス５１５に入射された指からの拡散反射光線の強度を低下させ、それによりイメージングデバイス５１５が出力した画像の信号対雑音比を低減させる。
また、遮光層５１３に対するパターニング及び緩衝層５２１に対するパターニングが２つの独立した工程であり、且つ遮光層の孔５１４を形成するための少なくとも一回のパターニング工程を追加する必要があるため、アンダースクリーン指紋認識機能を有する駆動バックプレーン５８１及び表示装置を製造するには、少なくとも２回のパターニング工程を追加し、アンダースクリーン指紋認識機能を有するとともに薄膜トランジスタのキンク効果を抑制できる駆動バックプレーン５８１及び表示装置を製造するには、少なくとも三回のパターニング工程を追加することになり、その結果、駆動バックプレーン５８１及び表示装置の製造効率を大幅に低下させるとともに、製造コストを高める。
たとえば、図１Ｂ、図２Ｂ、図２Ｃ及び図２Ｄには、遮光層の孔５１４に緩衝層５２１の材料が充填されていてもよい。
本開示の実施例は、アレイ基板及びその製造方法、ディスプレイパネル及び表示装置を提供する。該アレイ基板及びその製造方法、ディスプレイパネル及び表示装置は、イメージング品質を向上できる。
本開示の少なくとも１つの実施例に係る該アレイ基板は、ベース基板、遮光層、薄膜トランジスタのアクティブ層、及び絶縁層を備える。遮光層は、前記ベース基板上に位置し、光透過孔を含む。薄膜トランジスタのアクティブ層は、前記遮光層の前記ベース基板から離れた側に位置する。絶縁層は、前記ベース基板上に位置する。前記絶縁層は、前記光透過孔に連通している第１貫通孔を含む。
本開示の少なくとも１つの実施例は、アレイ基板を提供し、該アレイ基板は、ベース基板、遮光層及び薄膜トランジスタを備える。遮光層は、ベース基板と薄膜トランジスタとの間に位置し且つ光透過孔を含み、薄膜トランジスタは、遮光層のベース基板から離れた側に順次設置されたアクティブ層及びパッシベーション層を含み、パッシベーション層は、アクティブ層のベース基板から離れた側に位置し、パッシベーション層は、光透過孔に連通している第１ビアホールを含む。本開示の実施例では、第１ビアホールを用いて光透過孔を形成できる。第１ビアホールは、薄膜トランジスタ以外の領域に位置する。
たとえば、遮光層の光透過孔のベース基板での正投影が完全に第１ビアホールのベース基板での正投影内にあるが、それに制限されない。たとえば、光透過孔は、第１ビアホールを介して遮光層をパターニングすることによって形成される。使用されるエッチングプロセスのため、遮光層の光透過孔のベース基板での正投影が第１ビアホールのベース基板での正投影とは多少異なる。
以下、いくつかの例にて本開示の実施例に係るアレイ基板を非限定的に説明するが、下述するように、矛盾しない限り、これら具体例における異なる特徴を互いに組み合わせて新しい例を構成することができ、これら新しい例は、いずれも本開示の保護範囲に属する。
図３Ｂに示されるように、該アレイ基板１００は、ベース基板１１１、遮光層１１３及び薄膜トランジスタ１１２を備える。遮光層１１３は、ベース基板１１１と薄膜トランジスタ１１２との間に位置し且つ光透過孔１１４を含む。薄膜トランジスタ１１２は、遮光層１１３のベース基板１１１から離れた側に順次設置されたアクティブ層１１６及びパッシベーション層１２４を含む。たとえば、アクティブ層１１６は、半導体層であり、たとえば、アクティブ層１１６は、多結晶シリコン層を含み、且つ、該多結晶シリコン層は、アニールプロセスを利用してアモルファスシリコン層から形成される。たとえば、ベース基板１１１、遮光層１１３及び薄膜トランジスタ１１２の製造方法については、本開示の実施例に係るアレイ基板の製造方法を参照すればよいので、ここで重複説明を省略する。
図３Ｂに示されるように、パッシベーション層１２４は、第１ビアホール１３２を含み、遮光層の光透過孔１１４のベース基板１１１での正投影が完全に第１ビアホール１３２のベース基板１１１での正投影内にあるが、それに制限されない。たとえば、パッシベーション層１２４に第１ビアホール１３２が設置されることによって、薄膜トランジスタのアクティブ層が形成された後（たとえば、パッシベーション層１２４を形成する）遮光層１１３をパターニングして光透過孔１１４を形成することが可能になり、それによって、アクティブ層を形成するアニールプロセスでは、遮光層による温度差がなくなり、アクティブ層の異なる部分の結晶形態への影響がなくなる。従って、遮光層は、薄膜トランジスタのアクティブ層の形成に悪影響を与えることがなく、このため、遮光層の光透過孔によるアクティブ層への悪影響を低減させるのに遮光層の光透過孔の直径を低減させる必要がなくなり、イメージングデバイスに入射される指からの拡散反射光線の強度をさらに向上させ、イメージングデバイスが出力した画像の信号対雑音比を向上させる。以下は、各実施例を参照して説明する。
なお、本開示では、遮光層の光透過孔１１４が円形である場合を例にして本開示の実施例を例示的に説明したが、本開示の実施例は、それに制限されず、実際の応用の要件に応じて、遮光層の光透過孔１１４は、楕円形、四角形などの形状としてもよい。
図３Ｂに示されるように、第１ビアホール１３２のベース基板１１１での正投影がアクティブ層１１６のベース基板１１１での正投影とは重ならない。たとえば、第１ビアホール１３２は、隣接する薄膜トランジスタの間に位置する。また、たとえば、第１ビアホール１３２は、隣接する薄膜トランジスタのアクティブ層１１６の間に位置する。
たとえば、遮光層の光透過孔１１４のベース基板１１１での正投影が第１ビアホール１３２のベース基板１１１での正投影とは完全に重なり、このような場合は、遮光層の光透過孔１１４のベース基板１１１での正投影と第１ビアホール１３２のベース基板１１１での正投影とは、同じ形状及び寸法を有し、このため、製造プロセスを簡略化させることができる。
図３Ｂに示されるように、薄膜トランジスタ１１２は、アクティブ層１１６とパッシベーション層１２４との間に設置されたゲート絶縁層１２２及びゲート１２３と、パッシベーション層１２４のアクティブ層１１６から離れた側に設置されたソース１２９及びドレイン１２６とをさらに備える。第１ビアホール１３２は、ゲート絶縁層１２２を貫通して形成され、ソース１２９及びドレイン１２６は、ゲート絶縁層１２２及びパッシベーション層１２４に形成された第２ビアホール１３１を介してアクティブ層１１６に接触する。
図３Ｂに示されるように、アレイ基板１００は、層間絶縁層１２５、第１コンデンサ電極１４１及び第２コンデンサ電極１４２をさらに備える。第１コンデンサ電極１４１及び第２コンデンサ電極１４２は、ベース基板１１１に垂直な方向に少なくとも部分的に重なり（たとえば、完全に重なる）コンデンサを形成してもよく、該コンデンサは、たとえば、画素回路の信号記憶、閾値補償機能などを実現しうる。
図３Ｂに示されるように、層間絶縁層１２５は、パッシベーション層１２４とソース１２９及びドレイン１２６が位置する層との間に設置され、第１コンデンサ電極１４１は、ゲート絶縁層１２２とパッシベーション層１２４との間に設置される。この場合、第１コンデンサ電極１４１は、ゲート１２３を形成する第１パターニングプロセスにおいて形成することができ、このようにしてプロセスの複雑度を低減できる。第２コンデンサ電極１４２は、パッシベーション層１２４と層間絶縁層１２５との間に設置され、この場合、第２コンデンサ電極１４２は、遮光層の光透過孔１１４を形成する第２パターニングプロセスにおいて形成され、このようにしてプロセスの複雑度をさらに低減できる。
図３Ｂ及び図３Ｄに示されるように、アレイ基板１００は、充填構造１９９をさらに備え、充填構造１９９は、第１ビアホール１３２及び光透過孔１１４に充填され、すなわち充填構造１９９は、パッシベーション層１２４及び遮光層１１３を貫通している。この場合、上記各層を貫通する第１ビアホール１３２は、単一材料で充填され、それにより、光透過孔１１４の上方での各種膜層の間の界面反射（たとえば、ゲート絶縁層１２２とパッシベーション層１２４の間の界面反射）により遮光層の光透過孔１１４を透過する光線の強度を低減させるような現象を防止できる。従って、第１ビアホール１３２に充填構造１９９が設置されることにより、イメージングデバイス１１５に入射される指からの拡散反射光線の強度をさらに向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。たとえば、図３Ｂに示されるように、第１ビアホール１３２及び光透過孔１１４は、充填構造１９９により完全に充填されている。
図３Ｂに示されるように、アレイ基板１００は、平坦化層１２７をさらに備え、平坦化層１２７は、層間絶縁層１２５のアクティブ層１１６から離れた側に設置される。この場合、第１ビアホール１３２は、平坦化層１２７を形成する材料で充填され得る。すなわち、平坦化層１２７及び充填構造１９９の製造材料が同じであり、且つベース基板１１１に垂直な方向に対向した充填構造１９９の表面がそれぞれ平坦化層１２７及びベース基板１１１に接続され、平坦化層１２７及び充填構造１９９が一体化して形成できるので、平坦化層１２７と充填構造１９９との間の界面をなくすことが可能になる。たとえば、ここでの平坦化層１２７は、充填層ＦＬとして第１ビアホール１３２及び光透過孔１１４を充填できるが、本開示の実施例では、充填層ＦＬは、平坦化層１２７ではなく、ほかの絶縁材料の層を使用してもよい。たとえば、充填層ＦＬは、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５のうちのいずれかを使用してもよく、それについては、後述する実施例において説明する。
平坦化層１２７及びベース基板１１１に接触する充填構造１９９を設置することで、複数の膜層の間の界面反射による遮光層の光透過孔１１４を透過した光線の強度低下を防止できる。たとえば、複数の膜層の間の界面反射は、緩衝層１２１とゲート絶縁層１２２との間の界面反射、パッシベーション層１２４とゲート絶縁層１２２との間の界面反射、層間絶縁層１２５とパッシベーション層１２４との間の界面反射、及び平坦化層１２７と層間絶縁層１２５との間の界面反射を含む。従って、イメージングデバイス１１５に入射された指からの拡散反射光線の強度を向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
なお、示されていないほかの実施例では、遮光層における光透過孔１１４を形成するステップとほかのステップとの関係の相違に応じて、遮光層における光透過孔１１４は、ゲート絶縁層１２２、パッシベーション層１２４又は層間絶縁層１２５を形成する材料で充填されてもよい。
図３Ｂに示されるように、アレイ基板１００は、表示領域１６１と周辺領域１６２とを含み、表示領域１６１は、アレイ状に配列した表示画素を含み、表示画素は、それぞれ少なくとも１つの発光素子を含み、周辺領域１６２は、表示領域１６１を取り囲んで設置されるようにしてもよい。
図３Ｂに示されるように、アレイ基板１００は、ゲート絶縁層１２２及びパッシベーション層１２４に位置する第３ビアホール１３３、層間絶縁層１２５に位置する第４ビアホール１３４、及び層間絶縁層１２５が形成された後であって平坦化層１２７の前に形成された接続電極１７１をさらに備える。
図３Ｂに示されるように、第３ビアホール１３３のベース基板１１１での正投影が第４ビアホール１３４のベース基板１１１での正投影とは少なくとも部分的に重なり、この場合、該接続電極１７１は、第３ビアホール１３３及び第４ビアホール１３４を介して（第３ビアホール１３３及び第４ビアホール１３４に設置された電極充填構造１９８を介して）遮光層１１３に接触できるので、接続電極１７１を経由して遮光層１１３に通電して遮光層１１３に蓄積された電荷を放出し、それにより遮光層１１３のフローティングによる寄生容量及び薄膜トランジスタ１１２のキンク効果を避け、さらに表示品質を向上させる。
図３Ｂに示されるように、第３ビアホール１３３及び第４ビアホール１３４は、アレイ基板１００の周辺領域１６２に位置し、このようにして表示領域１６１の正常表示を避ける。接続電極１７１は、第４ビアホール１３４及び第３ビアホール１３３を介して遮光層１１３に接触できるが、本開示の実施例では、それに制限されない。
図３Ｂに示されるように、第３ビアホール１３３のベース基板１１１での正投影が完全に第４ビアホール１３４のベース基板１１１での正投影内にあり、それにより充填構造１９８の均一性を向上させ、さらに遮光層１１３に蓄積された電荷をよりよく放出することができるが、本開示の実施例では、それに制限されない。
本開示の実施例では、絶縁層は、少なくとも一層を含んでもよいし、積層構造としてもよい。たとえば、図３Ｂ中の絶縁層ＩＳＬは、緩衝層１２１、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５を含むが、絶縁層ＩＳＬは、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５のうちの少なくとも１つを含んでもよい。
図３Ｂに示されるように、第１貫通孔Ｈ１は、絶縁層ＩＳＬを貫通している。たとえば、図３Ｂに示されるように、第１貫通孔Ｈ１は、緩衝層１２１、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５を貫通しており、ほかの実施例では、絶縁層ＩＳＬによって、必要に応じて調整してもよい。
たとえば、ソース１２９及びドレイン１２６は、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５の少なくとも１つを貫通している第２貫通孔Ｈ２を介してアクティブ層１１６に接触する。図３Ｂに示されるように、ソース１２９及びドレイン１２６は、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５を貫通する第２貫通孔Ｈ２を介してアクティブ層１１６に接触する。
なお、アレイ基板１００の具体的な構造は、図３Ｂに示した構造に制限されず、実際の応用の要件に応じて、本開示の実施例に係るアレイ基板１００は、図５Ａ－図５Ｄに示した構造として実現されてもよく、その具体的な構造及び製造方法については、本開示の実施例に係るアレイ基板の製造方法を参照すればよいので、ここで重複説明を省略する。
本開示の少なくとも１つの実施例は、ディスプレイパネル１０及び表示装置２０をさらに提供し、図６には、本開示の少なくとも１つの実施例に係るディスプレイパネル１０及び表示装置２０の例示的なブロック図が示されている。たとえば、図６に示されるように、該ディスプレイパネル１０は、本開示のいずれかの実施例に係るアレイ基板１００を含み、該表示装置２０は、本開示のいずれかの実施例に係るアレイ基板１００又は本開示のいずれかの実施例に係るディスプレイパネル１０を含む。該ディスプレイパネル１０及び表示装置２０は、イメージング品質を向上させることができる。
たとえば、該表示装置２０は、携帯電話、タブレットＰＣ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータなど、表示機能を有する任意の製品又は部材であり得る。なお、該ディスプレイパネル１０及び表示装置２０のほかの不可欠な構成部分（たとえば薄膜トランジスタ制御装置、画像データ符号化/復号化装置、行走査ドライバ、列走査ドライバ、クロック回路等）としては、適用できる通常の部材が使用可能であり、これらは、当業者にとって自明なことであるので、ここで詳細説明を省略し、本発明の制限とならない。
本開示の少なくとも１つの実施例は、アレイ基板の製造方法を提供し、該製造方法は、前記ベース基板を提供するステップと、前記ベース基板上に遮光層を形成するステップと、前記遮光層上に前記薄膜トランジスタを形成するステップとを含む。たとえば、前記薄膜トランジスタの形成には、前記薄膜トランジスタのアクティブ層の形成が含まれる。前記薄膜トランジスタのアクティブ層が形成された後に、前記遮光層をパターニングして光透過孔を形成する。
以下、いくつかの例にて本開示の実施例に係るアレイ基板の製造方法を非限定的に説明するが、下述するように、矛盾しない限り、これら具体例における異なる特徴を互いに組み合わせて新しい例を構成することができ、これら新しい例は、いずれも本開示の保護範囲に属する。
アレイ基板の製造方法は、
ベース基板を提供するステップと、
前記ベース基板上に遮光膜層を形成するステップと、
前記遮光膜層上に薄膜トランジスタのアクティブ層を形成するステップとを含み、
たとえば、図３Ａに示されるように、本開示の少なくとも１つの実施例に係るアレイ基板の製造方法は、ステップＳ１０～ステップＳ４０を含む。
ステップＳ１０：ベース基板を提供する。
ステップＳ２０：前記ベース基板上に遮光膜層を形成する。
ステップＳ３０：前記遮光膜層上に薄膜トランジスタのアクティブ層を形成する。
ステップＳ４０：前記アクティブ層を形成した後、前記遮光膜層をパターニングして、光透過孔を含む遮光層を形成する。
たとえば、パターニングプロセスを用いて遮光膜層をパターニングして光透過孔を形成するが、本開示の実施例では、それに制限されない。たとえば、遮光層の光透過孔は、すべてアレイ基板の表示領域に設置されてもよく、本開示の実施例では、それに制限されない。また、たとえば、実際の応用の要件に応じて、遮光層の光透過孔の一部は、アレイ基板の周辺領域に設置されてもよい。
たとえば、薄膜トランジスタのアクティブ層が形成された後に遮光膜層をパターニングして光透過孔を形成することによって、アクティブ層を形成するアニールプロセスでは、遮光膜層による温度差がなくなり、アクティブ層の異なる部分の結晶形態への影響がなくなる。従って、遮光膜層は、薄膜トランジスタのアクティブ層の形成に悪影響を与えることがなく、このため、遮光層の光透過孔によるアクティブ層への悪影響を低下させるのに遮光層の光透過孔の直径を低減させる必要がなくなり、イメージングデバイスに入射された指からの拡散反射光線の強度をさらに向上させ、イメージングデバイスが出力した画像の信号対雑音比を向上させる。以下は、各実施例を参照して説明する。
図３Ｂは、本開示の少なくとも１つの実施例に係るアレイ基板を示す例示的な構造図であり、図３Ａに示したアレイ基板の製造方法により得られ得る。たとえば、該アレイ基板１００は、ベース基板１１１、ベース基板１１１上に形成された遮光層１１３及び薄膜トランジスタ１１２を備える。たとえば、該アレイ基板１００は、さらに発光素子１５１を含む。
たとえば、薄膜トランジスタ１１２は、発光素子１５１を発光駆動する駆動トランジスタ、及びデータ信号を駆動トランジスタに印加するか否かを制御するスイッチングトランジスタなどを含む。たとえば、薄膜トランジスタ１１２は、遮光層１１３上に順次設置されたアクティブ層１１６、ゲート絶縁層１２２、ゲート１２３、パッシベーション層１２４、及びソース１２９とドレイン１２６を含む。ここで、ソース１２９及びドレイン１２６は、ゲート絶縁層１２２及びパッシベーション層１２４に形成された第２ビアホール１３１を介してアクティブ層１１６に接触しうる。
なお、本開示の少なくとも１つの実施例のアレイ基板の製造方法は、図３Ｂに示したようなトップゲート型薄膜トランジスタの製造に適用できるだけでなく、ボトムゲート型薄膜トランジスタの製造に適用でき、ここで詳細説明を省略する。
たとえば、遮光層１１３は、金属材料（たとえば金属モリブデン）で製造され、この場合、図３Ｂに示されるように、遮光層１１３と薄膜トランジスタ１１２との間にさらに緩衝層１２１が設置されることで、遮光層１１３と薄膜トランジスタ１１２とが電気的に絶縁している。たとえば、遮光層１１３は、非金属材料（たとえば非透光性の金属酸化物たとえば酸化クロム）で製造され、この例では、緩衝層が設置されなくてもよい。ベース基板１１１の遮光層１１３から離れた側には、イメージングデバイス１１５がさらに設置され、イメージングデバイス１１５は、ベース基板１１１に垂直な方向に遮光層の光透過孔１１４とは少なくとも部分的に重なり、それにより、イメージングデバイス１１５に入射された指からの拡散反射光線の強度を向上させ、また、イメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。たとえば、イメージングデバイス１１５は、それに照射された光の強度に応答して指紋の画像を合成して指紋を認識できるが、それに制限されない。
たとえば、図３Ｃに示されるように、アレイ基板は、複数の発光素子１５１、複数の光透過孔１１４及び複数のイメージングデバイス１１５を備える。複数の発光素子１５１、複数の光透過孔１１４及び複数のイメージングデバイス１１５は、それぞれアレイ状に配列されており、各光透過孔１１４とそれに対応したイメージングデバイス１１５のベース基板１１１での正投影とが少なくとも部分的に重なり、各光透過孔１１４のベース基板１１１での正投影が隣接する発光素子１５１のベース基板１１１での正投影の間に設置される。複数の発光素子１５１及び複数の光透過孔１１４の設置方式は、図３Ｃの方式に制限されない。たとえば、図３Ｃの水平方向において、８－１０個の発光素子１５１おきに１つのイメージングデバイス１１５が設置されてもよい。
たとえば、図３Ｂに示されるように、薄膜トランジスタ１１２のベース基板１１１から離れた側には、平坦化層１２７、及び平坦化層１２７における第５ビアホール１３５を介して薄膜トランジスタ１１２のソース又はドレインに接触する発光素子１５１がさらに設置される。たとえば、発光素子１５１は、有機発光ダイオードであり、順次設置された第１電極１５２、画素画定層１５５、発光層１５３及び第２電極１５４を含み、第１電極１５２及び第２電極１５４は、それぞれ陽極及び陰極としてもよいが、本開示の実施例では、それに制限されない。別の例では、平坦化層１２７のベース基板１１１から離れた側には、第１電極１５２及び画素画定層１５５だけ設置されて駆動バックプレーンを形成するようにしてもよい、この場合、発光層１５３及び第２電極１５４は、後続の製造工程において形成され得る。
図３Ｂ及び３Ｃに示されるように、アレイ基板は、複数の画素Ｐを含み、光透過孔１１４は、少なくとも部分的に画素Ｐの間に位置する。たとえば、画素Ｐは、最小の発光ユニットである。画素Ｐは、発光素子１５１を含むが、それに制限されない。たとえば、画素は、液晶表示装置における表示画素である。たとえば、光透過孔１１４のベース基板での正投影が画素Ｐのベース基板での正投影内にある。光透過孔１１４の位置は、必要に応じて選択可能であり、遮光性素子／部材により遮断されなければよい。たとえば、光線が薄膜トランジスタにおけるゲート、ソース及びドレインなどの素子により遮断されて光透過孔１１４を透過できなくなることを防止するために、光透過孔１１４のベース基板での正投影が薄膜トランジスタのベース基板での正投影と重ならないようにする。
図３Ｂに示されるように、緩衝層１２１、ゲート絶縁層１２２、パッシベーション層１２４及び層間絶縁層１２５には、第１ビアホール１３２が形成されて光透過孔１１４を露出させる。たとえば、平坦化層１２７を形成する材料が第１ビアホール１３２に充填され、すなわち、上記各層を貫通する第１ビアホール１３２が単一の材料で充填され、それにより光透過孔１１４の上方での各種の膜層の間の界面反射（たとえば、ゲート絶縁層１２２とパッシベーション層１２４との間の界面反射）により遮光層の光透過孔１１４を透過する光線の強度を低減させるような現象を防止できる。従って、平坦化層１２７を形成する材料を第１ビアホール１３２に充填することで、イメージングデバイス１１５に入射された指からの拡散反射光線の強度をさらに向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
たとえば、図３Ｂに示されるように、該アレイ基板１００は、アレイ基板１００の周辺領域１６２に設置された接続電極１７１をさらに備え、該接続電極１７１は、第３ビアホール１３３を介して遮光層１１３に接触し、且つ接続電極１７１を経由して遮光層１１３に通電して遮光層１１３に蓄積された電荷を放出し、それにより遮光層１１３のフローティングによる寄生容量及び薄膜トランジスタ１１２のキンク効果を避け、さらに表示品質を向上させる。
本開示の実施例では、接続電極１７１は、第３貫通孔Ｈ３を介して遮光層１１３に接続される。第３貫通孔Ｈ３は、接続電極１７１と遮光層との間の絶縁層を貫通するビアホールである。第３貫通孔Ｈ３は、第３ビアホール１３３であってもよいが、それに制限されない。たとえば、接続電極１７１とゲート１２３が同層に設置される場合、第３貫通孔Ｈ３は、ゲート絶縁層だけを貫通してもよい。
たとえば、図３Ｂに示されるように、該アレイ基板１００は、第１コンデンサ電極１４１及び第２コンデンサ電極１４２をさらに備え、第１コンデンサ電極１４１及び第２コンデンサ電極１４２は、ベース基板１１１に垂直な方向に少なくとも部分的に重なり（たとえば、完全に重なる）コンデンサを形成してもよく、該コンデンサは、たとえば、画素回路の信号記憶、閾値補償機能などを実現しうる。
たとえば、図３Ｂに示されるように、アレイ基板１００が第１コンデンサ電極１４１及び第２コンデンサ電極１４２をさらに備える場合、該アレイ基板１００は、パッシベーション層１２４と平坦化層１２７との間に設置された層間絶縁層１２５をさらに備え、第１コンデンサ電極１４１は、薄膜トランジスタ１１２のゲート絶縁層１２２とパッシベーション層１２４との間に設置され、第２コンデンサ電極１４２は、薄膜トランジスタ１１２のパッシベーション層１２４と層間絶縁層１２５との間に設置されてもよく、このようにしてプロセスの複雑度を減少させるが、本開示の実施例では、それに制限されない。
たとえば、図３Ｂに示されるように、該アレイ基板１００は、画素画定層１５５のベース基板１１１から離れた側の表面に設置された複数のスペーサー１５６と、複数のスペーサー１５６のベース基板１１１から離れた側の表面に設置されたカバープレート（図３Ｂには未図示）とをさらに含む。たとえば、各スペーサー１５６のアレイ基板１００での正投影が第１電極１５２のアレイ基板１００での正投影とは間隔を開けて設置され、それによって、カバープレートに印加された力の発光層１５３への伝達を防止し、さらに該アレイ基板１００を備えるディスプレイパネル１０の表示品質を確保できる。別の例では、複数のスペーサー１５６が設置されなくてもよい。
たとえば、以下、図４Ａ－図４Ｏを参照しながら本開示の実施例に係るアレイ基板の製造方法を例示的に説明し、最終的に得られたアレイ基板は、図３Ｂに示したアレイに対応しているが、必要に応じて変更することが可能であり、ある層構造、たとえば遮光層における光透過孔の上方の層構造などを増減したりする。従って、本開示の実施例は、図示した実施例に制限されない。たとえば、図４Ａ－図４Ｏに示されるように、該アレイ基板の製造方法は、ステップＳ２０１～ステップＳ２１６を含む。
ステップＳ２０１：ベース基板１１１を提供する（図４Ａ参照）。
たとえば、ベース基板１１１は、フレキシブルなベース基板１１１であるが、本開示の実施例では、それに制限されず、実際の応用の要件に応じて、ベース基板１１１は、曲げられない剛性ベース基板（たとえば、ガラス基板や半導体ベース基板）であってもよい。たとえば、フレキシブルなベース基板１１１は、金属箔、薄板ガラス又はプラスチック基板（たとえば、ポリイミド製基板）であってもよいが、本開示の実施例では、それに制限されない。たとえば、ベース基板１１１の曲げ半径の最小値が１０ミリメートル－３０ミリメートル（たとえば２０ミリメートル）であってもよいが、本開示の実施例では、それに制限されない。たとえば、ベース基板１１１の曲げ半径の最小値が２０ミリメートルである場合、ベース基板１１１を半径２０ミリメートルの円柱に１万回巻き付けた後にも、ベース基板１１１は、正常に作動できる。
たとえば、実際の応用の要件に応じて、ベース基板１１１の一側の表面（すなわち、ベース基板１１１の遮光層１１３から離れた側の表面）には、イメージングデバイス１１５が設置され、該イメージングデバイス１１５は、ベース基板１１１に垂直な方向に遮光層の光透過孔１１４とは少なくとも部分的に重なってもよい。図４Ａにはイメージングデバイス１１５が示されているが、該イメージングデバイス１１５は、アレイ基板の製造終了後にベース基板１１１の一側に取り付けるようにしてもよい。
たとえば、イメージングデバイス１１５の構造及びタイプは、具体的には、実際の応用の要件に応じて設定することができ、本開示の実施例では、それについて特に限定しない。たとえば、イメージングデバイス１１５は、複数のイメージング画素を含み、各イメージング画素は、それに照射された光信号を電気信号に変換するフォトダイオードと、フォトダイオードに電気的に接続されて、フォトダイオードが光信号収集状態であるか否か、及び光信号を収集する時間を制御するスイッチングトランジスタとを含み得る。たとえば、フォトダイオードのタイプ及び設置形態については、実際の応用の要件に応じて設定することができ、本開示の実施例では、それについて特に限定しない。たとえば、フォトダイオードは、ＰＩＮ接合型感光ダイオード又は感光トランジスタなどとしてもよく、それによりフォトダイオードの応答速度を向上できる。
ステップＳ２０２：ベース基板１１１上に遮光膜層１１３０を形成する（図４Ｂ参照）。
たとえば、遮光膜層１１３０は、金属、吸光材料、黒色遮光材料又はほかの利用可能な材料で製造される。たとえば、遮光膜層１１３０が金属である場合、遮光膜層１１３０は、モリブデン金属であってもよい。たとえば、本開示では、遮光膜層１１３０が金属である場合を例にして本開示の実施例を例示的に説明するが、本開示の実施例では、それに制限されない。たとえば、実際の応用の要件に応じて、遮光膜層１１３０を形成する前に、ベース基板１１１上にパッシベーション層（未図示）を形成してもよく、該パッシベーション層は、空気中の水蒸気や酸素による酸化の問題を低減させて、たとえば絶縁機能を果たす。
ステップＳ２０３：遮光膜層１１３０上に緩衝膜層１２１０を形成する（図４Ｃ参照）。
たとえば、緩衝膜層１２１０は、透明絶縁材料で製造され、緩衝膜層１２１０の対向側に設置された遮光膜層１１３０と薄膜トランジスタ１１２とを電気的に絶縁させる。たとえば、緩衝膜層１２１０は、無機材料又は有機材料で形成され、緩衝膜層１２１０は、たとえば、有機樹脂、酸化ケイ素（ＳｉＯｘ）、酸素窒化ケイ素（ＳｉＮｘＯｙ）又は窒化ケイ素（ＳｉＮｘ）で形成され得るが、本開示の実施例では、それに制限されない。
ステップＳ２０４：緩衝膜層１２１０上に薄膜トランジスタ１１２のアクティブ層１１６を形成する（図４Ｄ参照）。
たとえば、薄膜トランジスタ１１２のアクティブ層１１６の形成には、先ずアモルファスシリコン層を形成して、次にアモルファスシリコン層をアニールすることでアモルファスシリコン層を多結晶シリコン層に転化し、その後、多結晶シリコン層をパターニングしてパターニングしたアクティブ層を得ることを含む。たとえば、アモルファスシリコン層に対するアニールプロセスは、レーザ光（たとえば、エキシマレーザーが出力するレーザ光）をアモルファスシリコン層に照射することと、アモルファスシリコン層がレーザ光を吸収して熱を発生させ、徐々に表層溶融状態から完全溶融状態になることと、降温過程に、アモルファスシリコン層が多結晶シリコン層に転化することとを含む。たとえば、アモルファスシリコン層に対するアニールプロセスの方法は、具体的には、たとえばエキシマレーザーによるアニールプロセスを参照すればよいので、ここで重複説明を省略する。該結晶化プロセスは、金属誘起結晶化（ＭＩＣ）プロセス（たとえば、金属誘起横方向結晶化プロセス（ＭＩＬＣ））、固相結晶化（ＳＰＣ）プロセスや順次横方向結晶化（ＳＬＣ）プロセスなどの結晶化プロセスなどであってもよい。たとえば、アクティブ層１１６は、アクティブ膜層を形成してアクティブ膜層をパターニングすることによって形成され得る。たとえば、アクティブ膜層は、ベース基板に被覆された面状構造である。たとえば、アクティブ膜層は、少なくともアレイ基板１００の表示領域１６１に被覆されている。
薄膜トランジスタ１１２のアクティブ層１１６は、半導体材料を用いて製造され、たとえば、該実施例の別の例では、アクティブ層１１６は、金属酸化物半導体材料を用いて製造され、該金属酸化物半導体材料は、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化亜鉛などを含む。該金属酸化物半導体材料の薄膜を形成した後、この薄膜をアニールすることで、その電気特性を改善する。
以下、図４Ｄ及び図４Ｊを参照しながら説明するように、薄膜トランジスタ１１２のアクティブ層１１６が形成された後、遮光膜層１１３０をパターニングして光透過孔１１４を形成し、それにより遮光層１１３を形成する。アクティブ層をアニールする過程において、遮光膜層１１３０には遮光層の光透過孔１１４による温度差が存在しないため、薄膜トランジスタ１１２のアクティブ層１１６の遮光層１１３での正投影と隣接する遮光層の光透過孔１１４との間には、アニール温度差に対応した第２所定間隔ＰＤ２（たとえば、１ミクロン又は２ミクロン）を設定する必要がなく、従って、遮光層の光透過孔１１４の直径がそれに応じて増加し（たとえば、半径が２ミクロン又は４ミクロン増加する）、それによって、イメージングデバイス１１５に入射された指からの拡散反射光線の強度を向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
ステップＳ２０５：アクティブ層１１６上に薄膜トランジスタ１１２のゲート絶縁膜層１２２０を形成する（図４Ｅ参照）。
たとえば、薄膜トランジスタ１１２のゲート絶縁膜層１２２０は、無機材料又は有機材料で形成され、ゲート絶縁膜層１２２０は、たとえば有機樹脂、酸化ケイ素（ＳｉＯｘ）、酸素窒化ケイ素（ＳｉＮｘＯｙ）又は窒化ケイ素（ＳｉＮｘ）で形成されてもよいが、本開示の実施例では、それに制限されない。
ステップＳ２０６：ゲート絶縁膜層１２２０上に、第１コンデンサ電極１４１及び薄膜トランジスタ１１２のゲート１２３を形成する（図４Ｆ参照）。
たとえば、薄膜トランジスタ１１２のゲート１２３及び第１コンデンサ電極１４１は、いずれも金属材料（たとえば、銅、アルミニウム又はアルミニウム合金）で形成されるが、本開示の実施例では、それに制限されない。なお、図４Ｆに示した薄膜トランジスタ１１２のゲート１２３及び第１コンデンサ電極１４１は、異なる充填パターンを用いるが、プロセスを簡略化させて製造コストを低減させるために、薄膜トランジスタ１１２のゲート１２３及び第１コンデンサ電極１４１は、同一材料を用いて製造できる。たとえば、図４Ｆに示されるように、薄膜トランジスタ１１２のゲート１２３と第１コンデンサ電極１４１は、アレイ基板に垂直な方向における厚さが異なる。別の例では、薄膜トランジスタ１１２のゲート１２３と第１コンデンサ電極１４１とは、アレイ基板に垂直な方向における厚さが同じであってもよい。
ステップＳ２０７：薄膜トランジスタ１１２のゲート１２３上に薄膜トランジスタ１１２のパッシベーション膜層１２４０を形成する（図４Ｇ参照）。
たとえば、薄膜トランジスタ１１２のパッシベーション膜層１２４０は、無機又は有機絶縁材料で形成され、パッシベーション膜層１２４０は、たとえば有機樹脂、酸化ケイ素（ＳｉＯｘ）、酸素窒化ケイ素（ＳｉＮｘＯｙ）又は窒化ケイ素（ＳｉＮｘ）で形成されてもよいが、本開示の実施例では、それに制限されない。
ステップＳ２０８：薄膜トランジスタ１１２のパッシベーション膜層１２４０及び薄膜トランジスタ１１２のゲート絶縁膜層１２２０に、第１ビアホール１３２及び第３ビアホール１３３を形成する（図４Ｈ参照）。
たとえば、パターニングプロセスによって薄膜トランジスタ１１２のパッシベーション膜層１２４０及び薄膜トランジスタ１１２のゲート絶縁膜層１２２０に、第１ビアホール１３２及び第３ビアホール１３３を形成することで、ゲート絶縁中間層１２２１及びパッシベーション中間層１２４１を形成する。たとえば、該アレイ基板１００が緩衝層１２１の材料をさらに含む場合、第１ビアホール１３２及び第３ビアホール１３３は、緩衝膜層１２１０を貫通して緩衝中間層１２１１を形成し、遮光膜層１１３０を露出させる。
たとえば、パターニングプロセスによって薄膜トランジスタ１１２のパッシベーション膜層１２４０及び薄膜トランジスタ１１２のゲート絶縁膜層１２２０に、第１ビアホール１３２及び第３ビアホール１３３を形成するに当たって、以下のステップＳ１０１－ステップＳ１０３を含み得る。
ステップＳ１０１：パッシベーション膜層１２４０にフォトレジストをコーティングし、露光工程、現像工程を経て、フォトレジストパターンを形成する。
ステップＳ１０２：フォトレジストパターンから露出させたゲート絶縁膜層１２２０及びパッシベーション膜層１２４０をエッチングし（たとえば、乾式エッチング）、第１ビアホール１３２及び第３ビアホール１３３を形成する。
ステップＳ１０３：残りのフォトレジストを除去する。
たとえば、同一のパターニングプロセスにおいて第１ビアホール１３２及び第３ビアホール１３３を形成できるため、遮光膜層１１３０をパターニングするための第１ビアホール１３２を形成するには、ビアホールパターニング工程を追加せずに済み、それによって、アレイ基板１００及び表示装置の製造効率の低下を防止し、アレイ基板１００及び表示装置の製造コストの増大を避ける。
ステップＳ２０９：薄膜トランジスタ１１２のパッシベーション中間層１２４１上にコンデンサ電極金属層１９１を形成する（図４Ｉ参照）。なお、コンデンサ電極金属層１９１を形成するとき、コンデンサ電極金属層１９１を形成する材料が第１ビアホール１３２及び第３ビアホール１３３に充填されないように、第１ビアホール１３２及び第３ビアホール１３３を遮断してもよいが、本開示の実施例では、それに制限されない。
ステップＳ２１０：コンデンサ電極金属層１９１をパターニングして第２コンデンサ電極１４２を形成し、且つ、同一の工程において、第１ビアホール１３２を介して遮光膜層１１３０をパターニングして、遮光層１１３の光透過孔１１４を形成する（図４Ｊ参照）。
たとえば、同一のパターニング工程においてコンデンサ電極金属層１９１及び遮光膜層１１３０をパターニングすることによって、遮光層の光透過孔１１４を形成するために一回のパターニング工程を追加せずに済み、従って、ステップＳ２１０とステップＳ２０８を組み合わせることで、光透過孔１１４の直径を増大できるとともに、遮光膜層１１３０をパターニングするための第１ビアホール１３２を形成するにはパターニング工程を追加する必要がないだけでなく、通常のアレイ基板の製造方法における遮光膜層１１３０のパターニング工程（光透過孔１１４を形成するため）を省略でき、それによって、本開示の実施例に係るアレイ基板の製造方法は、アレイ基板１００及び表示装置の製造効率（たとえば、駆動バックプレーン又はアレイ基板の生産能力が１ヵ月に２４，０００枚から１ヵ月に３２，０００枚に上がる）をさらに向上させ、さらにアレイ基板１００及び表示装置の製造コストを低減させる。
たとえば、コンデンサ電極金属層１９１は、遮光層１１３を製造する材料（たとえば、モリブデン金属）と同じ材料で製造でき、この場合、同一のパターニング工程においてコンデンサ電極金属層１９１及び遮光膜層１１３０をパターニングしても、コンデンサ電極金属層１９１及び遮光膜層１１３０の材料の性質が同じであるため、優れたエッチング効果は得られる。
ステップＳ２１１：第２コンデンサ電極１４２上に層間絶縁膜層１２５０を形成する（図４Ｋ参照）。
たとえば、層間絶縁膜層１２５０は、透明絶縁材料で製造される。たとえば、層間絶縁膜層１２５０は、無機材料又は有機材料で形成され、層間絶縁膜層１２５０は、たとえば有機樹脂、酸化ケイ素（ＳｉＯｘ）、酸素窒化ケイ素（ＳｉＮｘＯｙ）又は窒化ケイ素（ＳｉＮｘ）で形成されてもよいが、本開示の実施例では、それに制限されない。
ステップＳ２１２：層間絶縁膜層１２５０、薄膜トランジスタ１１２のパッシベーション中間層１２４１及び薄膜トランジスタ１１２のゲート絶縁中間層１２２１に第２ビアホール１３１を形成して、アクティブ層１１６のソース領域とドレイン領域とを露出させ、且つ、同一の工程において層間絶縁膜層１２５０に第６ビアホール１３６及び第４ビアホール１３４を形成して、それぞれ第１ビアホール１３２及び第３ビアホール１３３を露出させ（図４Ｌ参照）、さらに第１貫通孔Ｈ１、第２貫通孔Ｈ２及び第３貫通孔Ｈ３を形成する。
たとえば、パターニングプロセスによって層間絶縁膜層１２５０、薄膜トランジスタ１１２のパッシベーション中間層１２４１及びゲート絶縁中間層１２２１に第２ビアホール１３１を形成し、且つ層間絶縁膜層１２５０に第６ビアホール１３６及び第４ビアホール１３４を形成するに当たって、以下のステップＳ１１１－ステップＳ１１３を含む。
ステップＳ１１１：層間絶縁膜層１２５０上にフォトレジストをコーティングし、露光工程、現像工程を経て、フォトレジストパターンを形成する。
ステップＳ１１２：フォトレジストパターンから露出させた層間絶縁膜層１２５０、薄膜トランジスタ１１２のパッシベーション中間層１２４１及びゲート絶縁中間層１２２１をエッチングし（たとえば、乾式エッチング）、第１ビアホール１３２及び第３ビアホール１３３を形成する。
ステップＳ１１３：残りのフォトレジストを除去する。
たとえば、同一パターニングプロセスにおいて第２ビアホール１３１、第６ビアホール１３６及び第４ビアホール１３４を形成できるため、第６ビアホール１３６及び第４ビアホール１３４（それぞれ第１ビアホール１３２及び第３ビアホール１３３を露出させることに用いられる）を形成するために一回のパターニング工程を追加せずに済み、それによって、アレイ基板１００及び表示装置の製造効率をさらに向上させ、アレイ基板１００及び表示装置の製造コストを低減させる。
たとえば、層間絶縁層１２５の形成の前後にそれぞれ第１ビアホール１３２と第６ビアホール１３６を形成することによって、１回のパターニング（たとえば、第２ビアホール１３１を形成するためのパターニング工程において第１ビアホール１３２を形成する）におけるエッチング深さ不足により第１ビアホール１３２から遮光層１１３を露出できないという問題を解決する。
たとえば、別の例では、ステップＳ２１２では、第２ビアホール１３１を形成するとき、第６ビアホール１３６を形成しないと（すなわち、ステップＳ２１１において第１ビアホール１３２及び遮光層の光透過孔１１４に充填されて層間絶縁層１２５を形成するための材料を除去しない）、最終的に層間絶縁層１２５の材料が第１ビアホール１３２及び遮光層の光透過孔１１４に充填され（図５Ａ参照）、それによって、界面反射を低減させ、さらにイメージングデバイス１１５に入射された指からの拡散反射光線の強度を向上させ、また且つイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
ステップＳ２１３：薄膜トランジスタ１１２のソース１２９及びドレイン１２６を形成し、層間絶縁層１２５、パッシベーション層１２４及びゲート絶縁層１２２における第２ビアホール１３１を介してアクティブ層１１６に接触させる。且つ、同一工程において、接続電極１７１を形成し、層間絶縁層１２５における第４ビアホール１３４、及びパッシベーション層１２４、ゲート絶縁層１２２及び緩衝層１２１における第３ビアホール１３３を介して遮光層１１３に接触させる（図４Ｍ参照）。
たとえば、薄膜トランジスタ１１２のソース１２９及びドレイン１２６を形成する工程において接続電極１７１を形成することによって、遮光層１１３のフローティングによる寄生容量及び薄膜トランジスタ１１２のキンク効果を避け、且つさらなる導電性材料堆積工程及びパターニング工程を追加せずに済み、それによって、アレイ基板１００及び表示装置の製造効率をさらに向上させ、アレイ基板１００及び表示装置の製造コストをさらに低減させる。
ステップＳ２１４：ソース１２９及びドレイン１２６の上に平坦化層１２７を形成し、平坦化層１２７を形成する材料で第６ビアホール１３６、第１ビアホール１３２及び遮光層の光透過孔１１４を充填する（図４Ｎ参照）。
たとえば、平坦化層１２７は、透明絶縁材料で製造される。たとえば、平坦化層１２７は、無機材料又は有機材料で形成され、平坦化層１２７は、たとえば有機樹脂、酸化ケイ素（ＳｉＯｘ）、酸素窒化ケイ素（ＳｉＮｘＯｙ）又は窒化ケイ素（ＳｉＮｘ）で形成されてもよいが、本開示の実施例では、それに制限されない。
たとえば、平坦化層１２７を形成する材料を第６ビアホール１３６、第１ビアホール１３２及び遮光層の光透過孔１１４に充填することによって、各膜層の間の界面反射（たとえば、界面反射は、緩衝層１２１とゲート絶縁層１２２との間の界面反射、パッシベーション層１２４とゲート絶縁層１２２との間の界面反射、層間絶縁層１２５とパッシベーション層１２４との間の界面反射、及び平坦化層１２７と層間絶縁層１２５との間の界面反射を含む）により遮光層の光透過孔１１４を透過する光線強度が低下することを避ける。従って、イメージングデバイス１１５に入射された指からの拡散反射光線の強度をさらに向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
ステップＳ２１５：平坦化層１２７のベース基板１１１から離れた側に発光素子１５１を形成する。たとえば、発光素子１５１は、平坦化層１２７における第５ビアホール１３５を介してソース又はドレインに電気的に接続され、それによって、発光素子１５１は、薄膜トランジスタ１１２により発光駆動される。たとえば、発光素子１５１は、有機発光ダイオードであってもよいが、本開示の実施例では、それに制限されない。わかりやすくするために、発光素子１５１の製造方法については後述するので、ここで重複説明を省略する。
ステップＳ２１６：発光素子１５１のベース基板１１１から離れた側（発光素子１５１の画素画定層１５５のベース基板１１１から離れた側の表面上）に間隔を開けて設置された複数のスペーサー１５６を形成する（図４Ｏ参照）。
たとえば、各スペーサー１５６のアレイ基板１００での正投影と第１電極１５２のアレイ基板１００での正投影とが間隔を空けて設置されることによって、カバープレートに印加された力の発光層１５３への伝達を防止し、さらに該アレイ基板１００を備えるディスプレイパネル１０の表示品質を確保できる。たとえば、スペーサー１５６は、発光素子１５１の発光層１５３及び第２電極１５４を形成する前に形成されてもよいが、本開示の実施例では、それに制限されず、実際の応用の要件に応じて、スペーサー１５６は、発光素子１５１の発光層１５３及び第２電極１５４を形成した後に形成されてもよい。
たとえば、ほかの例では、アレイ基板１００には接続電極１７１の設置が必要ではない場合、該アレイ基板の製造方法では、それぞれステップＳ２０８及びステップＳ２１２において第３ビアホール１３３及び第４ビアホール１３４を形成することも、ステップＳ２１３において接続電極１７１を形成することも不要である。
たとえば、ほかの例では、アレイ基板１００には第１コンデンサ電極１４１及び第２コンデンサ電極１４２を設置してコンデンサを形成する必要がない場合、該アレイ基板の製造方法は、ステップＳ２０９、ステップＳ２１０及びステップＳ２１１を実行すること、ステップＳ２０６において第１コンデンサ電極１４１を形成すること、及びステップＳ２１２において第６ビアホール１３６及び第４ビアホール１３４を形成することが不要になる。この場合、薄膜トランジスタ１１２のソース１２９、ドレイン１２６及び接続電極１７１は、パッシベーション層１２４のベース基板１１１から離れた側の表面に設置されてもよく、ソース１２９及びドレイン１２６は、パッシベーション層１２４及びゲート絶縁層１２２における第２ビアホール１３１を介してアクティブ層１１６に接触し、且つ接続電極１７１は、パッシベーション層１２４、ゲート絶縁層１２２及び緩衝層１２１における第３ビアホール１３３を介して遮光層１１３に接触し、また、平坦化層１２７の材料が第１ビアホール１３２及び遮光層の光透過孔１１４に充填されて、界面反射を減少させるとともに、イメージングデバイス５１５に入射された光線の強度を高める。
たとえば、第１ビアホール１３２は、薄膜トランジスタ１１２のパッシベーション層１２４を形成した後であって第２コンデンサ電極１４２を形成する前（すなわち、ソース１２９及びドレイン１２６を形成する前）に形成される場合に制限されず、第１ビアホール１３２及び薄膜トランジスタ１１２の各膜層の製造順序については、実際の応用の要件に応じて設定できるが、本開示の実施例では、それについて特に限定しない。
たとえば、ほかの例では、ゲート絶縁層１２２を形成する後であってゲート１２３を形成する前に、ゲート絶縁層１２２に第１ビアホール１３２を形成して遮光層１１３を露出させ、且つ、たとえばゲート１２３を形成すると同時に、第１ビアホール１３２を介して遮光層１１３をパターニングして光透過孔を形成する。たとえば、薄膜トランジスタ１１２のアクティブ層１１６を形成した後に遮光層１１３をパターニングして光透過孔を形成することによって、遮光層の光透過孔１１４の直径を増大でき、それによって、イメージングデバイス１１５に入射された指からの拡散反射光線の強度を向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。この場合、図５Ｂに示されるように、ゲート１２３上にパッシベーション層１２４を形成すると同時に、パッシベーション層１２４を形成する材料で第１ビアホール１３２及び遮光層の光透過孔１１４を充填し、後では、層間絶縁層１２５、平坦化層１２７のパターニング過程に光透過孔１１４を露出させないようにし、それによって、光透過孔１１４は、最終的にパッシベーション層１２４で充填されることになり（図５Ｂ参照）、遮光層の光透過孔１１４に対応した領域では、緩衝層１２１とゲート絶縁層１２２との間の界面反射及びパッシベーション層１２４とゲート絶縁層１２２との間の界面反射が存在しないため、イメージングデバイス１１５に入射された指からの拡散反射光線の強度をある程度向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
たとえば、ほかの例では、層間絶縁層１２５を形成した後であってソース１２９及びドレイン１２６を形成する前に、ゲート絶縁層１２２、パッシベーション層１２４、層間絶縁層１２５に第２ビアホール１３１、第１ビアホール１３２及び第３ビアホール１３３を形成するようにしてもよい。たとえば、第１ビアホール１３２及び第３ビアホール１３３のエッチング深さが同じであり、且つ両者が第２ビアホール１３１のエッチング深さより大きくなるようにするために、ハーフトーンマスクエッチング技術が利用可能であり、エッチング方法として、具体的には、通常のハーフトーンマスクエッチング技術を参照すればよいので、ここで詳細説明を省略する。たとえば、層間絶縁層１２５を形成した後であってソース１２９及びドレイン１２６を形成する前に第１ビアホール１３２を形成することによって、第２ビアホール１３１を製造するパターニング工程のみにおいて第１ビアホール１３２及び第３ビアホール１３３を形成することができ、この場合、遮光層の光透過孔１１４の直径を増大できるだけでなく、２回のパターニング工程を減少でき、さらに、イメージング品質を向上できるとともに、アレイ基板１００及び表示装置の製造効率をさらに向上させ、またアレイ基板１００及び表示装置の製造コストを低減させる。この場合、ソース１２９及びドレイン１２６の上に平坦化層１２７を形成すると同時に平坦化層１２７を形成する材料で第１ビアホール１３２及び遮光層の光透過孔１１４を充填することができ（図５Ｃ参照）、それによって、界面反射を低減させ、さらにイメージングデバイス１１５に入射された指からの拡散反射光線の強度を向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。
たとえば、ほかの例では、図４Ｄに示すように、パターニングのアクティブ層１１６を形成した後、緩衝層１２１をパターニングして、遮光層１１３を露出させる第１ビアホール１３２及び第３ビアホール１３３を形成し、次に該第１ビアホール１３２を介して遮光層１１３をパターニングして、光透過孔１１４を形成する。該緩衝層１２１における第１ビアホール１３２は、その後、ゲート絶縁層１２２により充填され（図５Ｄ参照）、それによって、遮光層１１３の光透過孔１１４は、ゲート絶縁層１２２により充填され、その後、パッシベーション層１２４、層間絶縁層１２５又は平坦化層１２７のパターニング過程において光透過孔１１４を露出させない。それによって、光透過孔１１４は、最終的にゲート絶縁層１２２により充填され（図５Ｄ参照）、遮光層の光透過孔１１４に対応した領域では、緩衝層１２１とゲート絶縁層１２２との間の界面反射が存在しないため、イメージングデバイス１１５に入射された指からの拡散反射光線の強度をある程度向上させ、またイメージングデバイス１１５が出力した画像の信号対雑音比を向上させる。たとえば、該第１ビアホール１３２を介して遮光層１１３をパターニングして光透過孔１１４を形成すると同時に、第３ビアホール１３３を介して遮光層１１３をパターニングして別の孔を形成できる。このような場合、図５Ｄにおける接続電極１７１は、該別の孔に充填されて遮光層１１３に電気的に接続される。
たとえば、以下、図４Ｏを参照しながら、本開示の実施例に係る発光素子１５１の製造方法を例示的に説明する。たとえば、図４Ｏに示されるように、平坦化層１２７のベース基板１１１から離れた側に発光素子１５１を形成するに当たって、以下のステップＳ１２１－ステップＳ１２６を含む。
ステップＳ１２１：平坦化層１２７に第５ビアホール１３５を形成する（図４Ｏ参照）。
たとえば、平坦化層１２７に第５ビアホール１３５を形成する方法については、具体的には、ステップＳ１０１－ステップＳ１０３を参照すればよいので、ここで重複説明を省略する。
ステップＳ１２２：発光素子１５１の第１電極１５２を形成し、第１電極１５２を第５ビアホール１３５を介して薄膜トランジスタ１１２のソース又はドレイン１２６に接触させる（図４Ｏ参照）。
たとえば、第１電極１５２は、陽極であってもよいが、本開示の実施例では、それに制限されない。たとえば、第１電極１５２は、反射電極を含んでもよく、それによって、発光素子１５１から発光する光を表示側に反射し、さらに発光素子１５１の発光効率を向上させ、またイメージングデバイス１１５への影響を低減させる。たとえば、第１電極１５２は、酸化インジウムスズ（ＩＴＯ）と金属層とを積層してなるものとしてもよいが、本開示の実施例では、それに制限されない。
ステップＳ１２３：第１電極１５２上に画素画定層１５５を形成する（図４Ｏ参照）。
たとえば、画素画定層１５５は、透明絶縁材料で製造されてもよいが、本開示の実施例では、それに制限されない。
ステップＳ１２４：画素画定層１５５をパターニングして、画素画定層１５５に開口を形成して、第１電極１５２を露出させる（図４Ｏ参照）。
たとえば、パターニングプロセスによって画素画定層１５５をパターニングして、画素画定層１５５において開口を形成できるが、本開示の実施例では、それに制限されない。
ステップＳ１２５：第１電極１５２上に発光素子１５１の発光層１５３を形成する。
たとえば、発光層１５３は、波長が発光層１５３の製造材料により決められる光線を発光する。発光層１５３は、たとえば赤色光、緑色光又は青色光を発光でき、このため、発光層１５３が複数の発光ユニットを含む場合、ディスプレイパネルは、カラー画像を表示できる。
たとえば、発光層１５３の製造材料は、実際の応用の要件に応じて設定できるが、本開示の実施例では、それについて特に限定しない。たとえば、発光層１５３を製造する材料には、有機蛍光発光材料又は有機リン光発光材料を含む。たとえば、有機蛍光発光材料の場合は、ＤＣＭ、ＤＣＪＴＢ、ＤＣＪ、ＤＣＪＴなどの材料のうちの少なくとも１種を含む発光材料は赤色光を発光でき、Ｃ－５４５Ｔ（クマリン）、Ｃ－５４５ＭＴ、キナクリドン（ＱＡ）、多芳香族炭化水素（ＰＡＨ）などの材料のうちの少なくとも１種を含む発光材料は緑色光を発光でき、ＴＢＰ、ＤＳＡ－Ｐｈ、ＢＤ１、ＢＤ２などの材料のうちの少なくとも１種を含む発光材料は青色光を発光でき、ＤＣＪＴＢとＴＢＰの両方を含む有機蛍光発光材料は白色光を含む。有機リン光発光材料の場合は、ＰｔＯＥＰ、Ｂｔｐ２Ｉｒ（ａｃａｃ）、Ｉｒ（ｐｉｑ）２（ａｃａｃ）などの材料のうちの少なくとも１種を含む発光材料は、赤色光を発光でき、Ｉｒ（ｐｐｙ）３、Ｉｒ（ｍｐｐｙ）３、（ｐｐｙ）２Ｉｒ（ａｃａｃ）などの材料のうちの少なくとも１種を含む発光材料は、緑色光を発光でき、ＦＩｒｐｉｃ、ＦＩｒｔａｚ、ＦＩｒＮ４などの材料のうちの少なくとも１種を含む発光材料は、青色光を発光できる。
ステップＳ１２６：発光層１５３上に第２電極１５４を形成する（図４Ｏ参照）。たとえば、第１電極１５２及び第２電極１５４のそれぞれに電圧が印加されると、発光層１５３は発光する。
たとえば、第１電極１５２が陽極でありうる場合、第２電極１５４は、陰極としてもよいが、本開示の実施例では、それに制限されない。たとえば、第２電極１５４は、透明導電性材料又は薄い金属で製造され、それにより、第２電極１５４は、透明又は半透明性（たとえば、第２電極１５４は、それぞれ透明導電性酸化物材料及び透明合金材料から成る）を有するようにしてもよいが、本開示の実施例では、それに制限されない。
本開示の実施例は、アレイ基板及びその製造方法、ディスプレイパネル及び表示装置を提供する。該アレイ基板及びその製造方法、ディスプレイパネル及び表示装置は、イメージング品質を向上できる。
図４Ｏ及び５Ｃに示されるように、絶縁層ＩＳＬは、緩衝層１２１、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５であり、平坦化層１２７は、充填層ＦＬとして機能する。第１貫通孔Ｈ１は、緩衝層１２１、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５を貫通する。
図５Ａに示されるように、絶縁層ＩＳＬは、緩衝層１２１、パッシベーション層１２４及びゲート絶縁層１２２であり、層間絶縁層１２５は、充填層ＦＬとして機能する。第１貫通孔Ｈ１は、緩衝層１２１、パッシベーション層１２４及びゲート絶縁層１２２を貫通する。
図５Ｂに示されるように、絶縁層ＩＳＬは、緩衝層１２１及びゲート絶縁層１２２であり、充填層ＦＬは、パッシベーション層１２４である。第１貫通孔Ｈ１は、緩衝層１２１及びゲート絶縁層１２２を貫通する。
図５Ｄに示されるように、絶縁層ＩＳＬは、緩衝層１２１であり、充填層ＦＬは、ゲート絶縁層１２２として機能する。第１貫通孔Ｈ１は、緩衝層１２１を貫通している。
図４Ｏ及び５Ａ－５Ｄにおいて、第２貫通孔Ｈ１は、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５を貫通している。第３貫通孔Ｈ３は、緩衝層１２１、パッシベーション層１２４、ゲート絶縁層１２２及び層間絶縁層１２５を貫通している。
なお、以下の点について説明する。
（１）本発明の実施例の図面では、本発明の実施例に係る構造のみを示しており、ほかの構造は、通常の設計を参照すればよい。
（２）明瞭さから、本発明の実施例を説明するための図面において、層又は構造の厚さ及び寸法が拡大されている。なお、層、膜、領域又は基板のような素子が別の素子の「上」又は「下」に位置する場合、該素子は、別の素子の「上」又は「下」に「直接」位置してもよく、中間素子が存在してもよい。
（３）矛盾しない限り、本発明の同一実施例及び異なる実施例における特徴を互いに組み合わせ得る。
以上、一般的な説明及び実施形態にて本開示を詳細に説明したが、本開示の実施例に基づいていくつかの修正や改良を行えることは、当業者にとって自明なことである。従って、本開示の主旨から逸脱せずに行われるこれら修正や改良はいずれも本開示の保護範囲に属する。
以上は、本開示の好適な実施形態に過ぎず、本開示の保護範囲を制限することを意図せず、本開示の保護範囲は、添付した特許請求の範囲により定められる。
１０ ディスプレイパネル
２０ 表示装置
１００ アレイ基板
１１１ ベース基板
１１２ 薄膜トランジスタ
１１３ 遮光層
１１４ 光透過孔
１１５ イメージングデバイス
１１６ アクティブ層
１２１ 緩衝層
１２２ ゲート絶縁層
１２３ ゲート
１２４ パッシベーション層
１２５ 層間絶縁層
１２６ ドレイン
１２７ 平坦化層
１２９ ソース
１３１ 第２ビアホール
１３２ 第１ビアホール
１３３ 第３ビアホール
１３４ 第４ビアホール
１３５ 第５ビアホール
１３６ 第６ビアホール
１４１ 第１コンデンサ電極
１４２ 第２コンデンサ電極
１５１ 発光素子
１５２ 第１電極
１５３ 発光層
１５４ 第２電極
１５５ 画素画定層
１５６ スペーサー
１６１ 表示領域
１６２ 周辺領域
１７１ 接続電極
１９１ コンデンサ電極金属層
１９８ 電極充填構造
１９９ 充填構造
５１１ ベース基板
５１２ 薄膜トランジスタ
５１３ 遮光層
５１４ 孔
５１５ イメージングデバイス
５１６ アクティブ層
５２１ 緩衝層
５２２ ゲート絶縁層
５２３ ゲート
５２４ パッシベーション層
５２５ 層間絶縁層
５２６ ドレイン
５２７ 平坦化層
５２９ ソース
５３１ 第２ビアホール
５３３ 第３ビアホール
５３４ 第４ビアホール
５５２ 第１電極
５５３ 発光層
５５５ 画素画定層
５６１ 表示領域
５６２ 周辺領域
５７１ 接続電極
５８１ 駆動バックプレーン
５８２ 膜層
５８３ カバープレート
５８４ 遮光領域
１１３０ 遮光膜層
１２１０ 緩衝膜層
１２１１ 緩衝中間層
１２２０ ゲート絶縁膜層
１２２１ ゲート絶縁中間層
１２４０ パッシベーション膜層
１２４１ パッシベーション中間層
１２５０ 層間絶縁膜層

Claims (21)

  1. アレイ基板であって、
    ベース基板と、
    前記ベース基板上に位置し、光透過孔を含む遮光層と、
    前記遮光層の前記ベース基板から離れた側に位置する薄膜トランジスタのアクティブ層と、
    前記ベース基板上に位置し、前記光透過孔に連通している第１貫通孔を含む絶縁層とを含み、
    前記絶縁層は、緩衝層、パッシベーション層、ゲート絶縁層及び層間絶縁層の少なくとも１つを含み、
    前記アレイ基板は、接続電極をさらに備えており、前記接続電極は、前記緩衝層、前記パッシベーション層、前記ゲート絶縁層及び前記層間絶縁層の少なくとも１つを貫通している第３貫通孔を介して前記遮光層に接続される、アレイ基板。
  2. 前記第１貫通孔の前記ベース基板での正投影が前記アクティブ層の前記ベース基板での正投影と重ならない請求項１に記載のアレイ基板。
  3. 前記光透過孔の前記ベース基板での正投影が完全に前記第１貫通孔の前記ベース基板での正投影内にある請求項１又は２に記載のアレイ基板。
  4. 前記第１貫通孔及び前記光透過孔に充填される充填構造をさらに備える請求項１－３のいずれか１項に記載のアレイ基板。
  5. 前記第１貫通孔及び前記光透過孔は、前記充填構造により完全に充填されている請求項４に記載のアレイ基板。
  6. 前記絶縁層の前記ベース基板から離れた側に位置し、前記充填構造とは一体に形成された充填層をさらに備える請求項４又は５に記載のアレイ基板。
  7. 前記充填層は、パッシベーション層、ゲート絶縁層、層間絶縁層及び平坦化層のうちのいずれか一つを含む請求項６に記載のアレイ基板。
  8. ソース及びドレインをさらに備え、前記ソースと前記ドレインは、前記パッシベーション層、前記ゲート絶縁層及び前記層間絶縁層の少なくとも１つを貫通している第２貫通孔を介して、それぞれ前記アクティブ層に接続される請求項１－７のいずれか１項に記載のアレイ基板。
  9. 前記光透過孔は、少なくとも部分的に前記アレイ基板の画素の間に位置する請求項１－８のいずれか１項に記載のアレイ基板。
  10. 前記ベース基板の前記遮光層から離れた側に位置するイメージングデバイスをさらに備え、前記イメージングデバイスは、前記ベース基板に垂直な方向に少なくとも部分的に前記光透過孔と重なる請求項１－９のいずれか１項に記載のアレイ基板。
  11. ディスプレイパネルであって、請求項１－１０のいずれか１項に記載のアレイ基板を備えるディスプレイパネル。
  12. 表示装置であって、請求項１－１０のいずれか１項に記載のアレイ基板又は請求項１１に記載のディスプレイパネルを備える表示装置。
  13. アレイ基板の製造方法であって、
    ベース基板を提供するステップと、
    前記ベース基板上に遮光膜層を形成するステップと、
    前記遮光膜層上に薄膜トランジスタのアクティブ層を形成するステップと、
    前記アクティブ層を形成した後、前記遮光膜層をパターニングして、光透過孔を含む遮光層を形成するステップとを含むアレイ基板の製造方法。
  14. 絶縁層を形成し、第１貫通孔の前記ベース基板での正投影が前記アクティブ層の前記ベース基板での正投影と重ならないように前記絶縁層をパターニングして前記第１貫通孔を形成し、前記第１貫通孔を介して前記遮光膜層をパターニングして前記光透過孔を形成するステップをさらに含む請求項１３に記載のアレイ基板の製造方法。
  15. 前記第１貫通孔及び前記光透過孔に充填される充填構造を形成するステップをさらに含む請求項１４に記載のアレイ基板の製造方法。
  16. 前記充填構造は、前記第１貫通孔及び前記光透過孔を完全に充填する請求項１５に記載のアレイ基板の製造方法。
  17. 前記絶縁層に充填層を形成するステップをさらに含み、前記充填構造は、前記充填層の一部となる請求項１５に記載のアレイ基板の製造方法。
  18. 前記充填層は、パッシベーション層、ゲート絶縁層、層間絶縁層及び平坦化層のうちのいずれか一つを含む請求項１７に記載のアレイ基板の製造方法。
  19. 前記絶縁層の形成には、緩衝膜層、パッシベーション膜層、ゲート絶縁膜層及び層間絶縁膜層の少なくとも１つの形成を含む請求項１４－１８のいずれか１項に記載のアレイ基板の製造方法。
  20. 接続電極を形成し、前記緩衝膜層、前記パッシベーション膜層、前記ゲート絶縁膜層及び前記層間絶縁膜層の少なくとも１つを貫通している第３貫通孔を形成するステップをさらに含み、前記接続電極は、前記第３貫通孔を介して前記遮光層に接続される請求項１９に記載のアレイ基板の製造方法。
  21. 前記ベース基板の前記遮光層から離れた側にイメージングデバイスを提供するステップをさらに含み、
    前記イメージングデバイスは、前記ベース基板に垂直な方向に少なくとも部分的に前記光透過孔と重なる請求項１３－２０のいずれか１項に記載のアレイ基板の製造方法。
JP2019546829A 2018-05-17 2018-12-14 アレイ基板及びその製造方法、ディスプレイパネル及び表示装置 Active JP7328148B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810473898.2 2018-05-17
CN201810473898.2A CN110504275B (zh) 2018-05-17 2018-05-17 阵列基板及其制作方法、显示面板和显示装置
PCT/CN2018/121271 WO2019218659A1 (zh) 2018-05-17 2018-12-14 阵列基板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
JP2021524045A JP2021524045A (ja) 2021-09-09
JP7328148B2 true JP7328148B2 (ja) 2023-08-16

Family

ID=68539387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019546829A Active JP7328148B2 (ja) 2018-05-17 2018-12-14 アレイ基板及びその製造方法、ディスプレイパネル及び表示装置

Country Status (6)

Country Link
US (1) US11374030B2 (ja)
EP (1) EP3796385A4 (ja)
JP (1) JP7328148B2 (ja)
KR (1) KR102409920B1 (ja)
CN (1) CN110504275B (ja)
WO (1) WO2019218659A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142162A (ko) * 2019-06-11 2020-12-22 삼성디스플레이 주식회사 표시 장치
US20200409420A1 (en) * 2019-06-28 2020-12-31 Semiconductor Energy Laboratory Co., Ltd. Functional panel, semiconductor device, display device, input/output device, data processing device
CN110854140B (zh) * 2019-12-10 2022-06-03 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
KR20210074447A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치
KR20210107215A (ko) * 2020-02-21 2021-09-01 삼성디스플레이 주식회사 표시장치 및 이의 영상신호 처리방법
CN111653590B (zh) * 2020-05-07 2022-08-05 Oppo（重庆）智能科技有限公司 显示模组、显示屏组件以及电子设备
CN111933677B (zh) * 2020-08-19 2023-05-12 云谷（固安）科技有限公司 阵列基板、显示面板及其装置
CN112086497B (zh) * 2020-09-15 2023-05-30 武汉华星光电半导体显示技术有限公司 显示装置及其制备方法
CN114520239A (zh) * 2020-11-20 2022-05-20 京东方科技集团股份有限公司 X射线平板探测器及其制作方法、探测装置、成像系统
CN112331681A (zh) * 2020-11-25 2021-02-05 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN112768497B (zh) * 2021-01-07 2022-08-23 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN113192934A (zh) * 2021-03-29 2021-07-30 合肥维信诺科技有限公司 一种阵列基板和显示面板
CN113299674B (zh) * 2021-05-08 2022-09-09 武汉华星光电技术有限公司 阵列基板
KR20220169516A (ko) * 2021-06-18 2022-12-28 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 전자 장치
CN113644096B (zh) * 2021-07-22 2023-12-19 武汉天马微电子有限公司 显示面板及显示装置
CN113675252A (zh) * 2021-08-24 2021-11-19 成都京东方光电科技有限公司 显示面板、制作方法和显示装置
CN114023764A (zh) * 2021-10-20 2022-02-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN114446169B (zh) * 2022-01-29 2023-12-05 京东方科技集团股份有限公司 显示模组、显示模组的制作方法及显示装置
WO2023230805A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置
WO2023230811A1 (zh) * 2022-05-31 2023-12-07 京东方科技集团股份有限公司 显示基板以及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336751A (zh) 2014-06-23 2016-02-17 上海箩箕技术有限公司 光电传感器及其制造方法
CN106298859A (zh) 2016-09-30 2017-01-04 京东方科技集团股份有限公司 触控面板及显示装置
US20170162606A1 (en) 2015-12-03 2017-06-08 Innolux Corporation Display device
CN106847872A (zh) 2017-03-24 2017-06-13 京东方科技集团股份有限公司 显示装置
CN107657231A (zh) 2017-09-27 2018-02-02 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
CN107945660A (zh) 2017-11-22 2018-04-20 广东欧珀移动通信有限公司 显示屏组件及电子设备
CN107977632A (zh) 2017-12-05 2018-05-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及其纹路识别方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
KR100644619B1 (ko) 2004-07-23 2006-11-10 삼성전자주식회사 수직해상도에 따른 인쇄방법
JP5225985B2 (ja) 2007-05-18 2013-07-03 シャープ株式会社 表示装置
CN102819181A (zh) * 2012-08-10 2012-12-12 京东方科技集团股份有限公司 灰阶掩膜版及利用其形成的柱状隔垫物
KR102031648B1 (ko) 2013-04-18 2019-10-15 삼성디스플레이 주식회사 유기 발광 표시 장치
CN103855087B (zh) * 2014-02-24 2016-04-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
KR102296743B1 (ko) * 2014-07-14 2021-09-01 엘지디스플레이 주식회사 유기발광 표시장치 및 이를 제조하는 방법
CN104485338B (zh) 2014-12-15 2017-06-20 京东方科技集团股份有限公司 阵列基板及制作方法、液晶显示面板和反射式液晶显示器
CN105867006B (zh) * 2016-03-10 2019-08-06 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN106707635A (zh) * 2017-03-20 2017-05-24 深圳市华星光电技术有限公司 阵列基板及其制造方法、液晶显示面板及液晶显示装置
CN107994034B (zh) * 2017-12-13 2020-08-25 京东方科技集团股份有限公司 具有指纹识别功能的显示面板、开孔方法及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336751A (zh) 2014-06-23 2016-02-17 上海箩箕技术有限公司 光电传感器及其制造方法
US20170162606A1 (en) 2015-12-03 2017-06-08 Innolux Corporation Display device
CN106298859A (zh) 2016-09-30 2017-01-04 京东方科技集团股份有限公司 触控面板及显示装置
CN106847872A (zh) 2017-03-24 2017-06-13 京东方科技集团股份有限公司 显示装置
CN107657231A (zh) 2017-09-27 2018-02-02 京东方科技集团股份有限公司 指纹识别传感器及其制作方法和显示装置
CN107945660A (zh) 2017-11-22 2018-04-20 广东欧珀移动通信有限公司 显示屏组件及电子设备
CN107977632A (zh) 2017-12-05 2018-05-01 京东方科技集团股份有限公司 一种阵列基板、显示装置及其纹路识别方法

Also Published As

Publication number Publication date
US20210366933A1 (en) 2021-11-25
CN110504275B (zh) 2021-11-12
US11374030B2 (en) 2022-06-28
JP2021524045A (ja) 2021-09-09
KR20200089743A (ko) 2020-07-27
CN110504275A (zh) 2019-11-26
WO2019218659A1 (zh) 2019-11-21
KR102409920B1 (ko) 2022-06-22
EP3796385A4 (en) 2022-04-20
EP3796385A1 (en) 2021-03-24

Similar Documents

Publication Publication Date Title
JP7328148B2 (ja) アレイ基板及びその製造方法、ディスプレイパネル及び表示装置
US9685634B2 (en) Pixel structure, display device and manufacturing method of pixel structure
US10825875B2 (en) OLED display panel and display device
US11329258B2 (en) Display panel and manufacture method thereof, display device
US11568673B2 (en) Array substrate and method for manufacturing the same, method and assembly for detecting light, and display device
CN110504387B (zh) 一种显示基板及其制作方法和显示装置
CN109300944B (zh) 显示面板及其制造方法、显示装置
US11043545B2 (en) Display substrate, fabricating method thereof, and display device
CN211743193U (zh) 一种阵列基板及显示装置
CN113439338A (zh) 显示基板及其制备方法
JP2021136208A (ja) 発光装置、表示装置、露光システム、及び表示撮像装置
KR20180045536A (ko) 발광 영역 및 반사 영역을 포함하는 디스플레이 장치
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
US20220069042A1 (en) Display device
KR20180085850A (ko) 트랜지스터 표시판 및 그 제조 방법
JP6361181B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
TWI297210B (en) System for displaying images including electroluminescent device and method for fabricating the same
JP2023531575A (ja) 表示基板及び表示装置
CN114724473B (zh) 镜面显示器
JP7482631B2 (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置
CN115298829B (zh) 显示面板及其制备方法、显示装置
US20230284475A1 (en) Display device
WO2022205113A1 (zh) 显示面板，显示装置，和用于制造显示面板的方法
JP2023519034A (ja) 表示基板及びその製造方法
JP2021524148A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230803

R150 Certificate of patent or registration of utility model

Ref document number: 7328148

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150