CN113192934A - 一种阵列基板和显示面板 - Google Patents
一种阵列基板和显示面板 Download PDFInfo
- Publication number
- CN113192934A CN113192934A CN202110336074.2A CN202110336074A CN113192934A CN 113192934 A CN113192934 A CN 113192934A CN 202110336074 A CN202110336074 A CN 202110336074A CN 113192934 A CN113192934 A CN 113192934A
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- sub
- thickness
- shading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 239000010409 thin film Substances 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims description 51
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 45
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 238000001579 optical reflectometry Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000002834 transmittance Methods 0.000 abstract description 49
- 238000005286 illumination Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 385
- 238000002310 reflectometry Methods 0.000 description 28
- 230000000694 effects Effects 0.000 description 18
- 238000000034 method Methods 0.000 description 14
- 239000012790 adhesive layer Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000002411 adverse Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001723 curing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010034960 Photophobia Diseases 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000010406 cathode material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Abstract
本申请公开了一种阵列基板和显示面板，该阵列基板包括：衬底基板、薄膜晶体管、缓冲层和遮光层；其中，缓冲层设置于衬底基板与薄膜晶体管层之间；遮光层设置于缓冲层与衬底基板之间；遮光层能够使得从薄膜晶体管向衬底基板方向的光反射率不大于37％，并使得从衬底基板向薄膜晶体管方向的光透过率不大于0.45％。通过上述方式，本申请能够减少TFT器件所受光照强度，减少显示面板产生暗斑不良的问题。
Description
技术领域
本申请涉及显示领域，特别是涉及一种阵列基板和显示面板。
背景技术
阵列基板是显示装置的重要组成组件。阵列基板上设置有阵列排列的薄膜晶体管(Thin Film Transistor，TFT)。
本申请的发明人在长期的研发过程中，发现TFT器件在受到光照后会引起光生载流子增加，进而使得显示面板相应区域的电流发生变化。电流变化会导致显示面板的相应区域的显示亮度发生差异，形成光照暗斑不良与屏幕显示指纹孔区域显示不均异常。
发明内容
本申请主要解决的技术问题是提供一种阵列基板和显示面板，能够减少TFT器件所受光照强度，减少显示面板产生暗斑不良及其它因光照产生的显示不均问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种阵列基板，包括：衬底基板、薄膜晶体管、缓冲层和遮光层；其中，缓冲层设置于衬底基板与薄膜晶体管层之间；遮光层设置于缓冲层与衬底基板之间；遮光层能够使得从薄膜晶体管向衬底基板方向的光反射率不大于37％，并使得从衬底基板向薄膜晶体管方向的光透过率不大于0.45％。
其中，遮光层能够使得从薄膜晶体管向衬底基板方向的白光波段的光反射率不大于37％，并使得从衬底基板向薄膜晶体管方向的白光波段的光透过率不大于0.002％；或遮光层能够使得从薄膜晶体管向衬底基板方向的自然光波段的光反射率不大于1.5％，并使得从衬底基板向薄膜晶体管方向的自然光波段的光透过率不大于0.45％。
其中，遮光层包括层叠设置的第一子遮光层、第二子遮光层和第三子遮光层；其中，第二子遮光层位于第一子遮光层和第三子遮光层之间，第二子遮光层的材料包括非晶硅层。
其中，第二子遮光层的厚度范围为55-131nm；优选的，第二子遮光层的厚度为90±10nm；优选的，第二子遮光层的厚度为(65+N*60)±10nm，N为0或1。
其中，第一子遮光层位于第二子遮光层与薄膜晶体管层之间，第一子遮光层的材料包括氧化硅；第三子遮光层位于第二子遮光层与衬底基板之间，第三子遮光层的材料包括氧化硅。
其中，第一子遮光层的厚度范围为5-1100nm；第三子遮光层的厚度范围为30-1100nm；优选的，第一子遮光层的厚度为(35+N*150)±30nm，N为0-6的正整数；第三子遮光层的厚度为(60+N*160)±30nm，N为0-6正整数；优选的，第一子遮光层的厚度为(180+N*200)±30nm，N为0-4正整数；第三子遮光层的厚度为(100+N*180)±30nm，N为0-5正整数。
其中，遮光层还包括：第四子遮光层，该第四子遮光层设置于第三子遮光层与衬底基板之间，第四子遮光层包括氧化硅层；优选的，第四子遮光层包括层叠设置的氧化硅层和非晶硅层，其中氧化硅层位于非晶硅层与衬底基板之间。
其中，第四子遮光层中氧化硅层厚度范围为40-1100nm；优选的，第四子遮光层中的氧化硅层厚度为(70+N*160)±30nm，N为0-6的正整数；优选的，第四子遮光层中的氧化硅层厚度为(130+N*185)±30nm，N为0-5的正整数。
其中，缓冲层包括层叠设置的至少两层含硅材料；优选的，缓冲层包括层叠设置的氧化硅材料和氮化硅材料。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种显示面板，包括：发光器件和如上的阵列基板，阵列基板用于驱动发光器件发光。
本申请的有益效果是：区别于现有技术的情况，本申请提供一种阵列基板，包括衬底基板、薄膜晶体管、缓冲层和遮光层；其中，缓冲层设置于衬底基板与薄膜晶体管层之间；遮光层设置于缓冲层与衬底基板之间。本申请设置的遮光层能够减少从薄膜晶体管向衬底基板方向的光反射率，并且还能够减少从衬底基板向薄膜晶体管方向的光透过率。遮光层能够减少发光单元发出的光线被反射照向薄膜晶体管，并且能够减少外部光线从衬底基板方向透射照向薄膜晶体管。从而，遮光层能够有效减少薄膜晶体管所受到的光照强度，防止薄膜晶体管发生特性偏移，增加了阵列基板的稳定性。
附图说明
图1是根据本申请一实施例的显示面板的结构示意图；
图2是根据本申请一实施例的阵列基板的结构示意图；
图3是根据本申请一实施例的遮光层的结构示意图；
图4是光线在多层介质层结构中发生反射与折射的示意图；
图5是根据本申请一实施例的遮光层厚度确定方法的流程示意图；
图6是根据本申请一实施例的透射率实测数据与模拟数据对比图；
图7是根据本申请一实施例的反射率实测数据与模拟数据对比图；
图8是根据本申请一实施例的第二子遮光层厚度分别与中心波长为450nm的光线反射率和透射率的关系示意图；
图9是根据本申请一实施例的第一子遮光层厚度与中心波长为450nm的光线的反射率的关系示意图；
图10是根据本申请一实施例的第三子遮光层厚度与中心波长为450nm的光线透射率的关系示意图；
图11是根据本申请一实施例的第四子遮光层氧化硅的厚度与中心波长为450nm的光线透射率的关系示意图；
图12是根据本申请一实施例的第二子遮光层厚度分别与中心波长为550nm的光线反射率和透射率的关系示意图；
图13是根据本申请一实施例的第一子遮光层厚度与中心波长为550nm的光线的反射率的关系示意图；
图14是根据本申请一实施例的第三子遮光层厚度与中心波长为550nm的光线透射率的关系示意图；
图15是根据本申请一实施例的第四子遮光层氧化硅的厚度与中心波长为550nm的光线透射率的关系示意图。
具体实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。
为解决上述技术问题，本申请提供一种阵列基板和显示面板，在衬底基板和薄膜晶体管层之间设置有遮光层。该遮光层能够有效的降低衬底基板靠近薄膜晶体管一侧的光反射率，并减低衬底基板远离薄膜晶体管一侧的光透过率。从而，本申请的阵列基板和显示面板能够减少照射到薄膜晶体光的光线强度，减少显示面板产生暗斑不良的问题。以下进行详细阐述。
参阅图1，图1是根据本申请一实施例的显示面板的结构示意图。显示面板包括阵列基板10，发光层20和底板30。
发光层20包括多个发光器件210。发光器件210包括但不限于OLED器件、量子点器件、Micro-LED器件或LCD器件等。
阵列基板10设置有薄膜晶体管层110、缓冲层120、遮光层130和衬底基板140，薄膜晶体管层110包括多个阵列排布的薄膜晶体管111。阵列基板10用于驱动发光器件210发光。衬底基板140具有一定的光反射性和光透过性。发光层20发出的光线会被衬底基板140反射至薄膜晶体管111。外部光线也能够通过衬底基板140照射至薄膜晶体管111。光照会使得薄膜晶体管111发生特性变化，造成显示不良。
底板30为黑色不透光底板，设置于阵列基板10远离发光层20的一侧，用于吸收光线，使得阵列基板10不被光线照射。底板30可以为黑色胶带。一些功能性组件需要设置在显示面板的背面，例如屏后指纹识别，从而需要在显示面板的底板30开设通孔。在显示面板的生产和使用过程中，光线会从通孔中通过，并透过衬底基板140，照射到阵列基板10的薄膜晶体管111。从而，使得通孔对应区域的薄膜晶体管111与其他区域的薄膜晶体管111的特性不同，造成光照暗斑。
阵列基板10为以下任意实施例或实施例组合的方案中的阵列基板10。其中，阵列基板10还包括遮光层130，用于降低衬底基板140朝向发光层20一侧的光反射率，并减低衬底基板140朝向底板30一侧的光透过率。从而，遮光层130能够有效地减少薄膜晶体管111所受到的光线强度。关于阵列基板10的更多内容，以下进行详细阐述。
参阅图2，图2是根据本申请一实施例的阵列基板的结构示意图。阵列基板10包括薄膜晶体管层110、缓冲层120、遮光层130和衬底基板140。
衬底基板140可以为任意适用的材料。例如，衬底基板140可以为玻璃或有机材料。照射到衬底基板140的光线一部分会被衬底基板140反射，剩余部分可以透射穿过衬底基板140。
薄膜晶体管层110包括多个薄膜晶体管111。薄膜晶体管111包括有源层1111，有源层1111可以为任意材料。例如，有源层1111可以包括低温多晶硅材料。低温多晶硅材料具有较快的反应速度，并且能够缩小薄膜晶体管111的尺寸，有利于提高显示面板的开口率。低温多晶硅材料的光敏感性较高，被光线照射到后会产生光生漏电流。薄膜晶体管111还包括源极、漏极、栅极、栅极绝缘层和绝缘隔离层(图中未示出)，其中源极、漏极、栅极、栅极绝缘层和绝缘隔离层(图中未示出)可以是任意适用的结构、材料以及形状，在此不做限制。
缓冲层120设置于衬底基板140与薄膜晶体管层110之间。遮光层130设置于缓冲层120与衬底基板140之间。缓冲层120用于防止遮光层130与薄膜晶体管层110直接接触，造成两层结构之间相互影响。缓冲层120可以是任意使用的结构、材料以及厚度。
遮光层130朝向薄膜晶体管111的一侧表面具有较低的光反射率，能够起到减反射的作用；朝向衬底基板140一侧表面具有较低的光透过率，能够起到减少光透射的作用。具体的，遮光层130使得从薄膜晶体管111向衬底基板140方向的光反射率不大于37％，并使得从衬底基板140向薄膜晶体管111方向的光透过率不大于0.45％。
本申请实施例中设置的遮光层130能够减少从薄膜晶体管111向衬底基板140方向的光反射率，并且还能够减少从衬底基板140向薄膜晶体管111方向的光透过率。遮光层130能够减少发光单元发出的光线被反射照向薄膜晶体管111，并且能够减少外部光线从衬底基板140方向透射照向薄膜晶体管111。从而，遮光层130能够有效减少薄膜晶体管111所受到的光照强度，防止薄膜晶体管111发生特性偏移，增加了阵列基板10的稳定性。
对于不同波段范围的光线，遮光层130能够起到不同的遮光效果。例如，遮光层130能够使得从薄膜晶体管111向衬底基板140方向的白光波段的光反射率不大于37％，并使得从衬底基板140向薄膜晶体管111方向的白光波段的光透过率不大于0.002％。其中白光波段是指发光单元发出的光线的波长范围。例如，白光波段可以是指OLED发光器件210发出的光线中光强较大的光线的波长范围，为400-500nm。
或者，遮光层130能够使得从薄膜晶体管111向衬底基板140方向的自然光波段的光反射率不大于1.5％，并使得从衬底基板140向薄膜晶体管111方向的自然光波段的光透过率不大于0.45％。自然光波段是指太阳光中光强较大的光线的波长范围，为500-600nm。
上述数据仅是为了举例说明遮光层130具有良好的遮光效果，对于其他波长的光线本申请实施例中的遮光层130也同样能够具有良好的遮光效果。
参阅图3，图3是根据本申请一实施例的遮光层的结构示意图。遮光层130包括层叠设置的第一子遮光层131、第二子遮光层132和第三子遮光层133；其中第二子遮光层132位于第一子遮光层131和第三子遮光层133之间。
在一实施例中，第二子遮光层132材料包括非晶硅层。非晶硅材料对于光线具有良好的吸收功能，能够有效的减少光线的反射和透射。第二子遮光层132可以通过气相沉积的方式在预定的位置沉积成膜。
在一实施例中，第一子遮光层131位于第二子遮光层132与薄膜晶体管层110之间，第三子遮光层133位于第二子遮光层132与衬底基板140之间。第一子遮光层131和第三子遮光层133均分别可以包括氧化硅、氮化硅或碳化硅等。可选的，第一子遮光层131和第三子遮光层133可以均为氧化硅材料。第一子遮光层131和第三子遮光层133可以为相同的材料，也可以为不同的材料。第一子遮光层131和第三子遮光层133能够进一步起到遮光的作用，同时还能够起到阻隔第二子遮光层132中的氢向外部扩散的作用。
在一实施例中，遮光层130还包括第四子遮光层135，设置于第三子遮光层133和衬底基板140之间。第四子遮光层135能够进一步的提高遮光效果。同时第四子遮光层135也能够起到隔绝空气、水分等与薄膜晶体管111接触的作用。第四子遮光层135可以包括任意适用的材料。可选的，第四子遮光层135包括氧化硅层。进一步的，第四子遮光层135还可以包括层叠设置的氧化硅层和非晶硅层(图中未示出)，其中，氧化硅层(图中未示出)位于非晶硅层和衬底基板140之间。第四子遮光层135中的非晶硅层(图中未示出)具有遮光效果的同时还能够增加氧化硅层与上层结构之间的粘附力。
遮光层130还包括粘结层。粘结层包括设置在第三子遮光层133和第四子遮光层135之间的第一粘结层134和设置在第四子遮光层135与衬底基板140之间的第二粘结层136。粘结层可以用于增加不同结构层之间的粘附力。粘结层可以为任意使用的具有粘结性的材料。例如，粘结层可以为聚酰亚胺材料。粘结层可以通过涂布机涂布粘结胶，之后经过固化形成粘结层。固化方式可以为UV光固化或高温固化。
在一实施例中，缓冲层120包括层叠设置的至少两层含硅材料。缓冲层120包括的至少两侧含硅材料可以为不同的含硅材料，例如氧化硅材料、氮化硅材料或碳化硅材料。可选的，缓冲层120包括层叠设置的氧化硅材料和氮化硅材料。其中，氧化硅材料位于氮化硅材料与薄膜晶体管层110之间。氧化硅材料因其热传导系数低，具有保温效果，有利于后续ELA结晶工艺质量。氮化硅材料因其致密性高，设置于氧化硅下方用于阻挡下方离子扩散及电荷对上方TFT器件影响。
遮光层130中各个膜层的厚度会对遮光层130的光反射率和光透射率起到重要的影响。对于具有多层结构的膜层，光线在不同膜层之间的反射率与折射率可以参考式1到式6。
其中，n1为包含入射光线区域的折射率；n2为包含折射光线的区域的折射率。r为反射系数，t为透射系数。
Ir＝RI0 式3
It＝TI0 式4
R＝|r|2 式5
基于上述公式，可以得出式7：
Ir+It＝I0 式7
即反射光强与透射光强的和等于入射光强。
光线在两个平行边界间的反射和折射情况如图4所示。图4是光线在多层介质层结构中发生反射与折射的示意图。其中，相邻两个介质层为光学性质不同的两种材料。na、nb和nc分别为介质层a、b和c的折射率。层a和层b之间的界面的反射系数为rab，层b和层c之间的界面的反射系数为rbc。
如图4所示，光线在进入一介质层后，会在两个边界之间来回反射。在该介质层中的光线每到达相邻介质层间的边界时，都会有部分光线折射进入相邻介质层，从而减少了在该介质层中的光线强度。由于每条光线在不同的介质层内的传输距离不同，相互之间可能会发生相互干涉。由于这些干涉效应，反射以及折射的光线强度将依赖于光波长λ0及介质层厚度d，介质层自身的介质属性及入射角。对于多层介质层结构，若自身膜层性质已确定，可以通过控制各层厚度达到调整整个结构发射率及透过率的目的。
本申请根据遮光层130中各子层的不同层厚度对于整个遮光层130的透射率和反射率的影响规律，确定不同子遮光层130的厚度。具体的层厚度确定方法，参阅图5。
图5是根据本申请一实施例的遮光层厚度确定方法的流程示意图。需注意的是，若有实质上相同的结果，本申请的方法并不以图5所示的流程顺序为限。如图5所示，该方法包括如下步骤：
步骤510，确定各子遮光层厚度分别与遮光层的反射率和透射率的关系。
以某一子遮光层的厚度作为变量，固定其他子遮光层的厚度，确定各个子遮光层厚度与该遮光层的总体反射率和透射率的关系。例如，测试第一子遮光层的厚度影响时，可以固定其他子遮光层的厚度。
其中，反射率是指缓冲层120朝向薄膜晶体管层110一侧表面的光的反射率，透射率是指衬底基板140远离薄膜晶体管层110一侧表面的光的透射率。
厚度与反射率和透射率的关系可以通过实际测试获取，也可以通过软件模拟获取。例如，可以通过计算机软件进行仿真模拟遮光层130的具体结构，之后进行计算获得遮光层130厚度与反射率或透射率的关系。进一步的，计算机软件可以为comsol、ANSYS、TFCalc等软件。计算机仿真模拟数据与实测数据的关系，参阅图6和图7。图6是根据本申请一实施例的透射率实测数据与模拟数据对比图。其中图6中的a部分为第二子遮光层132厚度与反射率关系的实测数据与模拟数据对比图。b部分为第三子遮光层133厚度与反射率关系的实测数据与模拟数据对比图。图7是根据本申请一实施例的反射率实测数据与模拟数据对比图。其中图7中的a部分为第二子遮光层132厚度与透射率关系的实测数据与模拟数据对比图。b部分为第三子遮光层133厚度与透射率关系的实测数据与模拟数据对比图。通过图6和图7可以看出，使用计算机软件进行仿真模拟获得的厚度与反射率或透射率关系与实际进行测试的关系的变化趋势具有较高的符合度。计算机模拟获得的数据具有较高的可信度。
步骤520，根据第二子遮光层厚度分别与反射率和透射率的关系，确定第二子遮光层厚度。
第二子遮光层132中的非晶硅具有较强的吸收光线的能力，对于遮光层130的总体遮光效果具有重要的影响。可以综合考虑第二子遮光层132对于反射率的影响以及对于透射率的影响，确定第二子遮光层132的厚度。本申请实施例中的第二子遮光层132厚度可以使得反射率和透射率均处于较低的范围，从而对薄膜晶体管111具有良好的保护作用，从两个方面减少照射到薄膜晶体管111上的光线。
在一实施例中，第二子遮光层132的厚度范围为55-131nm。在此厚度范围内的第二子遮光层132能够具有良好的遮光效果。
步骤530，根据第一子遮光层厚度与反射率的关系，确定第一子遮光层厚度。
在第二子遮光层132厚度固定的情况下，起到主要的减反射作用的子遮光层130为位于第二子遮光层132和薄膜晶体管层110之间的第一子遮光层131。从而，可以主要根据第一子遮光层131厚度与反射率的变化关系，选择反射率较低时的厚度值作为第一子遮光层131的厚度。
此外，也可以将第一子遮光层131厚度与透射率的变化趋势作为次要参考条件，以确定第一子遮光层131的厚度。
在一实施例中，第一子遮光层131的厚度范围为5-1100nm。在此厚度范围内的第一子遮光层131具有较低的光反射率。
步骤540，根据第三子遮光层厚度与透射率的关系，确定第三子遮光层厚度，以及根据第四子遮光层厚度与透射率的关系，确定第四子遮光层厚度。
同理，在第二子遮光层132厚度固定的情况下，起到主要减透射作用的子遮光层130为位于第二子遮光层132与衬底基板140之间的第三子遮光层133和第四子遮光层135。从而，可以主要根据第三子遮光层133厚度与透射率的变化关系确定第三子遮光层133的厚度。同样的，可以主要根据第四子遮光层135厚的与透射率的变化关系，确定第四子遮光层135的厚度。
即，第三子遮光层133的厚度为其使得光的透射率较低时的厚度；第四子遮光层135的厚度为其使得光的透射率较低时的厚度。
在一实施例中，第三子遮光层133的厚度范围为30-1100nm。在此厚度范围内的第三子遮光层133具有较低的光透射率。
在一实施例中，第四子遮光层135中氧化硅层厚度范围为40-1100nm。氧化硅层在此厚度范围内能够具有较低的光透射率。
遮光层130中的其他结构层的对于遮光效果不大，改变其厚度不会显著的影响遮光效果。从而，对于遮光层130中的其他结构层的厚度不做具体限定。
本申请的方法适用于遮挡多种不同波长范围的光，以下举例说明本申请的遮光层130具有良好的遮光效果。
实施例1
显示面板包括阵列基板10，发光层20和底板30，参阅图1。
其中，发光层20包括PDL层，阳极层、功能层和阴极层(图中未示出)。其中，阳极层的材料可以为Ag/ITO/Ag的多层结构。功能层用于发光，可以包括有机材料和无机材料。阴极材料可以为导电材料，例如Al或Mg/Ag混合材料。
阵列基板10包括薄膜晶体管层110、缓冲层120、遮光层130和衬底基板140。其中，薄膜晶体管层110包括有源层1111(材料：低温多晶硅LTPS，厚度：50±5nm)，栅极绝缘层(材料：GI-SiO，厚度：120nm±10nm)，栅极层(材料：Mo、Al或Ti等，厚度：250±10nm)，电容绝缘层(材料：氮化硅，厚度：130±10nm)，绝缘隔离层(材料：氮化硅或氧化硅，厚度：不限定)，电容电极(材料：Mo、Al或Ti等，厚度：250±10nm)，连接层，平坦层(材料：聚酰亚胺，厚度：不限定)等。
缓冲层120包括氧化硅层和氮化硅层(图中未示出)。遮光层130包括依次层叠设置的第一子遮光层131(材料：氧化硅)、第二子遮光层132(材料：非晶硅)、第一粘结层134(材料：聚酰亚胺，厚度：5-10μm)、第三子遮光层133(材料：氧化硅)、第四子遮光层135(包括，非晶硅层和氧化硅层)和第二粘结层136(材料：聚酰亚胺，厚度：5-10μm)。衬底基板140材料为玻璃。
阵列基板10的具体制备方法包括：
1、制备遮光层130。
在衬底基板140上通过涂布机涂布聚酰亚胺材料，形成第二粘结层136；利用化学气相沉积的方法沉积形成第四子遮光层135；再利用涂布机涂布形成第一粘结层134；利用化学气相沉积的方法逐层沉积形成第三子遮光层133、第二子遮光层132和第一子遮光层131；之后进行高温去氢工艺。从而制备完成遮光层130。
2、制备缓冲层120。
利用化学气相沉积设备分别制备氮化硅层和氧化硅层。
3、制备薄膜晶体管层110。
使用化学气相沉积(CVD)设备成膜无定形硅后，使用激光结晶设备(ELA)使其结晶形成有源层1111；通过对有源层1111的源漏极区域通过离子注入形成导体化，使用化学气相沉积(CVD)设备成膜栅极绝缘层；使用物理溅射沉积设备(PVD)制备栅极；使用化学气相沉积(CVD)设备制备电容绝缘层；使用化学气相沉积(CVD)设备成膜制备绝缘隔离层；使用物理溅射沉积设备(PVD)制备电容电极；通过打孔使得源漏电极与PSi源漏区域接触并设置连接层连接阳极与漏极；设置平坦层。从而制备完成薄膜晶体管层110。
实施例2
本实施例中阵列基板中薄膜晶体管层、缓冲层和衬底基板均与实施例1中的方案相同。
遮光层中各子层厚度的确定方法包括：
S1：确定各子遮光层厚度分别与遮光层的反射率和透射率的关系。
在计算机模拟软件中构建缓冲层、遮光层和衬底基板结构，在缓冲层与薄膜晶体管层之间检测光线的反射率，在衬底基板的远离遮光层的一面检测光线的透射率。针对中心波长为450nm的光线，分别模拟不同子遮光层厚度与反射率和透射率的关系。其中关系结果参见图8-11。
S2：根据第二子遮光层厚度分别与反射率和透射率的关系，确定第二子遮光层厚度。
参阅图8，其中，光反射率波谷对应的厚度为40nm，但是在40nm处透射率较大。所以在厚度为90±10nm处可以同时具有较小的反射率和透射率。
S3：根据第一子遮光层厚度与反射率的关系，确定第一子遮光层厚度。
参阅图9，在反射率为波谷时，第一子遮光层的厚度为335nm或485nm；即波谷的最低点重复周期为150nm。由于反射率为周期性变化的，所以第一子遮光层的厚度可以为(35+N*150)±30nm。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0-6的正整数。
S4：根据第三子遮光层厚度与透射率的关系，确定第三子遮光层厚度，以及根据第四子遮光层厚度与透射率的关系，确定第四子遮光层厚度。
参阅图10，在透射率为波谷时，第三子遮光层的厚度为540nm，最低点的重复周期为160nm。由于透射率为周期性变化的，所以第三子遮光层的厚度可以为(60+N*160)±30nm。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0-6的正整数。
参阅图11，在透射率为波谷时，第四子遮光层中氧化硅的厚度为550nm和710nm，最低点的重复周期为160nm。由于透射率为周期性变化的，所以第四子遮光层中氧化硅的厚度可以为(70+N*160)±30nm。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0-6的正整数。
综上：本实施例中第一子遮光层的厚度为(35+N*150)±30nm，N为0-6的正整数；第二子遮光层的厚度为90±10nm；第三子遮光层的厚度为(60+N*160)±30nm，N为0-6正整数1；第四子遮光层中氧化硅层厚度范围为(70+N*160)±30nm，N为0-6的正整数，非晶硅层厚度范围为1-10nm。本实施例的遮光层对于包括波长为450nm在内的波长范围的光线具有良好的遮光效果。
实施例3，
本实施例中阵列基板中薄膜晶体管层、缓冲层和衬底基板均与实施例1中的方案相同。
遮光层中各子层厚度的确定方法包括：
S1：确定各子遮光层厚度分别与遮光层的反射率和透射率的关系。
在计算机模拟软件中构建缓冲层、遮光层和衬底基板结构，在缓冲层与薄膜晶体管层之间检测光线的反射率，在衬底基板的远离遮光层的一面检测光线的透射率。针对中心波长为550nm的光线，分别模拟不同子遮光层厚度与反射率和透射率的关系。其中关系结果参见图12-15。
S2：根据第二子遮光层厚度分别与反射率和透射率的关系，确定第二子遮光层厚度。
参阅图12，其中，光反射率波谷对应的厚度为65nm，此时光透射率也为较低的值。光反射率波谷的最低点重复周期为60nm，光透射率在厚度大于80nm后就趋于稳定。所以在厚度为(65+N*60)±10nm处可以同时具有较小的反射率和透射率。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0或1。
S3：根据第一子遮光层厚度与反射率的关系，确定第一子遮光层厚度。
参阅图13，在反射率为波谷时，第一子遮光层的厚度为380nm；波谷的最低点重复周期为200nm。由于反射率为周期性变化的，所以第一子遮光层的厚度可以为(180+N*200)±30nm。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0-4正整数。
S4：根据第三子遮光层厚度与透射率的关系，确定第三子遮光层厚度，以及根据第四子遮光层厚度与透射率的关系，确定第四子遮光层厚度。
参阅图14，在透射率为波谷时，第三子遮光层的厚度为100nm，最低点的重复周期为180nm。由于透射率为周期性变化的，所以第三子遮光层的厚度可以为(100+N*180)±30nm。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0-5正整数。
参阅图15，在透射率为波谷时，第四子遮光层中氧化硅的厚度为685nm，最低点的重复周期为185nm。由于透射率为周期性变化的，所以第四子遮光层中氧化硅的厚度可以为(130+N*185)±30nm。遮光层如果厚度太大，会对整体阵列基板造成不良影响，顾此处N为0-5正整数。
综上：本实施例中第一子遮光层的厚度为(180+N*200)±30nm，N为0-4正整数；第二子遮光层的厚度为(65+N*60)±10nm，N为0或1；第三子遮光层的厚度为(100+N*180)±30nm，N为0-5正整数；第四子遮光层中氧化硅层厚度(130+N*185)±30nm，N为0-5的正整数，非晶硅层厚度范围为1-10nm。本实施例的遮光层对于包括波长为550nm在内的波长范围的光线具有良好的遮光效果。
实施例4、5以及对比例1-6中阵列基板中薄膜晶体管层、缓冲层和衬底基板均与实施例1中的方案相同。其中，对比例中至少有一层子遮光层的厚度没有在上述厚度范围内。
表1不同厚度遮光层对中心波长为457nm光线的遮光效果
由上表可以得出，实施例4相较于对比例具有更低的反射率和透射率。
表2不同厚度遮光层对中心波长为550nm光线的遮光效果
由上表可以得出，实施例5相较于对比例具有更低的反射率和透射率。
以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底基板；
薄膜晶体管层；
缓冲层，设置于所述衬底基板与所述薄膜晶体管层之间；
遮光层，设置于所述缓冲层与衬底基板之间；所述遮光层能够使得从所述薄膜晶体管向所述衬底基板方向的光反射率不大于37％，并使得从所述衬底基板向所述薄膜晶体管方向的光透过率不大于0.45％。
2.根据权利要求1所述的阵列基板，其特征在于，所述遮光层能够使得从所述薄膜晶体管向所述衬底基板方向的白光波段的光反射率不大于37％，并使得从所述衬底基板向所述薄膜晶体管方向的白光波段的光透过率不大于0.002％；或
所述遮光层能够使得从所述薄膜晶体管向所述衬底基板方向的自然光波段的光反射率不大于1.5％，并使得从所述衬底基板向所述薄膜晶体管方向的自然光波段的光透过率不大于0.45％。
3.根据权利要求1所述的阵列基板，其特征在于，所述遮光层包括层叠设置的第一子遮光层、第二子遮光层和第三子遮光层；
其中，所述第二子遮光层位于所述第一子遮光层和所述第三子遮光层之间，所述第二子遮光层的材料包括非晶硅层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第二子遮光层的厚度范围为55-131nm；
优选的，所述第二子遮光层的厚度为90±10nm；
优选的，所述第二子遮光层的厚度为(65+N*60)±10nm，N为0或1。
5.根据权利要求3所述的阵列基板，其特征在于，
所述第一子遮光层位于所述第二子遮光层与所述薄膜晶体管层之间，所述第一子遮光层的材料包括氧化硅；
所述第三子遮光层位于所述第二子遮光层与所述衬底基板之间，所述第三子遮光层的材料包括氧化硅。
6.根据权利要求3或4所述的阵列基板，其特征在于，所述第一子遮光层的厚度范围为5-1100nm；所述第三子遮光层的厚度范围为30-1100nm；
优选的，所述第一子遮光层的厚度为(35+N*150)±30nm，N为0-6的正整数；所述第三子遮光层的厚度为(60+N*160)±30nm，N为0-6正整数；
优选的，所述第一子遮光层的厚度为(180+N*200)±30nm，N为0-4正整数；所述第三子遮光层的厚度为(100+N*180)±30nm，N为0-5正整数。
7.根据权利要求3所述的阵列基板，其特征在于，所述遮光层还包括：
第四子遮光层，设置于所述第三子遮光层与所述衬底基板之间，所述第四子遮光层包括氧化硅层；
优选的，所述第四子遮光层包括层叠设置的氧化硅层和非晶硅层，其中所述氧化硅层位于所述非晶硅层与所述衬底基板之间。
8.根据权利要求7所述的阵列基板，其特征在于，所述第四子遮光层中氧化硅层厚度范围为40-1100nm；
优选的，所述第四子遮光层中的氧化硅层厚度为(70+N*160)±30nm，N为0-6的正整数；
优选的，所述第四子遮光层中的氧化硅层厚度为(130+N*185)±30nm，N为0-5的正整数。
9.根据权利要求1所述的阵列基板，其特征在于，所述缓冲层包括层叠设置的至少两层含硅材料；
优选的，所述缓冲层包括层叠设置的氧化硅材料和氮化硅材料。
10.一种显示面板，其特征在于，包括：
发光器件；
如权利要求1-9任一项所述的阵列基板，所述阵列基板用于驱动所述发光器件发光。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110336074.2A CN113192934A (zh) | 2021-03-29 | 2021-03-29 | 一种阵列基板和显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110336074.2A CN113192934A (zh) | 2021-03-29 | 2021-03-29 | 一种阵列基板和显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113192934A true CN113192934A (zh) | 2021-07-30 |
Family
ID=76974382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110336074.2A Pending CN113192934A (zh) | 2021-03-29 | 2021-03-29 | 一种阵列基板和显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192934A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120744A (ja) * | 1993-10-26 | 1995-05-12 | Toshiba Corp | 反射型液晶表示素子及び投射型液晶表示装置 |
| CN107093611A (zh) * | 2017-06-16 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN110504275A (zh) * | 2018-05-17 | 2019-11-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| CN210723028U (zh) * | 2019-11-29 | 2020-06-09 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
-
2021
- 2021-03-29 CN CN202110336074.2A patent/CN113192934A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120744A (ja) * | 1993-10-26 | 1995-05-12 | Toshiba Corp | 反射型液晶表示素子及び投射型液晶表示装置 |
| CN107093611A (zh) * | 2017-06-16 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| CN110504275A (zh) * | 2018-05-17 | 2019-11-26 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板和显示装置 |
| CN210723028U (zh) * | 2019-11-29 | 2020-06-09 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11275200B2 (en) | Array substrate and manufacturing method thereof, display panel and display device | |
| US10854695B2 (en) | OLED display panel with black pixel defining layer and flat layer | |
| CN101887897B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US7638796B2 (en) | Organic light-emitting display device | |
| JP3149404B2 (ja) | 反射型液晶表示装置の製造方法 | |
| CN110082977B (zh) | 一种tft阵列基板及显示面板 | |
| US8598589B2 (en) | Array substrate, method of manufacturing the array substrate, and display apparatus including the array substrate | |
| WO2017012164A1 (zh) | Boa型液晶显示面板及其制作方法 | |
| CN106684103A (zh) | 阵列基板、显示面板及显示装置 | |
| WO2022007151A1 (zh) | Oled显示装置及制备方法 | |
| US9070599B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN111969030A (zh) | 背板、显示面板、显示装置及电子设备 | |
| US10775658B2 (en) | Liquid crystal display device and method for manufacturing liquid crystal display device | |
| US11417769B2 (en) | Thin film transistor and method for manufacturing same, array substrate, display panel and display device | |
| US7142770B2 (en) | Electrooptic device and production method therefor | |
| CN113192934A (zh) | 一种阵列基板和显示面板 | |
| TWI721667B (zh) | 有機發光顯示裝置 | |
| US20120104441A1 (en) | Method of manufacturing color filter substrate, semi-transmissive liquid crystal display using the same, and manufacturing method thereof | |
| US11075240B2 (en) | Texture recognition assembly and method of manufacturing the same, and display apparatus | |
| US20190393250A1 (en) | Display panel and manufacturing method therefor | |
| CN110993696B (zh) | 半导体装置 | |
| KR20210120177A (ko) | 표시 패널 및 이를 구비한 전자 기기 | |
| WO2020192452A1 (zh) | 导电结构、触控结构及触控显示装置 | |
| KR102177169B1 (ko) | 플렉서블 유기발광다이오드 표시장치의 제조방법 | |
| CN114384723A (zh) | 一种前置光源及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |