JP7285818B2 - データ処理機能を有する自動試験機及びその情報処理方法 - Google Patents

データ処理機能を有する自動試験機及びその情報処理方法 Download PDF

Info

Publication number
JP7285818B2
JP7285818B2 JP2020207184A JP2020207184A JP7285818B2 JP 7285818 B2 JP7285818 B2 JP 7285818B2 JP 2020207184 A JP2020207184 A JP 2020207184A JP 2020207184 A JP2020207184 A JP 2020207184A JP 7285818 B2 JP7285818 B2 JP 7285818B2
Authority
JP
Japan
Prior art keywords
test
module
data
electrical
device under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020207184A
Other languages
English (en)
Other versions
JP2022055277A (ja
Inventor
林星福
Original Assignee
合肥蔚達科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 合肥蔚達科技有限公司 filed Critical 合肥蔚達科技有限公司
Publication of JP2022055277A publication Critical patent/JP2022055277A/ja
Application granted granted Critical
Publication of JP7285818B2 publication Critical patent/JP7285818B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01MTESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M99/00Subject matter not provided for in other groups of this subclass
    • G01M99/008Subject matter not provided for in other groups of this subclass by doing functionality tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834Automated test systems [ATE]; using microprocessors or computers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D11/00Component parts of measuring arrangements not specially adapted for a specific variable
    • G01D11/24Housings ; Casings for instruments
    • G01D11/245Housings for sensors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31725Timing aspects, e.g. clock distribution, skew, propagation delay
    • G01R31/31726Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31903Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、試験機に関し、特に、データ処理機能を有する自動試験機及びその情報処理方法に関する。
図1を参照する。図1は、自動試験機(Automatic Test System:ATE)を示す。自動試験機は、例えば、ウェーハ、集積回路など様々な被試験装置(Device Under Testing:DUTs)を試験するために用いられる。自動試験機は、ベース部材A、試験ヘッドB、ケーブルC及び外部コンピューティング装置Dを含む。実際に使用する際、ベース部材A上に被試験装置を設置し、試験ヘッドB上のピン(pin)を被試験装置に接触させて試験して得られた信号を、ケーブルCを介して外部コンピューティング装置Dへ伝送して処理し、試験結果を分析する。
従来の自動試験機は、試験ヘッドBがデータ処理機能を備えておらず、ケーブルCを介して外部コンピューティング装置Dへ信号を伝送して処理しなければならなかったため、装置が大型となるだけでなく、データ処理に多くの時間がかかり、不便であった。
そこで、本発明者は、上記課題を解決するための鋭意検討を重ねた結果、かかる知見に基づいて、本発明に想到するに至った。
本発明の課題は、試験ヘッド上にデータ処理機能を有するモジュールを直接設置し、受信した信号をリアルタイムで直接処理・分析できるようにし、ケーブルを介して外部コンピューティング装置を外付けし、データを外部コンピューティング装置に伝送して分析する必要性を無くすことにより、データ処理の効率を効果的に高め、装置の体積が小さく、装置にかかるコストを減らすことができる、データ処理機能を有する自動試験機及びその情報処理方法を提供することにある。
上記課題を解決するために、本発明の第1の形態によれば、1つ以上の被試験装置を試験する試験ヘッドを備えた、データ処理機能を有する自動試験機であって、前記試験ヘッドは、試験処理装置を有し、前記試験処理装置は、前記被試験装置へ1つ以上の電気的試験信号を提供し、前記被試験装置がフィードバックする1つ以上の電気的帰還データに基づき、データ処理分析を行い、分析結果情報を生成することを特徴とする、データ処理機能を有する自動試験機を提供する。
上記課題を解決するために、本発明の第2の形態によれば、1つ以上の被試験装置を試験し、自動試験機の試験ヘッド内の試験処理装置が、1つ以上の電気的試験信号を前記被試験装置に提供するステップと、前記被試験装置がフィードバックした1つ以上の電気的帰還データを受信するステップと、前記電気的帰還データをデータ処理分析し、分析結果情報を生成するステップと、を行うことを特徴とするデータ処理機能を有する自動試験機の情報処理方法を提供する。
本発明のデータ処理機能を有する自動試験機及びその情報処理方法は、自動試験機の試験ヘッド内にデータ処理する試験処理装置を直接設置し、被試験装置に対して試験を行い、得た信号をリアルタイムで処理する。ケーブルを介して外部コンピューティング装置を外付けし、データを外部コンピューティング装置に伝送して分析する必要がないため、データ処理の効率を効果的に高め、装置の体積が小さく、装置にかかるコストを減らすことができる。そのため体積を小型化し、データ処理の効率及び利便性を高め、コストを下げることができる。
従来の自動試験機を示す説明図である。 本発明の第1実施形態に係る自動試験機を示す構成図である。 図2の第1実施形態に係る試験ヘッドを示す構成図である。 本発明の第2実施形態に係る自動試験機を示す構成図である。 本発明の一実施形態に係る自動試験機の情報処理方法を示す流れ図である。
以下、本発明の目的、特徴及び効果をより分かりやすくするために、具体的な実施形態について図に基づいて詳しく説明する。
(第1実施形態)
図2を参照する。図2は、本発明の第1実施形態に係る自動試験機を示す構成図である。図2に示すように、本発明の第1実施形態に係るデータ処理機能を有する自動試験機10は、被試験装置Xを設置し、被試験装置Xに対して試験を行うために用いる。
自動試験機10は、試験機ベース部材11及び試験ヘッド12を含む。試験ヘッド12内には、試験処理装置13が一体化される。試験機ベース部材11は、試験ヘッド12を設置するとともに、被試験装置Xを設置、搭載、配置する。試験ヘッド12は、被試験装置Xを試験し、その試験結果を処理・分析するために用いる。
第1実施形態において、試験機ベース部材11上には、自動フィーディング装置(図示せず)が含まれてもよい。自動フィーディング装置は、被試験装置Xを自動的にローディングした後、試験ヘッド12により被試験装置Xを試験して信号分析してから、自動フィーディング装置により試験済みの被試験装置Xをアンロードして収納ボックス内に収納する。
試験ヘッド12内には、回路基板(図示せず)が設けられる。回路基板上には、データ処理機能及びデータ記憶機能を備えた試験処理装置13が設けられるとともに、回路基板上の複数の回路(図示せず)と電気的に接続され、試験処理装置13を一体化し、試験ヘッド12内に配設する。試験処理装置13は、試験用の信号を供給するとともに、試験ヘッド12から被試験装置Xに伝送し、様々なタイプ又は必要な試験を行う。試験処理装置13は、試験ヘッド12により得られた、被試験装置Xがフィードバックする信号を処理・分析する。試験処理装置13の具体的な構成については、以下で説明する。
また、被試験装置Xに対して効率的かつ正確な試験を行うために、試験ヘッド12は、プローブアダプタモジュール14を含んでもよい。プローブアダプタモジュール14は、試験処理装置13に接続される。プローブアダプタモジュール14は、被試験装置Xに接触されたプローブカード(図示せず)と、被試験装置Xを正確に取付け、組立て、結合するアダプタモジュール(図示せず)と、を含む。このアダプタモジュールは、ソケット、PIB(Probe Interface Board)、POGOタワー(POGO Tower)を含む。
図3を参照する。図3に示すように、試験ヘッド12中の試験処理装置13は、試験結合制御モジュール131及び一体型試験モジュール132を含む。一体型試験モジュール132は、試験結合制御モジュール131に接続される。
一体型試験モジュール132は、複数の命令を記憶し、使用者のニーズ又は設定に基づき、対応した命令を自動的に実行し、1つ以上の電気的試験条件を対応して生成し、被試験装置Xから得られた信号に基いて処理・分析し、被試験装置Xが合格したか否かを確認する。
試験結合制御モジュール131は、一体型試験モジュール132が生成した電気的試験条件に基づき、1つ以上の電気的試験信号を自動的に生成し、一体型試験モジュール132へ提供する。
一体型試験モジュール132は、被試験装置Xへ電気的試験信号を伝送して試験し、被試験装置Xがフィードバックする1つ以上の電気的帰還データを受信して記憶する。一体型試験モジュール132は、電気的帰還データに対してデータ処理分析を行い、分析結果情報を生成して記憶し、使用者の参考に供する。分析結果情報に基づき、被試験装置Xが合格したか否かを確認し、被試験装置Xの品質に問題が無いか効率的に確認する。
また、試験処理装置13により分析結果情報に基づいて被試験装置Xが合格していることが確認されると、試験機ベース部材11上の自動フィーディング装置により、被試験装置Xが、合格した被試験装置Xの収納ボックス中にアンロードされる。反対に、被試験装置Xが不合格であると確認されたときに、試験機ベース部材11上の自動フィーディング装置により、被試験装置Xが、不合格の被試験装置Xの収納ボックス中にアンロードされる。自動試験の被試験装置X及び分析結果により自動的に分類し、使用の利便性及び分類効率を高める。
電気的試験信号は、マルチレベル多相電源試験信号、多種接地設計試験信号、ノイズ保護回路試験信号、デジタルスイッチング設計試験信号、同期結合制御試験信号及び各種被試験ICの帰還信号を含む。
本実施形態の一体型試験モジュール132は、データコンピューティングモジュール1321、試験・信号収集モジュール1322及びデータ記憶モジュール1323を含む。データコンピューティングモジュール1321は、データ記憶モジュール1323を介して試験・信号収集モジュール1322に接続される。
データコンピューティングモジュール1321は、データコンピューティングユニット13211及びメモリユニット13212を含む。メモリユニット13212は、上述した複数の命令と、データコンピューティングユニット13211の処理データに必要なデータと、を記憶する。データコンピューティングユニット13211は、使用者が行った自動試験機10上の関連設定に基づき、メモリユニット13212から対応した命令を読取って実行し、対応した電気的試験条件を生成し、試験結合制御モジュール131へ伝送し、対応した電気的試験信号を交換して得てもよい。データコンピューティングモジュール1321は、CPU、GPU、FPGA、特殊用途IC、特殊用途IPなどでもよい。
試験・信号収集モジュール1322は、プローブアダプタモジュール14へ電気的試験信号を伝送し、被試験装置Xを試験する。試験・信号収集モジュール1322は、プローブアダプタモジュール14により被試験装置Xがフィードバックする電気的帰還データを収集し、データ記憶モジュール1323へ伝送して記憶する。データをデータ記憶モジュール1323に直接記憶し、データのコピー、伝達にかかる時間を短縮し、データ処理効率を高める。
データコンピューティングモジュール1321のデータコンピューティングユニット13211は、データ記憶モジュール1323から電気的帰還データを直接得て、データ処理分析を行い、分析結果情報を生成し、データ記憶モジュール1323に記憶する。
データ処理分析は、大規模数値アルゴリズム(huge mathematical algorithm)、試験標準アルゴリズム(test standard algorithm)又は人工ニューラル分析アルゴリズム(artificial neural analysis algorithm)などでもよい。
上述した内容に基づき、データ処理機能及びデータ記憶機能を有する試験処理装置13を試験ヘッド12内に直接一体化させて設置し、試験に用いる信号を生成して被試験装置Xへ付与するとともに、被試験装置Xがフィードバックする電気的帰還データに基づき、リアルタイムで記憶し、処理・分析し、分析結果情報を速やかに得る。そのため、ケーブルを介して外部コンピューティング装置を外付けし、データを外部コンピューティング装置に伝送して分析する必要がないため、データ処理の効率が効果的に高まり、装置の体積が小さく、装置にかかるコストを減らすことができる。そのためデータ処理の効率及び利便性が高まるとともに、コストを減らすこともできる。
(第2実施形態)
本発明の第2実施形態は、上述した第1実施形態と略同じであるが、自動試験機10がある場所に使用者がいなくても、必要なデータを得て、その他関連した分析を容易に行えるため、データ処理の柔軟性及び拡充性を高め、試験処理装置13に記憶された命令を使用者は遠隔で増やしたり、削除したり、調整したりすることができる。
図4を参照する。図4に示すように、自動試験機10は、ネットワークを介してホストコンピュータ20に接続される。ホストコンピュータ20は、デスクトップ型パソコン、ノート型パソコン、タブレットコンピュータ、演算及び記憶機能が内蔵された装置などでもよい。
自動試験機10の試験処理装置13が、ホストコンピュータ20から伝送されたデータデマンド命令を受信すると、分析結果情報又は電気的帰還データをホストコンピュータ20へ伝送する。
また、自動試験機10の試験処理装置13は、ホストコンピュータ20から伝送された命令調整命令に基づき、増加した命令を記憶するか、対応した命令を削除する。試験処理装置13は、新たな命令を記憶するとき、新たな命令として記憶するか、対応した古い命令を入れ替えて記憶する。
上述した内容に基づき、図5に示すように、データ処理機能を有する自動試験機の情報処理方法は、1つ以上の被試験装置Xを試験し、自動試験機10の試験ヘッド12内の試験処理装置13が以下のステップ(S31)~(S33)を行う。
ステップ(S31):1つ以上の電気的試験信号を被試験装置Xに提供する。
ステップ(S32):被試験装置Xがフィードバックした1つ以上の電気的帰還データを受信する。
ステップ(S33):電気的帰還データをデータ処理分析し、分析結果情報を生成する。
本実施形態の試験処理装置13は、1つ以上の電気的試験条件に基づき、対応した電気的試験信号を生成する。
本実施形態が提供する電気的試験信号は、マルチレベル多相電源試験信号、多種接地設計試験信号、ノイズ保護回路試験信号、デジタルスイッチング設計試験信号及び同期結合制御試験信号を含む。
本実施形態の試験処理装置13は、電気的帰還データを得て記憶する。試験処理装置13は、分析結果情報を生成して記憶する。
本実施形態の自動試験機10は、ネットワークを介して分析結果情報及び電気的帰還データをホストコンピュータ20へ伝送して参考にする。
10 自動試験機
11 試験機ベース部材
12 試験ヘッド
13 試験処理装置
14 プローブアダプタモジュール
20 ホストコンピュータ
131 試験結合制御モジュール
132 一体型試験モジュール
1321 データコンピューティングモジュール
1322 試験・信号収集モジュール
1323 データ記憶モジュール
13211 データコンピューティングユニット
13212 メモリユニット
X 被試験装置

Claims (3)

  1. 1つ以上の被試験装置を試験する試験ヘッドを備えた、データ処理機能を有する自動試験機であって、
    前記試験ヘッドは、試験処理装置を有し、
    前記試験処理装置は、前記被試験装置へ1つ以上の電気的試験信号を提供し、前記被試験装置がフィードバックする1つ以上の電気的帰還データに基づき、データ処理分析を行い、分析結果情報を生成し、
    前記試験処理装置は、1つ以上の電気的試験条件を生成するための一体型試験モジュール、及び前記一体型試験モジュールに接続されるとともに、前記電気的試験条件に基づき、対応した前記電気的試験信号を前記一体型試験モジュールに伝送する、試験結合制御モジュールを有し、
    前記一体型試験モジュールは、分析結果情報を記憶するデータ記憶モジュール、前記データ記憶モジュールに接続されるとともに、前記被試験装置に前記電気的試験信号を伝送し、前記電気的帰還データを得る試験信号収集モジュール、及び前記データ記憶モジュールを介して前記試験信号収集モジュールに接続され、前記電気的試験条件を提供し、前記電気的帰還データをデータ処理分析するデータコンピューティングモジュールを有し、
    前記データコンピューティングモジュールは、メモリユニット及びデータコンピューティングユニットを有し、
    前記メモリユニットは、複数の命令を記憶し、前記データコンピューティングユニットは、前記命令に基づいて前記電気的試験条件を提供し、前記電気的帰還データに対してデータ処理分析を行い、該データコンピューティングユニットは、CPU、GPU、FPGA、ASIC、またはASIPであり、
    前記試験ヘッドは、前記試験処理装置に接続されたプローブアダプタモジュールを有し、
    前記プローブアダプタモジュールは、前記電気的試験信号に基づき、前記被試験装置に対して試験を行い、および前記試験信号収集モジュールは、前記プローブアダプタモジュールを介して、前記被試験装置からフィードバックされた前記電気的帰還データを収集し、記憶のために前記電気的帰還データを前記データ記憶モジュールに送信し、
    前記一体型試験モジュールは、前記電気的試験信号を前記被試験装置に送信して後者を試験し、DUTからフィードバックされた複数の電気フィードバックデータを受信して記憶する、データ処理機能を有する自動試験機。
  2. ネットワークを介してホストコンピュータに接続され、前記分析結果情報又は前記電気的帰還データを前記ホストコンピュータおよび前記試験処理装置へ伝送し、前記ホストコンピュータから伝送された命令調整命令に基づき、新しい命令を記憶し、またはユーザ要求を削除し、あるいは自動実行命令を設定することを特徴とする請求項1に記載のデータ処理機能を有する自動試験機。
  3. 1つ以上の被試験装置を試験するために使用される試験処理装置を有する試験ヘッドを備えた自動試験機の情報処理方法であって、
    前記自動試験機の前記試験ヘッド内の前記試験処理装置が、
    1つ以上の電気的試験信号を前記被試験装置に提供するステップと、前記被試験装置がフィードバックした1つ以上の電気的帰還データを受信するステップと、前記電気的帰還データをデータ処理分析し、分析結果情報を生成するステップと、を行い、
    前記試験処理装置は、さらに、
    1つ以上の電気的試験条件を生成するための一体型試験モジュールと、前記一体型試験モジュールに接続されるとともに、前記電気的試験条件に基づき、対応した前記電気的試験信号を前記一体型試験モジュールに伝送する、試験結合制御モジュールと、を有し、
    前記一体型試験モジュールは、データ記憶モジュール、試験・信号収集モジュール及びデータコンピューティングモジュールを有し、
    前記データ記憶モジュールは、データを記憶し、
    前記試験・信号収集モジュールは、前記データ記憶モジュールに接続されるとともに、前記被試験装置に前記電気的試験信号を伝送し、前記電気的帰還データを得て、
    前記データコンピューティングモジュールは、前記データ記憶モジュールを介して前記試験・信号収集モジュールに接続され、前記電気的試験条件を提供し、前記電気的帰還データをデータ処理分析することを特徴とする自動試験機の情報処理方法。
JP2020207184A 2020-09-28 2020-12-15 データ処理機能を有する自動試験機及びその情報処理方法 Active JP7285818B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW109133703 2020-09-28
TW109133703A TWI742865B (zh) 2020-09-28 2020-09-28 具數據處理功能的自動化測試機及其資訊處理方法

Publications (2)

Publication Number Publication Date
JP2022055277A JP2022055277A (ja) 2022-04-07
JP7285818B2 true JP7285818B2 (ja) 2023-06-02

Family

ID=74661586

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020005396U Active JP3230873U (ja) 2020-09-28 2020-12-15 自動試験機
JP2020207184A Active JP7285818B2 (ja) 2020-09-28 2020-12-15 データ処理機能を有する自動試験機及びその情報処理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020005396U Active JP3230873U (ja) 2020-09-28 2020-12-15 自動試験機

Country Status (5)

Country Link
US (1) US11415622B2 (ja)
JP (2) JP3230873U (ja)
KR (2) KR20220042984A (ja)
CN (2) CN213581207U (ja)
TW (1) TWI742865B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI742865B (zh) * 2020-09-28 2021-10-11 蔚華科技股份有限公司 具數據處理功能的自動化測試機及其資訊處理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001174526A (ja) 1999-11-12 2001-06-29 Advantest Corp 混成信号集積回路用半導体試験システム
JP2005505780A (ja) 2001-10-15 2005-02-24 株式会社アドバンテスト 特定メモリ試験用イベント型テストシステム
US20060087462A1 (en) 2004-10-25 2006-04-27 Byoung-Ok Chun Tester for a semiconductor device
JP2010192699A (ja) 2009-02-18 2010-09-02 Yokogawa Electric Corp 試験結果表示装置
JP3230873U (ja) 2020-09-28 2021-02-25 スピロックス コーポレーション 自動試験機

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354268A (en) * 1980-04-03 1982-10-12 Santek, Inc. Intelligent test head for automatic test system
US4517512A (en) * 1982-05-24 1985-05-14 Micro Component Technology, Inc. Integrated circuit test apparatus test head
US5242631A (en) 1992-01-13 1993-09-07 Westinghouse Electric Corp. Method for coating nuclear fuel pellets
US5822717A (en) * 1995-07-31 1998-10-13 Advanced Micro Devices, Inc. Method and apparatus for automated wafer level testing and reliability data analysis
US5748642A (en) * 1995-09-25 1998-05-05 Credence Systems Corporation Parallel processing integrated circuit tester
SE515553C2 (sv) * 1996-06-28 2001-08-27 Ericsson Telefon Ab L M Kretskortstest
JPH10160808A (ja) * 1996-11-28 1998-06-19 Advantest Corp Ic試験装置
US6747469B2 (en) * 2001-11-08 2004-06-08 Koninklijke Philips Electronics N.V. Preconditioning integrated circuit for integrated circuit testing
KR100487658B1 (ko) * 2003-01-29 2005-05-03 삼성전자주식회사 프로브 침 클리닝장치 및 방법
JP4728968B2 (ja) * 2004-02-06 2011-07-20 テスト アドバンテージ, インコーポレイテッド データ解析の方法および装置
KR20050094556A (ko) * 2004-03-23 2005-09-28 에스케이 텔레콤주식회사 시험 자동화 시스템 및 방법
US7135881B2 (en) * 2004-12-21 2006-11-14 Teradyne, Inc. Method and system for producing signals to test semiconductor devices
US7254508B2 (en) * 2005-04-29 2007-08-07 Teradyne, Inc. Site loops
JP3875254B2 (ja) * 2005-05-30 2007-01-31 株式会社アドバンテスト 半導体試験装置及びインターフェースプレート
CN2872379Y (zh) * 2005-11-25 2007-02-21 普诚科技股份有限公司 可同时测试多个待测芯片的测试装置以及单颗芯片测试机
KR100840037B1 (ko) * 2006-11-10 2008-06-19 (특수법인)한국전파진흥협회 원격 피씨비 전자파 측정 장치
TWI416141B (zh) * 2009-06-01 2013-11-21 Hon Hai Prec Ind Co Ltd 電路板測試系統及方法
US9952276B2 (en) * 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US9535119B2 (en) * 2014-06-30 2017-01-03 Intel Corporation Duty cycle based timing margining for I/O AC timing
TWI589880B (zh) * 2016-05-27 2017-07-01 致伸科技股份有限公司 探測棒之探測數値儲存裝置
KR101956779B1 (ko) * 2017-01-17 2019-03-11 한국항공우주산업 주식회사 모듈화를 통한 자동시험장비의 운용 시스템
KR101962278B1 (ko) * 2018-07-24 2019-03-26 한화시스템(주) 시험장비 시스템
US10976361B2 (en) * 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
KR102179508B1 (ko) * 2019-07-05 2020-11-16 한국항공우주산업 주식회사 자동화 시험장비의 운용 시스템
CN110308352A (zh) * 2019-07-16 2019-10-08 珠海达明科技有限公司 一种智能化探针测试平台及其测试方法
US11461222B2 (en) * 2020-04-16 2022-10-04 Teradyne, Inc. Determining the complexity of a test program

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001174526A (ja) 1999-11-12 2001-06-29 Advantest Corp 混成信号集積回路用半導体試験システム
JP2005505780A (ja) 2001-10-15 2005-02-24 株式会社アドバンテスト 特定メモリ試験用イベント型テストシステム
US20060087462A1 (en) 2004-10-25 2006-04-27 Byoung-Ok Chun Tester for a semiconductor device
JP2010192699A (ja) 2009-02-18 2010-09-02 Yokogawa Electric Corp 試験結果表示装置
JP3230873U (ja) 2020-09-28 2021-02-25 スピロックス コーポレーション 自動試験機

Also Published As

Publication number Publication date
CN114280410A (zh) 2022-04-05
JP2022055277A (ja) 2022-04-07
KR200496494Y1 (ko) 2023-02-09
KR20220042984A (ko) 2022-04-05
TWI742865B (zh) 2021-10-11
JP3230873U (ja) 2021-02-25
KR20220000783U (ko) 2022-04-05
CN213581207U (zh) 2021-06-29
US20220099729A1 (en) 2022-03-31
US11415622B2 (en) 2022-08-16
TW202212834A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US6873927B2 (en) Control method of an automatic integrated circuit full testing system
TWI550284B (zh) 測試積體電路的裝置與方法
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
KR101264120B1 (ko) 디바이스에 대한 테스트 데이터 획득 방법
JP2021071460A (ja) 自動回路基板試験システム及びその試験方法
US6966019B2 (en) Instrument initiated communication for automatic test equipment
KR20170038050A (ko) 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치
JP7285818B2 (ja) データ処理機能を有する自動試験機及びその情報処理方法
TWI418824B (zh) 判斷通訊頻道中的抖動之方法和系統
TW202417871A (zh) 測試機、測試系統和測試方法
US20180095110A1 (en) Compact testing system
CN210665952U (zh) 集成电路芯片测试系统
KR101452959B1 (ko) 실장형 테스트 장비 및 그 방법
TWM609753U (zh) 具數據處理功能的自動化測試機
US20090024324A1 (en) Method and System for GRR Testing
TWI676040B (zh) 半導體積體電路測試系統及其半導體積體電路測試裝置
KR100683041B1 (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
JP2007116085A (ja) 電子部品試験装置
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
KR20030017053A (ko) 피씨 마더보드를 이용한 반도체 테스트 장치
KR20030067890A (ko) 믹스드 신호용 반도체 소자 테스터 및 이를 이용한 검사방법
CN112462246A (zh) 边界扫描测试系统及其方法
CN110824330A (zh) 半导体集成电路测试系统及其半导体集成电路测试装置
US20220397601A1 (en) Test system and test method to a wafer
KR102467416B1 (ko) 이종의 피검사 디바이스를 테스트하는 테스트 시스템

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20220311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20220311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220613

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230130

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230208

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230523

R150 Certificate of patent or registration of utility model

Ref document number: 7285818

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150