JP7212139B2 - ＳｉＣ複合基板及び半導体デバイス - Google Patents

ＳｉＣ複合基板及び半導体デバイス Download PDF

Info

Publication number
JP7212139B2
JP7212139B2 JP2021505610A JP2021505610A JP7212139B2 JP 7212139 B2 JP7212139 B2 JP 7212139B2 JP 2021505610 A JP2021505610 A JP 2021505610A JP 2021505610 A JP2021505610 A JP 2021505610A JP 7212139 B2 JP7212139 B2 JP 7212139B2
Authority
JP
Japan
Prior art keywords
layer
sic
biaxially oriented
pores
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021505610A
Other languages
English (en)
Other versions
JPWO2020184059A1 (ja
Inventor
里紗 宮風
潔 松島
潤 吉川
守道 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Publication of JPWO2020184059A1 publication Critical patent/JPWO2020184059A1/ja
Application granted granted Critical
Publication of JP7212139B2 publication Critical patent/JP7212139B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • C01B32/914—Carbides of single elements
    • C01B32/956—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide

Description

本発明は、ＳｉＣ複合基板及び半導体デバイスに関する。
炭化珪素（ＳｉＣ）は大電圧・大電力を低損失で制御できるワイドバンドギャップ材料として注目を集めている。ＳｉＣ単結晶中に存在する代表的な転位には、基底面転位、貫通らせん転位、貫通刃状転位などがあり、現在市販のＳｉＣ単結晶基板の全転位密度は、およそ１０3～１０4ｃｍ-2に上ると言われている（例えば特許文献１）。したがって、無転位結晶が工業的にも実現されているＳｉとは対照的に、ＳｉＣは一定の転位密度を有する領域から素子を作製せざるを得ない単結晶材料である。また、これらの転位は、素子性能への影響がそれぞれ異なることが分かっている。
特許第６１９７７２２号公報（段落０００４）
しかしながら、本発明者の知る限り、全転位密度が著しく少ないＳｉＣ単結晶基板については、未だ開発されていない。
本発明はこのような課題を解決するためになされたものであり、欠陥密度が著しく少ない２軸配向ＳｉＣ層を提供することを主目的とする。
本発明のＳｉＣ複合基板は、
ＳｉＣ単結晶層と、
前記ＳｉＣ単結晶層上に少なくとも１層以上設けられ、ＳｉＣがｃ軸方向及びａ軸方向の両方に配向し、気孔を有し、表面に到達する欠陥の密度が１．０×１０1／ｃｍ2以下の２軸配向ＳｉＣ層と、
を備えたものである。
このＳｉＣ複合基板の２軸配向ＳｉＣ層は、欠陥密度が著しく少ないため、半導体デバイスや電子デバイスの製作において有用である。
本発明者らは、２軸配向ＳｉＣ層に気孔が存在することで、その２軸配向ＳｉＣ層の表面に到達する欠陥（マイクロパイプ、貫通らせん転位、基底面転位など）の密度が低減されることを見出した。その理由は定かではないが、以下のようなメカニズムが考えられる。すなわち、欠陥が生じる原因の１つとして、ＳｉＣ結晶内の温度分布による熱応力が知られている。気孔が存在することで、２軸配向ＳｉＣ層を形成する際に熱応力が緩和され、新たな転位の生成を抑制できたと考えられる。あるいは、２軸配向ＳｉＣ層内の熱応力が緩和されることで欠陥同士の対消滅が生じやすくなると考えられる。欠陥が生じる２つ目の原因として、下地となるＳｉＣ単結晶中に転位が存在し、その転位が下地の上に成長する２軸配向ＳｉＣ層に伝搬することが考えられる。このとき、２軸配向ＳｉＣ層に気孔が存在すると、ＳｉＣ単結晶層から伝搬する欠陥は気孔と衝突して消滅すると考えられる。欠陥が生じる３つ目の原因として、２軸配向ＳｉＣ層内に高濃度の不純物ドーピングを行うことが前提になるが、下地となるＳｉＣ単結晶と２軸配向ＳｉＣ層との間の格子ミスマッチが考えられる。このとき、２軸配向ＳｉＣ層中に気孔が存在することで、格子ミスマッチの応力を緩和して欠陥密度が低減できると考えられる。
ＳｉＣ複合基板１０の縦断面図。 図１の部分拡大図。 ＳｉＣ複合基板１０の製造工程図。 成膜装置５０の概念図。
本発明の好適な実施形態を、図面を参照しながら以下に説明する。図１はＳｉＣ複合基板１０の縦断面図（ＳｉＣ複合基板１０の中心軸を含む面でＳｉＣ複合基板１０を切断したときの断面図）、図２は図１の部分拡大図、図３はＳｉＣ複合基板１０の製造工程図である。
本実施形態のＳｉＣ複合基板１０は、ＳｉＣ単結晶層２０と、２軸配向ＳｉＣ層３０とを備えている。
ＳｉＣ単結晶層２０は、ＳｉＣ単結晶からなる層であり、結晶成長面を有する。ＳｉＣ単結晶のポリタイプ、オフ角、極性は特に限定されるものではないが、ポリタイプは４Ｈ又は６Ｈが好ましく、オフ角は単結晶ＳｉＣの［０００１］軸から０．１～１２°であることが好ましく、極性はＳｉ面であることが好ましい。ポリタイプは４Ｈ、オフ角は単結晶ＳｉＣの［０００１］軸から１～５°、極性はＳｉ面であることがより好ましい。
２軸配向ＳｉＣ層３０は、ＳｉＣ単結晶層２０の結晶成長面上に設けられ、ＳｉＣがｃ軸方向及びａ軸方向の両方に配向している。２軸配向ＳｉＣ層３０は、ｃ軸及びａ軸の２軸方向に配向している限り、ＳｉＣ単結晶であってもよいし、ＳｉＣ多結晶であってもよいし、モザイク結晶であってもよい。モザイク結晶とは、明瞭な粒界は有しないが、結晶の配向方位がｃ軸及びａ軸の一方又は両方がわずかに異なる結晶の集まりになっているものをいう。配向の評価方法は、特に限定されるものではないが、例えばＥＢＳＤ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）法やＸ線極点図などの公知の分析手法を用いることができる。例えば、ＥＢＳＤ法を用いる場合、２軸配向ＳｉＣ層３０の表面（板面）又は板面と直交する断面の逆極点図マッピングを測定する。得られた逆極点図マッピングにおいて、（Ａ）板面の略法線方向に特定方位（第１軸）に配向していること、（Ｂ）第１軸に直交する、略板面内方向の特定方位（第２軸）に配向していること、（Ｃ）第１軸からの傾斜角度が±１０°以内に分布していること、（Ｄ）第２軸からの傾斜角度が±１０°以内に分布していること、という４つの条件を満たすときに略法線方向と略板面方向の２軸に配向していると定義できる。言い換えると、上記４つの条件を満たしている場合に、ｃ軸及びａ軸の２軸に配向していると判断する。例えば板面の略法線方向がｃ軸に配向している場合、略板面内方向がｃ軸と直交する特定方位（例えばａ軸）に配向していればよい。２軸配向ＳｉＣ層３０は、略法線方向と略板面内方向の２軸に配向していればよいが、略法線方向がｃ軸に配向していることが好ましい。略法線方向及び／又は略板面内方向の傾斜角度分布は小さい方が２軸配向ＳｉＣ層３０のモザイク性が小さくなり、ゼロに近づくほど単結晶に近くなる。このため、２軸配向ＳｉＣ層３０の結晶性の観点では、傾斜角度分布は略法線方向、略板面方向共に小さいほうが好ましく、例えば±５°以下が好ましく、±３°以下がさらに好ましい。
２軸配向ＳｉＣ層３０は、気孔３２と欠陥３４とを有する。これら複数の気孔３２の存在が、配向層における欠陥３４の顕著な低減に寄与する。そのメカニズムは定かではないが、気孔３２による熱応力の緩和、気孔３２と欠陥３４の衝突による消滅、格子ミスマッチの応力緩和などが考えられる。
気孔３２は、２軸配向ＳｉＣ層３０の表面３０ｂに開口していない状態で存在することが好ましい。すなわち、２軸配向ＳｉＣ層３０は、内部に気孔３２を含有するものの、表面３０ｂに開口した状態の気孔３２は存在しない。表面３０ｂに開口した気孔３２が存在すると２軸配向ＳｉＣ層３０上にエピタキシャル膜などを成膜するのが困難になる。
２軸配向ＳｉＣ層３０中の気孔３２の数は、図２に示すように、２軸配向ＳｉＣ層３０とＳｉＣ単結晶層２０との接触面３０ａを含む深層領域における気孔数Ｎｄよりその接触面３０ａとは反対側の面３０ｂを含む表層領域における気孔数Ｎｓが少ないことが好ましい。こうすることで表面３０ｂに到達する貫通欠陥を効果的に減少させることができる。その理由は定かではないが、このような気孔分布となることで熱応力などの緩和が進みやすくなるものと推定される。表層領域と深層領域は、深さ及び気孔分布の観点から相対的に決定されればよく絶対値としての深さで画一的に決定される必要は無いが、例えば、表層領域は、２軸配向ＳｉＣ層３０の厚みに対し、表面から５０％の深さの領域であり、深層領域はその下の５０％の深さの領域である。例えば、２軸配向ＳｉＣ層３０の厚みが５０μｍの場合、表層領域は、２軸配向ＳｉＣ層３０の表面３０ｂから深さ２５μｍまでの領域であり、深層領域は、深さ２５～５０μｍの領域である。また、深層領域における気孔数Ｎｄ及び表層領域における気孔数Ｎｓは、２軸配向ＳｉＣ層３０の表面（板面）３０ｂと直交する面（断面）を観察したときに、断面の単位面積当たりの気孔数の頻度、すなわち、個／ｃｍ2で定義することができる。
深層領域における気孔数Ｎｄは、特に限定するものではないが、多すぎると切断や表面研磨など、加工を加える際に２軸配向ＳｉＣ層３０が割れやすくなる。このため、加工のしやすさの観点では、気孔数Ｎｄは１×１０8個／ｃｍ2以下が好ましく、１×１０7個／ｃｍ2 以下がより好ましい。一方、気孔数Ｎｄの数が少なすぎると、欠陥３４の密度を低くするのが困難になる。そのため、欠陥低減の観点では気孔数Ｎｄの数は、１×１０2個／ｃｍ2以上が好ましく、１×１０3個／ｃｍ2以上がより好ましく、１×１０5個／ｃｍ2以上がより好ましく、１×１０6個／ｃｍ2以上が更に好ましい。また、２軸配向ＳｉＣ層３０中の表層領域における気孔数Ｎｓは特に限定はないが、多すぎると切断や表面研磨など、加工を加える際に２軸配向ＳｉＣ層３０が割れやすくなる。このため、加工のしやすさの観点では、気孔数Ｎｓは１×１０8個／ｃｍ2以下が好ましく、１×１０7個／ｃｍ2 以下がより好ましい。一方、気孔数Ｎｓの数が少なすぎると、欠陥３４の密度を低くするのが困難になる。そのため、欠陥低減の観点では気孔数Ｎｄの数は、１×１０2個／ｃｍ2以上が好ましく、１×１０3個／ｃｍ2以上がより好ましく、１×１０4個／ｃｍ2以上がより好ましく、１×１０5個／ｃｍ2以上が更に好ましい。また、Ｎｄ／Ｎｓ比は１～１０が好ましく、１～９が更に好ましく、４～９が特に好ましい。このようにすることで、表面３０ｂに到達する貫通欠陥を効率的に減少させることができる。
２軸配向ＳｉＣ層３０の表面３０ｂに到達する欠陥密度は１×１０1／ｃｍ2以下である。欠陥密度は、公知のＫＯＨ融液エッチングを用いたエッチピット評価によって測定される。本明細書では、欠陥とは、貫通らせん転位（ＴＳＤ）や基底面転位（ＢＰＤ）、マイクロパイプ（ＭＰ）を含むものとする。貫通とは、転位線が六方晶系の［０００１］軸に略平行であることを意味する。基底とは、転位線が基底六方晶系（０００１）面内にあることを意味する。マイクロパイプとは、３ｃを超えるバーガースベクトルを備えた中空コアＴＳＤである。ここで、ｃは格子定数である。
ＳｉＣ複合基板１０に厚み方向の導電性を付与する観点では、２軸配向ＳｉＣ層３０及びＳｉＣ単結晶層２０は、抵抗率が低い層であることが好ましく、典型的には２０ｍΩｃｍ以下である。低抵抗な２軸配向ＳｉＣ層３０及びＳｉＣ単結晶層２０としては、窒素ドープされたｎ型ＳｉＣからなる層が好ましい。このような導電性を有するＳｉＣ単結晶層２０及び２軸配向ＳｉＣ層３０を備えたＳｉＣ複合基板１０は、厚み方向に導電性を有し、縦型デバイス（例えばパワーデバイス）の基板として用いることができる。また、用途によっては２軸配向ＳｉＣ層３０やＳｉＣ単結晶層２０をｐ型ＳｉＣとしてもよく、この場合は、２軸配向ＳｉＣ層３０及びＳｉＣ単結晶層２０にＡｌ、Ｂなどがドープされていることが好ましい。
ＳｉＣ複合基板１０に厚み方向の絶縁性を付与する観点では２軸配向ＳｉＣ層３０は抵抗率が高い層であることが好ましく、典型的には１×１０7Ωｃｍ以上である。例えば、高抵抗な２軸配向ＳｉＣ層３０としては、ドーピング元素が含まれていないものである。また、ｎ型ドーパントとｐ型ドーパントが共に含まれる場合においてもこのような高抵抗を得ることができる。このような絶縁性を付与した２軸配向ＳｉＣ層３０を備えたＳｉＣ複合基板１０は、絶縁性を有し、横型デバイス（例えばＳｉＣ複合基板上にＧａＮ、ＡｌＧａＮ層などを成膜した高周波用パワーデバイス）の下地基板として用いることができる。
次に、ＳｉＣ複合基板１０の製造方法について説明する。ここでは、ＳｉＣ単結晶層２０上に２軸配向ＳｉＣ層３０を作製する場合について説明する。具体的には、（ａ）配向前駆体層４０の形成工程、（ｂ）熱処理工程、（ｃ）研削工程、を含む。配向前駆体層４０は、後述の熱処理により２軸配向ＳｉＣ層３０となるものであり、ドーパントなどの成分を含んでいてもよい。以下、これらの工程を図３を用いて順に説明する。
（ａ）配向前駆体層４０の形成工程（図３（ａ）参照）
配向前駆体層４０の形成工程では、ＳｉＣ単結晶層２０の結晶成長面に配向前駆体層４０を形成する。ＳｉＣ単結晶層２０としては、４Ｈ又は６Ｈポリタイプを用いることが好ましい。また、ＳｉＣ単結晶層２０の結晶成長面としては、ＳｉＣ［０００１］軸から０．１～１２°のオフ角を有するＳｉ面が好ましい。オフ角は１～５°であることがより好ましい。
配向前駆体層４０の形成方法は熱処理後に気孔３２を有する２軸配向ＳｉＣ層３０が形成される限り特に限定されず、公知の手法が採用可能である。配向前駆体層４０中に気孔３２が形成されていてもよいし、配向前駆体層４０は緻密質であっても、２軸配向ＳｉＣ層３０の形成時に気孔３２を生じるものでもよい。しかし、気孔３２の形成状態を制御する観点では、配向前駆体層４０中に気孔３２が形成されている方が好ましい。配向前駆体層４０の形成方法は、例えば、ＡＤ（エアロゾルデポジション）法、ＨＰＰＤ（超音速プラズマ粒子堆積法）法などの固相成膜法、スパッタリング法、蒸着法、昇華法、各種ＣＶＤ（化学気相成長）法などの気相成膜法、溶液成長法などの液相成膜法が挙げられ、配向前駆体層を直接ＳｉＣ単結晶基板上に形成する手法が使用可能である。ＣＶＤ法としては、例えば熱ＣＶＤ法、プラズマＣＶＤ法、ミストＣＶＤ法、ＭＯ（有機金属）ＣＶＤ法などを用いることができる。また、配向前駆体層４０として、予め昇華法や各種ＣＶＤ法、焼結などで作製した多結晶体を使用し、ＳｉＣ単結晶層２０上に載置する方法も用いることができる。この場合も多結晶体中に気孔を内包している方が好ましい。あるいは、配向前駆体層４０の成形体を予め作製し、この成形体をＳｉＣ単結晶層２０上に載置する手法であってもよい。このような配向前駆体層４０は、テープ成形により作製されたテープ成形体でもよいし、一軸プレス等の加圧成形により作製された圧粉体でもよい。
これらの配向前駆体層４０には、２軸配向ＳｉＣ層３０の電気特性を制御する成分を含んでいてもよい。例えば、ｎ型の２軸配向ＳｉＣ層３０を形成する場合、配向前駆体層４０中に窒素を含有してもよい。ｐ型の２軸配向ＳｉＣ層３０を形成する場合、配向前駆体層４０中にＢ、Ａｌを含有してもよい。また、２軸配向ＳｉＣ層３０に絶縁性を付与するため、窒素と、Ｂ及び／又はＡｌをいずれも含有してもよい。
なお、ＳｉＣ単結晶層２０上に直接配向前駆体層４０を形成する手法において、各種ＣＶＤ法や昇華法、溶液成長法などを用いる場合、後述する熱処理工程を経ることなくＳｉＣ単結晶層２０上にエピタキシャル成長を生じ、２軸配向ＳｉＣ層３０が成膜される場合がある。しかし、配向前駆体層４０は、形成時には配向していない状態、即ち非晶質や無配向の多結晶であり、後段の熱処理工程でＳｉＣ単結晶を種として配向させることが好ましい。このようにすることで、２軸配向ＳｉＣ層３０の表面３０ｂに到達する結晶欠陥を効果的に低減することができる。この理由は定かではないが、一旦成膜された固相の配向前駆体層がＳｉＣ単結晶を種として結晶構造の再配列を生じることも結晶欠陥の消滅に効果があるのではないかと考えている。従って、各種ＣＶＤ法や昇華法、溶液成長法などを用いる場合は、配向前駆体層４０の形成工程においてエピタキシャル成長が生じない条件を選択することが好ましい。
しかしながら、エアロゾルデポジション（ＡＤ）法、各種ＣＶＤ法でＳｉＣ単結晶層２０上に直接配向前駆体層４０を形成する手法又は昇華法、各種ＣＶＤ法、焼結で別途作製した多結晶体をＳｉＣ単結晶層２０上に載置する手法が好ましい。これらの方法を用いることで配向前駆体層４０を比較的短時間で形成することが可能となる。ＡＤ法は高真空のプロセスを必要とせず、成膜速度も相対的に速いため、特に好ましい。配向前駆体層４０として、予め作製した多結晶体を用いる手法では、多結晶体とＳｉＣ単結晶層２０の密着性を高めるため、多結晶体の表面を十分に平滑にしておくなどの工夫が必要である。このため、コスト的な観点では配向前駆体層４０を直接形成する手法が好ましい。また、予め作製した成形体をＳｉＣ単結晶層２０上に載置する手法も簡易な手法として好ましいが、配向前駆体層４０が粉末で構成されているため、後述する熱処理工程において焼結させるプロセスを必要とする。いずれの手法も公知の条件を用いることができるが、以下ではＡＤ法又は熱ＣＶＤ法によりＳｉＣ単結晶層２０上に直接配向前駆体層４０を形成する方法及び予め作製した成形体をＳｉＣ単結晶層２０上に載置する手法について述べる。
ＡＤ法は、微粒子や微粒子原料をガスと混合してエアロゾル化し、このエアロゾルをノズルから高速噴射して基板に衝突させ、被膜を形成する技術であり、常温で被膜を形成できるという特徴を有している。このようなＡＤ法で用いられる成膜装置（エアロゾルデポジション（ＡＤ）装置）の一例を図４に示す。図４に示される成膜装置５０は、大気圧より低い気圧の雰囲気下で原料粉末を基板上に噴射するＡＤ法に用いられる装置として構成されている。この成膜装置５０は、原料成分を含む原料粉末のエアロゾルを生成するエアロゾル生成部５２と、原料粉末をＳｉＣ単結晶層２０に噴射して原料成分を含む膜を形成する成膜部６０とを備えている。エアロゾル生成部５２は、原料粉末を収容し図示しないガスボンベからのキャリアガスの供給を受けてエアロゾルを生成するエアロゾル生成室５３と、生成したエアロゾルを成膜部６０へ供給する原料供給管５４と、エアロゾル生成室５３及びその中のエアロゾルに１０～１００Ｈｚの振動数で振動が付与する加振器５５とを備えている。成膜部６０は、ＳｉＣ単結晶層２０にエアロゾルを噴射する成膜チャンバ６２と、成膜チャンバ６２の内部に配設されＳｉＣ単結晶層２０を固定する基板ホルダ６４と、基板ホルダ６４をＸ軸－Ｙ軸方向に移動するＸ－Ｙステージ６３とを備えている。また、成膜部６０は、先端にスリット６７が形成されエアロゾルをＳｉＣ単結晶層２０へ噴射する噴射ノズル６６と、成膜チャンバ６２を減圧する真空ポンプ６８とを備えている。噴射ノズル６６は、原料供給管５４の先端に取り付けられている。
ＡＤ法は、成膜条件によって膜中に気孔を生じる場合や、膜が圧粉体となることが知られている。例えば、原料粉末の基板への衝突速度や原料粉末の粒径、エアロゾル中の原料粉末の凝集状態、単位時間当たりの噴射量などに影響を受けやすい。原料粉末の基板への衝突速度に関しては、成膜チャンバ６２と噴射ノズル６６内の差圧や、噴射ノズルの開口面積などに影響を受ける。このため、配向前駆体層４０中の気孔数を制御するには、これらのファクターを適切に制御することが必要である。
熱ＣＶＤ法では、成膜装置は市販のものなど公知のものを利用することができる。原料ガスは特に限定されるものではないが、Ｓｉの供給源としては四塩化ケイ素（ＳｉＣｌ4）ガスやシラン（ＳｉＨ4）ガス、Ｃの供給源としてはメタン（ＣＨ4）ガスやプロパン（Ｃ3Ｈ8）ガス等を用いることができる。成膜温度は１０００～２２００℃が好ましく、１１００～２０００℃がさらに好ましく、１２００～１９００℃が好ましい。
熱ＣＶＤ法を用いてＳｉＣ単結晶層２０上に成膜する場合、ＳｉＣ単結晶層２０上にエピタキシャル成長を生じ、２軸配向ＳｉＣ層３０を形成する場合があることが知られている。しかし、配向前駆体層４０は、その作製時には配向していない状態、即ち非晶質や無配向の多結晶であり、熱処理工程時にＳｉＣ単結晶を種結晶として結晶の再配列を生じさせることが好ましい。熱ＣＶＤ法を用いてＳｉＣ単結晶層２０上に非晶質や多結晶の層を形成するには、成膜温度やＳｉ源、Ｃ源のガス流量及びそれらの比率、成膜圧力などが影響することが知られている。成膜温度の影響は大きく、非晶質又は多結晶層を形成する観点では成膜温度は低い方が好ましく、１７００℃未満が好ましく、１５００℃以下がさらに好ましく、１４００℃以下が特に好ましい。しかし、成膜温度が低すぎると成膜レート自体も低下するため、成膜レートの観点では成膜温度は高い方が好ましい。また、熱ＣＶＤ法はエピタキシャル膜、多結晶膜にかかわらず、緻密膜を形成する方法として知られている。しかし、Ｓｉ源、Ｃ源のガス流量比や成膜圧力を制御することで膜中に気孔を形成することができる。例えば、Ｓｉ源、Ｃ源の比率Ｓｉ／Ｃ比を高くすることで膜中にＳｉの凝集体が形成され、成膜中や後工程の熱処理時に蒸発して気孔３２が形成される。一方、Ｓｉ／Ｃ比を低くすることでも２軸配向ＳｉＣ層３０中に気孔３２が形成される。したがって、熱ＣＶＤ法を用いて、気孔３２を含有し、多結晶又は非晶質の配向前駆体層４０を形成するには、成膜温度やＳｉ／Ｃ比、全圧などのファクターを適切に制御する必要がある。
配向前駆体層４０を予め作製した成形体を用いる場合、配向前駆体の原料粉末を成形して作製することができる。例えば、プレス成形を用いる場合、配向前駆体層４０は、プレス成形体である。プレス成形体は、配向前駆体の原料粉末を公知の手法に基づきプレス成形することで作製可能であり、例えば、原料粉末を金型に入れ、好ましくは１００～４００ｋｇｆ／ｃｍ2、より好ましくは１５０～３００ｋｇｆ／ｃｍ2の圧力でプレスすることにより作製すればよい。また、成形方法に特に限定はなく、プレス成形の他、テープ成形、押出し成形、鋳込み成形、ドクターブレード法及びこれらの任意の組合せを用いることができる。例えば、テープ成形を用いる場合、原料粉末にバインダー、可塑剤、分散剤、分散媒等の添加物を適宜加えてスラリー化し、このスラリーをスリット状の細い吐出口を通過させることにより、シート状に吐出及び成形するのが好ましい。シート状に成形した成形体の厚さに限定はないが、ハンドリングの観点では５～５００μｍであるのが好ましい。また、厚い配向前駆体層が必要な場合はこのシート成形体を多数枚積み重ねて、所望の厚さとして使用すればよい。これらの成形体はその後のＳｉＣ単結晶層２０上での熱処理によりＳｉＣ単結晶層２０近くの部分が、２軸配向ＳｉＣ層３０となるものである。このような手法では、後述する熱処理工程において成形体を焼結させる必要がある。成形体が焼結し、多結晶体としてＳｉＣ単結晶層２０と一体となる工程を経たのちに、２軸配向ＳｉＣ層３０を形成することが好ましい。成形体が焼結した状態を経ない場合、ＳｉＣ単結晶を種としたエピタキシャル成長が十分に生じない場合がある。このため、成形体はＳｉＣ原料の他に、焼結助剤等の添加物を含んでいてもよい。但し、２軸配向ＳｉＣ層３０内に気孔３２が形成することも必要であり、それらを両立する添加物や熱処理条件を選択することが必要である。
（ｂ）熱処理工程（図３（ｂ）参照）
熱処理工程では、ＳｉＣ単結晶層２０上に配向前駆体層４０が積層又は載置された積層体を熱処理することにより２軸配向ＳｉＣ層３０を生成させる。熱処理方法は、ＳｉＣ単結晶層２０を種としたエピタキシャル成長が生じるかぎり特に限定されず、管状炉やホットプレートなど、公知の熱処理炉で実施することができる。また、これらの常圧（プレスレス）での熱処理だけでなく、ホットプレスやＨＩＰなどの加圧熱処理や、常圧熱処理と加圧熱処理の組み合わせも用いることができる。熱処理の雰囲気は真空、窒素、不活性ガス雰囲気から選択することができる。熱処理温度は、好ましくは１７００～２７００℃である。温度を高くすることで、ＳｉＣ単結晶層２０を種結晶として配向前駆体層４０がｃ軸及びａ軸に配向しながら成長しやすくなる。したがって、温度は、好ましくは１７００℃以上、より好ましくは１８５０℃以上、さらに好ましくは２０００℃以上、特に好ましくは２２００℃以上である。一方、温度が過度に高いと、ＳｉＣの一部が昇華により失われたり、ＳｉＣが塑性変形して反り等の不具合が生じたりする可能性がある。したがって、温度は、好ましくは２７００℃以下、より好ましくは２５００℃以下である。熱処理温度や保持時間はエピタキシャル成長で生じる２軸配向ＳｉＣ層３０の厚みと関係しており、適宜調整できる。
但し、配向前駆体層４０に予め作製した成形体を用いる場合、熱処理中に焼結させる必要があり、高温での常圧焼成やホットプレスやＨＩＰ又はそれらの組み合わせが好適である。例えば、ホットプレスを用いる場合、面圧は５０ｋｇｆ／ｃｍ2以上が好ましく、より好ましくは１００ｋｇｆ／ｃｍ2以上、特に好ましくは２００ｋｇｆ／ｃｍ2以上が好ましく、特に上限はない。また、焼成温度も焼結とエピタキシャル成長が生じる限り、特に限定はない。１７００℃以上が好ましく、１８００℃以上がさらに好ましく、２０００℃以上がさらに好ましく、２２００℃以上が特に好ましい。焼成時の雰囲気は真空、窒素、不活性ガス雰囲気又は窒素と不活性ガスの混合ガスから選択することができる。原料となるＳｉＣ粉末は、α－ＳｉＣ、β－ＳｉＣのいずれでもよい。ＳｉＣ粉末は、好ましくは０．０１～５μｍの平均粒径を有するＳｉＣ粒子で構成される。なお、平均粒径は走査型電子顕微鏡にて粉末を観察し、１次粒子１００個分の定方向最大径を計測した平均値を指す。
熱処理工程では、配向前駆体層４０内の結晶はＳｉＣ単結晶層２０の結晶成長面からｃ軸及びａ軸に配向しながら成長していくため、配向前駆体層４０は、結晶成長面から徐々に２軸配向ＳｉＣ層３０に変わっていく。生成した２軸配向ＳｉＣ層３０は、欠陥密度が１×１０1／ｃｍ2以下のものになる。このように欠陥密度が著しく低くなる理由は、以下のように考えられる。第１に、２軸配向ＳｉＣ層３０内の熱応力は転位が生じる一因となると考えられる。配向前駆体層４０には気孔が存在するため、２軸配向ＳｉＣ層３０を形成する際の熱応力が緩和され、熱応力に起因する転位を抑制することができると考えられる。第２に、２軸配向ＳｉＣ層３０にはＳｉＣ単結晶層２０内の欠陥も伝搬するが、伝搬してきた欠陥３４は、配向前駆体層４０内の気孔３２に衝突して消滅するか、２軸配向ＳｉＣ層３０内の熱応力が小さいことで欠陥同士の対消滅などが生じることで、欠陥３４の数が減少すると考えられる。
ＳｉＣ単結晶層２０の結晶成長面として上述したオフ角を有するＳｉ面を用いた場合には、それによっても２軸配向ＳｉＣ層３０内の欠陥が効果的に抑制される。そのメカニズムの詳細は明確ではないが、種結晶であるＳｉＣ単結晶層２０の結晶成長面上で初期に島状に結晶成長層が生じ、その後に面内方向（例えばａ軸方向）に結晶成長層の成長が進むと推定される。したがって、この面内方向の結晶成長に伴い、貫通欠陥も面内方向に屈曲し、厚み方向には欠陥が伝播しないと考えられる。また、種結晶の結晶成長面がオフ角を有していると、欠陥が抑制され、ポリタイプが制御されるとともに、厚肉に２軸配向ＳｉＣ層３０を成長させることができる。したがって、オフ角は０．１°以上、好ましくは１°以上、より好ましくは３°以上、さらに好ましくは５°以上、特に好ましくは７°以上である。一方、オフ角が大きすぎると、結晶成長挙動が異なるものに変化してしまい、欠陥３４が厚み方向に伝播する恐れがある。したがって、欠陥抑制の観点から、オフ角は１２°以下、好ましくは９°以下、より好ましくは７°以下、さらに好ましくは５°以下である。
（ｃ）研削工程（図３（ｃ）参照）
研削工程では、アニール工程後に２軸配向ＳｉＣ層３０上に残った配向前駆体層４０を研削除去して、２軸配向ＳｉＣ層３０の表面を露出させ、露出した表面をダイヤモンド砥粒を用いて研磨加工し、更にＣＭＰ（化学機械研磨）仕上げを行う。こうすることにより、ＳｉＣ複合基板１０を得る。
以上説明した本実施形態のＳｉＣ複合基板１０の２軸配向ＳｉＣ層３０は、欠陥密度が著しく少ないため、半導体デバイスや電子デバイスの製作において有用である。
また、２軸配向ＳｉＣ層３０中の気孔３２の数は、２軸配向ＳｉＣ層３０とＳｉＣ単結晶層２０との接触面３０ａを含む深層領域における気孔数Ｎｄよりもその接触面３０ａとは反対側の面３０ｂを含む表層領域における気孔数Ｎｓが少ない場合には、貫通欠陥を効果的に減少させることができる。
更に、２軸配向ＳｉＣ層３０上に半導体デバイス用機能層を設けることにより半導体デバイスとすることができる。半導体デバイスとしては、例えば、ＭＯＳＦＥＴやＩＧＢＴ，ＬＥＤなどが挙げられる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、上述した実施形態では、ＳｉＣ単結晶層２０上に２軸配向ＳｉＣ層３０を１層のみ設けたが、２層以上設けてもよい。具体的には、ＳｉＣ複合基板１０の２軸配向ＳｉＣ層３０に配向前駆体層４０を積層し、熱処理、アニール及び研削をこの順に行うことにより、２軸配向ＳｉＣ層３０の上に２層目の２軸配向ＳｉＣ層３０を設けることができる。
以下に、本発明の実施例について説明する。以下の実験例１～４が本発明の実施例に相当する。なお、以下の実施例は本発明を何ら限定するものではない。
［実験例１］
１．ＳｉＣ複合基板１０の作製
（１）配向前駆体層４０の作製
原料粉体として市販の微細β－ＳｉＣ粉末（体積基準Ｄ50：０．７μｍ）、基板として市販のＳｉＣ単結晶基板（ｎ型４Ｈ－ＳｉＣ、直径５０．８ｍｍ（２インチ）、Ｓｉ面、（０００１）面、オフ角４°、厚み０．３５ｍｍ、オリフラなし）を用いて図４に示す成膜装置５０によりＳｉＣ単結晶基板上にＡＤ膜を形成した。
ＡＤ成膜条件は以下のとおりとした。まずキャリアガスはＮ2とし、長辺５ｍｍ×短辺０．４ｍｍのスリットが形成されたセラミックス製のノズルを用いて成膜した。ノズルのスキャン条件は、０．５ｍｍ／ｓのスキャン速度で、スリットの長辺に対して垂直且つ進む方向に５５ｍｍ移動、スリットの長辺方向に５ｍｍ移動、スリットの長辺に対して垂直且つ戻る方向に５５ｍｍ移動、スリットの長辺方向且つ初期位置とは反対方向に５ｍｍ移動、とのスキャンを行い、スリットの長辺方向に初期位置から５５ｍｍ移動した時点で、それまでとは逆方向にスキャンを行い、初期位置まで戻るサイクルを１サイクルとし、これを１００サイクル繰り返した。室温での１サイクルの成膜において、搬送ガスの設定圧力を０．０６ＭＰａ、流量を６Ｌ／ｍｉｎ、チャンバ内圧力を１００Ｐａ以下に調整した。このようにして形成したＡＤ膜の厚みは約１０μｍであり、この膜をＡＤ膜１とした。次に、長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズルに交換し、サイクル数を５００サイクルとした他はＡＤ膜１と同一の条件にて、ＡＤ膜１上にＡＤ膜２を作製した。このようにして形成したＡＤ膜２は厚み約５０μｍであり、ＡＤ膜１、２の合計で約６０μｍのＡＤ膜を得た。また、ＡＤ膜１、ＡＤ膜２共に気孔を含むが、単位面積あたりの気孔数はＡＤ膜１よりＡＤ膜２の方が少なかった。
（２）配向前駆体層４０の熱処理
ＡＤ膜を形成したＳｉＣ基板をＡＤ装置から取り出し、アルゴン雰囲気中で２４００℃にて５時間アニールした。
（３）結晶成長厚みの測定
（１）、（２）と同様の方法で別途作製した試料を準備し、板面と直交する方向で基板の中心部を通るように切断した。切断した試料に対してダイヤモンド砥粒を用いたラップ加工にて断面を平滑化し、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げとした。得られた断面を走査型電子顕微鏡（日立ハイテクノロジーズ製、ＳＵ－５０００）にて撮影した。研磨後の断面の反射電子像を観察すると、結晶方位の違いによるチャネリングコントラストにより多結晶部の厚みを見積もった。また、２軸配向ＳｉＣ層３０とＳｉＣ単結晶層２０はいずれも結晶方位が揃っているためチャネリングコントラストでは区別が難しかったが、結晶方位が揃った領域（結晶配向部）の厚みからＳｉＣ単結晶層２０の厚み（０．３５ｍｍ）を差し引いて、２軸配向ＳｉＣ層３０の厚みとした。多結晶部の厚みは約３０μｍ、２軸配向ＳｉＣ層の厚みは約３０μｍであった。
（４）研削及び研磨
（１）、（２）で作製した試料を金属の定盤に固定し、砥石を用いて＃１２００まで研削して板面を平坦にした。次いで、ダイヤモンド砥粒を用いたラップ加工により、板面を平滑化した。その後、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げとした。トータルの研削・研磨量は約４０μｍとなるように加工し、加工後の算術平均粗さＲａは０．１ｎｍとして、ＳｉＣ複合基板１０とした。トータルの加工量と（３）で観察した結果から、ＳｉＣ複合基板１０上に形成された２軸配向ＳｉＣ層３０の厚みは約２０μｍと計算された。
２．評価
（１）２軸配向ＳｉＣ層３０の結晶方位
１．で作製したＳｉＣ複合基板１０に対し、板面と直交する方向で基板の中心部を通るように切断した。切断した試料に対してダイヤモンド砥粒を用いたラップ加工にて断面を平滑化し、コロイダルシリカを用いた化学機械研磨（ＣＭＰ）により鏡面仕上げとした。次に、ＥＢＳＤ（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎｓ）法にて、２軸配向ＳｉＣ層３０の断面の逆極点図マッピングを測定した。具体的にはＥＢＳＤ（オックスフォード・インストゥルメンツ社製Ｎｏｒｄｌｙｓ Ｎａｎｏ）を取り付けた走査型電子顕微鏡（日立ハイテクノロジーズ社製、ＳＵ－５０００）を用いて、２軸配向ＳｉＣ層３０断面の逆極点図方位マッピングを５０μｍ×１００μｍの視野で以下の諸条件にて実施した。
＜ＥＢＳＤ測定条件＞
・加速電圧：１５ｋｖ
・スポット強度：７０
・ワーキングディスタンス：２２．５ｍｍ
・ステップサイズ：０．５μｍ
・試料傾斜角：７０°
・測定プログラム：Ａｚｔｅｃ（ｖｅｒｓｉｏｎ３．３）
断面の逆極点図方位マップより、２軸配向ＳｉＣ層３０は表面法線方向、板面方向共にＳｉＣ単結晶層２０と同じ方位に配向していることが示された。また、その傾斜角度分布は略法線方向・略板面方向ともに±０．５°以下であり、２軸配向ＳｉＣ層３０であることが確認された。
（２）気孔数
走査型電子顕微鏡（日立ハイテクノロジーズ製、ＳＵ－５０００）を用いて、２軸配向ＳｉＣ層３０（厚さ約２０μｍ）の断面試料の任意の領域に対し測定倍率５００倍（１視野のサイズ：１７８μｍ×２５６μｍ）で二次電子像を２５視野撮影し、２軸配向ＳｉＣ層３０中の深層領域（ＳｉＣ単結晶層との界面から厚さ約１０μｍの領域）における気孔数Ｎｄと、表層領域（２軸配向ＳｉＣ層表面から厚さ約１０μｍの領域）に含まれる気孔数Ｎｓを評価した。気孔径が０．３μｍ以上のものを気孔として、撮影した二次電子像から気孔数を目視で数え、単位断面積１ｃｍ2当たりの気孔数として評価した。結果は表１に示されるとおりであった。
（３）２軸配向ＳｉＣ層３０の欠陥密度
本実験例で用いた市販のＳｉＣ単結晶基板（同ロットの基板）及び上記１で作製したＳｉＣ複合基板１０を評価サンプルとした。ニッケル製のるつぼに、評価サンプルをＫＯＨ結晶と共に入れ、５００℃で１０分間、電気炉でエッチング処理を行った。エッチング処理後の評価サンプルを洗浄し、表面を光学顕微鏡にて観察し、ピットの数を数えた。具体的には、評価サンプル表面の任意の箇所の部位について、縦２．３ｍｍ×横３．６ｍｍの視野を倍率５０倍で１００枚分撮影してピットの総数を数え、数えたピットの総数をトータル面積である８．０５ｃｍ2で除することにより欠陥密度を算出した。その結果、市販のＳｉＣ単結晶基板及び本実験例の２軸配向ＳｉＣ層３０の欠陥密度は、それぞれ１．０×１０3／ｃｍ2、３．１×１０0／ｃｍ2であった。
［実験例２］
上記１．（１）において、ＡＤ膜１を長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズル、ＡＤ膜２を長辺５ｍｍ×短辺０．２ｍｍのスリットが形成されたセラミックス製のノズルとした以外は、実験例１と同様にして、ＳｉＣ複合基板１０の作製及び評価を行った。結果、実験例１と同じ厚さの２軸配向ＳｉＣ層３０の形成が確認された。気孔数、欠陥密度評価の結果は表１に示されるとおりであった。
［実験例３］
上記１．（１）において、ＡＤ膜１を長辺５ｍｍ×短辺０．１ｍｍのスリットが形成されたセラミックス製のノズル、ＡＤ膜２を長辺５ｍｍ×短辺０．１５ｍｍのスリットが形成されたセラミックス製のノズルとした以外は、以外は実験例１と同様にして、ＳｉＣ複合基板１０の作製及び評価を行った。結果、実験例１と同じ厚さの２軸配向ＳｉＣ層３０の形成が確認された。気孔数、欠陥密度評価の結果は表１に示されるとおりであった。
［実験例４］
上記１．（１）において、ＡＤ膜１を長辺５ｍｍ×短辺０．３ｍｍのスリットが形成されたセラミックス製のノズル、ＡＤ膜２を長辺５ｍｍ×短辺０．４ｍｍのスリットが形成されたセラミックス製のノズルとした以外は、以外は実験例１と同様にして、ＳｉＣ複合基板１０の作製及び評価を行った。結果、実験例１と同じ厚さの２軸配向ＳｉＣ層３０の形成が確認された。気孔数、欠陥密度評価の結果は表１に示されるとおりであった。
Figure 0007212139000001
上述した実験例１～４は、全て本願の実施例に相当する。２軸配向ＳｉＣ層３０中に気孔３２が存在することで、結果的に欠陥密度が低減できたものと思われる。また、深層領域における気孔数Ｎｄが表層領域における気孔数Ｎｓより大きくなる（言い換えると、Ｎｄ／Ｎｓ比が１より大きくなる）と、欠陥密度を更に低減できることができた。
本出願は、２０１９年３月１１日に出願された日本国特許出願第２０１９－４３４６５号を優先権主張の基礎としており、引用によりその内容の全てが本明細書に含まれる。
本発明は、例えば半導体デバイスや電子デバイスに利用可能である。
１０ ＳｉＣ複合基板、２０ ＳｉＣ単結晶層、３０ ２軸配向ＳｉＣ層、３０ａ 接触面、３０ｂ 接触面とは反対側の面、３２ 気孔、３４ 欠陥、４０ 配向前駆体層、５０ 成膜装置、５２ エアロゾル生成部、５３ エアロゾル生成室、５４ 原料供給管、５５ 加振器、６０ 成膜部、６２ 成膜チャンバ、６３ Ｙステージ、６４ 基板ホルダ、６６ 噴射ノズル、６７ スリット、６８ 真空ポンプ。

Claims (3)

  1. ＳｉＣ単結晶層と、
    前記ＳｉＣ単結晶層上に少なくとも１層以上設けられ、ＳｉＣがｃ軸方向及びａ軸方向の両方に配向し、気孔を有し、表面に到達する欠陥の密度が１．０×１０1／ｃｍ2以下の２軸配向ＳｉＣ層と、
    を備えたＳｉＣ複合基板。
  2. 前記２軸配向ＳｉＣ層中の気孔数は、前記ＳｉＣ単結晶層との接触面を含む深層領域における気孔数Ｎｄよりも、その接触面とは反対側の面を含む表層領域における気孔数Ｎｓの方が少ない、
    請求項１に記載のＳｉＣ複合基板。
  3. 請求項１又は２に記載のＳｉＣ複合基板と、
    前記２軸配向ＳｉＣ層上に設けられる半導体デバイス用機能層と、
    を備えた半導体デバイス。
JP2021505610A 2019-03-11 2020-02-14 ＳｉＣ複合基板及び半導体デバイス Active JP7212139B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019043465 2019-03-11
JP2019043465 2019-03-11
PCT/JP2020/005741 WO2020184059A1 (ja) 2019-03-11 2020-02-14 ＳｉＣ複合基板及び半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2020184059A1 JPWO2020184059A1 (ja) 2021-10-28
JP7212139B2 true JP7212139B2 (ja) 2023-01-24

Family

ID=72426756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021505610A Active JP7212139B2 (ja) 2019-03-11 2020-02-14 ＳｉＣ複合基板及び半導体デバイス

Country Status (3)

Country Link
US (1) US20210301422A1 (ja)
JP (1) JP7212139B2 (ja)
WO (1) WO2020184059A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7339434B1 (ja) 2021-10-20 2023-09-05 日本碍子株式会社 ＳｉＣ単結晶基板及びその製造方法
FR3134231A1 (fr) * 2022-04-04 2023-10-06 Soitec Substrat pour un dispositif électronique

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001158697A (ja) 1999-11-29 2001-06-12 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶及びその製造方法
JP2006036609A (ja) 2004-07-29 2006-02-09 Fuji Electric Holdings Co Ltd 炭化珪素半導体基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001158696A (ja) * 1999-11-29 2001-06-12 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶の製造方法
US7173285B2 (en) * 2004-03-18 2007-02-06 Cree, Inc. Lithographic methods to reduce stacking fault nucleation sites
JP5130468B2 (ja) * 2007-07-26 2013-01-30 株式会社エコトロン ＳｉＣエピタキシャル基板の製造方法
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001158697A (ja) 1999-11-29 2001-06-12 Toyota Central Res & Dev Lab Inc 炭化珪素単結晶及びその製造方法
JP2006036609A (ja) 2004-07-29 2006-02-09 Fuji Electric Holdings Co Ltd 炭化珪素半導体基板の製造方法

Also Published As

Publication number Publication date
JPWO2020184059A1 (ja) 2021-10-28
US20210301422A1 (en) 2021-09-30
WO2020184059A1 (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
WO2021149598A1 (ja) 二軸配向ＳｉＣ複合基板及び半導体デバイス用複合基板
JP7461851B2 (ja) 半導体膜
JP7212139B2 (ja) ＳｉＣ複合基板及び半導体デバイス
JP7282214B2 (ja) 希土類含有ＳｉＣ基板及びＳｉＣエピタキシャル層の製法
US20210384145A1 (en) SiC COMPOSITE SUBSTRATE AND COMPOSITE SUBSTRATE FOR SEMICONDUCTOR DEVICE
US11942520B2 (en) Semiconductor film
US20210404090A1 (en) Ground substrate and method for producing same
WO2021100564A1 (ja) ＳｉＣ基板及びその製法
JP7177248B2 (ja) ＳｉＣ複合基板及び半導体デバイス用複合基板
JP7176099B2 (ja) 半導体膜
JP2024500379A (ja) 結晶学的応力が低減した大寸法炭化ケイ素単結晶材料
WO2022168372A1 (ja) 希土類含有ＳｉＣ基板及びそれを用いたＳｉＣ複合基板
WO2023068309A1 (ja) ＳｉＣ基板及びＳｉＣ複合基板
WO2024042591A1 (ja) ＳｉＣ基板及びＳｉＣ複合基板
WO2023062850A1 (ja) 希土類含有ＳｉＣ基板及びＳｉＣ複合基板
JP7124207B2 (ja) 下地基板
JP7320070B2 (ja) 下地基板及びその製造方法
JP7439117B2 (ja) 下地基板及びその製造方法
JP7104266B1 (ja) 希土類含有ＳｉＣ基板及びＳｉＣ複合基板
WO2022201986A1 (ja) ＡｌＮ単結晶基板
CN114901875B (zh) 含有稀土的SiC基板和SiC外延层的制造方法
JP2022131919A (ja) ＳｉＣ複合基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230112

R150 Certificate of patent or registration of utility model

Ref document number: 7212139

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150