JP7107810B2 - 半導体装置の製造方法およびスクリーン - Google Patents

半導体装置の製造方法およびスクリーン Download PDF

Info

Publication number
JP7107810B2
JP7107810B2 JP2018197714A JP2018197714A JP7107810B2 JP 7107810 B2 JP7107810 B2 JP 7107810B2 JP 2018197714 A JP2018197714 A JP 2018197714A JP 2018197714 A JP2018197714 A JP 2018197714A JP 7107810 B2 JP7107810 B2 JP 7107810B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
mounting
screen
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018197714A
Other languages
English (en)
Other versions
JP2020065029A5 (ja
JP2020065029A (ja
Inventor
和樹 笹尾
克司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Interactive Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Interactive Entertainment Inc filed Critical Sony Interactive Entertainment Inc
Priority to JP2018197714A priority Critical patent/JP7107810B2/ja
Priority to PCT/JP2019/041097 priority patent/WO2020080525A1/ja
Priority to CN201980067236.8A priority patent/CN112889355A/zh
Priority to US17/284,820 priority patent/US11647593B2/en
Publication of JP2020065029A publication Critical patent/JP2020065029A/ja
Publication of JP2020065029A5 publication Critical patent/JP2020065029A5/ja
Application granted granted Critical
Publication of JP7107810B2 publication Critical patent/JP7107810B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/12—Stencil printing; Silk-screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M1/00—Inking and printing with a printer's forme
    • B41M1/26—Printing on other surfaces than ordinary paper
    • B41M1/34—Printing on other surfaces than ordinary paper on glass or ceramic surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/327—Means for protecting converters other than automatic disconnection against abnormal temperatures
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H02M3/1586—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel switched with a phase shift, i.e. interleaved
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0455—PTH for surface mount device [SMD], e.g. wherein solder flows through the PTH during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mechanical Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Methods (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本発明は、表面実装技術に関する。
電子機器は、プリント基板と、プリント基板上に実装される電子部品を備える。近年では、チップインダクタ、チップ抵抗、チップコンデンサ、トランジスタなどの表面実装型の部品（ＳＭＤ：Surface Mount Device）が主流となっている。
図１（ａ）～（ｅ）および図２（ａ）～（ｅ）は、電子機器の組み立て工程を説明する断面図である。図１（ａ）には、部品が実装される前のプリント基板１０が示される。プリント基板１０の第１面（先行実装面）Ｓ１および第２面Ｓ２（後行実装面）には、プリント配線（不図示）や、パッド（ランド）１２，１４が形成されている。パッド１２，１４は、部品の電極と対応する箇所に配置され、パッド１２，１４以外の部分は、レジスト１１によって覆われている。
図１（ｂ）に示すように、第１面Ｓ１の上に、スクリーン（メタルマスクあるいは半田マスクとも称する）２０が載置される。スクリーン２０には、第１面Ｓ１側のパッド１２とオーバーラップする箇所に開口２２が設けられる。続いて図１（ｃ）に示すように、スクリーン２０の上からクリーム半田（半田ペースト）３０が塗布される。図１（ｄ）に示すようにスクリーン２０を取り外すと、パッド１２の上にのみクリーム半田３２が残留する。
続いて図１（ｅ）に示すように、マウンタによって第１面Ｓ１に部品４０がマウントされる。部品４０の電極Ｅ１，Ｅ２と、パッド１２の間には、クリーム半田３２が挟まれている。この状態でリフロー処理が行われ、部品４０と基板１０とが電気的、機械的に接続される。
続いて、第２面Ｓ２への部品実装を説明する。図２（ａ）に示すようにプリント基板１０は、第２面Ｓ２が上側となるように反転される。続いて図２（ｂ）に示すように第２面Ｓ２の上にスクリーン５０が載置される。スクリーン５０には、第２面Ｓ２側のパッド１４とオーバーラップする箇所に開口５２が設けられる。続いて図２（ｃ）に示すように、スクリーン５０の上からクリーム半田６０が塗布される。図２（ｄ）に示すようにスクリーン５０を取り外すと、パッド１４の上にのみクリーム半田６２が残留する。
続いて図２（ｅ）に示すように、マウンタによって第２面Ｓ２に部品７０がマウントされる。部品７０の電極Ｅ１，Ｅ２と、パッド１４の間には、クリーム半田６２が挟まれている。この状態でリフロー処理が行われ、部品７０と基板１０とが電気的、機械的に接続される。以上が表面実装の説明である。
本発明者は表面実装について検討した結果、以下の課題を認識するに至った。プリント基板１０は、複数の配線層を含み、異なる配線層の間はビアを介して接続される。ビアは、通常、パッドの位置を避けて配置されるが、放熱性を高めたり、寄生インピーダンスを削減したい場合には、パッド内に配置される場合もある。パッド内に配置されるビアを、パッド内ビアと称する。
従来の表面実装では、先行実装面である第１面Ｓ１にパッド内ビアを形成することが困難であった。図３（ａ）～（ｅ）は、第１面Ｓ１への部品実装を説明する図であり、図４（ａ）～（ｅ）は、第２面Ｓ２への部品実装を説明する図である。
図３（ａ）には、部品が実装される前のプリント基板１０Ａが示される。プリント基板１０Ａの第１面（先行実装面）Ｓ１には、パッド（ランド）１６およびパッド内ビア１７が形成される。
第１面Ｓ１の上にスクリーン２０が載置され（図３（ｂ））、続いてスクリーン２０の上からクリーム半田３０が塗布される（図３（ｃ））。そしてスクリーン２０を取り外すと、パッド１６の上にクリーム半田３２が残留する（図３（ｄ））。
続いて、マウンタによって第１面Ｓ１に部品４０Ａがマウントされる（図３（ｅ））。部品４０Ａは裏面電極Ｅ３を有し、裏面電極Ｅ３とパッド１６の間には、クリーム半田３２が挟まれている。この状態でリフロー処理が行われ、部品４０Ａと基板１０とが電気的、機械的に接続される。この工程においてクリーム半田３２の一部は、パッド内ビア１７（スルーホール）を貫通し、第２面Ｓ２側から漏れ出る。この半田の漏れ３４は、以下で説明するように実装不良を引き起こす。
図４（ａ）～（ｅ）を参照して第２面Ｓ２への部品実装を説明する。図４（ａ）に示すようにプリント基板１０Ａは、第２面Ｓ２が上側となるように反転される。続いて図４（ｂ）に示すように第２面Ｓ２の上にスクリーン５０が載置される。スクリーン５０は、パッド１４とオーバーラップする箇所に開口５２を有する。
そして図４（ｃ）に示すようにスクリーン５０の上からクリーム半田６０が塗布される。図４（ｄ）は、スクリーン５０を取り外した状態を示す。クリーム半田６２は、パッド１４以外の意図しない領域に塗布されている。この状態で第２面Ｓ２に部品７０をマウントし、リフロー処理にかけると、隣接するパッド１４同士がクリーム半田６２によってショートするなどの不良が生ずるおそれがある。
以上が従来の表面実装の問題点である。先行実装面にパッド内ビアを形成したい場合、第２面の実装に、スクリーン印刷を用いず、ニードルディスペンサによって、パッド１４の上に選択的にクリーム半田を塗布する方法が考えられる。この方法によれば、第１面Ｓ１へのクリーム半田３０の影響を受けずに、第２面Ｓ２に部品を実装できる。しかしながら、ニードルディスペンサを用いたクリーム半田の塗布は、スクリーン印刷によるそれに比べてスループットが大幅に低下するため、第２面Ｓ２の部品点数が多い場合には採用できない。
別のアプローチとして、プリント基板１０Ａの製造工程において、予めビアホールの内部を金属あるいは樹脂で充填して穴を塞ぐという対策が考えられる。この対策によれば、図３（ｅ）の工程において、第２面Ｓ２側へのクリーム半田３０の漏れを防止できる。しかしながらこの解決方法では、プリント基板１０Ａの製造工程が増えるため、プリント基板１０Ａのコストが高くなる。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、パッド内ビアに起因する問題を解決可能な表面実装技術の提供にある。
本発明のある態様は、半導体装置の製造方法に関する。製造方法は、プリント基板の第１面に第１部品群を実装する第１ステップと、プリント基板の第２面に第２部品群を実装する第２ステップと、を備える。プリント基板はパッド内ビアを有する。第１ステップは、第１面の複数のパッドにクリーム半田を塗布するステップと、第１面に第１部品群にマウントするステップと、プリント基板を加熱、冷却するステップと、を含む。第２ステップは、第２面の複数のパッドの箇所に開口を有し、かつパッド内ビアとオーバーラップする箇所に凹部を有するスクリーン（メタルマスク）を、第２面に載せるステップと、スクリーンの上からクリーム半田を塗布し、スクリーンを外すステップと、第２面に第２部品群をマウントするステップと、プリント基板を過熱、冷却するステップと、を備える。
本発明の別の態様は、スクリーンである。このスクリーンは、パッド内ビアを有するプリント基板に部品を実装する際に使用されるスクリーンであって、プリント基板に形成される複数のパッドと対応する箇所に設けられた複数の開口と、パッド内ビアとオーバーラップする箇所に設けられた凹部と、を備える。
本発明のさらに別の態様は、電圧安定化モジュールを有する半導体装置の製造方法に関する。製造方法は、プリント基板の第１面に、パワートランジスタを含む第１部品群を実装する第１ステップと、プリント基板の第２面に、インダクタを含む第２部品群を実装する第２ステップと、を備える。プリント基板は、パワートランジスタの裏面電極とオーバーラップする箇所に設けられたパッド内ビアを有する。第１ステップは、第１面の複数のパッドにクリーム半田を塗布するステップと、第１面に第１部品群にマウントするステップと、プリント基板を加熱、冷却するステップと、を含む。第２ステップは、第２面の複数のパッドの箇所に開口を有し、かつパッド内ビアとオーバーラップする箇所に凹部を有するスクリーンを、第２面に載せるステップと、スクリーンの上からクリーム半田を塗布し、スクリーンを外すステップと、第２面に第２部品群をマウントするステップと、プリント基板を過熱、冷却するステップと、を備える。
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、パッド内ビアに起因する問題を解決できる。
図１（ａ）～（ｅ）は、電子機器の組み立て工程を説明する断面図である。 図２（ａ）～（ｅ）は、電子機器の組み立て工程を説明する断面図である。 図３（ａ）～（ｅ）は、第１面Ｓ１への部品実装を説明する図であり、図４（ａ）～（ｅ）は、第２面Ｓ２への部品実装を説明する図である。 図４（ａ）～（ｅ）は、第２面Ｓ２への部品実装を説明する図である。 図５（ａ）～（ｅ）は、実施の形態に係る電子機器の製造方法を説明する図である。 図６（ａ）～（ｅ）は、実施の形態に係る電子機器の製造方法を説明する図である。 マルチフェーズの降圧ＤＣ／ＤＣコンバータの構成例を示す回路図である。 図８（ａ）～（ｃ）はそれぞれ、Ｋ＝２、３、４のときのスイッチング電圧Ｖｓｗ１～Ｖｓｗ４を示す波形図である。 図９（ａ）は、パワーモジュールの裏面電極のレイアウト図であり、図９（ｂ）は、インダクタの裏面電極のレイアウト図である。 比較技術に係るＤＣ／ＤＣコンバータのレイアウト図である。 比較技術に係るプリント基板の配線パターンを示す図である。 図１２（ａ）、（ｂ）は、実施例１－１に係るＤＣ／ＤＣコンバータのレイアウト図である。 実施例１－１に係るＤＣ／ＤＣコンバータの配線パターンを示す図である。 ＤＣ／ＤＣコンバータを副実装面ＳＢ側からみた斜視図である。 図１５（ａ）、（ｂ）は、第１構成例に係るヒートシンクの断面図である。 図１６（ａ）、（ｂ）は、第２構成例に係るヒートシンクの断面図である。 図１７（ａ）、（ｂ）は、実施例１－２に係るＤＣ／ＤＣコンバータのレイアウト図である。 実施例１－２に係るＤＣ／ＤＣコンバータの配線パターンを示す図である。 図１９（ａ）、（ｂ）は、実施例１－３に係るＤＣ／ＤＣコンバータのレイアウト図である。 図２０（ａ）、（ｂ）は、実施例１－４に係るＤＣ／ＤＣコンバータのレイアウト図である。 第２の実施の形態に係るＤＣ／ＤＣコンバータの等価回路図である。 図２２（ａ）、（ｂ）は、実施例２－１に係るＤＣ／ＤＣコンバータのレイアウト図である。 実施例２－１に係るＤＣ／ＤＣコンバータの配線パターンを示す図である。 図２４（ａ）、（ｂ）は、実施例２－２に係るＤＣ／ＤＣコンバータのレイアウト図である。 図２５（ａ）、（ｂ）は、実施例２－３に係るＤＣ／ＤＣコンバータのレイアウト図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
また図面に記載される各部材の寸法（厚み、長さ、幅など）は、理解の容易化のために適宜、拡大縮小されている場合がある。さらには複数の部材の寸法は、必ずしもそれらの大小関係を表しているとは限らず、図面上で、ある部材Ａが、別の部材Ｂよりも厚く描かれていても、部材Ａが部材Ｂよりも薄いこともあり得る。
図５（ａ）～（ｅ）および図６（ａ）～（ｅ）は、実施の形態に係る電子機器の製造方法を説明する図である。図５（ａ）～（ｅ）および図６（ａ）～（ｅ）には、表面実装による組み立て工程が示される。
図５（ａ）～（ｅ）を参照して、第１面Ｓ１への部品実装を説明する。第１面Ｓ１への実装については、以下で説明するように図３と実質的に同様である。
図５（ａ）には、部品が実装される前のプリント基板１０Ｂが示される。プリント基板１０Ｂの第１面（先行実装面）Ｓ１には、いくつかのパッド（ランド）１２，１６が形成される。パッド１６には、パッド内ビア１７が形成される。プリント基板１０Ｂ第２面（後行実装面）Ｓ２にも同様に、いくつかのパッド１４，１８が形成される。パッド１８には、パッド内ビア１９が形成される。
図５（ｂ）に示すように、第１面Ｓ１の上にスクリーン２０が載置される。スクリーン２０には、パッド１２，１６に対応する箇所に、開口２２，２４が設けられる。続いてスクリーン２０の上からクリーム半田３０が塗布される（図５（ｃ））。
そしてスクリーン２０を取り外すと、パッド１２，１６の上にクリーム半田３２が残留する（図５（ｄ））。
続いて、マウンタによって第１面Ｓ１に部品４０，４０Ａがマウントされる（図５（ｅ））。部品４０の電極Ｅ１，Ｅ２と、パッド１２の間には、クリーム半田３２が挟まれている。部品４０Ａは裏面電極Ｅ３を有し、裏面電極Ｅ３とパッド１６の間には、クリーム半田３２が挟まれている。この状態でリフロー処理が行われ、部品４０Ａと基板１０とが電気的、機械的に接続される。
この工程においてクリーム半田３２の一部は、パッド内ビア１７（スルーホール）を貫通し、第２面Ｓ２側から漏れ出る。
続いて図６（ａ）～（ｅ）を参照して第２面Ｓ２への部品実装を説明する。図６（ａ）に示すようにプリント基板１０Ｂは、第２面Ｓ２が上側となるように反転される。続いて図６（ｂ）に示すように、第２面Ｓ２の上に、スクリーン５０Ｂが載置される。
本実施の形態において、スクリーン５０Ｂは、パッド１４とオーバーラップする箇所に開口５２を有する。それに加えてスクリーン５０Ｂには、パッド内ビア１９とオーバーラップする箇所に、凹部５６が設けられている。この凹部５６によって、スクリーン５０Ｂが半田の漏れ３４と干渉しないようになっており、スクリーン５０Ｂを第２面Ｓ２に密着させることが可能となる。
図６（ｄ）は、スクリーン５０Ｂを取り外した状態を示す。クリーム半田６２は、パッド１４、１８の上にのみ塗布されており、余計なはみ出しが抑えられている。
続いて図６（ｅ）のように、第２面Ｓ２に部品７０，７０Ａがマウントされ、リフロー処理にかけられる。これにより部品７０に関して、電極Ｅ１，Ｅ２がパッド１４と電気的、機械的に接続される。また部品７０Ａに関しても、裏面電極Ｅ３とパッド１８とが電気的、機械的に接続され、半導体装置１００が組み立てられる。
以上が実施の形態に係る半導体装置の製造方法である。
このように、本実施の形態によれば、第２面Ｓ２にクリーム半田を塗布する際に用いるスクリーン５０に、半田の漏れ３４との干渉を避けるための凹部５６を設けることとした。これにより、半田の漏れ３４によるスクリーン５０Ｂの位置ズレを防止でき、またスクリーン５０Ｂと第２面Ｓ２の間のギャップにクリーム半田６０が侵入するのを防止できる。
なお第２面Ｓ２に部品７０Ａを実装する際に、パッド内ビア１９から第１面Ｓ１側にも、半田の漏れ６４が生じうるが、第１面Ｓ１側の部品の実装は完了しているため、悪影響はない。
続いて、実施の形態に係る製造方法の用途を説明する。実施の形態に係る製造方法は、以下で説明するＤＣ／ＤＣコンバータの製造工程に利用可能であり、上述の第１面Ｓ１に実装される部品４０Ａは、第１面Ｓ１に実装される後述のパワーモジュール２２０に対応付けられる。
パーソナルコンピュータやゲーム専用機などの電子機器において、電池、あるいはインバータから供給される直流電圧を、負荷に最適な電圧レベルに降圧するＤＣ／ＤＣコンバータ（スイッチングレギュレータ）が利用される。
図７は、マルチフェーズの降圧ＤＣ／ＤＣコンバータの構成例を示す回路図である。ＤＣ／ＤＣコンバータ２００は、Ｎフェーズ（Ｎ≧２）で構成され、入力ライン２０２、出力ライン２０４、Ｎ個のインダクタＬ１＿１～Ｌ１＿Ｎ、入力キャパシタＣｉ、出力キャパシタＣｏ、コントローラ２１０、Ｎ個のパワーモジュール２２０＿１～２２０＿Ｎを備える。
出力ライン２０４には、消費電力（負荷電流ＩＯＵＴ）がダイナミックに変化する負荷（不図示）が接続される。ＤＣ／ＤＣコンバータ２００は、入力ライン２０２の入力電圧ＶＩＮを受け、所定レベルに安定化された出力電圧ＶＯＵＴを生成し、負荷に供給する。入力ライン２０２には、入力電圧ＶＩＮを安定化させるための入力キャパシタＣｉが接続され、出力ライン２０４には、出力電圧ＶＯＵＴを平滑化するための出力キャパシタＣｏが接続される。
パワーモジュール２２０は、主として、ＶＩＮピン、ＰＧＮＤピン、ＳＷピン、ＶＣＣピン、ＡＧＮＤピン、ＰＷＭピンを備える。パワーモジュール２２０は、ＶＩＮピンとＳＷピンの間に設けられたハイサイドスイッチ（スイッチングトランジスタ）Ｍ１と、ＳＷピンとＰＧＮＤピンの間に設けられたローサイドスイッチ（同期整流トランジスタトランジスタ）Ｍ２と、ハイサイドドライバ２２２、ローサイドドライバ２２４、ロジック回路２２６を含む。
コントローラ２１０は、複数のインダクタＬ１＿１～Ｌ１＿Ｎそれぞれに流れる電流あるいは負荷電流ＩＯＵＴを監視し、駆動フェーズ数Ｋを決定する。たとえばＮ＝４の場合、Ｋは、１，２，３，４の４つの値（あるいは１，２，４の３つの値）から選択可能とされる。
またコントローラ２１０は、出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢを受け、フィードバック信号ＶＦＢが所定の目標電圧ＶＲＥＦに近づくように、デューティ比が調節されるパルス信号ＳＰＷＭを生成し、Ｎ個のパワーモジュール２２０＿１～２２０＿Ｎのうち、Ｋ個に分配する。Ｋ個のパワーモジュール２２０＿１～２２０＿Ｋには、（３６０／Ｋ）度の位相差を有するパルス信号ＳＰＷＭ１～ＳＰＷＭＫが分配される。
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその動作を説明する。ここではＭ＝４であり、駆動フェーズ数Ｋは２、３、４を取りうる場合を説明する。図８（ａ）～（ｃ）はそれぞれ、Ｋ＝２、３、４のときのスイッチング電圧Ｖｓｗ１～Ｖｓｗ４を示す波形図である。
ＤＣ／ＤＣコンバータ２００の構成部品はプリント基板上に実装される。従来のＤＣ／ＤＣコンバータ２００は、主要な構成部品であるインダクタＬ１＿１～Ｌ１＿Ｎ、パワーモジュール２２０＿１～２２０＿Ｎが、同一実装面にマウントされていた。ここでいう主要な構成部品とは、専有面積が大きく、また大電流が流れる部品である。
主要な構成部品を同一実装面に実装すると、ＤＣ／ＤＣコンバータ２００の専有面積が大きくなる。これはプリント基板の面積が大きくなることを意味し、コストアップの一因となり得る。
また、複数のパワーモジュール２２０＿１～２２０＿Ｎの発熱が大きいアプリケーションでは、複数のパワーモジュール２２０＿１～２２０＿Ｎをヒートシンクで冷却する必要がある。ところが複数のパワーモジュール２２０＿１～２２０＿Ｎが、複数のインダクタＬ１＿１～Ｌ１＿Ｎなどの他の部品と近接配置すると、ヒートシンクの形状が、他の部品によって制約され、冷却効果が犠牲になるおそれがある。
反対に、冷却効果を優先してレイアウトを決めると、パワーモジュールとインダクタの距離が遠くなり、ＤＣ／ＤＣコンバータ２００の専有面積が大きくなり、コストアップの要因となりうる。
（第１の実施の形態）
本発明の一側面は、ＤＣ／ＤＣコンバータのレイアウトあるいは実装技術として把握される。本実施の形態において、ＤＣ／ＤＣコンバータの機能あるいは等価回路については、図７と同様である。
いくつかの実施例で共通となるパワーモジュール２２０について説明する。パワーモジュール２２０自体は、公知であり、さまざまなＩＣメーカによって製造・販売されている。
パワーモジュール２２０の回路構成は、図７と同様であり、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２、ハイサイドドライバ２２２、ローサイドドライバ２２４、ロジック回路２２６を備える。またパワーモジュール２２０は、入力（ＶＩＮ）ピン、スイッチングピン（ＳＷ）、グランドピン（ＰＧＮＤ，ＡＧＮＤ）、電源（ＶＣＣ）ピン、制御（ＰＷＭ）ピンなどを備える。なお、パワーモジュール２２０は、ブートストラップ回路や、各種保護回路などを備え、またそれらに関連する複数のピンを備えるが、本発明と無関係であるため図示せず、説明を省略する。
ロジック回路２２６をはじめとする各回路ブロックには、ＶＣＣピンを介して電源電圧ＶＣＣが供給される。ＡＧＮＤピンは、ハイサイドドライバ２２２、ローサイドドライバ２２４、ロジック回路２２６等のグランドである。ＶＩＮピンには、直流の入力電圧ＶＩＮが供給され、ＰＧＮＤピンは、出力段のグランドである。
ロジック回路２２６は、ＰＷＭピンに入力されるＰＷＭ信号ＳＰＷＭに応じて、ハイサイドパルス、ローサイドパルスを生成する。ハイサイドドライバ２２２はハイサイドパルスにもとづいてハイサイドトランジスタＭ１を駆動し、ローサイドドライバ２２４は、ローサイドパルスにもとづいてローサイドトランジスタＭ２を駆動する。
続いて主要な回路部品のパッケージのピン配置を説明する。図９（ａ）は、パワーモジュール２２０の裏面電極のレイアウト図である。上述のようパワーモジュール２２０は、ＶＩＮピン、ＰＧＮＤピン、ＳＷピン、ＶＣＣピン、ＡＧＮＤピンを備える。この中で、ＶＩＮピンとＧＮＤピンは、相対的に他のパッドよりも面積が大きい。特にＰＧＮＤピン、ＡＧＮＤピンはサーマルパッドとしての機能も有するため、面積が大きい。ＰＷＭピンやその他の制御ピンは、残りのピンに割り当てられる。なお、図９の裏面電極のレイアウトは例示に過ぎず、チップベンダーや製品ごとに異なることは言うまでもない。
図９（ｂ）は、インダクタＬ１の裏面電極のレイアウト図である。インダクタＬ１は、対向する２辺の中央に配置された第１電極Ｅ１と第２電極Ｅ２を有する。
本実施の形態において解決しようとする課題のひとつは、レイアウトの改善である。そこではじめに、比較の基準となるレイアウト（以下、比較技術という）について説明する。
近年の電子回路は、表面実装技術（ＳＤＴ：Surface Mount Technology）を用いて実装される。表面実装では、プリント基板上に形成されたパッド（ランド）に、クリーム半田を塗布し、マウンタを用いて部品を実装し、リフロー処理を行う。
プリント基板の両面に表面実装により部品を実装する場合、一方の面（先行実装面）に部品を実装する。続いて、プリント基板を裏返した後に、他方の面（後行実装面）に部品を実装する。後行実装面をリフロー処理すると、先行実装面の半田が再加熱される。先行実装面に実装済みの部品が重かったり大きかったりすると、実装済みの部品が位置ズレを起こしたり、落下するおそれがある。この理由から、先行実装面に実装できる部品には、大きさや重さに制約があり、したがって先行実装面が副実装面となるのが一般的である。つまり副実装面には、相対的に少ない部品、軽い部品、小さい部品が実装され、主実装面には、相対的に多くの部品、重い部品、大きな部品が実装される。ＤＣ／ＤＣコンバータについても例外ではなく、よって比較技術においても基本的にはすべての部品が主実装面に実装される。
図１０は、比較技術に係るＤＣ／ＤＣコンバータのレイアウト図である。この例では、Ｎ＝３とする。コントローラ２１０、パワーモジュール２２０＿１～２２０＿Ｎ、入力キャパシタＣｉ、出力キャパシタＣｏ（主要構成部品という）はすべて、プリント基板３００Ｒの主実装面ＳＡにレイアウトされている。
複数のインダクタＬ１＿１～Ｌ１＿Ｎは、プリント基板上の第１方向（ｘ方向）に並べて配置される。パワーモジュール２２０＿＃（＃＝１，２…Ｎ）は、対応するインダクタＬ１＿＃と第２方向（ｙ方向）に隣接して配置される。これによりパワーモジュール２２０＿＃とインダクタＬ１＿＃の間の寄生抵抗を下げることができる。
図１１は、比較技術に係るプリント基板３００Ｒの配線パターンを示す図である。図中、丸で示すのはビアホールである。プリント基板３００には、複数のパターン配線（プリント配線）ＰＴＮ１＿１～ＰＴＮ１＿３，ＰＴＮ＿２，ＰＴＮ３＿１～ＰＴＮ３＿３,ＰＴＮ４が形成される。第１パターン配線ＰＴＮ１＿１～ＰＴＮ１＿３は、図７の入力ライン２０２＿１～２０２＿３に対応している。パワーモジュール２２０＿＃（＃＝１，２…Ｎ）の入力ピンＶＩＮは、対応する第１パターン配線ＰＴＮ１＿＃のパッドと接続される。
第２パターン配線ＰＴＮ２は、グランドプレーンであり、インピーダンスを極力小さくするために、全フェーズ共通で形成されている。パワーモジュール２２０＿＃（＃＝１，２…Ｎ）の接地ピンＰＧＮＤは、対応するパターン配線ＰＴＮ２のパッドと接続される。
第１パターン配線ＰＴＮ１＿＃と第２パターン配線ＰＴＮ２の間には、入力キャパシタＣｉ＿＃が設けられる。入力キャパシタＣｉ＿＃は、ＭＬＣＣ（多層セラミックコンデンサ）や電解コンデンサであり、あるいはそれらの組み合わせでありうる。
第３パターン配線ＰＴＮ３＿１～ＰＴＮ３＿３は、図７においてパワーモジュール２２０のＳＷピンとインダクタＬ１の一端を結ぶ配線である。パワーモジュール２２０＿＃（＃＝１，２…Ｎ）のＳＷピンＳＷは、対応する第３パターン配線ＰＴＮ３＿＃のパッドと接続される。またインダクタＬ１＿＃（＃＝１，２…Ｎ）の電極Ｅ１は、対応する第３パターン配線ＰＴＮ３＿＃のパッドと接続される。
第４パターン配線ＰＴＮ４は、図７における出力ライン２０４に対応する。インダクタＬ１＿＃（＃＝１，２…Ｎ）の電極Ｅ２は、対応する第４パターン配線ＰＴＮ４のパッドと接続される。第４パターン配線ＰＴＮ４とグランドプレーンの間には、図７の出力キャパシタＣｏ（図１１において不図示）が接続される。
第１パターン配線ＰＴＮ１～第４パターン配線ＰＴＮ４は、大電流が流れるため、インピーダンスをなるべく小さくする必要がある。したがってこれらのパターン配線ＰＴＮ１～ＰＴＮ４はそれぞれが多層配線を形成しており、図１１に図示しない別の配線層の配線と、ビアホールを介して接続されている。
以上が比較技術に係る部品レイアウトである。続いて、実施の形態に係るレイアウトを説明する。本実施の形態では、Ｎ個のパワーモジュール２２０の少なくともひとつをプリント基板３００の主実装面ＳＡと反対側の副実装面ＳＢに実装することとした。以下、いくつかの実施例を説明する。
（実施例１－１）
図１２（ａ）、（ｂ）は、実施例１－１に係るＤＣ／ＤＣコンバータ２００Ａのレイアウト図である。図１２（ａ）は斜視図を、図１２（ｂ）は断面図を示す。実施例１－１では、すべてのパワーモジュール２２０＿１～２２０＿３が、副実装面ＳＢに実装されている。入力キャパシタＣｉ＿＃は、パワーモジュール２２０＿＃のＶＩＮピンの直近に接続することが好ましい。そこで実施例１－１では、入力キャパシタＣｉ＿＃も副実装面ＳＢに実装される。
図１３は、実施例１－１に係るＤＣ／ＤＣコンバータ２００Ａの配線パターンを示す図である。図１３において、主実装面ＳＡ側に実装される部品は破線で示し、副実装面ＳＢ側に実装される部品は二点鎖線で示す。パターン配線ＰＴＮ１～ＰＴＮ４の機能は、図１１と同様である。またパターン配線ＰＴＮ１～ＰＴＮ４は多層配線であり、主実装面ＳＡ、副実装面ＳＢの両面（および中間の配線層）にオーバーラップして形成され、それらは互いにビアホールで電気的に接続されている。
以上が実施例１－１に係るＤＣ／ＤＣコンバータ２００Ａの構成である。副実装面ＳＢをパワーモジュール２２０の実装に利用することで、主実装面ＳＡあるいは副実装面ＳＢにスペース的な余裕が生ずる。このことによる利点を説明する。
図１４は、ＤＣ／ＤＣコンバータ２００Ａを副実装面ＳＢ側からみた斜視図である。ＤＣ／ＤＣコンバータ２００Ａは、ヒートシンク２４０を備える。ヒートシンク２４０は、複数のパワーモジュール２２０＿１～２２０＿３それぞれの上面と共通して接している。副実装面ＳＢ側には、パワーモジュール２２０＿１～２２０＿Ｎの周囲に、パワーモジュール２２０より背の高い部品は存在しないため、大きなヒートシンク２４０を設けることができ、冷却効率を高めることができる。
ヒートシンクの具体的な構成例を説明する。図１５（ａ）、（ｂ）は、第１構成例に係るヒートシンク２４０Ａの断面図である。図１５（ａ）は、実施例１－１にヒートシンク２４０Ａを適用した様子を示し、図１５（ｂ）は、図１０の比較技術に同じヒートシンク２４０Ａを適用した様子を示す。
ヒートシンク２４０Ａは、放熱部分２４２とコンタクト部分２４４を有する。放熱部分２４２には開口が設けられており、この開口にコンタクト部分２４４が嵌め込まれている。コンタクト部分２４４は、冷却対象のパワーモジュール２２０と接触する。
実施例１－１と比較技術を対比する。図１５（ｂ）に示すように、パワーモジュール２２０が主実装面ＳＡに実装される比較技術では、パワーモジュール２２０の周辺に、背の高い部品２２１（たとえばインダクタ）が存在する。したがって放熱部分２４２をプリント基板表面に近づけることが難しくなり、コンタクト部分２４４のＺ方向の高さが高くなる。これは熱抵抗の増加の要因となり、すなわち冷却性能の低下を意味する。
これに対してパワーモジュール２２０が副実装面ＳＢに実装される実施例１－１では、図１５（ａ）に示すように、パワーモジュール２２０の周辺に、背の高い部品が存在しないため、放熱部分２４２をプリント基板表面に近づけることができる。これにより、コンタクト部分２４４のＺ方向の高さを低くできる。これにより熱抵抗を下げ、冷却性能の改善できる。
図１６（ａ）、（ｂ）は、第２構成例に係るヒートシンク２４０Ｂの断面図である。ヒートシンク２４０Ｂは、一枚の放熱板２４６で構成され、絞り加工により凸部２４８が設けられ、放熱板２４６は凸部２４８において、パワーモジュール２２０の表面と接触する。
実施例１－１と比較技術を対比する。図１６（ｂ）に示すように比較技術では、パワーモジュール２２０の周辺に、背の高い部品２２１（たとえばインダクタ）が存在する。凸部２４８が部品２２１と干渉するため、比較技術では、第２構成例を採用することが難しい。
これに対してパワーモジュール２２０が副実装面ＳＢに実装される実施例１－１では、パワーモジュール２２０の周辺に、ヒートシンク２４０Ｂの凸部２４８と干渉する部品が存在しない。したがって、ヒートシンク２４０Ｂの設計の自由度が高まり、第２構成例に係るヒートシンク２４０Ｂを採用できる。
図１６のヒートシンク２４０Ｂは、図１５のヒートシンク２４０Ａと比較して構造が簡素化されているため、コストを下げることができる。また開口が不要であることから、電磁ノイズの遮蔽性能が高く、ＥＭＣ（Electro Magnetic Compatibility）を改善できる。
（実施例１－２）
実施例１－２では、Ｎ＝４のＤＣ／ＤＣコンバータ２００Ｂについて説明する。図１７（ａ）、（ｂ）は、実施例１－２に係るＤＣ／ＤＣコンバータ２００Ｂのレイアウト図である。図１７（ａ）は斜視図を、図１７（ｂ）は断面図を示す。実施例１－２では、Ｎ個のパワーモジュール２２０＿１～２２０＿Ｎは、主実装面ＳＡと副実装面ＳＢに交互に実装される。具体的には奇数番目のパワーモジュール２２０＿＃（＃＝１，３，…）は、副実装面ＳＢに実装され、偶数番目のパワーモジュール２２０＿＊（＊＝２，４，…）は、主実装面ＳＡに実装される。もちろん逆であってもよい。
図１８は、実施例１－２に係るＤＣ／ＤＣコンバータ２００Ｂの配線パターンを示す図である。図１８において、主実装面ＳＡ側に実装される部品は破線で示し、副実装面ＳＢ側に実装される部品は二点鎖線で示す。パターン配線ＰＴＮ１～ＰＴＮ４の機能は、上述した通りである。またパターン配線ＰＴＮ１～ＰＴＮ４は多層配線であり、主実装面ＳＡ、副実装面ＳＢの両面（および中間の配線層）にオーバーラップして形成され、それらは互いにビアホールで電気的に接続されている。
実施例１－２において、Ｎ個のパワーモジュールは、１番目と２番目、３番目と４番目、…とペアをなしている。そしてペアをなす２個のパワーモジュール２２０＿ｉ，２２０＿ｊは、共通の入力ライン（すなわち共通の第１パターン配線ＰＴＮ１＿ｉ，ｊ）と接続される。
実施例１－１あるいは比較技術のように、すべてのパワーモジュール２２０を同一実装面に実装すると、パワーモジュール２２０ごとに、第１パターン配線ＰＴＮ１を形成する必要がある。これに対して、実施例１－２のように、主実装面ＳＡと副実装面ＳＢに交互にパワーモジュール２２０を実装することで、ＶＩＮ端子同士が隣接することになるため、入力ラインを共通化できるという利点がある。
加えて、入力ライン（第１パターン配線ＰＴＮ１＿ｉ，ｊ）が共通化されると、入力キャパシタＣｉ＿ｉ，ｊも共通化できるという利点がある。すなわち、主実装面ＳＡ側の入力キャパシタＣｉ＿ｉ，ｊは、パワーモジュール２２０＿ｉの入力キャパシタとして機能すると同時に、副実装面ＳＢ側のパワーモジュール２２０＿ｊの入力キャパシタとしても機能するため、入力キャパシタの効果を倍増することができる。あるいは、同じ入力キャパシタの効果を得るために必要なキャパシタの個数を減らすことができ、コストを削減できる。
（実施例１－３）
図１９（ａ）、（ｂ）は、実施例１－３に係るＤＣ／ＤＣコンバータ２００Ｄのレイアウト図である。実施例１－３は、実施例１－２のインダクタのチップサイズを小さくしたものである。インダクタＬ１に流れる電流が小さいアプリケーションでは、許容電流が小さい、すなわちチップサイズが小さい部品を選定でき、専有面積を小さくできる。
（実施例１－４）
図２０（ａ）、（ｂ）は、実施例１－４に係るＤＣ／ＤＣコンバータ２００Ｇのレイアウト図である。実施例１－４は、実施例１－３から、インダクタのレイアウトを変更したものであり、具体的には、各インダクタＬ１＿ｉは、それと対応するパワーモジュール２２０＿ｉと同一面に実装される。これにより対応するインダクタＬ１＿ｉとパワーモジュール２２０＿ｉを低インピーダンスで接続できる。
より好ましくは、インダクタＬ１＿１とＬ１＿２のペアは、プリント基板３００Ｇの両面ＳＡ，ＳＢにオーバーラップして実装される。またインダクタＬ１＿３とＬ１＿４のペアは、プリント基板３００Ｇの両面ＳＡ，ＳＢにオーバーラップして実装される。これにより、隣接するインダクタの間隔を大きくすることができ、図１９（ａ）、（ｂ）のレイアウトに比べて熱的な集中を緩和できる。
（第２の実施の形態）
実施例１－３において説明したように、インダクタＬ１に流れるコイル電流が小さいアプリケーションでは、チップサイズを小さくすることができる。しかしながら、インダクタＬ１に流れるコイル電流が大きいアプリケーションでは、許容電流が大きな、したがってチップサイズの大きな部品を選定せざるをえず、ＤＣ／ＤＣコンバータの占有サイズが、インダクタのチップサイズによって制約を受けることとなる。第２の実施の形態では、コイル電流が大きなアプリケーションにおいて、ＤＣ／ＤＣコンバータの占有サイズを小さくする技術を説明する。
図２１は、第２の実施の形態に係るＤＣ／ＤＣコンバータ２００Ｃの等価回路図である。ＤＣ／ＤＣコンバータ２００Ｃにおいて、インダクタＬ１＿＃（＃＝１，２…Ｎ）はそれぞれ、インダクタンス値が等しく、チップサイズが同一である２個のインダクタチップＬ１＿＃ａ、Ｌ１＿＃ｂの並列接続で構成される。
２並列の場合のインダクタチップのインダクタンス値は、単一のインダクタチップの場合の１／２倍となる。一方、２並列の場合に、インダクタチップに流れる電流量は、単一のインダクタチップの場合の１／２倍となる。第２の実施の形態では、チップ当たりの電流量を減らすことで、電流容量の小さい、したがってパッケージサイズの小さいインダクタチップを選定することができる。たとえば、単一のインダクタチップの場合に１０ｍｍ角のインダクタチップを採用する場合、第２の実施の形態の技術思想を導入して、２並列とすることにより、６ｍｍ角のインダクタチップを採用することができる。
ＤＣ／ＤＣコンバータ２００を搭載した製品を量産する際には、チップ部品の入手性を考慮する必要がある。特に、長い期間にわたり大量に製造、販売される製品では、チップ部品が長期間にわたり安定的に供給される必要がある。現在、チップ部品の小型化が進められており、小さいサイズのインダクタチップのラインナップが増えている代わりに、大きなサイズのチップ部品の入手性が悪くなっている。この観点において、従来において大きなチップサイズのインダクタを、チップサイズの小さい複数のインダクタチップの並列接続に置換することとで、入手性の問題を解決することができる。
（実施例２－１）
図２２（ａ）、（ｂ）は、実施例２－１に係るＤＣ／ＤＣコンバータ２００Ｃのレイアウト図である。図２２（ａ）は斜視図を、図２２（ｂ）は断面図を示す。
電気的に並列に接続される２個のインダクタチップＬ１＿＃ａ、Ｌ１＿＃ｂは、プリント基板３００Ｃの主実装面ＳＡと副実装面ＳＢに、互いにオーバーラップして実装される。
実施例２－１では、Ｎ個のパワーモジュール２２０＿１～２２０＿Ｎは、第１の実施の形態の実施例１－２と同様に、主実装面ＳＡと副実装面ＳＢに交互に実装される。
図２３は、実施例２－１に係るＤＣ／ＤＣコンバータ２００Ｃの配線パターンを示す図である。ＤＣ／ＤＣコンバータの占有領域のＸ方向の長さ（全幅）Ｗは、インダクタチップの横幅ｗによって支配的に規定され、具体的には、Ｗ＝ｗ×Ｎ＋ｓ×（Ｎ－１）となる。ｓは、インダクタチップのｘ方向の間隔である。たとえば１０ｍｍ角のインダクタチップを、６ｍｍ角のインダクタチップに置き換えたとすれば、Ｎ＝４の場合で、ＤＣ／ＤＣコンバータの占有領域の全幅を、おおよそ４ｍｍ×４＝１６ｍｍ程度、小さくすることができる。
加えて実施例２－１によれば、実施例１－２と同じ効果を得ることができる。すなわち、隣接する２フェーズで入力ラインを共通化でき、また入力キャパシタＣｉ＿ｉ，ｊも共通化できる。
（実施例２－２）
図２４（ａ）、（ｂ）は、実施例２－２に係るＤＣ／ＤＣコンバータ２００Ｅのレイアウト図である。図２４（ａ）は斜視図を、図２４（ｂ）は断面図を示す。実施例２－２は、複数のパワーモジュール２２０＿１～２２０＿４が副実装面ＳＢに実装される点において、図１２の実施例１－１と共通する。図２４では、入力キャパシタＣｉは省略するが、実施例１－１と同様に、副実装面ＳＢに実装すればよい。
実施例２－２によれば、実施例２－１と同様に、ＤＣ／ＤＣコンバータ２００Ｅの専有面積を小さくできる。
（実施例２－３）
図２５（ａ）、（ｂ）は、実施例２－３に係るＤＣ／ＤＣコンバータ２００Ｆのレイアウト図である。図２５（ａ）は斜視図を、図２５（ｂ）は断面図を示す。実施例２－３では、複数のパワーモジュール２２０＿１～２２０＿４はすべて主実装面ＳＡ側に実装される。
実施例２－３によれば、実施例２－１、実施例２－２と同様に、ＤＣ／ＤＣコンバータ２００Ｆの専有面積を小さくできる。
（変形例２－１）
実施例２－１～２－３において、フェーズごとのインダクタＬ１を、２個のインダクタチップの並列接続としたが、チップの個数は２に限定されず、３個以上としてもよい。
（実装技術）
続いてパワーモジュール２２０の実装技術を説明する。
図７を参照する。ＤＣ／ＤＣコンバータ２００において、入力ライン２０２のインダクタ成分や抵抗成分は極力小さいことが望ましい。またＰＧＮＤピンについても、なるべく小さなインピーダンスで接地されることが望ましい。図１１や図１３に示したように、第１パターン配線ＰＴＮ１には、ＶＩＮピンを半田付けするためのパッド（ランド）が形成され、第２パターン配線ＰＴＮ２には、ＰＧＮＤピンを半田付けするためのパッド（ランド）が形成される。パターン配線ＰＴＮ１，ＰＴＮ２のインピーダンスを下げるために、多層配線が採用され、ビアホールが多数設けられるが、インピーダンスを可能な限り下げるためには、パッド（ランド）の内側に、ビアホールを形成することが要求される。このようなビアホールを、パッド内ビアと称する。
図１１の比較技術では、パワーモジュール２２０が主実装面にのみ実装されるため、パッド内ビアの形成に格別の困難性はない。ところが、実施例１－１，１－２，１－３，２－１，２－２では、パワーモジュール２２０が副実装面に実装されるため、副実装面にパッド内ビアを形成する必要がある。コストを無視すれば、副実装面にパッド内ビアを形成することは不可能ではないが、コストを考慮した場合、従来の表面実装では、副実装面にパッド内ビアを設けることは容易ではない。実施の形態で説明した実装技術は、パッド内ビアを必要とするパワーモジュール２２０の実装に好適である。
以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
１０ プリント基板
１２，１４，１６ パッド
１７ パッド内ビア
１８ パッド
１９ パッド内ビア
Ｓ１ 第１面
Ｓ２ 第２面
２０ スクリーン
２２ 開口
３０ クリーム半田
３２ クリーム半田
３４ 半田の漏れ
４０ 部品
Ｅ１，Ｅ２ 電極
Ｅ３ 裏面電極
５０ スクリーン
５２，５４ 開口
５６ 凹部
６０ クリーム半田
７０ 部品

Claims (4)

  1. 半導体装置の製造方法であって、
    プリント基板の第１面に第１部品群を実装する第１ステップと、
    前記プリント基板の第２面に第２部品群を実装する第２ステップと、
    を備え、
    前記プリント基板はパッド内ビアを有し、
    前記第１ステップは、
    前記第１面の複数のパッドにクリーム半田を塗布するステップと、
    前記第１面に前記第１部品群にマウントするステップと、
    前記プリント基板を加熱、冷却するステップと、
    を含み、
    前記第２ステップは、
    前記第２面の複数のパッドの箇所に開口を有し、かつ前記パッド内ビアとオーバーラップする箇所に凹部を有するスクリーン（メタルマスク）を、前記第２面に載せるステップと、
    前記スクリーンの上からクリーム半田を塗布し、前記スクリーンを外すステップと、
    前記第２面に前記第２部品群をマウントするステップと、
    前記プリント基板を過熱、冷却するステップと、
    を備えることを特徴とする製造方法。
  2. 前記第１部品群は、パワートランジスタを含み、
    前記パッド内ビアは、前記パワートランジスタの裏面電極とオーバーラップする箇所に設けられることを特徴とする請求項１に記載の製造方法。
  3. パッド内ビアを有するプリント基板に部品を実装する際に使用されるスクリーンであって、
    前記プリント基板に形成される複数のパッドと対応する箇所に設けられた複数の開口と、
    前記パッド内ビアとオーバーラップする箇所に設けられた凹部と、
    を備えることを特徴とするスクリーン。
  4. 電圧安定化モジュールを有する半導体装置の製造方法であって、
    プリント基板の第１面に、少なくともひとつのパワートランジスタを含む第１部品群を実装する第１ステップと、
    前記プリント基板の第２面に、少なくともひとつのインダクタを含む第２部品群を実装する第２ステップと、
    を備え、
    前記プリント基板は、前記パワートランジスタの裏面電極とオーバーラップする箇所に設けられたパッド内ビアを有し、
    前記第１ステップは、
    前記第１面の複数のパッドにクリーム半田を塗布するステップと、
    前記第１面に前記第１部品群にマウントするステップと、
    前記プリント基板を加熱、冷却するステップと、
    を含み、
    前記第２ステップは、
    前記第２面の複数のパッドの箇所に開口を有し、かつ前記パッド内ビアとオーバーラップする箇所に凹部を有するスクリーンを、前記第２面に載せるステップと、
    前記スクリーンの上からクリーム半田を塗布し、前記スクリーンを外すステップと、
    前記第２面に前記第２部品群をマウントするステップと、
    前記プリント基板を過熱、冷却するステップと、
    を備えることを特徴とする製造方法。
JP2018197714A 2018-10-19 2018-10-19 半導体装置の製造方法およびスクリーン Active JP7107810B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018197714A JP7107810B2 (ja) 2018-10-19 2018-10-19 半導体装置の製造方法およびスクリーン
PCT/JP2019/041097 WO2020080525A1 (ja) 2018-10-19 2019-10-18 半導体装置の製造方法およびスクリーン
CN201980067236.8A CN112889355A (zh) 2018-10-19 2019-10-18 半导体装置制造方法和丝网
US17/284,820 US11647593B2 (en) 2018-10-19 2019-10-18 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018197714A JP7107810B2 (ja) 2018-10-19 2018-10-19 半導体装置の製造方法およびスクリーン

Publications (3)

Publication Number Publication Date
JP2020065029A JP2020065029A (ja) 2020-04-23
JP2020065029A5 JP2020065029A5 (ja) 2021-11-04
JP7107810B2 true JP7107810B2 (ja) 2022-07-27

Family

ID=70283953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018197714A Active JP7107810B2 (ja) 2018-10-19 2018-10-19 半導体装置の製造方法およびスクリーン

Country Status (4)

Country Link
US (1) US11647593B2 (ja)
JP (1) JP7107810B2 (ja)
CN (1) CN112889355A (ja)
WO (1) WO2020080525A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7250474B2 (ja) * 2018-10-19 2023-04-03 株式会社ソニー・インタラクティブエンタテインメント 電源装置
JP6835788B2 (ja) 2018-10-19 2021-02-24 株式会社ソニー・インタラクティブエンタテインメント 電源装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739919A (en) 1987-06-15 1988-04-26 Northern Telecom Limited Masking of circuit boards for wave soldering
US5373984A (en) 1993-09-27 1994-12-20 Sundstrand Corporation Reflow process for mixed technology on a printed wiring board
CN1505456A (zh) 2002-12-05 2004-06-16 华为技术有限公司 一种印制电路板及其加工方法
JP6334323B2 (ja) 2014-08-27 2018-05-30 東芝ライフスタイル株式会社 電気掃除機およびその吸込口体

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761881A (en) * 1986-09-15 1988-08-09 International Business Machines Corporation Single step solder process
JP2502663B2 (ja) * 1988-03-17 1996-05-29 松下電器産業株式会社 プリント配線板の製造方法
JPH05275843A (ja) * 1992-03-26 1993-10-22 Kofu Nippon Denki Kk クリームはんだ印刷方法およびクリームはんだ印刷用メタルマスク
JPH06334323A (ja) * 1993-05-25 1994-12-02 Sony Corp はんだプリコート方法
JPH0794619A (ja) 1993-09-20 1995-04-07 Hitachi Ltd 混成集積回路装置
JP2001068833A (ja) * 1999-08-27 2001-03-16 Minami Kk 部品実装済基板への接着剤の塗布方法
JP5142119B2 (ja) 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
US8264073B2 (en) 2007-03-07 2012-09-11 International Rectifier Corporation Multi-phase voltage regulation module
TW200906254A (en) * 2007-07-18 2009-02-01 Universal Scient Ind Co Ltd Method for a unitary plate coated with different solder-pastes and its mold-plate set
JP5328147B2 (ja) 2007-12-26 2013-10-30 株式会社ケーヒン パワードライブユニット
JP2010124570A (ja) 2008-11-18 2010-06-03 Toshiba Carrier Corp 電力変換装置
JP5420433B2 (ja) 2010-01-14 2014-02-19 ルネサスエレクトロニクス株式会社 半導体装置および電源装置
JP5974603B2 (ja) 2012-04-17 2016-08-23 株式会社村田製作所 インダクタアレイチップ及びｄｃ−ｄｃコンバータ
JP6162510B2 (ja) 2013-07-03 2017-07-12 株式会社ソニー・インタラクティブエンタテインメント 降圧ｄｃ／ｄｃコンバータ、そのコントローラおよび制御方法、ならびにそれを用いた電子機器
JP6261071B2 (ja) 2013-10-15 2018-01-17 オムロンオートモーティブエレクトロニクス株式会社 コイル一体型プリント基板、磁気デバイス
JP2016067164A (ja) 2014-09-25 2016-04-28 株式会社ノーリツ パワーコンディショナ
DE102015200716A1 (de) 2015-01-19 2016-07-21 Efficient Energy Gmbh Schaltnetzteil
JP6640544B2 (ja) 2015-12-14 2020-02-05 株式会社小糸製作所 発光モジュール、灯具および発光素子用回路基板
US10671009B2 (en) 2017-02-13 2020-06-02 Canon Kabushiki Kaisha Printed circuit board mounting piezoelectric transformer
US10361631B2 (en) 2017-10-05 2019-07-23 Monolithic Power Systems, Inc. Symmetrical power stages for high power integrated circuits
CN207573821U (zh) 2017-12-14 2018-07-03 苏州众能医疗科技有限公司 一种双面水冷板散热装置
US10505456B1 (en) 2018-09-07 2019-12-10 International Business Machines Corporation Fully integrated multi-phase buck converter with coupled air core inductors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739919A (en) 1987-06-15 1988-04-26 Northern Telecom Limited Masking of circuit boards for wave soldering
US5373984A (en) 1993-09-27 1994-12-20 Sundstrand Corporation Reflow process for mixed technology on a printed wiring board
CN1505456A (zh) 2002-12-05 2004-06-16 华为技术有限公司 一种印制电路板及其加工方法
JP6334323B2 (ja) 2014-08-27 2018-05-30 東芝ライフスタイル株式会社 電気掃除機およびその吸込口体

Also Published As

Publication number Publication date
US11647593B2 (en) 2023-05-09
CN112889355A (zh) 2021-06-01
WO2020080525A1 (ja) 2020-04-23
JP2020065029A (ja) 2020-04-23
US20210345496A1 (en) 2021-11-04

Similar Documents

Publication Publication Date Title
JP6835788B2 (ja) 電源装置
US20230230749A1 (en) Power system
JP4953034B2 (ja) 電圧変換器
KR101301476B1 (ko) 집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터
US6940724B2 (en) DC-DC converter implemented in a land grid array package
US20070164428A1 (en) High power module with open frame package
JP7107810B2 (ja) 半導体装置の製造方法およびスクリーン
JP7087044B2 (ja) チップ電力供給システム、チップ、ｐｃｂ、およびコンピュータデバイス
US20240171073A1 (en) Voltage regulator module
US7721232B2 (en) Designated MOSFET and driver design to achieve lowest parasitics in discrete circuits
JP5190811B2 (ja) 電源モジュール
CN112038052A (zh) 电压调节模块及其适用的电压调节装置
JP7250866B2 (ja) 電源装置
US20220336138A1 (en) Magnetic device and power conversion module
WO2022091479A1 (ja) 電源回路モジュール
CN116466782A (zh) 电压调节模块

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210924

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220714

R150 Certificate of patent or registration of utility model

Ref document number: 7107810

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150