KR101301476B1 - 집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터 - Google Patents

집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터 Download PDF

Info

Publication number
KR101301476B1
KR101301476B1 KR1020117003734A KR20117003734A KR101301476B1 KR 101301476 B1 KR101301476 B1 KR 101301476B1 KR 1020117003734 A KR1020117003734 A KR 1020117003734A KR 20117003734 A KR20117003734 A KR 20117003734A KR 101301476 B1 KR101301476 B1 KR 101301476B1
Authority
KR
South Korea
Prior art keywords
inductor
substrate
inductors
power converter
conductive layer
Prior art date
Application number
KR1020117003734A
Other languages
English (en)
Other versions
KR20110039465A (ko
Inventor
피터 하즈카
에드워드 버튼
트랭 티 엔구옌
게르하르드 슈롬
파브라이스 파일렛
칼라드하르 라드하크리쉬난
도널드 에스 가드너
성 티 문
타나이 카르닉
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20110039465A publication Critical patent/KR20110039465A/ko
Application granted granted Critical
Publication of KR101301476B1 publication Critical patent/KR101301476B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Abstract

본 발명은 인덕터 및 기판(예를 들면, IC 패키지 기판, 보드 기판 및/또는 다른 기판) 내에 삽입된 복수의 인덕터에 관한 것이다.

Description

집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터{INTEGRATED INDUCTOR}
인덕터는 스위칭 파워 컨버터와 같은 전압 조절기를 포함하는 다양한 집적 회로 애플리케이션에 사용된다. 인덕터는 도체에 인접한 자기장에 에너지를 저장하기 위한 방법으로 성형되는 도체이다. 인덕터는 통상 도체의 각 턴(turn)을 통해 흐르는 전류에 의해 유도된 자속을 인덕터 턴(inductor turns) 내에 정의된 "유도(inductive)" 영역에 집중시키는 하나 이상의 턴을 갖는다. 일부 경우에, 턴의 종횡비는 턴이 타원형 또는 직사각형을 형성하도록 하는 크기를 갖는다. 이 종횡비는 리턴 경로를 갖는 인덕터 턴이 전송 라인을 형성하도록 하는 크기를 갖는다.
인덕터는 집적 회로 다이 및 회로 패키지로 구현되어 왔지만, 이들은 여러 단점이 있다. 이들은 인덕터 턴을 형성하기 위해 통상 도전층(도전 반도체 또는 패키지 또는 인쇄 회로 기판 층에서와 같이)에 나선형 트레이스를 형성함으로써 이루어졌다. 일부 경우에, 이들 트레이스들은 보다 높은 인덕턴스 및/또는 전류 용량을 달성하기 위해 인접한 층들 내의 트레이스들에 연결될 수 있다. 불행히도, 이들은 과도한 트레이스 층 자원을 소비할 수 있으며, 대폭적인 스케일링없이는 충분한 전류 용량 또는 충분히 높은 양호도(quality factor)를 제공하지 않을 수 있다. 또한, 이들의 유도 영역은 패키지 기판 및 회로 다이 내의 다른 트레이스 층에 대해 충분히 평행하지 않기 때문에, 이들은 집적 회로 내의 다른 부품에 대해 양호하지 못한 EMI(electromagnetic interference) 효과를 가질 수 있고/또는 이들의 인덕터 특성이 기판 또는 회로 다이 내의 인접한 도체들에 의해 악영향을 받을 수 있다. 따라서, 새로운 인덕터 해법이 요망된다.
도 1a는 종래의 집적 회로를 도시한 도면.
도 1b는 도 1a의 집적 회로로부터의 기판 부분의 단면도.
도 2는 일부 실시예에 따른 삽입형 기판 인덕터를 구비한 집적 회로를 도시한 도면.
도 3은 일부 실시예에 따른 인덕터를 구비한 파워 컨버터의 개략도.
도 4a는 일부 실시예에 따른 인덕터를 도시한 도면.
도 4b는 일부 실시예에 따른 보다 넓은 유도 루프 영역을 갖는 인덕터의 사시도.
도 5는 일부 실시예에 따른 복수의 커플링 도전 층을 갖는 인덕터의 사시도.
도 6은 일부 실시예에 따른 인접 행에 배치된 복수의 인덕터의 사시도.
도 7은 일부 실시예에 따른 공통 단자를 형성하기 위해 도전층 부분에 연결된 각각의 인덕터로부터의 각 단자를 갖는 도 6의 복수의 인덕터의 사시도.
도 8은 일부 실시예에 따른 단일 행에 배치된 복수의 인덕터의 사시도.
도 9는 일부 실시예에 따른 공통 단자를 형성하기 위해 도전층 부분에 연결된 각 인덕터로부터의 단자를 갖는 도 8의 복수의 인덕터의 사시도.
도 10은 일부 실시예에 따른 스태그링된 단자(staggered terminal)를 갖는 단일 행에 배치된 복수의 인덕터의 사시도.
도 11은 일부 실시예에 따른 공통 단자를 형성하기 위해 도전층 부분에 연결된 각 인덕터로부터의 단자를 갖는 도 10의 복수의 인덕터의 사시도.
도 12는 일부 실시예에 따른 인덕터를 구비한 파워 컨버터를 포함하는 컴퓨터 시스템의 블록도.
[실시예]
이하에서는 첨부 도면을 참고하여 본 발명의 실시예를 설명한다. 도면에서 유사 참조번호는 유사한 요소들을 지칭한다.
도 1a는 일반적으로 예를 들어, 솔더 범퍼를 통해 패키지 기판(104)에 전기적으로 연결된 적어도 하나의 반도체 다이(102)를 포함하는 종래의 집적회로(IC)(100)를 도시한 것이다. 다이(102)는 그 하면의 대부분을 통해 (예를 들어 플립칩 유형의 패키지로) 기판에 전기적으로 연결될 수 있어, 보다 큰 전류 용량을 갖는 외부 접속이 가능하다. 본 명세서에서, "기판"이라는 용어는 다이(102)를 탑재하는 임의의 기판을 지칭하며, 전용 또는 공유된 패키지 기판, 인터포저 기판 또는 인쇄 회로 기판을 포함한다. 즉, 일부 실시예에서, 다이(102)는 인쇄 회로 기판 또는 인터포저 기판에 탑재될 수 있다.
도 1b는 도 1a의 IC로부터 본 기판의 단면도이다. 기판(104)은 도전 코어층(111), 절연(예를 들어, 코어)층(109) 및 도전 빌드업 층(107) 사이에 삽입된 절연 코어(예를 들어 유기 수지 물질, 플라스틱, 세라믹 또는 일부 다른 적절한 물질로 이루어짐)(113)를 포함한다. 다이(102)는 솔더 범프 또는 일부 다른 적합한 접촉부를 사용하여 빌드업 층(107)(예를 들면, 상부층) 상의 접촉부를 통해 전기적으로 연결된다. 이로부터, 비아(마이크로 비아(115) 및 도금된 관통 홀(117))가 다이 접촉부를 여러 도전층(117, 107)의 원하는 부분(예를 들면, 트레이스)에 전기적으로 연결하여, 이들을 예를 들어 기판을 하우징하는 회로 보드 또는 소켓에 연결한다.
도금된 관통 홀(PTH)은 일종의 비아이다. 본 명세서에서, "비아"란 용어는 기판 내의 둘 이상의 이격된 도전층을 전기적으로 연결하는데 사용될 수 있는 기판 내의 도전성 부재를 지칭한다. 도금된 관통 홀은 일반적으로 보다 먼 거리만큼 이격된 트레이스를 연결하는데 사용되며, 마이크로 비아(115)는 일반적으로 맨 바깥쪽의(상부 및 하부) 트레이스 층들을 인접한 층에 연결하는데 사용된다. 통상, 비아는 도전성 물질(예를 들면, 구리)로 라이닝 및/또는 채워진 홀로 형성되고, 이들은 일반적으로 기판의 면에 직교하도록 배치되지만, 직각 성분을 가져서 둘 이상의 층에 걸쳐 있을 수만 있다면 소정의 각을 이룰 수도 있다. 기판의 크기와 필요한 전기 접속부의 개수에 따라서, 기판은 수백 또는 수천 개의 비아를 가질 수 있으며, 많은 경우에 훨씬 더 많은 비아를 가질 수 있는데, 이는 본 명세서에 개시된 일부 실시예에 의해 이용된다.
도 2는 본 발명의 일부 실시예에 따른 IC(200)를 도시한 것이다. 이것은 일반적으로, 본 명세서에 개시된 실시예에 따라 하나 이상의 삽입된 인덕터를 구비하는 영역(206)을 갖는 기판에 전기적으로 연결된 적어도 하나의 IC 다이(102)를 포함한다. 도면에는 IC(200)가 단지 하나의 다이(202)만 포함하고 있지만, 다수의 부가적인 다이를 포함할 수 있으며 다양한 기능을 수행할 수도 있다. 예를 들면, 일부 실시예에서는, IC가 삽입된 인덕터 영역(206)으로부터의 하나 이상의 인덕터를 사용하는 후술하는 회로와 같은 하나 이상의 파워 컨버터 회로를 포함한다.
도 3은 일부 실시예에 따라 구성된 신규한 인덕터(304)를 구비한 다위상 "벅(buck)" 타입 스위칭 파워 컨버터를 도시한 것이다. 도시된 컨버터는 일반적으로 인덕터(L1)에 연결된 구동 스위치(S1 내지 SN)에 연결된 제어기(때론 펄스폭 변조기라고도 함)(302)와, 조절된 DC 출력 전압(Vout)을 발생하는 캐패시터(C)를 포함한다. 통상, 도시된 컨버터는 스위치(S1 내지 SN)에 공급된 DC 전압(Vin)을 보다 작은 조절된 DC 전압(Vout)으로 스텝 다운(step down)하는데 사용된다.
제어기(302)는 스위치에 인가된 트리거 신호를 발생한다. 각각의 스위치는 인가된 입력 값(Vin)과 로우측 기준값(VSS) 사이의 범위의 펄스 트레인 전압 신호를 생성한다. 각 스위치로부터 생성된 펄스 트레인 신호는 관련 인덕터의 입력부에 인가된다. 인가된 펄스 트레인 신호의 듀티 사이클은 일반적으로 인덕터의 출력부에서 생성된 전압(Vout)의 크기를 결정한다.
컨버터는 단일 구동 인덕터를 갖는 단일 위상 컨버터 또는 복수의 인덕터를 갖는 다위상 컨버터로서 동작할 수 있다. 다위상 컨버터를 이용하면, 스위치(S1 내지 SN)에 대한 트리거 신호는, 각 인덕터로부터의 스위칭 잡음이 적시에 분산되도록 적시에 스큐된다(위상 시프트된다). 이 다위상 방법은 출력에서 전압 리플을 감소시키는 역할을 한다. 캐패시터(C)는 출력 DC 전압(Vout)으로부터 AC 노이즈와 함께 리플을 필터링한다.
리플은 파워 컨버터(또는 컨버터)를 제한하는 하나의 특징이다. 리플이 작을수록 더 좋다. 인터리브된 위상 부분이 출력 신호를 평활하는 역할을 하기 때문에, 일반적으로, 주어진 리플을 제한하기 위해, 다위상 디자인에 보다 유사한 단일 위상 실시에 사용될 수 있는 것보다 더 작은 인덕터가 사용될 수 있다. 다른 요인은 과도 응답이다. 과도 응답 시간은 본질적으로 출력 전압(Vout)이 제어기로부터의 변화 또는 부하 전류의 변화에 응답하는데 걸리는 시간이다. 인덕터의 크기를 조정하는데 있어서, 리플과 과도 응답 사이에 통상 절충(trade-off)이 존재한다. 인덕터가 크면, 리플 감소가 개선되지만, 과도 응답 시간이 증가한다. 다른 요인은 컨버터 효율로서, 이것은 출력 부하(도시되어 있지 않음)로 진행하는 컨버터에 의해 소모되는 총 전력의 백분율이다. 실제(저항) 임피던스에 대한 인덕터의 가상(유도) 임피던스의 비로서 정의된 양호도(quality(Q) factor)를 이용하면, 효율은 인덕터 양호도가 높을수록 증가한다. 이 모든 것을 고려하면, 여기서 개시한 그리고 후술하는 인덕터 구조는 원하는 인덕터 특성을 갖는 단일 및 복수의 인덕터를 구현하는 유연한 해법을 제공한다.
도 4a 및 4b는 일부 실시예에 따른 인덕터들을 도시한 것이다. 이들은 공통 단부에서 도전층의 일부(406)와 서로 연결된 이격된 비아(404)를 포함한다. 이들의 다른 단부에서, 이들은 제 1 및 제 2 인덕터 단자 역할을 하는 도전층 부분(402)에 연결된다.
이격된 비아(404) 및 연결 도전층 부분(406)은 단일 인덕터 "턴"을 구성한다(턴은 단자들 사이에서 개방된 채로 남아 있지만, 이는 필요조건은 아니다). 비아들과 커플링 층 부분은 함께 직사각형 형상의 단면 코어 영역(또는 인덕터 영역)을 정의한다. 도시된 구성에서, 인덕터 영역(루프 단면)은 기판 내의 도체 층에 대해 실질적으로 직교하는데, 이는 이들이 인덕터 성능에 대해 가질 수도 있는 악영향 및 도체 층 트레이스 내의 신호에 대해 가질 수도 있는 인덕터에 부정적인 영향을 감소시킨다.
커플링 부분(406)이 보다 넓으면, 도 4b의 인덕터는 도 4a의 인덕터의 경우보다 더 큰 인덕터 루프 영역을 가지며, 따라서 그 외의 다른 조건이 실질적으로 동일하다면 보다 큰 관련 인덕턴스를 갖는다. 그러나, 저항이 더 큰 양에 따라서, 그것의 양호도는 높을 수도 있고 그렇지 않을 수도 있다.
도 5는 인덕터의 다른 실시예이다. 도 4a 및 4b의 인덕터와 마찬가지로, 도 5의 인덕터는 이격된 비아(504)를 갖지만, 이들을 함께 연결하는 단일 도전층 대신에 복수의 도전층 부분(506)을 사용하여 비아의 공통 단부에서 비아들을 함께 연결한다. 이 인덕터는 또한, 제 1 및 제 2 인덕터 단자에 대해 양 단에 연결된 복수의 도전층 부분(502)을 사용한다. 복수의 도전층 부분은 통상 보다 적은 인덕터 저항을 제공하며, 그 결과 양호도가 보다 높아지고 전류 용량이 보다 커진다. 이것은 파워 컨버터 애플리케이션이 효율을 증가시키고 보다 큰 부하 요구를 만족시키도록 하는데 유용할 수 있다.
도 6은 각각 4개의 인덕터를 갖는 두 개의 인접한 행에 배치된 복수의 인덕터를 도시한 것이다. 도시된 실시예에서는 비아를 함께 연결하는 단자 부분과 층 부분이 단일 층으로 이루어져 있지만, 각각의 인덕터는 도 4a, 4b 또는 5로부터의 인덕터로서 구성될 수도 있다.
도 7은 도 6의 인덕터가 공통 단자를 형성하기 위해 도전층 부분(702)에 의해 함께 연결된 각각의 인덕터로부터의 단자를 갖는 것을 도시한 것이다. 이러한 구성은 예를 들어 도 3의 파워 컨버터와 같은 전압 조절기로 인덕터를 구현하는데 사용될 수 있다.
도 8은 단일 행에 배치된 복수(도시된 실시예에서는 8개)의 인덕터의 다른 실시예를 도시한 것이다. 이것은 각 인덕터에 대해 보다 큰 인덕터 영역을 허용할 뿐만 아니라, 모든 단자에 대해 보다 쉽게 라우팅 액세스할 수 있게 한다.
도 9는 도 8의 복수의 인덕터가 도전층 부분(902)에 연결된 각각의 인덕터로부터의 단자를 갖는 것을 도시한 것이다. 공통으로 접속된 이 단자 세트는 예를 들어 다위상 파워 컨버터에 공통 출력을 제공할 수 있다.
도 10은 다른 실시예에 따라 구성된 복수의 인덕터를 도시한 것이다. 이것은 인터리브 방식으로 스태거링된(interleavably staggered)(또는 스큐된) 인덕터를 포함한다. 도시된 바와 같이, 이것은 인덕터들이 서로에 대해 보다 가까이에 위치할 수 있게 하며, 인접한 인덕터에 대한 단자 층 부분이 공통 라인을 따라 배치되지 않게 한다. 도 11은 모든 인덕터에 공통 단자를 제공하기 위해 각각의 인덕터로부터의 단자가 공통 층 부분(1102)에 연결된 인덕터들을 도시한 것이다.
구체적으로 제시하지 않은 다른 실시예들이 본 발명의 범주 내에 포함되리라는 것을 알 수 있을 것이다. 예를 들면, 개시된 인덕터들은 기판에 대해 실질적으로 직교하는 인덕터 영역을 갖지만, 이들은 설계 문제 및/또는 제조 선호에 따라 수평 성분(즉, 소정의 각을 이룸)도 가질 수 있다는 것을 알 수 있을 것이다. 또한, 도시된 인덕터들은 도금된 관통 홀 비아를 갖도록 구현되지만, 이용가능한 물질 및/또는 제조 공정에 따라 임의의 다른 유형의 비아가 사용될 수도 있다. 이들은 층형, 증착형 및/또는 충진형 홀(예를 들면, 기계적 및 레이저 드릴링, 밀링, 희생 형태)로 형성될 수 있거나 또는 다소 다른 공정으로 형성될 수 있다. 또한, 자성 물질의 사용은 구체적으로 언급하지 않았지만, 이들은 본 발명의 범주로부터 벗어나지 않고 일부 실시예에서 사용될 수 있다. 예를 들어, 자성 물질층이 인덕터 아래에 증착되어 인덕턴스를 향상시킬 수 있다. 그러나, 그러한 물질의 사용은 공정 제한 또는 손상의 이유로 바람직하지 않을 수도 있다. 여기서 개시한 인덕터들은 고주파수(예를 들면, 10 MHz 이상) 스위칭 애플리케이션에 사용될 수도 있는데, 이는 자성 물질을 사용하는 것을 어렵게 할 수도 있다.
도 12에는 컴퓨터 시스템의 일례가 도시되어 있다. 도시된 시스템은 일반적으로 파워 컨버터(1204), 무선 인터페이스(1206) 및 메모리(1208)에 연결되는 프로세서(1202)를 포함한다. 이 프로세서는 컨버터(1204)에 연결되어 동작시에 전력을 수신한다. 무선 인터페이스(1206)는 안테나(1210)에 연결되어 무선 인터페이스 칩(1206)을 통해 프로세서를 무선 네트워크(도시되어 있지 않음)에 통신가능하게 링크시킨다. 파워 컨버터(1204)는 여기에 개시된 일부 실시예에 따른 인덕터를 포함하는 기판(1205)을 포함한다.
도시된 시스템은 다른 형태로 구현될 수도 있다. 즉, 이 시스템은 단일 칩 모듈, 회로 보드, 또는 복수의 회로 보드를 갖는 섀시로 구현될 수 있다. 마찬가지로, 이 시스템은 하나 이상의 완전한 컴퓨터를 구성할 수 있고, 컴퓨팅 시스템 내에서 유용한 구성요소를 구성할 수 있다.
본 발명은 상술한 실시예에 한정되지 않고, 첨부한 청구범위의 사상 및 범주 내에서 변형 및 수정이 이루어질 수 있다. 예를 들면, 본 발명은 모든 유형의 반도체 집적 회로("IC") 칩에 사용하도록 적용될 수 있다. 이들 IC 칩의 예로는 프로세서, 제어기, 칩셋 구성요소, PLA(programmable logic array), 메모리 칩, 네트워크 칩 등이 있다.
또한, 크기/모델/값/범위의 예가 주어졌지만, 본 발명은 이들에 제한되지 않는다. 제조 기술(예를 들면, 포토리소그래피)이 발전함에 따라, 보다 작은 크기의 장치들이 제조될 수 있을 것으로 기대된다. 또한, 예시 및 설명의 간소화를 위해 그리고 본 발명을 모호하지 않게 하기 위해, 공지되어 있는 IC 칩 및 기타 부품에 대한 파워/그라운드 접속이 도면에 도시되거나 또는 도시되지 않을 수도 있다. 또한, 본 발명을 불명료하지 않게 하기 위해 블록도 형태로 구성을 도시하였는데, 이는 이러한 블록도 구성의 구현에 대한 세부사항이 본 발명이 실시되는 플랫폼에 매우 의존한다는 점을 고려한 것이다. 즉, 그러한 세부사항은 당업자에게 자명한 사항이다. 특정 세부사항(예를 들어, 회로)이 본 발명의 실시예를 설명하기 위해 개시되는 경우, 본 발명이 이들 특정 세부사항 없이 또는 이들을 변화시켜 실시될 수 있다는 것은 당업자에게 자명할 것이다. 따라서, 상세한 설명은 제한적이기보다는 예시적인 것으로 간주되어야 한다.
본 발명에 의하면, 보다 우수한 성능을 갖는 인덕터가 제공된다.
도 1a는 종래의 집적 회로를 도시한 도면.
도 1b는 도 1a의 집적 회로로부터의 기판 부분의 단면도.
도 2는 일부 실시예에 따른 삽입형 기판 인덕터를 구비한 집적 회로를 도시한 도면.
도 3은 일부 실시예에 따른 인덕터를 구비한 파워 컨버터의 개략도.
도 4a는 일부 실시예에 따른 인덕터를 도시한 도면.
도 4b는 일부 실시예에 따른 보다 넓은 유도 루프 영역을 갖는 인덕터의 사시도.
도 5는 일부 실시예에 따른 복수의 커플링 도전 층을 갖는 인덕터의 사시도.
도 6은 일부 실시예에 따른 인접 행에 배치된 복수의 인덕터의 사시도.
도 7은 일부 실시예에 따른 공통 터미널을 형성하기 위해 도전층 부분에 결합된 각각의 인덕터로부터의 각 터미널을 갖는 도 6의 복수의 인덕터의 사시도.
도 8은 일부 실시예에 따른 단일 행에 배치된 복수의 인덕터의 사시도.
도 9는 일부 실시예에 따른 공통 터미널을 형성하기 위해 도전층 부분에 결합된 각 인덕터로부터의 터미널을 갖는 도 8의 복수의 인덕터의 사시도.
도 10은 일부 실시예에 따른 스태그링된 터미널(staggered terminal)을 갖는 단일 행에 배치된 복수의 인덕터의 사시도.
도 11은 일부 실시예에 따른 공통 터미널을 형성하기 위해 도전층 부분에 결합된 각 인덕터로부터의 터미널을 갖는 도 10의 복수의 인덕터의 사시도.
도 12는 일부 실시예에 따른 인덕터를 구비한 파워 컨버터를 포함하는 컴퓨터 시스템의 블록도.
이하에서는 첨부 도면을 참고하여 본 발명의 실시예를 설명한다. 도면에서 유사 참조번호는 유사한 요소들을 지칭한다.
도 1a는 일반적으로 예를 들어, 솔더 범퍼를 통해 패키지 기판(104)에 전기적으로 결합된 적어도 하나의 반도체 다이(102)를 포함하는 종래의 집적회로(IC)(100)를 도시한 것이다. 다이(102)는 그 하면의 대부분을 통해 (예를 들어 플립칩 유형의 패키지로) 기판에 전기적으로 결합될 수 있어, 보다 큰 전류 용량을 갖는 외부 접속이 가능하다. 본 명세서에서, "기판"이라는 용어는 다이(102)를 탑재하는 임의의 기판을 지칭하며, 전용 또는 공유된 패키지 기판, 인터포저 기판 또는 인쇄 회로 기판을 포함한다. 즉, 일부 실시예에서, 다이(102)는 인쇄 회로 기판 또는 인터포저 기판에 탑재될 수 있다.
도 1b는 도 1a의 IC로부터 본 기판의 단면도이다. 기판(104)은 도전 코어층(111), 절연(예를 들어, 코어)층(109) 및 도전 빌드업 층(107) 사이에 삽입된 절연 코어(예를 들어 유기 수지 재료, 플라스틱, 세라믹 또는 일부 다른 적절한 재료로 이루어짐)(113)를 포함한다. 다이(102)는 솔더 범프 또는 일부 다른 적합한 접촉부를 사용하여 빌드업 층(107)(예를 들면, 상부층) 상의 접촉부를 통해 전기적으로 결합된다. 이로부터, 비아(마이크로 비아(115) 및 도금된 관통 홀(117))가 다이 접촉부를 여러 도전층(117, 107)의 원하는 부분(예를 들면, 트레이스)에 전기적으로 결합하여, 이들을 예를 들어 기판을 하우징하는 회로 보드 또는 소켓에 결합한다.
도금된 관통 홀(PTH)은 일종의 비아이다. 본 명세서에서, "비아"란 용어는 기판 내의 둘 이상의 이격된 도전층을 전기적으로 결합하는데 사용될 수 있는 기판 내의 도전성 부재를 지칭한다. 도금된 관통 홀은 일반적으로 보다 먼 거리만큼 이격된 트레이스를 결합하는데 사용되며, 마이크로 비아(115)는 일반적으로 맨 바깥쪽의(상부 및 하부) 트레이스 층들을 인접한 층에 결합하는데 사용된다. 통상, 비아는 도전 재료(예를 들면, 구리)로 라이닝 및/또는 채워진 홀로 형성되고, 이들은 일반적으로 기판의 면에 직교하도록 배치되지만, 직각 성분을 가져서 둘 이상의 층에 걸쳐 있을 수만 있다면 소정의 각을 이룰 수도 있다. 기판의 크기와 필요한 전기 접속부의 개수에 따라서, 기판은 수백 또는 수천 개의 비아를 가질 수 있으며, 많은 경우에 훨씬 더 많은 비아를 가질 수 있는데, 이는 본 명세서에 개시된 일부 실시예에 의해 이용된다.
도 2는 본 발명의 일부 실시예에 따른 IC(200)를 도시한 것이다. 이것은 일반적으로, 본 명세서에 개시된 실시예에 따라 하나 이상의 삽입된 인덕터를 구비하는 영역(206)을 갖는 기판에 전기적으로 결합된 적어도 하나의 IC 다이(102)를 포함한다. 도면에는 IC(200)가 단지 하나의 다이(202)만 포함하고 있지만, 다수의 부가적인 다이를 포함할 수 있으며 다양한 기능을 수행할 수도 있다. 예를 들면, 일부 실시예에서는, IC가 삽입된 인덕터 영역(206)으로부터의 하나 이상의 인덕터를 사용하는 후술하는 회로와 같은 하나 이상의 파워 컨버터 회로를 포함한다.
도 3은 일부 실시예에 따라 구성된 신규한 인덕터(304)를 구비한 다위상 "벅(buck)" 타입 스위칭 파워 컨버터를 도시한 것이다. 도시된 컨버터는 일반적으로 인덕터(L1)에 결합된 구동 스위치(S1 내지 SN)에 결합된 제어기(때론 펄스폭 변조기라고도 함)(302)와, 조절된 DC 출력 전압(Vout)을 발생하는 캐패시터(C)를 포함한다. 통상, 도시된 컨버터는 스위치(S1 내지 SN)에 공급된 DC 전압(Vin)을 보다 작은 조절된 DC 전압(Vout)으로 스텝 다운(step down)하는데 사용된다.
제어기(302)는 스위치에 인가된 트리거 신호를 발생한다. 각각의 스위치는 인가된 입력 값(Vin)과 로우측 기준값(VSS) 사이의 범위의 펄스 트레인 전압 신호를 생성한다. 각 스위치로부터 생성된 펄스 트레인 신호는 관련 인덕터의 입력부에 인가된다. 인가된 펄스 트레인 신호의 듀티 사이클은 일반적으로 인덕터의 출력부에서 생성된 전압(Vout)의 크기를 결정한다.
컨버터는 단일 구동 인덕터를 갖는 단일 위상 컨버터 또는 복수의 인덕터를 갖는 다위상 컨버터로서 동작할 수 있다. 다위상 컨버터를 이용하면, 스위치(S1 내지 SN)에 대한 트리거 신호는, 각 인덕터로부터의 스위칭 잡음이 적시에 분산되도록 적시에 스큐된다(위상 시프트된다). 이 다위상 방법은 출력에서 전압 리플을 감소시키는 역할을 한다. 캐패시터(C)는 출력 DC 전압(Vout)으로부터 AC 노이즈와 함께 리플을 필터링한다.
리플은 파워 컨버터(또는 컨버터)를 제한하는 하나의 특징이다. 리플이 작을수록 더 좋다. 인터리브된 위상 부분이 출력 신호를 평활하는 역할을 하기 때문에, 일반적으로, 주어진 리플을 제한하기 위해, 다위상 디자인에 보다 유사한 단일 위상 실시에 사용될 수 있는 것보다 더 작은 인덕터가 사용될 수 있다. 다른 요인은 과도 응답이다. 과도 응답 시간은 본질적으로 출력 전압(Vout)이 제어기로부터의 변화 또는 부하 전류의 변화에 응답하는데 걸리는 시간이다. 인덕터의 크기를 조정하는데 있어서, 리플과 과도 응답 사이에 통상 절충(trade-off)이 존재한다. 인덕터가 크면, 리플 감소가 개선되지만, 과도 응답 시간이 증가한다. 다른 요인은 컨버터 효율로서, 이것은 출력 부하(도시되어 있지 않음)로 진행하는 컨버터에 의해 소모되는 총 전력의 백분율이다. 실제(저항) 임피던스에 대한 인덕터의 가상(유도) 임피던스의 비로서 정의된 양호도(quality(Q) factor)를 이용하면, 효율은 인덕터 양호도가 높을수록 증가한다. 이 모든 것을 고려하면, 여기서 개시한 그리고 후술하는 인덕터 구조는 원하는 인덕터 특성을 갖는 단일 및 복수의 인덕터를 구현하는 유연한 해법을 제공한다.
도 4a 및 4b는 일부 실시예에 따른 인덕터들을 도시한 것이다. 이들은 공통 단부에서 도전층의 일부(406)와 서로 결합된 이격된 비아(404)를 포함한다. 이들의 다른 단부에서, 이들은 제 1 및 제 2 인덕터 터미널 역할을 하는 도전층 부분(402)에 결합된다.
이격된 비아(404) 및 결합 도전층 부분(406)은 단일 인덕터 "턴"을 구성한다(턴은 터미널들 사이에서 개방된 채로 남아 있지만, 이는 필요조건은 아니다). 비아들과 커플링 층 부분은 함께 직사각형 형상의 단면 코어 영역(또는 인덕터 영역)을 규정한다. 도시된 구성에서, 인덕터 영역(루프 단면)은 기판 내의 도체 층에 대해 실질적으로 직교하는데, 이는 이들이 인덕터 성능에 대해 가질 수도 있는 악영향 및 도체 층 트레이스 내의 신호에 대해 가질 수도 있는 인덕터에 부정적인 영향을 감소시킨다.
커플링 부분(406)이 보다 넓으면, 도 4b의 인덕터는 도 4a의 인덕터의 경우보다 더 큰 인덕터 루프 영역을 가지며, 따라서 그 외의 다른 조건이 실질적으로 동일하다면 보다 큰 관련 인덕턴스를 갖는다. 그러나, 저항이 더 큰 양에 따라서, 그것의 양호도는 높을 수도 있고 그렇지 않을 수도 있다.
도 5는 인덕터의 다른 실시예이다. 도 4a 및 4b의 인덕터와 마찬가지로, 도 5의 인덕터는 이격된 비아(504)를 갖지만, 이들을 함께 결합하는 단일 도전층 대신에 복수의 도전층 부분(506)을 사용하여 비아의 공통 단부에서 비아들을 함께 결합한다. 이 인덕터는 또한, 제 1 및 제 2 인덕터 터미널에 대해 양 단에 결합된 복수의 도전층 부분(502)을 사용한다. 복수의 도전층 부분은 통상 보다 적은 인덕터 저항을 제공하며, 그 결과 양호도가 보다 높아지고 전류 용량이 보다 커진다. 이것은 파워 컨버터 애플리케이션이 효율을 증가시키고 보다 큰 부하 요구를 만족시키도록 하는데 유용할 수 있다.
도 6은 각각 4개의 인덕터를 갖는 두 개의 인접한 행에 배치된 복수의 인덕터를 도시한 것이다. 도시된 실시예에서는 비아를 함께 결합하는 터미널 부분과 층 부분이 단일 층으로 이루어져 있지만, 각각의 인덕터는 도 4a, 4b 또는 5로부터의 인덕터로서 구성될 수도 있다.
도 7은 도 6의 인덕터가 공통 터미널을 형성하기 위해 도전층 부분(702)에 의해 함께 결합된 각각의 인덕터로부터의 터미널을 갖는 것을 도시한 것이다. 이러한 구성은 예를 들어 도 3의 파워 컨버터와 같은 전압 조절기로 인덕터를 구현하는데 사용될 수 있다.
도 8은 단일 행에 배치된 복수(도시된 실시예에서는 8개)의 인덕터의 다른 실시예를 도시한 것이다. 이것은 각 인덕터에 대해 보다 큰 인덕터 영역을 허용할 뿐만 아니라, 모든 터미널에 대해 보다 쉽게 라우팅 액세스할 수 있게 한다.
도 9는 도 8의 복수의 인덕터가 도전층 부분(902)에 결합된 각각의 인덕터로부터의 터미널을 갖는 것을 도시한 것이다. 공통으로 접속된 이 터미널 세트는 예를 들어 다위상 파워 컨버터에 공통 출력을 제공할 수 있다.
도 10은 다른 실시예에 따라 구성된 복수의 인덕터를 도시한 것이다. 이것은 인터리브 방식으로 스태거링된(interleavably staggered)(또는 스큐된) 인덕터를 포함한다. 도시된 바와 같이, 이것은 인덕터들이 서로에 대해 보다 가까이에 위치할 수 있게 하며, 인접한 인덕터에 대한 터미널 층 부분이 공통 라인을 따라 배치되지 않게 한다. 도 11은 모든 인덕터에 공통 터미널을 제공하기 위해 각각의 인덕터로부터의 터미널이 공통 층 부분(1102)에 결합된 인덕터들을 도시한 것이다.
구체적으로 제시하지 않은 다른 실시예들이 본 발명의 범주 내에 포함되리라는 것을 알 수 있을 것이다. 예를 들면, 개시된 인덕터들은 기판에 대해 실질적으로 직교하는 인덕터 영역을 갖지만, 이들은 설계 문제 및/또는 제조 선호에 따라 수평 성분(즉, 소정의 각을 이룸)도 가질 수 있다는 것을 알 수 있을 것이다. 또한, 도시된 인덕터들은 도금된 관통 홀 비아를 갖도록 구현되지만, 이용가능한 재료 및/또는 제조 공정에 따라 임의의 다른 유형의 비아가 사용될 수도 있다. 이들은 층형, 증착형 및/또는 충진형 홀(예를 들면, 기계적 및 레이저 드릴링, 밀링, 희생 형태)로 형성될 수 있거나 또는 다소 다른 공정으로 형성될 수 있다. 또한, 자기 재료의 사용은 구체적으로 언급하지 않았지만, 이들은 본 발명의 범주로부터 벗어나지 않고 일부 실시예에서 사용될 수 있다. 예를 들어, 자기 재료층이 인덕터 아래에 증착되어 인덕턴스를 향상시킬 수 있다. 그러나, 그러한 재료의 사용은 공정 제한 또는 손상의 이유로 바람직하지 않을 수도 있다. 여기서 개시한 인덕터들은 고주파수(예를 들면, 10 MHz 이상) 스위칭 애플리케이션에 사용될 수도 있는데, 이는 자기 재료를 사용하는 것을 어렵게 할 수도 있다.
도 12에는 컴퓨터 시스템의 일례가 도시되어 있다. 도시된 시스템은 일반적으로 파워 컨버터(1204), 무선 인터페이스(1206) 및 메모리(1208)에 결합되는 프로세서(1202)를 포함한다. 이 프로세서는 컨버터(1204)에 결합되어 동작시에 전력을 수신한다. 무선 인터페이스(1206)는 안테나(1210)에 결합되어 무선 인터페이스 칩(1206)을 통해 프로세서를 무선 네트워크(도시되어 있지 않음)에 통신가능하게 링크시킨다. 파워 컨버터(1204)는 여기에 개시된 일부 실시예에 따른 인덕터를 포함하는 기판(1205)을 포함한다.
도시된 시스템은 다른 형태로 구현될 수도 있다. 즉, 이 시스템은 단일 칩 모듈, 회로 보드, 또는 복수의 회로 보드를 갖는 섀시로 구현될 수 있다. 마찬가지로, 이 시스템은 하나 이상의 완전한 컴퓨터를 구성할 수 있고, 컴퓨팅 시스템 내에서 유용한 구성요소를 구성할 수 있다.
본 발명은 상술한 실시예에 한정되지 않고, 첨부한 청구범위의 사상 및 범주 내에서 변형 및 수정이 이루어질 수 있다. 예를 들면, 본 발명은 모든 유형의 반도체 집적 회로("IC") 칩에 사용하도록 적용될 수 있다. 이들 IC 칩의 예로는 프로세서, 제어기, 칩셋 구성요소, PLA(programmable logic array), 메모리 칩, 네트워크 칩 등이 있다.
또한, 크기/모델/값/범위의 예가 주어졌지만, 본 발명은 이들에 제한되지 않는다. 제조 기술(예를 들면, 포토리소그래피)이 발전함에 따라, 보다 작은 크기의 장치들이 제조될 수 있을 것으로 기대된다. 또한, 예시 및 설명의 간소화를 위해 그리고 본 발명을 모호하지 않게 하기 위해, 공지되어 있는 IC 칩 및 기타 부품에 대한 파워/그라운드 접속이 도면에 도시되거나 또는 도시되지 않을 수도 있다. 또한, 본 발명을 불명료하지 않게 하기 위해 블록도 형태로 구성을 도시하였는데, 이는 이러한 블록도 구성의 구현에 대한 세부사항이 본 발명이 실시되는 플랫폼에 매우 의존한다는 점을 고려한 것이다. 즉, 그러한 세부사항은 당업자에게 자명한 사항이다. 특정 세부사항(예를 들어, 회로)이 본 발명의 실시예를 설명하기 위해 개시되는 경우, 본 발명이 이들 특정 세부사항 없이 또는 이들을 변화시켜 실시될 수 있다는 것은 당업자에게 자명할 것이다. 따라서, 상세한 설명은 제한적이기보다는 예시적인 것으로 간주되어야 한다.

Claims (37)

  1. 제 1 인덕터 단자 및 제 2 인덕터 단자를 제공하고 인덕터 영역을 정의(define)하기 위해서, 이격되어 서로 연결되어 있는 제 1 비아 및 제 2 비아로 형성된 인덕터를 포함하는 기판을 포함하되,
    상기 제 1 비아 및 제 2 비아는 공통 단부들에서 적어도 하나의 도전층 부분에 의해 서로 연결되어 인덕터 턴(inductor turn)을 형성하고,
    상기 적어도 하나의 도전층 부분은 상기 공통 단부들에서 상기 제 1 비아 및 제 2 비아에 접속되는 둘 이상의 평행한 도전층 부분들을 포함하는
    장치.
  2. 제 1 항에 있어서,
    상기 정의된 인덕터 영역은 직사각형이고, 상기 제 1 비아 및 제 2 비아와 이들을 함께 연결하는 도전층 부분에 의해 경계지워지는
    장치
  3. 제 1 항에 있어서,
    상기 제 1 비아 및 제 2 비아는 도금된 관통 홀(plated through holes)을 포함하는
    장치.
  4. 제 3 항에 있어서,
    상기 도금된 관통 홀은 도전성 물질로 채워지는
    장치.
  5. 제 1 항에 있어서,
    상기 기판은 상기 인덕터의 특성을 향상시키기 위한 자성 물질을 포함하는
    장치.
  6. 제 5 항에 있어서,
    상기 자성 물질은 상기 인덕터의 아래에 배치되는
    장치.
  7. 제 1 항에 있어서,
    상기 기판은 복수의 상기 인덕터를 포함하는
    장치.
  8. 제 7 항에 있어서,
    상기 복수의 인덕터의 각각의 인덕터로부터의 단자는 다위상 파워 컨버터 회로에 대한 공통 단자에 연결되는
    장치.
  9. 제 8 항에 있어서,
    상기 기판은 상기 다위상 파워 컨버터 회로의 적어도 일부분을 포함하는 반도체 다이를 지지하는
    장치.
  10. 제 7 항에 있어서,
    상기 복수의 인덕터는 인터리브 방식으로 스태거링된(interleavably staggered) 인덕터들을 포함하는
    장치.
  11. 제 1 항에 있어서,
    상기 기판은 집적 회로 장치의 일부분인
    장치.
  12. 제 1 항에 있어서,
    상기 인덕터 영역은 상기 기판에 대해 수직인
    장치.
  13. 무선 인터페이스와,
    상기 무선 인터페이스에 접속된 프로세서를 포함하되,
    상기 프로세서는 제 1 인덕터 단자 및 제 2 인덕터 단자를 제공하고 인덕터 영역을 정의하기 위해서, 이격되어 서로 연결되어 있는 제 1 비아 및 제 2 비아로 형성된 인덕터를 포함하는 기판을 포함하고,
    상기 제 1 비아 및 제 2 비아는 공통 단부들에서 적어도 하나의 도전층 부분에 의해 연결되어 인덕터 턴을 형성하고,
    상기 적어도 하나의 도전층 부분은 상기 공통 단부들에서 상기 제 1 비아 및 제 2 비아에 접속되는 둘 이상의 평행한 도전층 부분들을 포함하는
    시스템.
  14. 제 13 항에 있어서,
    상기 무선 인터페이스는 안테나에 접속되는
    시스템.
  15. 제 13 항에 있어서,
    상기 정의된 인덕터 영역은 직사각형이고, 상기 제 1 비아 및 제 2 비아와 이들을 함께 연결하는 도전층 부분에 의해 경계지워지는
    시스템.
  16. 출력 단자를 갖는 펄스폭 변조기(PWM)와,
    상기 출력 단자에 접속된 스위치와,
    상기 스위치에 접속된 인덕터―상기 인덕터는, 제 1 인덕터 단자 및 제 2 인덕터 단자를 제공하고 인덕터 영역을 정의(define)하기 위해서, 이격되어 서로 연결되어 있는 제 1 비아 및 제 2 비아로 기판 내부에 형성되되, 상기 제 1 비아 및 제 2 비아는 공통 단부들에서 적어도 하나의 도전층 부분에 의해 서로 연결되어 인덕터 턴을 형성하고, 상기 적어도 하나의 도전층 부분은 상기 공통 단부들에서 상기 제 1 비아 및 제 2 비아에 접속되는 둘 이상의 평행한 도전층 부분들을 포함함―와,
    상기 인덕터에 접속되어 출력 전압을 제공하는 캐패시터를 포함하는
    파워 컨버터.
  17. 제 16 항에 있어서,
    상기 정의된 인덕터 영역은 직사각형이고, 상기 제 1 비아 및 제 2 비아와 이들을 함께 연결하는 도전층 부분에 의해 경계지워지는
    파워 컨버터.
  18. 제 13 항에 있어서,
    상기 제 1 비아 및 제 2 비아는 도금된 관통 홀(plated through holes)을 포함하는
    시스템.
  19. 제 18 항에 있어서,
    상기 도금된 관통 홀은 도전성 물질로 채워지는
    시스템.
  20. 제 13 항에 있어서,
    상기 기판은 상기 인덕터의 특성을 향상시키기 위한 자성 물질을 포함하는
    시스템.
  21. 제 20 항에 있어서,
    상기 자성 물질은 상기 인덕터의 아래에 배치되는
    시스템.
  22. 제 13 항에 있어서,
    상기 기판은 복수의 상기 인덕터를 포함하는
    시스템.
  23. 제 22 항에 있어서,
    상기 복수의 인덕터의 각각의 인덕터로부터의 단자는 다위상 파워 컨버터 회로에 대한 공통 단자에 연결되는
    시스템.
  24. 제 23 항에 있어서,
    상기 기판은 상기 다위상 파워 컨버터 회로의 적어도 일부분을 포함하는 반도체 다이를 지지하는
    시스템.
  25. 제 22 항에 있어서,
    상기 복수의 인덕터는 인터리브 방식으로 스태거링된(interleavably staggered) 인덕터들을 포함하는
    시스템.
  26. 제 13 항에 있어서,
    상기 기판은 집적 회로 장치의 일부분인
    시스템.
  27. 제 13 항에 있어서,
    상기 인덕터 영역은 상기 기판에 대해 수직인
    시스템.
  28. 제 16 항에 있어서,
    상기 제 1 비아 및 제 2 비아는 도금된 관통 홀(plated through holes)을 포함하는
    파워 컨버터.
  29. 제 28 항에 있어서,
    상기 도금된 관통 홀은 도전성 물질로 채워지는
    파워 컨버터.
  30. 제 16 항에 있어서,
    상기 기판은 상기 인덕터의 특성을 향상시키기 위한 자성 물질을 포함하는
    파워 컨버터.
  31. 제 30 항에 있어서,
    상기 자성 물질은 상기 인덕터의 아래에 배치되는
    파워 컨버터.
  32. 제 16 항에 있어서,
    상기 기판은 복수의 상기 인덕터를 포함하는
    파워 컨버터.
  33. 제 32 항에 있어서,
    상기 복수의 인덕터의 각각의 인덕터로부터의 단자는 다위상 파워 컨버터 회로에 대한 공통 단자에 연결되는
    파워 컨버터.
  34. 제 33 항에 있어서,
    상기 기판은 상기 다위상 파워 컨버터 회로의 적어도 일부분을 포함하는 반도체 다이를 지지하는
    파워 컨버터.
  35. 제 32 항에 있어서,
    상기 복수의 인덕터는 인터리브 방식으로 스태거링된(interleavably staggered) 인덕터들을 포함하는
    파워 컨버터.
  36. 제 16 항에 있어서,
    상기 기판은 집적 회로 장치의 일부분인
    파워 컨버터.
  37. 제 16 항에 있어서,
    상기 인덕터 영역은 상기 기판에 대해 수직인
    파워 컨버터.

KR1020117003734A 2006-06-29 2007-06-27 집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터 KR101301476B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/479,626 US7636242B2 (en) 2006-06-29 2006-06-29 Integrated inductor
US11/479,626 2006-06-29
PCT/US2007/072293 WO2008003008A2 (en) 2006-06-29 2007-06-27 Integrated inductor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031800A Division KR101175831B1 (ko) 2006-06-29 2007-06-27 집적 인덕터를 포함하는 장치 및 시스템

Publications (2)

Publication Number Publication Date
KR20110039465A KR20110039465A (ko) 2011-04-18
KR101301476B1 true KR101301476B1 (ko) 2013-08-29

Family

ID=38846526

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117003734A KR101301476B1 (ko) 2006-06-29 2007-06-27 집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터
KR1020087031800A KR101175831B1 (ko) 2006-06-29 2007-06-27 집적 인덕터를 포함하는 장치 및 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087031800A KR101175831B1 (ko) 2006-06-29 2007-06-27 집적 인덕터를 포함하는 장치 및 시스템

Country Status (5)

Country Link
US (2) US7636242B2 (ko)
JP (1) JP5138692B2 (ko)
KR (2) KR101301476B1 (ko)
TW (1) TWI400725B (ko)
WO (1) WO2008003008A2 (ko)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003101531A2 (en) * 2002-06-04 2003-12-11 Sound Surgical Technologies, Llc Ultrasonic device and method for tissue coagulation
US7773390B2 (en) * 2006-06-06 2010-08-10 Teraspeed Consulting Group Llc Power distribution system for integrated circuits
US7886431B2 (en) * 2006-06-06 2011-02-15 Teraspeed Consulting Group Llc Power distribution system for integrated circuits
US20070279882A1 (en) * 2006-06-06 2007-12-06 Samtec, Inc. Power distribution system for integrated circuits
US7636242B2 (en) 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
US8884438B2 (en) * 2008-07-02 2014-11-11 Intel Corporation Magnetic microinductors for integrated circuit packaging
KR101018785B1 (ko) * 2008-11-28 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
US20110050334A1 (en) * 2009-09-02 2011-03-03 Qualcomm Incorporated Integrated Voltage Regulator with Embedded Passive Device(s)
JP5409242B2 (ja) * 2009-10-07 2014-02-05 新光電気工業株式会社 インダクタ及びインダクタの製造方法
US9999129B2 (en) 2009-11-12 2018-06-12 Intel Corporation Microelectronic device and method of manufacturing same
US10111333B2 (en) * 2010-03-16 2018-10-23 Intersil Americas Inc. Molded power-supply module with bridge inductor over other components
US8860390B2 (en) 2010-06-04 2014-10-14 Apple Inc. Switching power supply opposite polarity inductor arrangement
KR20110134200A (ko) * 2010-06-08 2011-12-14 삼성전기주식회사 전자기 밴드갭 구조물을 포함하는 ｅｍｉ 노이즈 차폐 기판
FR2961345A1 (fr) * 2010-06-10 2011-12-16 St Microelectronics Tours Sas Circuit integre passif
US9048112B2 (en) 2010-06-29 2015-06-02 Qualcomm Incorporated Integrated voltage regulator with embedded passive device(s) for a stacked IC
US9723766B2 (en) 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
US8686522B2 (en) 2011-10-13 2014-04-01 International Business Machines Corporation Semiconductor trench inductors and transformers
CN104335342A (zh) 2012-03-13 2015-02-04 英特尔公司 反向微电子封装上的微电子器件附着
US10136516B2 (en) 2012-03-13 2018-11-20 Intel Corporation Microelectronic device attachment on a reverse microelectronic package
US9526175B2 (en) 2012-04-24 2016-12-20 Intel Corporation Suspended inductor microelectronic structures
US8754500B2 (en) 2012-08-29 2014-06-17 International Business Machines Corporation Plated lamination structures for integrated magnetic devices
US11058001B2 (en) 2012-09-11 2021-07-06 Ferric Inc. Integrated circuit with laminated magnetic core inductor and magnetic flux closure layer
US11064610B2 (en) 2012-09-11 2021-07-13 Ferric Inc. Laminated magnetic core inductor with insulating and interface layers
US11197374B2 (en) 2012-09-11 2021-12-07 Ferric Inc. Integrated switched inductor power converter having first and second powertrain phases
US10244633B2 (en) 2012-09-11 2019-03-26 Ferric Inc. Integrated switched inductor power converter
US11116081B2 (en) 2012-09-11 2021-09-07 Ferric Inc. Laminated magnetic core inductor with magnetic flux closure path parallel to easy axes of magnetization of magnetic layers
US10893609B2 (en) 2012-09-11 2021-01-12 Ferric Inc. Integrated circuit with laminated magnetic core inductor including a ferromagnetic alloy
US9844141B2 (en) 2012-09-11 2017-12-12 Ferric, Inc. Magnetic core inductor integrated with multilevel wiring network
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
US9337251B2 (en) 2013-01-22 2016-05-10 Ferric, Inc. Integrated magnetic core inductors with interleaved windings
US8941212B2 (en) * 2013-02-06 2015-01-27 Taiwan Semiconductor Manufacturing Co., Ltd. Helical spiral inductor between stacking die
US9196406B2 (en) 2013-03-15 2015-11-24 Rf Micro Devices, Inc. High Q factor inductor structure
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9748905B2 (en) 2013-03-15 2017-08-29 Qorvo Us, Inc. RF replicator for accurate modulated amplitude and phase measurement
US9647053B2 (en) 2013-12-16 2017-05-09 Ferric Inc. Systems and methods for integrated multi-layer magnetic films
US9355205B2 (en) 2013-12-20 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of a three dimensional integrated circuit
JP2015135870A (ja) * 2014-01-16 2015-07-27 富士通株式会社 インダクタ装置及びインダクタ装置の製造方法
CN103888649A (zh) * 2014-03-07 2014-06-25 海特光电有限责任公司 一种低成本激光摄像机
US11302469B2 (en) 2014-06-23 2022-04-12 Ferric Inc. Method for fabricating inductors with deposition-induced magnetically-anisotropic cores
US10629357B2 (en) 2014-06-23 2020-04-21 Ferric Inc. Apparatus and methods for magnetic core inductors with biased permeability
US9991040B2 (en) 2014-06-23 2018-06-05 Ferric, Inc. Apparatus and methods for magnetic core inductors with biased permeability
US20160095225A1 (en) * 2014-09-26 2016-03-31 Qualcomm Incorporated Inductor system for multi-phase power management integrated circuits
US10062494B2 (en) 2014-11-03 2018-08-28 Qorvo Us, Inc. Apparatus with 3D inductors
US9615459B2 (en) * 2014-12-18 2017-04-04 Shenzhen China Star Optoelectronics Technology Co., Ltd. Inductor, circuit board, and implementing method of the inductor
US10796835B2 (en) * 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
US9753510B2 (en) 2015-08-26 2017-09-05 Intel Corporation Apparatus and method to reduce power losses in an integrated voltage regulator
US20170093276A1 (en) * 2015-09-30 2017-03-30 Apple Inc. Voltage Transient Improvement Using Zero Crossing Detectors of Master and/or Slave Phase Inductors of a DC-DC Converter
US10490528B2 (en) * 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10354950B2 (en) 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
JP6812140B2 (ja) * 2016-05-30 2021-01-13 株式会社村田製作所 コイル部品
US10096582B2 (en) 2016-07-08 2018-10-09 Cisco Technology, Inc. Enhanced power distribution to application specific integrated circuits (ASICS)
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
KR20180082126A (ko) * 2017-01-10 2018-07-18 삼성전기주식회사 하이브리드 인덕터
US11245329B2 (en) * 2017-09-29 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Power module
WO2019132957A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11462463B2 (en) * 2018-09-27 2022-10-04 Intel Corporation Microelectronic assemblies having an integrated voltage regulator chiplet
US20200286660A1 (en) * 2019-03-04 2020-09-10 Intel Corporation On-package vertical inductors and transformers for compact 5g modules
JP7247860B2 (ja) * 2019-10-25 2023-03-29 株式会社村田製作所 インダクタ部品
US11609128B2 (en) * 2019-12-10 2023-03-21 Wiliot, LTD. Single layer LC oscillator
US20210257909A1 (en) * 2020-02-13 2021-08-19 Empower Semiconductor, Inc. Reconfigurable power converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267413B1 (ko) 1995-12-27 2000-10-16 가네꼬 히사시 반도체 장치 및 그 제조 방법
US20020095778A1 (en) 1999-07-09 2002-07-25 Micron Technology, Inc. Integrated circuit inductors
US20050270745A1 (en) 2004-06-04 2005-12-08 Kanghua Chen Integration of planar transformer and/or planar inductor with power switches in power converter

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4030028B2 (ja) * 1996-12-26 2008-01-09 シチズン電子株式会社 Ｓｍｄ型回路装置及びその製造方法
US5784269A (en) * 1997-02-21 1998-07-21 Lucent Technologies, Inc. Three phase high power factor converter using phase selection circuit
JPH1140915A (ja) * 1997-05-22 1999-02-12 Nec Corp プリント配線板
US6005197A (en) * 1997-08-25 1999-12-21 Lucent Technologies Inc. Embedded thin film passive components
JP2000040620A (ja) * 1998-07-24 2000-02-08 Toshiba Corp インダクタ及び該インダクタを使用した回路装置
US6856228B2 (en) * 1999-11-23 2005-02-15 Intel Corporation Integrated inductor
US6870456B2 (en) * 1999-11-23 2005-03-22 Intel Corporation Integrated transformer
US6891461B2 (en) * 1999-11-23 2005-05-10 Intel Corporation Integrated transformer
US6452247B1 (en) * 1999-11-23 2002-09-17 Intel Corporation Inductor for integrated circuit
JP2002246705A (ja) 2001-02-15 2002-08-30 Murata Mfg Co Ltd 回路基板装置
US6362986B1 (en) * 2001-03-22 2002-03-26 Volterra, Inc. Voltage converter with coupled inductive windings, and associated methods
US6880232B2 (en) * 2001-09-26 2005-04-19 Intel Corporation Method of making an electrical inductor using a sacrificial electrode
JP4058258B2 (ja) * 2001-11-15 2008-03-05 キヤノン株式会社 認証方法、通信装置、及び制御プログラム
US6914106B2 (en) * 2003-07-23 2005-07-05 Eastman Kodak Company Polymer microspheres containing latent colorants and method of preparation
JP2005101417A (ja) 2003-09-26 2005-04-14 Nec Tokin Corp Ｄｃ−ｄｃ電源装置の製造方法
US7052956B2 (en) * 2003-10-31 2006-05-30 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
US7196607B2 (en) * 2004-03-26 2007-03-27 Harris Corporation Embedded toroidal transformers in ceramic substrates
JP2005310864A (ja) * 2004-04-19 2005-11-04 Matsushita Electric Ind Co Ltd コイル部品
US7195981B2 (en) * 2004-08-23 2007-03-27 Enpirion, Inc. Method of forming an integrated circuit employable with a power converter
US7315463B2 (en) * 2004-09-30 2008-01-01 Intel Corporation Apparatus and method for multi-phase transformers
US7088215B1 (en) * 2005-02-07 2006-08-08 Northrop Grumman Corporation Embedded duo-planar printed inductor
US7436277B2 (en) 2005-06-01 2008-10-14 Intel Corporation Power transformer
US7636242B2 (en) 2006-06-29 2009-12-22 Intel Corporation Integrated inductor
US8368501B2 (en) 2006-06-29 2013-02-05 Intel Corporation Integrated inductors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267413B1 (ko) 1995-12-27 2000-10-16 가네꼬 히사시 반도체 장치 및 그 제조 방법
US20020095778A1 (en) 1999-07-09 2002-07-25 Micron Technology, Inc. Integrated circuit inductors
US20050270745A1 (en) 2004-06-04 2005-12-08 Kanghua Chen Integration of planar transformer and/or planar inductor with power switches in power converter

Also Published As

Publication number Publication date
WO2008003008A2 (en) 2008-01-03
US20100118501A1 (en) 2010-05-13
KR101175831B1 (ko) 2012-08-24
JP5138692B2 (ja) 2013-02-06
KR20110039465A (ko) 2011-04-18
TWI400725B (zh) 2013-07-01
JP2010507225A (ja) 2010-03-04
US8373074B2 (en) 2013-02-12
TW200809883A (en) 2008-02-16
KR20090016001A (ko) 2009-02-12
US7636242B2 (en) 2009-12-22
WO2008003008A3 (en) 2010-06-03
US20080002380A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101301476B1 (ko) 집적 인덕터를 포함하는 장치, 시스템 및 파워 컨버터
US8773233B2 (en) Integrated inductors
US7180397B1 (en) Printed wiring board having edge plating interconnects
US20070164428A1 (en) High power module with open frame package
US7446389B2 (en) Semiconductor die package with internal bypass capacitors
US11387226B2 (en) Chip power supply system, chip, PCB, and computer device
US11824429B2 (en) Multi-phase step-down DC/DC power source device
US11923773B2 (en) Voltage regulator module
US11876084B2 (en) Power supply system
JP2011138812A (ja) 電源モジュール
CN115939090A (zh) 一种应用于大电流电源芯片的直连型封装结构及其封装方法
US20090154112A1 (en) Packaging structure of power module
US20220336138A1 (en) Magnetic device and power conversion module
US20240074052A1 (en) Integrated substrate and power integrated circuit
EP3809460A1 (en) Electronic system and processor substrate having an embedded power device module
US20210328515A1 (en) Power source device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170804

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 7