JP7070026B2

JP7070026B2 - 工作機械

Info

Publication number: JP7070026B2
Application number: JP2018082331A
Authority: JP
Inventors: 智博金子; 大輔芳賀
Original assignee: Brother Industries Ltd
Current assignee: Brother Industries Ltd
Priority date: 2018-04-23
Filing date: 2018-04-23
Publication date: 2022-05-18
Anticipated expiration: 2038-04-23
Also published as: CN110385599B; CN110385599A; JP2019188506A

Description

本発明は、ワークを加工する工作機械に関する。

工作機械は非常用停止スイッチを備える。作業者は非常用停止スイッチを押して、非常時に工作機械を止める（例えば特許文献１参照）。非常用停止スイッチが故障した場合、工作機械の停止ができない。故に非常用停止スイッチは冗長化してある。非常用停止スイッチは、例えば機械式の第一スイッチ及び第二スイッチを有する。第一スイッチ又は第二スイッチが接続した場合、非常用停止スイッチは作動する。

特開２００６－１５９３０３号公報

第一スイッチ及び第二スイッチは機械式のスイッチであるので、製造時の部品の寸法誤差によって、第一スイッチ及び第二スイッチのオン又はオフ時がずれることがある。例えば、複数のスイッチが同時にオンになった場合に、工作機械の停止を実行する場合、オン又はオフ時のずれによって、不具合が生じるおそれがある。

本発明は斯かる事情に鑑みてなされたものであり、複数の停止スイッチが複数の信号を異なる時点に出力した場合に、不具合の発生を抑制する工作機械を提供することを目的とする。

本発明に係る工作機械は、ワークを保持する保持部又は主軸ヘッドを含む可動部と、該可動部を駆動するモータと、該モータの駆動を制御する制御部と、該制御部に並列接続してあり、一の手動操作によって連動して開閉する複数の停止スイッチとを備える工作機械において、前記複数の停止スイッチ夫々に対応しており、前記モータと電源との間に直列接続した複数の電源遮断部と、前記複数の停止スイッチ夫々と前記電源遮断部との間に設けてあり、全ての前記停止スイッチからの出力信号を入力して、演算結果を前記制御部に出力する複数の論理積回路と、全ての前記電源遮断部の切断状態を検出する検出部とを備え、前記制御部は、前記検出部によって、全ての前記電源遮断部の切断を検出した状態で、且つ前記論理積回路から、動作許可信号を入力した場合のみ、前記電源遮断部を接続状態に遷移することを許可する第二制御部を有することを特徴とする。

本発明においては、複数の停止スイッチ夫々と制御部との間に論理積回路を設け、全ての停止スイッチからの出力信号を論理積回路に入力して、演算結果を制御部に出力する。複数の停止スイッチからの出力信号の制御部への入力タイミングは同時になる。また全ての電源遮断部の切断を検出した状態で、且つ論理積回路から、動作許可信号を入力した場合のみ、電源遮断部を接続状態に遷移することを許可する。

本発明に係る工作機械は、前記電源遮断部はリレーで構成し、前記制御部は、少なくとも一つの前記リレーの接続を検出し、且つ少なくとも一つの前記論理積回路から前記リレーの接続信号を入力した場合に前記リレーの異常を検出することを特徴とする。

本発明においては、複数の停止スイッチ夫々に対応しており、モータと電源との間に直列接続した複数のリレーを設ける。制御部が少なくとも一つのリレーの切断を検出し、且つ全ての論理積回路から駆動信号を入力した場合に、制御部はリレーの異常を検出する。

本発明に係る工作機械は、前記制御部及び電源の間に直列接続してあり、前記複数のリレー夫々に対応する複数の常閉スイッチを備え、前記複数の常閉スイッチは、前記複数の論理積回路の演算結果に基づいて、開閉し、前記複数のリレー夫々は、前記常閉スイッチの開時に閉じ、前記常閉スイッチの閉時に開き、前記制御部は、前記複数の常閉スイッチを介して入力した信号に基づいて、少なくとも一つの前記リレーの接続又は全ての前記リレーの切断を検出することを特徴とする。

本発明においては、制御部及び電源の間に、複数のリレー夫々に対応する複数の常閉スイッチを直列接続する。複数のリレー夫々は常閉スイッチの開時に閉じ、常閉スイッチの閉時に開く。制御部は、複数の常閉スイッチを介して入力した信号に基づいて、少なくとも一つのリレーの接続又は全てのリレーの切断を検出する。

本開示に係る工作機械にあっては、複数の停止スイッチ夫々と制御部との間に論理積回路を設け、全ての停止スイッチからの出力信号を論理積回路に入力して、演算結果を制御部に出力する。複数の停止スイッチからの出力信号の制御部への入力タイミングは同時になる。複数の停止スイッチが複数の信号を異なる時点に出力しても、不具合は発生しない。

工作機械を略示する斜視図である。各モータ、非常用停止スイッチ、及び制御装置を示すブロック図である。第一停止スイッチ、第二停止スイッチ、第一論理積回路、第二論理積回路、第一ＦＥＴ及び第二ＦＥＴの出力信号、並びに検出用配線から第一演算回路及び第二演算回路への入力信号を示すタイミングチャートである。比較例に係る各モータ、非常用停止スイッチ、及び制御装置を示すブロック図である。比較例に係る第一停止スイッチ、第二停止スイッチ、第一ＦＥＴ及び第二ＦＥＴの出力信号、並びに検出用配線から第一演算回路及び第二演算回路への入力信号を示すタイミングチャートである。変更例に係る各モータ、非常用停止スイッチ、及び制御装置を示すブロック図である。

以下本発明を実施の形態に係る工作機械を示す図面に基づいて説明する。図１は、工作機械を略示する斜視図である。以下の説明は図に示す上下前後左右を使用する。

図１に示す如く、工作機械１００は前後に延びた矩形の基台１を備える。ワーク保持部３は基台１上部の前側に設ける。ワーク保持部３は左右に延びたＡ軸と上下に延びたＣ軸回りに回転可能である。ワーク保持部３はＡ軸回りに回転するＡ軸モータ３ａと、Ｃ軸回りに回転するＣ軸モータ３ｂを備える。支持台２は基台１上部の後側に設け、立柱４を支持する。

Ｙ軸方向移動機構１０は支持台２上部に設け、移動板１６を前後方向に移動する。Ｙ軸方向移動機構１０は前後に延びた二つの軌道１１、Ｙ軸螺子軸１２、Ｙ軸モータ１３、軸受１４を備える。軌道１１は支持台２上部の左と右に設ける。Ｙ軸螺子軸１２は前後に延び、二つの軌道１１の間に設ける。軸受１４はＹ軸螺子軸１２の前端部と中途部（図示略）に設ける。Ｙ軸モータ１３はＹ軸螺子軸１２後端部に連結する。ナット（図示略）はＹ軸螺子軸１２に転動体（図示略）を介して螺合する。複数の摺動子１５は各軌道１１に摺動可能に設ける。移動板１６は水平方向に延び、ナットと摺動子１５上部に連結する。Ｙ軸螺子軸１２はＹ軸モータ１３の回転で回転し、ナットは前後方向に移動し、移動板１６は前後方向に移動する。

Ｘ軸方向移動機構２０は移動板１６上面に設け、立柱４を左右方向に移動する。Ｘ軸方向移動機構２０は左右に延びた二つの軌道２１、Ｘ軸螺子軸２２、Ｘ軸モータ（図示略）、軸受２４を備える。軌道２１は移動板１６上面の前と後に設ける。Ｘ軸螺子軸２２は左右に延び、二つの軌道２１の間に設ける。軸受２４はＸ軸螺子軸２２の左端部と中途部（図示略）に設ける。Ｘ軸モータ２３はＸ軸螺子軸２２の右端部に連結する。ナット（図示略）はＸ軸螺子軸２２に転動体（図示略）を介して螺合する。複数の摺動子２６は各軌道２１に摺動可能に設ける。立柱４はナットと摺動子２６上部に連結する。Ｘ軸螺子軸２２はＸ軸モータ２３の回転で回転し、ナットは左右方向に移動し、立柱４は左右方向に移動する。

Ｚ軸方向移動機構３０は立柱４の前面に設け、主軸ヘッド５を上下方向に移動する。Ｚ軸方向移動機構３０は上下に延びた二つの軌道３１、Ｚ軸螺子軸３２、Ｚ軸モータ３３、軸受３４を備える。軌道３１は立柱４前面の左と右に設ける。Ｚ軸螺子軸３２は上下に延び、二つの軌道３１の間に設ける。軸受３４はＺ軸螺子軸３２の下端部と中途部(図示略)に設ける。Ｚ軸モータ３３はＺ軸螺子軸３２上端部に連結する。ナット（図示略）はＺ軸螺子軸３２に転動体（図示略）を介して螺合する。複数の摺動子３５は各軌道３１に摺動可能に設ける。主軸ヘッド５はナットと摺動子３５の前部に連結する。Ｚ軸螺子軸３２はＺ軸モータ３３の回転で回転し、ナットは上下方向に移動し、主軸ヘッド５は上下方向に
移動する。

上下に延びた主軸５１は主軸ヘッド５内に設ける。主軸５１は軸回りに回転する。主軸モータ６は主軸ヘッド５上端部に設ける。主軸５１下端部は工具を装着する。主軸５１は主軸モータ６の回転で回転し、工具は回転する。回転した工具はワーク保持部３で保持したワークを加工する。

工作機械１００は工具を交換する工具交換装置（図示略）を備える。工具交換装置は工具マガジン（図示略）に収容した工具と主軸５１に装着した工具を交換する。

図２は、各モータ、非常用停止スイッチ、及び制御装置を示すブロック図である。工作機械は制御装置と非常用停止スイッチを備える。制御装置は、主軸モータ６、Ｘ軸モータ、Ｙ軸モータ１３、Ｚ軸モータ３３、Ａ軸モータ３ａ及びＣ軸モータ３ｂの駆動を制御する。以下、前記各モータを代表的にモータＭと称する。

制御装置５０（制御部）は基板５０ａを備える。基板５０ａに第一演算回路５１ａと、第二演算回路５１ｂが設けてある。第一演算回路５１ａ及び第二演算回路５１ｂは、例えば論理回路又はプロセッサを備える。に。基板５０ａにコネクタ５０ｂを介して非常用停止スイッチ６０が接続する。非常用停止スイッチ６０は機械式のスイッチである。非常用停止スイッチ６０は第一停止スイッチ６１及び第二停止スイッチ６２を備える。

第一停止スイッチ６１の一端はコネクタ５０ｂを介してＦＥＴ５２ａのソース５２ａ３に接続する。ＦＥＴ５２ａのドレイン５２ａ２は電源８０に接続する。ＦＥＴ５２ａのゲート５２ａ１は第一演算回路５１ａに接続する。第一演算回路５１ａはゲート５２ａ１に信号を出力し、ＦＥＴ５２ａの駆動を制御する。

第二停止スイッチ６２の一端はＦＥＴ５２ｂのソース５２ｂ３に接続する。ＦＥＴ５２ｂのドレイン５２ｂ２は電源８０に接続する。ＦＥＴ５２ｂのゲート５２ｂ１は第二演算回路５１ｂに接続する。第二演算回路５１ｂはゲート５２ｂ１に信号を出力し、ＦＥＴ５２ｂの駆動を制御する。

第一停止スイッチ６１の他端は、コネクタ５０ｂを介して第一論理積回路５３ａの入力に接続する。第二停止スイッチ６２の他端は、コネクタ５０ｂを介して第二論理積回路５３ｂの入力に接続する。第一論理積回路５３ａの入力に第二停止スイッチ６２の他端が接続する。第二論理積回路５３ｂの入力に第一停止スイッチ６１の他端が接続する。第一論理積回路５３ａの出力は第一演算回路５１ａに接続し、第二論理積回路５３ｂの出力は第二演算回路５１ｂに接続する。

第一演算回路５１ａは第一ＦＥＴ５４ａのゲート５４ａ１に接続する。第一ＦＥＴ５４ａのドレイン５４ａ２は電源８０に接続する。第一ＦＥＴ５４ａのソース５４ａ３は、コネクタ５０ｄを介して第一ソレノイド５５ａに接続する。第一ソレノイド５５ａは接地する。第一演算回路５１ａは、後述する検出用配線５８からＨｉｇｈ信号を入力し且つ第一論理積回路５３ａからＨｉｇｈ信号を入力している場合、第一ＦＥＴ５４ａのゲート５４ａ１にＨｉｇｈ信号、即ちオン信号を出力する。

第二演算回路５１ｂは第二ＦＥＴ５４ｂのゲート５４ｂ１に接続する。第二ＦＥＴ５４ｂのドレイン５４ｂ２は電源８０に接続する。第二ＦＥＴ５４ｂのソース５４ｂ３は、コネクタ５０ｄを介して第二ソレノイド５５ｂに接続する。第二ソレノイド５５ｂは接地する。第二演算回路５１ｂは、後述する検出用配線５８からＨｉｇｈ信号を入力し且つ第二論理積回路５３ｂからＨｉｇｈ信号を入力している場合、第二ＦＥＴ５４ｂのゲート５４ｂ１にＨｉｇｈ信号、即ちオン信号を出力する。

第二ＦＥＴ５４ｂ及び第二ソレノイド５５ｂは、第一ＦＥＴ５４ａ及び第一ソレノイド５５ａとは別系統の回路である。第一演算回路５１ａはゲート５４ａ１に信号を出力して、第一ＦＥＴ５４ａの駆動を制御し、第一ソレノイド５５ａの動作を制御する。第二演算回路５１ｂはゲート５４ｂ１に信号を出力して、第二ＦＥＴ５４ｂの駆動を制御し、第二ソレノイド５５ｂの動作を制御する。

電源８０は、コネクタ５０ｄを介して、第二常閉スイッチ５６ｂの一端に接続する。第二常閉スイッチ５６ｂの他端は、第一常閉スイッチ５６ａの一端に接続する。第一常閉スイッチ５６ａと第二常閉スイッチ５６ｂは直列接続する。第一常閉スイッチ５６ａの他端はコネクタ５０ｃ及び検出用配線５８を介して、第一演算回路５１ａ及び第二演算回路５１ｂに接続する。第一常閉スイッチ５６ａと第二常閉スイッチ５６ｂの両方が閉じている場合、Ｈｉｇｈ信号が第一演算回路５１ａ及び第二演算回路５１ｂに入力する。第一演算回路５１ａ、第二演算回路５１ｂ、検出用配線５８、コネクタ５０ｃ、コネクタ５０ｄ、及び電源８０が検出部を構成する。

第一常閉スイッチ５６ａと第一ソレノイド５５ａは対応し、第二常閉スイッチ５６ｂと第二ソレノイド５５ｂは対応する。第一ソレノイド５５ａの動作によって、第一常閉スイッチ５６ａは開閉する。第二ソレノイド５５ｂの動作によって、第二常閉スイッチ５６ｂは開閉する。

モータＭは三相交流モータであり、第一リレー５７ａ及び第二リレー５７ｂを介して三相交流電源８１に接続する。第一リレー５７ａ及び第二リレー５７ｂは、モータＭと三相交流電源８１の間に直列接続する。第二リレー５７ｂは第一リレー５７ａと三相交流電源８１の間に配置する。第一リレー５７ａはモータＭに接続する。

第一常閉スイッチ５６ａと第一リレー５７ａは機械的に連結する。第一常閉スイッチ５６ａが閉じている場合、第一リレー５７ａは開く。第一常閉スイッチ５６ａが開いている場合、第一リレー５７ａは閉じる。第二常閉スイッチ５６ｂと第二リレー５７ｂは機械的に連結する。第二常閉スイッチ５６ｂが閉じている場合、第二レー５７ｂは開く。第二常閉スイッチ５６ｂが開いている場合、第二リレー５７ｂは閉じる。

第一演算回路５１ａは、ＦＥＴ５２ａのゲート５２ａ１に適宜オン信号を出力する。第二演算回路５１ｂは、ＦＥＴ５２ｂのゲート５２ｂ１に、適宜オン信号を出力する。ゲート５２ａ１にオン信号が入力し、ＦＥＴ５２ａのドレイン５２ａ２とソース５２ａ３が導通し、ソース５２ａ３はＨｉｇｈ信号を出力する。ゲート５２ｂ１にオン信号が入力し、ＦＥＴ５２ｂのドレイン５２ｂ２とソース５２ｂ３が導通し、ソース５２ｂ３はＨｉｇｈ信号を出力する。

作業者が非常用停止スイッチ６０を押した場合、第一停止スイッチ６１及び第二停止スイッチ６２は開き、ソース５２ａ３及びソース５２ｂ３と、第一論理積回路５３ａ及び第二論理積回路５３ｂの間を切断する。Ｈｉｇｈ信号は第一論理積回路５３ａ及び第二論理積回路５３ｂに入力しない。第一論理積回路５３ａ及び第二論理積回路５３ｂは、第一停止スイッチ６１及び第二停止スイッチ６２の両方からＨｉｇｈ信号を入力した場合にのみ、Ｈｉｇｈ信号を出力し、それ以外の場合、Ｌｏｗ信号を出力する。

第一論理積回路５３ａ及び第二論理積回路５３ｂは第一演算回路５１ａ及び第二演算回路５１ｂにＬｏｗ信号を出力する。第一演算回路５１ａ及び第二演算回路５１ｂは第一論理積回路５３ａ及び第二論理積回路５３ｂからＬｏｗ信号を入力した場合、第一ＦＥＴ５４ａのゲート５４ａ１及び第二ＦＥＴ５４ｂのゲート５４ｂ１にオフ信号を出力する。第一ＦＥＴ５４ａのドレイン５４ａ２とソース５４ａ３は導通せず、第二ＦＥＴ５４ｂのドレイン５４ｂ２とソース５４ｂ３は導通しない。

第一ソレノイド５５ａ及び第二ソレノイド５５ｂは動作せず、第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂは閉じ、第一リレー５７ａ及び第二リレー５７ｂは開く。モータＭと三相交流電源８１は切断し、モータＭは駆動しない。

第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂが閉じている場合、第一演算回路５１ａ及び第二演算回路５１ｂには、コネクタ５０ｃ及び検出用配線５８を介して電源８０からＨｉｇｈ信号が入力し、第一演算回路５１ａ及び第二演算回路５１ｂは第一リレー５７ａ及び第二リレー５７ｂの開を検出する。

作業者が非常用停止スイッチ６０を引き上げた場合、即ち、停止を解除した場合、第一停止スイッチ６１及び第二停止スイッチ６２は閉じ、ソース５２ａ３及びソース５２ｂ３と、第一論理積回路５３ａ及び第二論理積回路５３ｂの間を接続する。Ｈｉｇｈ信号は第一論理積回路５３ａ及び第二論理積回路５３ｂに入力する。

第一停止スイッチ６１及び第二停止スイッチ６２の閉じるタイミングがずれた場合、第一論理積回路５３ａ及び第二論理積回路５３ｂに、異なるタイミングで第一停止スイッチ６１及び第二停止スイッチ６２両方からＨｉｇｈ信号は入力する。第一論理積回路５３ａ及び第二論理積回路５３ｂは、第一停止スイッチ６１及び第二停止スイッチ６２両方からＨｉｇｈ信号が入力した時点で、Ｈｉｇｈ信号を出力する。即ち第一論理積回路５３ａ及び第二論理積回路５３ｂは、第一演算回路５１ａ及び第二演算回路５１ｂにＨｉｇｈ信号を同時に出力する。

第一演算回路５１ａ及び第二演算回路５１ｂは、第一論理積回路５３ａ及び第二論理積回路５３ｂからＨｉｇｈ信号を同時に入力した場合、第一ＦＥＴ５４ａのゲート５４ａ１及び第二ＦＥＴ５４ｂのゲート５４ｂ１にオン信号を同時に出力する。第一ＦＥＴ５４ａのドレイン５４ａ２とソース５４ａ３は同時に導通し、第二ＦＥＴ５４ｂのドレイン５４ｂ２とソース５４ｂ３は同時に導通する。

第一ソレノイド５５ａ及び第二ソレノイド５５ｂは同時に動作し、第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂは同時に開き、第一リレー５７ａ及び第二リレー５７ｂは同時に閉じる。モータＭと三相交流電源８１は接続し、モータＭは駆動する。

第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂが開いている場合、第一演算回路５１ａ及び第二演算回路５１ｂには、コネクタ５０ｃ及び検出用配線５８を介してＬｏｗ信号が同時に入力し、第一演算回路５１ａ及び第二演算回路５１ｂは第一リレー５７ａ及び第二リレー５７ｂの閉を検出する。

図３は、第一停止スイッチ６１、第二停止スイッチ６２、第一論理積回路５３ａ、第二論理積回路５３ｂ、第一ＦＥＴ５４ａ及び第二ＦＥＴ５４ｂの出力信号、並びに検出用配線５８から第一演算回路５１ａ及び第二演算回路５１ｂへの入力信号を示すタイミングチャートである。図３において、Ｓ６１、Ｓ６２、Ｓ５３ａ、Ｓ５３ｂ、Ｓ５４ａ、Ｓ５４ｂは、第一停止スイッチ６１、第二停止スイッチ６２、第一論理積回路５３ａ、第二論理積回路５３ｂ、第一ＦＥＴ５４ａ及び第二ＦＥＴ５４ｂの出力信号を示し、Ｓ５８は検出用配線５８から第一演算回路５１ａ及び第二演算回路５１ｂへの入力信号を示す。ＨはＨｉｇｈ信号を示し、ＬはＬｏｗ信号を示す。

初期状態において、第一停止スイッチ６１及び第二停止スイッチ６２は開いている。第一停止スイッチ６１及び第二停止スイッチ６２を閉じる場合であって、第一停止スイッチ６１及び第二停止スイッチ６２の閉じるタイミングがずれたとき、例えば、図３に示すように、第一停止スイッチ６１が時点Ｔ１にて閉じた後、時点Ｔ２にて第二停止スイッチ６２が閉じたとき、時点Ｔ１から時点Ｔ２の間、第一論理積回路５３ａ及び第二論理積回路５３ｂは、第一演算回路５１ａ及び第二演算回路５１ｂに、Ｌｏｗ信号を出力する。時点Ｔ１から時点Ｔ２の間、検出用配線５８はＨｉｇｈ信号を第一演算回路５１ａ及び第二演算回路５１ｂに入力する。しかし、第一論理積回路５３ａ及び第二論理積回路５３ｂはＬｏｗ信号を出力するので、第一演算回路５１ａ及び第二演算回路５１ｂは、第一ＦＥＴ５４ａのゲート５４ａ１と、第二ＦＥＴ５４ｂのゲート５４ｂ１にＬｏｗ信号、即ちオフ信号を出力する。第一ＦＥＴ５４ａのドレイン５４ａ２とソース５４ａ３は導通せず、第二ＦＥＴ５４ｂのドレイン５４ｂ２とソース５４ｂ３は導通しない。

第一ソレノイド５５ａ及び第二ソレノイド５５ｂは動作せず、第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂは閉じ、第一リレー５７ａ及び第二リレー５７ｂは開く。モータＭと三相交流電源８１は接続せず、モータＭは駆動しない。

時点Ｔ２以降、第一論理積回路５３ａ及び第二論理積回路５３ｂは、第一演算回路５１ａ及び第二演算回路５１ｂに、Ｈｉｇｈ信号を出力する。また検出用配線５８はＨｉｇｈ信号を第一演算回路５１ａ及び第二演算回路５１ｂに入力する。故に、第一演算回路５１ａ及び第二演算回路５１ｂは、第一ＦＥＴ５４ａのゲート５４ａ１と、第二ＦＥＴ５４ｂのゲート５４ｂ１にＨｉｇｈ信号、即ちオン信号を出力する。第一ＦＥＴ５４ａのドレイン５４ａ２とソース５４ａ３は導通し、第二ＦＥＴ５４ｂのドレイン５４ｂ２とソース５４ｂ３は導通する。

第一ソレノイド５５ａ及び第二ソレノイド５５ｂは動作し、第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂは開き、第一リレー５７ａ及び第二リレー５７ｂは閉じる。モータＭと三相交流電源８１は接続し、モータＭは駆動する。

比較の為に、第一論理積回路５３ａ及び第二論理積回路５３ｂを備えない場合について説明する。図４は、比較例に係る各モータ、非常用停止スイッチ、及び制御装置を示すブロック図である。比較例に係る各モータ、非常用停止スイッチ、及び制御装置は、第一論理積回路５３ａ及び第二論理積回路５３ｂを備えないことを除けば、図２に示す実施の形態に係る各モータ、非常用停止スイッチ、及び制御装置と同じ構成を備えるので、その詳細な説明は省略する。

図５は、比較例に係る第一停止スイッチ６１、第二停止スイッチ６２、第一ＦＥＴ５４ａ及び第二ＦＥＴ５４ｂの出力信号、並びに検出用配線から第一演算回路５１ａ及び第二演算回路５１ｂへの入力信号を示すタイミングチャートである。

初期状態において、第一停止スイッチ６１及び第二停止スイッチ６２は開いている。第一停止スイッチ６１及び第二停止スイッチ６２を閉じる場合であって、第一停止スイッチ６１及び第二停止スイッチ６２の閉じるタイミングがずれたとき、例えば、図５に示すように、第一停止スイッチ６１が時点Ｔ１にて閉じた後、時点Ｔ２にて第二停止スイッチ６２が閉じたときについて説明する。

時点Ｔ１において、第一演算回路５１ａには、検出用配線５８からＨＩｇｈ信号が入力し、第一停止スイッチ６１からＨＩｇｈ信号が入力する。故に、第一演算回路５１ａは、第一ＦＥＴ５４ａのゲート５４ａ１にＨｉｇｈ信号、即ちオン信号を出力する。第一ＦＥＴ５４ａのドレイン５４ａ２とソース５４ａ３は導通する。第一ソレノイド５５ａは動作し、第一常閉スイッチ５６ａは開き、第一リレー５７ａは閉じる。一方、時点Ｔ１において、第二演算回路５１ｂには、第一停止スイッチ６１からＨＩｇｈ信号が入力する。故に、第二ソレノイド５５ｂは動作せず、第二常閉スイッチ５６ｂは閉じ、第二リレー５７ｂは開く。モータＭと三相交流電源８１は接続せず、モータＭは駆動しない。

時点Ｔ２において、第一常閉スイッチ５６ａは開いているので、第二演算回路５１ｂには、検出用配線５８からＬｏｗ信号が入力し、第二停止スイッチ６２からＨＩｇｈ信号が入力する。検出用配線５８からＬｏｗ信号が入力するので、第二演算回路５１ｂは、第二ＦＥＴ５４ｂのゲート５４ｂ１にＬｏｗ信号、即ちオフ信号を出力する。第二ソレノイド５５ｂは動作せず、第二常閉スイッチ５６ｂは閉じ、第二リレー５７ｂは開く。モータＭと三相交流電源８１は接続せず、モータＭは駆動しない。

第一演算回路５１ａ及び第二演算回路５１ｂは、第一常閉スイッチ５６ａ及び第二常閉スイッチ５６ｂが開き、第一リレー５７ａ及び第二リレー５７ｂが正常に接続したと判定する。一方、図５に示すように、第二停止スイッチ６２からＨＩｇｈ信号が入力しているにも拘わらず、検出用配線５８からＬｏｗ信号が入力している場合、第一演算回路５１ａ及び第二演算回路５１ｂは、第一リレー５７ａ又は第二リレー５７ｂの少なくとも一方が正常に閉じていない、例えば溶着していると判定し、モータＭを停止する。

即ち、比較例においては、第一停止スイッチ６１及び第二停止スイッチ６２の閉じるタイミングがずれた場合、第一停止スイッチ６１及び第二停止スイッチ６２の両者が閉じても、第一リレー５７ａ又は第二リレー５７ｂに不具合が生じていると第一演算回路５１ａ及び第二演算回路５１ｂは判定し、モータＭは駆動しないという問題が生じる。一方、実施の形態にあっては、第一論理積回路５３ａ及び第二論理積回路５３ｂが同時に信号を出力するので、第一停止スイッチ６１及び第二停止スイッチ６２の閉じるタイミングのずれが生じても、モータＭは駆動する。実施の形態では、上述の問題は生じない。

なお、実施の形態において、第一リレー５７ａ又は第二リレー５７ｂが溶着した場合、第一論理積回路５３ａ及び第二論理積回路５３ｂからＨｉｇｈ信号が入力しているにも拘わらず、検出用配線５８からＬｏｗ信号が入力するので、第一リレー５７ａ又は第二リレー５７ｂに不具合が生じていると第一演算回路５１ａ及び第二演算回路５１ｂは判定し、モータＭは駆動しない。

実施の形態に係る工作機械にあっては、複数の停止スイッチ６１、６２夫々と第一演算回路５１ａ及び第二演算回路５１ｂとの間に論理積回路５３ａ、５３ｂを設け、全ての停止スイッチ６１、６２からの出力信号を論理積回路５３ａ、５３ｂに入力して、演算結果を第一演算回路５１ａ及び第二演算回路５１ｂに出力する。複数の停止スイッチ６１、６２からの出力信号の第一演算回路５１ａ及び第二演算回路５１ｂへの入力タイミングは同時になる。また全てのリレー５７ａ、５７ｂの切断を検出した状態で、且つ論理積回路５３ａ、５３ｂから、Ｈｉｇｈ信号、即ち動作許可信号を入力した場合のみ、リレー５７ａ、５７ｂを接続状態に遷移することを許可する。故に、複数の停止スイッチ６１、６２が複数の信号を異なる時点に出力しても、不具合は発生しない。

また複数の停止スイッチ６１、６２夫々に対応しており、モータＭと三相交流電源８１との間に直列接続した複数のリレー５７ａ、５７ｂを設ける。第一演算回路５１ａ及び第二演算回路５１ｂが全てのリレー５７ａ、５７ｂの切断を検出し、且つ少なくとも一つの論理積回路５３ａ、５３ｂから駆動信号を入力した場合に、第一演算回路５１ａ及び第二演算回路５１ｂはリレー５７ａ、５７ｂの異常を検出する。

また第一演算回路５１ａ及び第二演算回路５１ｂと、三相交流電源８１の間に、複数のリレー５７ａ、５７ｂ夫々に対応する複数の常閉スイッチ５６ａ、５６ｂを直列接続する。複数のリレー５７ａ、５７ｂ夫々は常閉スイッチ５６ａ、５６ｂの開時に閉じ、常閉スイッチ５６ａ、５６ｂの閉時に開く。第一演算回路５１ａ及び第二演算回路５１ｂは、複数の常閉スイッチ５６ａ、５６ｂを介して入力した信号に基づいて、少なくとも一つのリレー５７ａ、５７ｂの接続又は全てのリレー５７ａ、５７ｂの切断を検出する。

なお実施の形態の工作機械は、主軸ヘッド５が上下前後左右に移動し、ワーク保持部３がＡ軸及びＣ軸回りに回転するが、これに代えて、主軸ヘッド５が上下方向にのみ移動し、ワーク保持部３が左右方向及び前後方向に移動するテーブルを備えてもよい。

また停止スイッチ６１、６２、リレー５７ａ、５７ｂ、常閉スイッチ５６ａ、５６ｂは二つに限定されず、三つ以上でもよい。

図６は、実施の形態の構成を一部変更した変更例に係る各モータＭ、非常用停止スイッチ６０、及び制御装置５０を示すブロック図である。変更例においては、ソレノイド５５ａ、５５ｂ、常閉スイッチ５６ａ、５６ｂ、リレー５７ａ、５７ｂに代えて、半導体スイッチが使用されている。

制御装置５０はゲート回路７１を備える。ゲート回路７１は、例えばＩＰＭである。モータＭと三相交流電源８１は、ゲート回路７１を介して接続する。第一ＦＥＴ５４ａのドレイン５４ａ２は、発光ダイオード７２ａを介して電源８０に接続する。発光ダイオード７２ａは、電源８０からドレイン５４ａ２に向けて電流を流す。第二ＦＥＴ５４ｂのドレイン５４ｂ２は、発光ダイオード７２ｂを介して電源８０に接続する。発光ダイオード７２ｂは、電源８０からドレイン５４ｂ２に向けて電流を流す。第一ＦＥＴ５４ａのソース５４ａ３と第二ＦＥＴ５４ｂのソース５４ｂ３は接地している。

制御装置５０は第一フォトトランジスタ７３ａと、第二フォトトランジスタ７３ｂと、発光ダイオード７４ａ、７４ｂと、ＣＰＵ７６を備える。第一フォトトランジスタ７３ａは、発光ダイオード７２ａの発光を第一フォトトランジスタ７３ａのベースに照射することによって、駆動する。第二フォトトランジスタ７３ｂは、発光ダイオード７２ｂの発光を第二フォトトランジスタ７３ｂのベースに照射することによって、駆動する。

第一フォトトランジスタ７３ａ及び第二フォトトランジスタ７３ｂのコレクタは電源８０に接続する。第一フォトトランジスタ７３ａのエミッタは、配線７６ａを介してＣＰＵ７６に接続する。第一フォトトランジスタ７３ａのエミッタの出力信号はＣＰＵ７６に入力する。第一フォトトランジスタ７３ａのエミッタは、発光ダイオード７４ａに接続する。発光ダイオード７４ａはＣＰＵ７６に接続する。発光ダイオード７４ａは、第一フォトトランジスタ７３ａからＣＰＵ７６に向けて電流を流す。

第二フォトトランジスタ７３ｂのエミッタは、配線７６ｂを介してＣＰＵ７６に接続する。第二フォトトランジスタ７３ｂのエミッタの出力信号はＣＰＵ７６に入力する。第二フォトトランジスタ７３ｂのエミッタは、発光ダイオード７４ｂに接続する。発光ダイオード７４ｂはＣＰＵ７６に接続する。発光ダイオード７４ｂは、第二フォトトランジスタ７３ｂからＣＰＵに向けて電流を流す。

制御装置５０はフォトトランジスタ７５ａ、７５ｂを備える。フォトトランジスタ７５ａは、発光ダイオード７４ａの発光をフォトトランジスタ７５ａのベースに照射することによって、駆動する。フォトトランジスタ７５ｂは、発光ダイオード７４ｂの発光をフォトトランジスタ７５ｂのベースに照射することによって、駆動する。二つのフォトトランジスタ７５ａ、７５ｂのコレクタは電源８０に接続する。二つのフォトトランジスタ７５ａ、７５ｂのエミッタはゲート回路７１に接続する。

第一及び第二停止スイッチ６１、６２が閉じた場合、即ち、第一ＦＥＴ５４ａ及び第二ＦＥＴ５４ｂが駆動している場合、第一フォトトランジスタ７３ａ及び第二フォトトランジスタ７３ｂのベースに光が照射し、第一フォトトランジスタ７３ａ及び第二フォトトランジスタ７３ｂは駆動する。二つの発光ダイオード７４ａ、７４ｂは発光し、二つのフォトトランジスタ７５ａ、７５ｂからゲート回路７１に信号が入力し、ゲート回路７１は、三相交流電源８１からモータＭに電力を供給し、モータＭは駆動する。第一フォトトランジスタ７３ａ及び第二フォトトランジスタ７３ｂから発光ダイオード７４ａ、７４ｂを介してＣＰＵ７６に信号が入力する。

第一及び第二停止スイッチ６１、６２が閉じていない場合、即ち、第一ＦＥＴ５４ａ及び第二ＦＥＴ５４ｂが駆動していない場合、第一フォトトランジスタ７３ａ及び第二フォトトランジスタ７３ｂのベースに光は照射されず、第一フォトトランジスタ７３ａ及び第二フォトトランジスタ７３ｂは駆動しない。二つの発光ダイオード７４ａ、７４ｂは発光せず、二つのフォトトランジスタ７５ａ、７５ｂは駆動しない。二つのフォトトランジスタ７５ａ、７５ｂは駆動しないので、ゲート回路７１は、三相交流電源８１からモータＭに電力を供給せず、モータＭは駆動しない。

ＣＰＵ７６は、ＦＥＴ７７のゲートに接続する。ＦＥＴ７７のソースは接地している。ＦＥＴ７７のドレインは、発光ダイオード７８を介して電源８０に接続する。発光ダイオード７８は、電源８０からＦＥＴ７７のドレインに向けて電流を流す。制御装置５０は、フォトトランジスタ７９を備える。フォトトランジスタ７９は、発光ダイオード７８の発光をフォトトランジスタ７９のベースに照射することによって、駆動する。フォトトランジスタ７９のコレクタは電源８０に接続する。フォトトランジスタ７９のエミッタは、検出用配線５８に接続する。

第一フォトトランジスタ７３ａのエミッタ及び第二フォトトランジスタ７３ｂのエミッタから配線７６ａ、７６ｂを介して、ＣＰＵ７６に信号が入力した場合、即ち、第一及び第二停止スイッチ６１、６２が閉じた場合、ＣＰＵ７６はＬｏｗ信号をＦＥＴ７７のゲートに出力する。ＦＥＴ７７は駆動せず、検出用配線５８から第一演算回路５１ａと第二演算回路５１ｂにＬｏｗ信号が入力する。

第一フォトトランジスタ７３ａのエミッタ及び第二フォトトランジスタ７３ｂのエミッタから配線７６ａ、７６ｂを介して、ＣＰＵ７６に信号が入力しない場合、即ち、第一及び第二停止スイッチ６１、６２が開いた場合、ＣＰＵ７６はＨｉｇｈ信号をＦＥＴ７７のゲートに出力する。ＦＥＴ７７は駆動し、検出用配線５８から第一演算回路５１ａと第二演算回路５１ｂにＨｉｇｈ信号が入力する。変更例においても、実施の形態と同様な作用効果を奏する。

３ワーク保持部
５主軸ヘッド
５０制御装置（制御部）
５３ａ第一論理積回路
５３ｂ第二論理積回路
５６ａ第一常閉スイッチ
５６ｂ第二常閉スイッチ
５７ａ第一リレー
５７ｂ第二リレー
６１第一停止スイッチ
６２第二停止スイッチ
Ｍモータ

Claims

ワークを保持する保持部又は主軸ヘッドを含む可動部と、該可動部を駆動するモータと、該モータの駆動を制御する制御部と、該制御部に並列接続してあり、一の手動操作によって連動して開閉する複数の停止スイッチとを備える工作機械において、
前記複数の停止スイッチ夫々に対応しており、前記モータと電源との間に直列接続した複数の電源遮断部と、
前記複数の停止スイッチ夫々と前記電源遮断部との間に設けてあり、全ての前記停止スイッチからの出力信号を入力して、演算結果を前記制御部に出力する複数の論理積回路と、
全ての前記電源遮断部の切断状態を検出する検出部と
を備え、
前記制御部は、前記検出部によって、全ての前記電源遮断部の切断を検出した状態で、且つ前記論理積回路から、動作許可信号を入力した場合のみ、前記電源遮断部を接続状態に遷移することを許可する第二制御部を有し、
前記電源遮断部は複数のリレーで構成し、
前記制御部及び電源の間に直列接続してあり、前記複数のリレー夫々に対応する複数の常閉スイッチを備え、
前記複数の常閉スイッチは、前記複数の論理積回路の演算結果に基づいて、開閉し、
前記複数のリレー夫々は、前記常閉スイッチの開時に閉じ、前記常閉スイッチの閉時に開き、
前記制御部は、前記複数の常閉スイッチを介して入力した信号に基づいて、少なくとも一つの前記リレーの接続又は全ての前記リレーの切断を検出すること
を特徴とする工作機械。