JP7068118B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP7068118B2
JP7068118B2 JP2018173563A JP2018173563A JP7068118B2 JP 7068118 B2 JP7068118 B2 JP 7068118B2 JP 2018173563 A JP2018173563 A JP 2018173563A JP 2018173563 A JP2018173563 A JP 2018173563A JP 7068118 B2 JP7068118 B2 JP 7068118B2
Authority
JP
Japan
Prior art keywords
film
contact
metal film
insulating film
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018173563A
Other languages
English (en)
Other versions
JP2020047704A (ja
Inventor
晃次 籏崎
寛子 田原
直美 服巻
政幸 北村
貴志 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018173563A priority Critical patent/JP7068118B2/ja
Priority to US16/298,056 priority patent/US10825770B2/en
Publication of JP2020047704A publication Critical patent/JP2020047704A/ja
Application granted granted Critical
Publication of JP7068118B2 publication Critical patent/JP7068118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
半導体装置の一例である３次元型半導体メモリには、ワードラインとして機能する金属膜と、絶縁膜とを交互に積層した積層体が設けられている。この積層体の端部は、階段状に加工されている。上記金属膜は、端部の各段でコンタクトと接続されている。
米国特許第８７２８８８９号明細書
上記のような半導体メモリでは、積層数の増加に伴い、深さの異なるコンタクトの形成が必要となる。このとき、深いコンタクトと浅いコンタクトを同時形成する場合には、金属膜がコンタクト加工に対して十分な選択比を確保できないと、上記コンタクトの加工時に損傷し、貫通しやすくなる。また、端部における各段の幅（テラス長）が短いと、金属膜間の絶縁耐圧確保が困難になる。
本発明の実施形態は、コンタクトの形成時に金属膜を損傷しにくくするとともに、金属膜間の絶縁耐圧確保が可能な半導体装置およびその製造方法を提供する。
一実施形態に係る半導体装置は、半導体基板と、金属膜と第１絶縁膜とが半導体基板上で交互に積層され、階段状の端部を有する積層体と、端部の全ての段で金属膜から突出した導電膜と、導電膜の上方に設けられたコンタクトと、コンタクトの側面を囲む第２絶縁膜と、第２絶縁膜とコンタクトとの間及び導電膜とコンタクトとの間に設けられたバリアメタル膜と、を備える。導電膜の上面全体は、バリアメタル膜と第２絶縁膜で覆われている。
一実施形態に係る半導体装置の端部の構造を示す断面図である。 マスクを形成する工程を説明するための断面図である。 レジストを形成する工程を説明するための断面図である。 （ａ）はコンタクトホールを形成する工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。 （ａ）は導電膜を形成する工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。 （ａ）はコンタクトホール内に絶縁体を形成する工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。 （ａ）は絶縁膜の一部をエッチングする工程を説明するための断面図であり、（ｂ）は（ａ）に示す領域Ｂの拡大図である。 バリアメタル膜およびコンタクトを成膜する工程を説明するための断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、一実施形態に係る半導体装置の端部の構造を示す断面図である。図１に示す半導体装置１は、ワードラインが積層された３次元型半導体記憶装置である。具体的には、半導体装置１は、半導体基板１０と、積層体２０と、導電膜３０と、層間膜４０と、コンタクト５０と、バリアメタル膜５１と、絶縁膜５２と、を備える。
半導体基板１０は、例えばシリコン基板である。半導体基板１０内には、配線層１１が設けられている。また、半導体基板１０上には、積層体２０が設けられている。
なお、本実施形態では、積層体２０が半導体基板１０上に直接的に設けられているが、半導体基板１０と積層体２０との間には、例えばメモリセル（不図示）の駆動に必要な素子や配線を有する下地層が形成されていてもよい。
積層体２０では、金属膜２１と絶縁膜２２とが、半導体基板１０に直交するＺ方向に交互に積層されている。金属膜２１は、タングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）の少なくとも１つを含む金属を含み、ワードラインとして機能する。絶縁膜２２は、例えばシリコン酸化膜（ＳｉＯ２）として形成される。絶縁膜２２は第１絶縁膜の例である。また、積層体２０の端部は、図１に示すように階段状に加工されている。
導電膜３０は、金属膜２１の端部の各段に設けられている。導電膜３０の材料は、金属膜２１に含まれる金属と同じである。この導電膜３０によって、Ｚ方向におけるコンタクト５０の加工マージンを拡大することができる。また、金属膜２１間の絶縁耐圧を十分に確保するため、導電膜３０の厚さは、絶縁膜２２の厚さの半分以下であることが望ましい。
層間膜４０は、積層体２０を全体的に覆っている。層間膜４０は、例えばシリコン酸化膜として形成される。
コンタクト５０は、層間膜４０を貫通して各段の導電膜３０に電気的に接続されている。積層体２０の端部には、図１に示すＸ方向の段差だけでなく、図１におけるＸ方向及びＺ方向に直交するＹ方向にも、不図示の段差が形成されている。各段の最上層の金属膜２１は、図１に示すように、Ｘ方向の段差で導電膜３０を介してコンタクト５０に接続されている。その一方で、各段の他の金属膜２１は、上記Ｙ方向の段差（不図示）で導電膜３０を介してコンタクト５０に接続されている。このようにして、コンタクト５０は、全ての層の金属膜２１に接続されている。
バリアメタル膜５１は、コンタクト５０と絶縁膜５２との間に形成されている。バリアメタル膜５１は、例えば窒化チタン膜（ＴｉＮ）として形成される。導電膜３０の上面全体へ絶縁膜５２とバリアメタル膜５１が直接接触している。バリアメタル膜５１を介してコンタクト５０が導電膜３０と電気的に接続されている。
絶縁膜５２は、バリアメタル膜５１を介してコンタクト５０の側面を囲む。絶縁膜５２は、第２絶縁膜の例である。絶縁膜５２は、例えばシリコン酸化膜として形成される。この絶縁膜５２によって、金属膜２１間の絶縁耐圧、すなわちワードライン間の絶縁耐圧を十分に確保することができる。
以下、図２～図８を参照して、上述した本実施形態に係る半導体装置１の製造方法を説明する。
まず、図２に示すように、金属膜２１と絶縁膜２２とが交互に積層され、階段状の端部を有する積層体２０を形成し、この積層体２０上にマスク６０を形成する。マスク６０は、例えば、カーボンマスクまたはアモルファスシリコンマスクである。
次に、図３に示すように、マスク６０上にレジスト６１を形成する。レジスト６１には、凹凸パターンが形成されている。この凹凸パターンの凹部は、積層体２０の端部の各段に対応する。
次に、マスク６０およびレジスト６１を用いて層間膜４０をエッチングする。その結果、図４（ａ）に示すように、深さが異なる複数のコンタクトホール５３が、積層体２０の階段状の端部に同時に形成される。各コンタクトホール５３は、各段の金属膜２１または半導体基板１０の配線層１１まで到達する。
図４（ａ）に示すコンタクトホール形成工程では、ＲＩＥ（Reactive Ion Etching）によってコンタクトホール５３を形成する。このとき、図４（ｂ）に示すように、金属膜２１の一部がエッチングされていてもよい。図４（ｂ）は、図４（ａ）に示す領域Ｂの拡大図である。
次に、図５（ａ）および図５（ｂ）に示すように、コンタクトホール５３から露出している金属膜２１上に導電膜３０を形成する。図５（ｂ）は、図５（ａ）に示す領域Ｂの拡大図である。導電膜３０は、例えばＣＶＤ（Chemical Vapor Deposition）法を用いて形成できる。このとき、金属膜２１間の絶縁耐圧を十分に確保するため、導電膜３０は、その厚さが絶縁膜２２の厚さの半分以下になるように形成されることが望ましい。
金属膜２１がタングステン膜である場合、例えば、材料ガスおよび還元ガスとして六フッ化タングステン（ＷＦ６）ガスおよび水素ガス（Ｈ２）をそれぞれ用いると、タングステンを含む導電膜３０を金属膜２１と一体に形成できる。導電膜３０の形成後、マスク６０を除去する。ただし、マスク６０は、導電膜３０の形成前に除去してもよい。
次に、図６（ａ）および図６（ｂ）に示すように、コンタクトホール５３の内面および層間膜４０の上面に絶縁膜５２を形成する。図６（ｂ）は、図６（ａ）に示す領域Ｂの拡大図である。絶縁膜５２は、例えばＡＬＤ（Atomic Layer Deposition）法を用いて形成できる。
次に、図７（ａ）および図７（ｂ）に示すように、コンタクトホール５３の底面および層間膜４０の上面に存在する絶縁膜５２を、ＲＩＥ（Reactive Ion Etching）で除去する。図７（ｂ）は、図７（ａ）に示す領域Ｂの拡大図である。
上記のように絶縁膜５２を除去する際、金属膜２１が薄いと、金属膜２１が貫通する可能性がある。しかし、本実施形態では、導電膜３０が金属膜２１上に設けられているので、この導電膜３０が、エッチングストッパ膜として機能する。そのため、金属膜２１の貫通を回避できる。
次に、図８に示すように、バリアメタル膜５１およびコンタクト５０を順次に成膜する。バリアメタル膜５１およびコンタクト５０は、ＣＶＤ法により形成することができる。このとき、バリアメタル膜５１は、絶縁膜５２とともに導電膜３０の上面全体を覆うようにコンタクトホール５３内に形成される。また、コンタクト５０は、バリアメタル膜５１を介して導電膜３０と電気的に接続されるようにコンタクトホール５３内に形成される。また、金属膜２１および導電膜３０に含まれる金属がタングステンである場合、六フッ化タングステンガスと、シラン（ＳｉＨ４）またはジボラン（Ｂ２Ｈ６）を含む還元ガスとを用いてコンタクト５０を形成できる。この場合、カバレッジに優れたコンタクト５０を形成できる。
最後に、ＣＭＰ（Chemical mechanical polishing）によりバリアメタル膜５１およびコンタクト５０を研磨する。その結果、図１に示す半導体装置１が完成する。
上述した本実施形態では、導電膜３０が金属膜２１から突出している。そのため、コンタクトホール５３の底面に設けられた絶縁膜５２をエッチングする際、エッチングストッパ性能が向上する。これにより、コンタクト５０の形成時に金属膜２１の損傷を回避することができる。
また、本実施形態では、金属膜２１の端部における各段のＸ方向の長さ、すなわちテラス長が短いと、Ｘ方向におけるコンタクト５０と金属膜２１（ワードライン）との間隔が狭まり、絶縁耐圧が確保されにくくなる。しかし、本実施形態では、絶縁膜５２がコンタクト５０を囲んでいる。これにより、金属膜２１間の絶縁耐圧を十分に確保することができる。
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１ 半導体装置、１０ 半導体基板、２０ 積層体、２１ 金属膜、２２ 第１絶縁膜、３０ 導電膜、５０ コンタクト、５１ バリアメタル膜、５２ 第２絶縁膜、５３ コンタクトホール、

Claims (1)

  1. 半導体基板上で金属膜と第１絶縁膜とを交互に積層した積層体の階段状の端部に、各段の金属膜に到達するコンタクトホールを形成し、
    前記コンタクトホールから露出している前記金属膜上に導電膜を形成し、
    前記コンタクトホールの内面および前記導電膜の上面に第２絶縁膜を形成し、
    前記第２絶縁膜を覆い、かつ前記第２絶縁膜とともに前記導電膜の上面全体を覆うバリアメタル膜を前記コンタクトホール内に形成し、
    前記バリアメタル膜を介して前記導電膜と電気的に接続されるコンタクトを前記コンタクトホール内に形成する、半導体装置の製造方法。
JP2018173563A 2018-09-18 2018-09-18 半導体装置の製造方法 Active JP7068118B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018173563A JP7068118B2 (ja) 2018-09-18 2018-09-18 半導体装置の製造方法
US16/298,056 US10825770B2 (en) 2018-09-18 2019-03-11 Semiconductor device having a stack body including metal films and first insulating films alternately stacked on a semiconductor substrate and including a stepped end portion and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173563A JP7068118B2 (ja) 2018-09-18 2018-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020047704A JP2020047704A (ja) 2020-03-26
JP7068118B2 true JP7068118B2 (ja) 2022-05-16

Family

ID=69773222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018173563A Active JP7068118B2 (ja) 2018-09-18 2018-09-18 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10825770B2 (ja)
JP (1) JP7068118B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158577B2 (en) * 2020-01-31 2021-10-26 Micron Technology, Inc. Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187335A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
US20170358590A1 (en) 2016-06-09 2017-12-14 Shin-Hwan Kang Integrated circuit device including vertical memory device and method of manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0945763A (ja) 1995-08-01 1997-02-14 Sony Corp コンタクトプラグおよびこれを用いた多層配線形成方法
JPH11145281A (ja) 1997-11-06 1999-05-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP2011003833A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2011060958A (ja) 2009-09-09 2011-03-24 Toshiba Corp 半導体装置及びその製造方法
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013069932A (ja) 2011-09-22 2013-04-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101907069B1 (ko) 2011-12-28 2018-10-12 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR101884002B1 (ko) * 2012-04-13 2018-08-01 삼성전자주식회사 콘택 구조물 형성 방법
KR20150120031A (ko) 2014-04-16 2015-10-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102342079B1 (ko) * 2015-05-20 2021-12-21 삼성전자주식회사 반도체 장치 제조 방법
KR102422087B1 (ko) 2015-09-23 2022-07-18 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187335A (ja) 2012-03-07 2013-09-19 Toshiba Corp 半導体装置及びその製造方法
US20170358590A1 (en) 2016-06-09 2017-12-14 Shin-Hwan Kang Integrated circuit device including vertical memory device and method of manufacturing the same

Also Published As

Publication number Publication date
US10825770B2 (en) 2020-11-03
JP2020047704A (ja) 2020-03-26
US20200091081A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
US8415750B2 (en) Semiconductor device and method of fabricating the same
US8823088B2 (en) Semiconductor device with buried gate and method for fabricating the same
JP6832764B2 (ja) 半導体記憶装置及びその製造方法
US8445369B2 (en) Method for fabricating semiconductor device
CN102222668A (zh) 半导体器件及其形成方法
JP2020027873A (ja) 半導体装置
CN110233152B (zh) 一种形成三维存储器的方法及三维存储器
JP2015167153A (ja) 集積回路装置及びその製造方法
JP2015177006A (ja) 半導体装置及びその製造方法
TWI469257B (zh) 形成具有電容器及通孔接觸之半導體設備的方法
JP2019153694A (ja) 半導体装置およびその製造方法
TWI472008B (zh) 包括突起型隔離層之半導體裝置
JP2020155490A (ja) 半導体装置
JP7068118B2 (ja) 半導体装置の製造方法
WO2022033100A1 (zh) 半导体结构及半导体结构的制造方法
JP2020047706A (ja) 半導体装置およびその製造方法
JP2018157110A (ja) 半導体装置およびその製造方法
CN108598081B (zh) 三维存储器件及其制造方法
US8835280B1 (en) Semiconductor device and method for manufacturing the same
US20200020711A1 (en) Memory device and method of fabricating the same
TW201944581A (zh) 非揮發性記憶裝置之製造方法
JP2008010551A (ja) 半導体装置およびその製造方法
US20160064269A1 (en) Semiconductor device and manufacturing method thereof
JP2020047618A (ja) 半導体装置およびその製造方法
TWI743781B (zh) 半導體記憶裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220428

R151 Written notification of patent or utility model registration

Ref document number: 7068118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151