JP7023287B2 - 一対の離間された構造部材上に形成された一対のマイクロ波伝送線路を電気接続するインターコネクト構造 - Google Patents

一対の離間された構造部材上に形成された一対のマイクロ波伝送線路を電気接続するインターコネクト構造 Download PDF

Info

Publication number
JP7023287B2
JP7023287B2 JP2019540054A JP2019540054A JP7023287B2 JP 7023287 B2 JP7023287 B2 JP 7023287B2 JP 2019540054 A JP2019540054 A JP 2019540054A JP 2019540054 A JP2019540054 A JP 2019540054A JP 7023287 B2 JP7023287 B2 JP 7023287B2
Authority
JP
Japan
Prior art keywords
microwave transmission
pair
transmission line
structural members
structural
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019540054A
Other languages
English (en)
Other versions
JP2020505851A (ja
Inventor
トルッリ，スーザン，シー．
ライトン，クリストファー，エム．
ハーパー，エリシア，ケー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2020505851A publication Critical patent/JP2020505851A/ja
Application granted granted Critical
Publication of JP7023287B2 publication Critical patent/JP7023287B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)
  • Developing Agents For Electrophotography (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本開示は、概して、インターコネクト構造に関し、より具体的には、一対の離間された構造部材上に形成された一対のマイクロ波伝送線路を電気接続するインターコネクト構造に関する。
技術的に知られているように、１つの構造上に形成されたマイクロ波伝送線路を第２の構造上に形成されたマイクロ波伝送線路に接続することが頻繁に必要とされる。例えば、一方の構造は、共平面導波路（coplanar waveguide；ＣＰＷ）又はマイクロストリップ伝送線路を有するプリント回路基板とすることができ、他方の構造は、マイクロ波伝送線路と相互接続される能動及び受動デバイスを有するモノリシック集積回路（ＭＭＩＣ）チップとすることができる。一部のアプリケーションでは、一方又は双方の構造がプリント回路であることがあり、あるいは、一方又は双方がＭＭＩＣであることがある。いずれにしても、一対の構造のうちの一方の出力におけるマイクロ波伝送線路が、他方の構造の入力におけるマイクロ波伝送線路に電気的に接続される必要があり得る。
これまた技術的に知られているように、２つの基板の一致しない熱膨張係数（ＣＴＥ）の差に起因して、それら２つの構造が、ＭＭＩＣチップ上のデバイスにクラック又はダメージを生じさせ得る応力を防止するために、それらの間に典型的に５－１５ミル（０．１３－０．３８ミリメートル）である小さいギャップをおいて取り付けられるので、自動アセンブリ技術は典型的に、ある程度の精度で２つの構造を特定の正規位置に配置するが、構造についての基板サイズ公差を許容することに加えて、モータやリニアエンコーダなどに起因してビジョン精度及びプレースメントの精度について配置公差が存在し、最小ギャップはまた、これら全てがそれ自身の特定のアクセス要求を持つ例えばピックアンドプレースコレット（平坦面ツールを使用することができない場合）、ワイヤ・リボンボンディングツール、及びディスペンスツールなどの自動アセンブリ装置におけるアセンブリツールに合うようにも作られなければならないことがある。従って、これらの問題を解決するために使用されている１つの技術は、図１Ａ、１Ｂ及び１Ｃに示すように、２つの構造の対向し合う面をできる限り共に近づけて配置しておいて、電気インターコネクトとしてワイヤボンド又はリボンボンドを使用するものである。
これまた技術的に知られているように、数多くの用途において、回路の他の部分に放射しないように、又は回路の他の部分からの信号によって影響されないように、電気インターコネクトをアイソレートすることが必要とされる。上述のように、相互接続するための伝統的な方法は、ワイヤボンド又はリボンボンドによるものであるが、ワイヤボンドは信号を放射してしまうことで悪名高い。さらに、信号導体のみがボンディングされる場合、該ボンドから非常に多量のマイクロ波放射が放たれる。（図１Ａ－１Ｃに示すように）グランド－信号－グランドボンドが使用される場合には、放射は、低減されるが、依然としてかなり強く、多くの用途で受け入れられないものであることがあり、それ故に、用途によっては、望ましくないフィードバック発振又はフィードバック誘起リップルを引き起こし得る。
本開示によれば、構造体が提供され、当該構造体は、ギャップによって離隔された一対の構造部材であり、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有する、一対の構造部材と、前記ギャップ内に配置されたインターコネクト構造とを有する。インターコネクト構造は、一対の構造部材のうちの第１構造部材及び一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触する両側の側面を有する充填構造と、該充填構造上に配置されて、一対の構造部材のうちの第１構造部材のマイクロ波伝送線路を一対の構造部材のうちの第２構造部材のマイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路とを含む。
一実施形態において、インターコネクト構造は、相互接続マイクロ波伝送線路の信号ラインの上に配置された導電部材を含む。
このような構成により、導電部材がマイクロ波信号を遮蔽して、マイクロ波信号が回路の他の部分に放射すること又は回路の他の部分からの信号によって影響されることを防止する。
一実施形態において、インターコネクト構造は、充填構造と相互接続マイクロ波伝送線路との間に配置された導電層を含む。
一実施形態において、相互接続マイクロ波伝送線路は、信号導体及びグランド導体を含み、該グランド導体に前記導電部材が電気的に接続されている。
一実施形態において、インターコネクト構造は、充填構造と相互接続マイクロ波伝送線路との間に配置された導電層を含み、該導電層は、前記導電部材及び前記グランド導体に電気的に接続されている。
一実施形態において、インターコネクト構造が実質的に遮蔽された伝送線路となるよう、前記導電部材が、前記信号導体の上に配置され且つ前記グランド導体に接続されて、前記信号ラインの周りにグランドシールドを形成する。
一実施形態において、前記インターコネクト構造は、前記充填構造と前記相互接続マイクロ波伝送線路との間に配置された導電層を含み、該導電層は、前記導電部材及び前記グランド導体に電気的に接続されている、請求項５に記載の構造体。
一実施形態において、インターコネクト構造は、前記導電層と相互接続マイクロ波伝送線路との間に配置された誘電体層を含む。
一実施形態において、当該構造体は、インターコネクト構造の底面に配置された導電体を含み、前記導電部材は、インターコネクト構造の底面に配置された前記導電体に電気的に接続されている。
一実施形態において、インターコネクト構造の底面に配置された前記導電体は、ヒートスプレッダを有する。
一実施形態において、インターコネクト構造の底面に配置された前記導電体を前記導電部材に電気的に接続するように、充填構造の外側面に電気相互接続層が配置される。
一実施形態において、構造体を形成する方法が提供され、当該方法は、一対の構造部材を、当該一対の構造部材をギャップによって離隔されて、支持体上に設け、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有し、前記ギャップ内にインターコネクト構造を設けることを有し、当該インターコネクト構造は、前記ギャップ内に粘性材料を配して、前記ギャップを充填するように該粘性材料を前記ギャップ内に流し、一対の構造部材のうちの第１構造部材及び一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触させて流動させることで、充填構造を形成することと、該充填構造上に、一対の構造部材のうちの第１構造部材のマイクロ波伝送線路を一対の構造部材のうちの第２構造部材のマイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路を形成することと、を有する方法によって形成される。
一実施形態において、当該方法は、相互接続マイクロ波伝送線路の信号ラインの上に配置された導電部材を形成することを含む。
一実施形態において、相互接続マイクロ波伝送線路は、充填構造上へのディスペンス、噴射又はフィラメントによってプリントされる。
一実施形態において、当該方法は、相互接続マイクロ波伝送線路の信号ラインの上に、ディスペンス、噴射又はフィラメントによって誘電体層を形成することを含む。
一実施形態において、前記導電部材は、前記誘電体層の上にディスペンス、噴射又はフィラメントによってプリントされる。
一実施形態において、構造体を形成する方法が提供され、当該方法は、一対の構造部材を、当該一対の構造部材をギャップによって離隔されて、支持体上に設け、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有し、３Ｄプリンティングを用いて前記ギャップ内にインターコネクト構造を形成することを有する。
このような構成により、マイクロ波信号を遮蔽して、回路の他の部分に放射しないように又は回路の他の部分からの信号によって影響されないようにマイクロ波信号をアイソレートするインターコネクト構造が提供される。また、充填材料が、その上に配置される相互接続マイクロ波伝送線路を形成する際に、例えばプリンティングなどの積層描画（アディティブライティング）技術を用いるための表面を提供する“枕”又は“台座”として機能する。この“枕”は、構造的支持を提供するとともに、一部のケースでは、相互接続マイクロ波伝送線路のグランド導体を“枕”の下のグランド導体から隔てる誘電体ともなり得る。導電性のインク又はフィラメントを使用して、やはり導電性のインク又はフィラメントで書き込まれる相互接続マイクロ波伝送線路の１つ以上の信号ラインの周りで、相互接続マイクロ波伝送線路の信号ラインの上に、グランドシールドを接続する。制御された厚さの誘電体のインク、フィルム又はフィラメントが、相互接続マイクロ波伝送線路のグランド導体を、相互接続マイクロ波伝送線路の信号導体から離隔させる。この“枕”はまた、プリンティングに先立ち、機械的安定性を提供する。従って、相互接続マイクロ波伝送線路のその場（インサイチュ）プリントされる信号導体及びグランド導体が、従来技術で使用されるワイヤ／リボンボンドを置き換える。
本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。
従来技術に従った、ギャップによって離隔されるとともに該ギャップを橋渡しする導電リボンで電気的に相互接続された３つの構造部材、を有する構造の概略斜視図である。 従来技術に従った、図１Ａの構造の概略平面図である。 従来技術に従った、図１Ａ及び１Ｂの構造の概略断面図であり、この断面は図１Ｂ中の線１Ｃ－１Ｃに沿って取られている。 図２Ａ、２Ｂから１３Ａ、１３Ｂは、本開示に従った、ギャップによって離隔されるとともに相互接続部材で電気的に相互接続される３つの構造部材を有する構造の、その製造における様々な段階での、概略的な斜視図、平面図及び断面図であり、図２Ａは斜視図である。 図２Ａの斜視図中の線２Ｂ－２Ｂに沿って取られた断面図である。 斜視図である。 図３Ａの斜視図中の線３Ｂ－３Ｂに沿って取られた断面図である。 図３Ａの斜視図中の線３Ｃ－３Ｃに沿って取られた断面図である。 斜視図である。 図４Ａの斜視図中の線４Ｂ－４Ｂに沿って取られた断面図である。 図４Ａの斜視図中の線４Ｃ－４Ｃに沿って取られた断面図である。 斜視図である。 斜視図である。 図６Ａの斜視図中の線６Ｂ－６Ｂに沿って取られた断面図である。 斜視図である。 図７Ａの斜視図中の線７Ｂ－７Ｂに沿って取られた断面図である。 斜視図である。 図８Ａの斜視図中の線８Ｂ－８Ｂに沿って取られた断面図である。 図８Ａの斜視図中の線８Ｃ－８Ｃに沿って取られた断面図である。 斜視図である。 図９Ａの斜視図中の線９Ｂ－９Ｂに沿って取られた断面図である。 図９Ａの斜視図中の線９Ｃ－９Ｃに沿って取られた断面図である。 図９Ａ中の９Ｄ－９Ｄの部分の拡大図である。 斜視図である。 図１０Ａの斜視図中の線１０Ｂ－１０Ｂに沿って取られた断面図である。 図１０Ａの斜視図中の線１０Ｃ－１０Ｃに沿って取られた断面図である。 斜視図である。 図１１Ａの斜視図中の線１１Ｂ－１１Ｂに沿って取られた断面図である。 図１１Ａの斜視図中の線１１Ｃ－１１Ｃに沿って取られた断面図である。 斜視図である。 図１２Ａの斜視図中の線１２Ｂ－１２Ｂに沿って取られた断面図である。 図１２Ａの斜視図中の線１２Ｃ－１２Ｃに沿って取られた断面図である。 斜視図である。 図１３Ａの斜視図中の線１３Ｂ－１３Ｂに沿って取られた断面図である。 図１４Ａ、１４Ｂ及び１４Ｃは、図２Ａ、２Ｂから１３Ａ、１３Ｂに従って形成された構造の一部の平面図及び断面図であり、この部分は、３つの構造部材のうちの２つの間の相互接続を示している。 図１４Ａの平面図中の線１４Ｂ－１４Ｂに沿って取られた断面図である。 図１４Ａの平面図中の線１４Ｃ－１４Ｃに沿って取られた断面図である。
様々な図中の似通った参照符号は同様の要素を指し示している。
次に、図２Ａ及び２Ｂから図１３Ａ及び１３Ｂまでを参照するに、離間された構造部材１２、２４の対の上に形成されたマイクロ波伝送線路の対を、構造部材２４上のマイクロ波伝送線路３０をチップ１２に接続する相互接続マイクロ波伝送線路７５ａ（図１０Ａ）と、チップ１２を構造部材４２上のマイクロ波伝送線路３０に接続する相互接続マイクロ波伝送線路７５ｂとを介して接続するインターコネクト構造９（図１４Ａ、１４Ｂ）を形成するプロセスが示されている。
従って、図２Ａ及び２Ｂを参照するに、第１の構造部材１２を有した、ここでは例えば導電性且つ熱伝導性のヒートシンクである支持体１０が用意される。第１の構造部材１２は、ここでは例えば、導電性且つ熱伝導性の導電層１６をチップ１２の底面に持つモノリシックマイクロ波集積回路（ＭＭＩＣ）チップ１２と、導電性且つ熱伝導性の導電層１６の底面に取付けられた導電性且つ熱伝導性のヒートスプレッダ１８とを有する。ヒートスプレッダ１８の底面は、任意の都合のよい手段によって、ここでは例えばはんだによって、支持体１０の上面２２の第１の部分２０に取り付けられている。
ＭＭＩＣチップ１２は、図示のように、ここでは例えばマイクロストリップラインである入力マイクロ波伝送線路１５及び出力マイクロ波伝送線路１７に接続された能動及び受動デバイス領域１３を有している。入力マイクロストリップ伝送線路１５は、図示のように、一対の入力グランドパッド１５ｇの間に配置された入力信号パッド１５ｓを有しており、入力グランドパッド１５ｇは、ＭＭＩＣチップ１２を垂直に貫通する導電ビア２１によってヒートスプレッダ１８に接続されている。出力マイクロストリップ伝送線路１７は、図示のように、一対の出力グランドパッド１７ｇの間に配置された出力信号パッド１７ｓを有しており、出力グランドパッド１７ｇは、ＭＭＩＣチップ１２を垂直に貫通する導電ビア２１によってヒートスプレッダ１８に接続されている。
第２の構造部材２４は、ここでは例えば、プリント回路基板などの誘電体基板２６であり、その上面２８に、ここでは例えば一対のグランドプレーン導体３４の間に中央の信号導体３２が配置された共平面導波路（ＣＰＷ）伝送線路である、マイクロ波伝送線路３０を有し、そして、その底面３６に導電層３８を有している。導電層３８は、図示のように、ここでは例えばアルミナである誘電体基板２６を垂直に貫通する複数の導電ビア３９によって一対のグランドプレーン導体３４に電気的に接続されており、また、導電層３８は、任意の都合のよい手段によって、ここでは例えばはんだによって、支持体１０の上面２２の第２の部分４０に取り付けられている。より具体的には、複数の導電ビア３９は、グランドプレーン導体３４の各々の長さに沿って配置されるとともに、伝送線路３０中を伝送されるマイクロ波エネルギーの公称動作波長をλとして、約λ／８だけ互いに離間される。
ここでは、第３の構造部材４２が設けられている。第３の構造部材４２は、図示のように、第２の構造部材２４と同じであり、任意の都合のよい手段によって、ここでは例えばはんだによって、支持体１０の上面２２の第３の部分４４に取り付けられている。なお、対向する又は面する第１の構造部材１２の側面４８及び第２の構造部材２４の側面４６は、第１のギャップ５０によって離隔され、対向する又は面する第１の構造部材１２の側面５４及び第３の構造部材４２の側面５６は、第２のギャップ５２によって離隔されている。
次に図３Ａ、３Ｂ及び３Ｃを参照するに、ここでは例えばシリコーンであるオプションのダム材料５８が、図示のように、第１のギャップ５０の両端にある２つのダム５８ａ、５８ｂと、第２のギャップ５２の両端にある２つのダム５８ｃ、５８ｄとの４つのダム５８ａ－５８ｄを設けるように、シリンジ又は３Ｄプリンティングプロセスを用いて支持体１０の上面２２の複数部分に付与される。図示のようにダム材料５８を付与した後、ダム材料５８は硬化される。ここで、この例では、ダム５８ａ－５８ｄの高さは近似的にヒートスプレッダ１８の高さである。
次に図４Ａ、４Ｂ及び４Ｃを参照するに、シリンジ又は３Ｄプリンティングプロセスを用いて、一対の充填構造６０ａ、６０ｂが、ここでの例ではダム５８ａ－５８ｄの高さまで、それぞれ、図示のようにギャップ５０、５２の各々の中に、そして、それぞれ、図示のように一対のダム５８ａ、５８ｂの間及び５８ｃ、５８ｄの間に形成される。充填構造６０ａ、６０ｂの充填構造対の高さは、形成されることになる次の誘電体層の誘電特性に依存する。充填構造６０ａ、６０ｂは、その上に配置される相互接続マイクロ波伝送線路７５ａ、７５ｂ（図１０Ａ）を形成する際に、後述する積層描画技術を使用するための表面を提供する“枕”又は“台座”として機能する。充填構造６０ａ、６０ｂは、例えば、関心ある熱範囲にわたって不一致の熱膨張係数（ＴＣＥ）に対処するように選定されたヤング率を持つ粘性の絶縁材料（例えば、シリコーン材料など）をディスペンスすることによって形成される。より具体的には、動作温度範囲ＴＯＰにわたる動作及び保管温度範囲ＴＳＲに適応された所与の構造９（図１４Ａ、１４Ｂ）に対し、一対の充填構造６０ａ、６０ｂは、構造９の動作温度範囲ＴＯＰ及び保管温度範囲ＴＳＲの双方の温度範囲にわたって相互接続マイクロ波伝送線路７５ａ又は相互接続マイクロ波伝送線路７５ｂ（図１０Ａ）のいずれも故障、破損、又はその他で電気接続性が失わないように選択されたヤング率を持つ。充填構造６０ａは、第１の構造部材１２及び第２の構造部材２４の対向する又は面する側面４６、４８の間及びダム５８ａ、５８ｂの間に閉じ込められ（ギャップ５０を充填する）、充填構造６０ｂは、第１の構造部材１２及び第３の構造部材４２の対向する又は面する側面５４、５６の間及びダム５８ｃ、５８ｄの間に閉じ込められる（ギャップ５２を充填する）。ダム５８ａ－５８ｄは、充填構造材料が完全に硬化する前に充填構造材料がギャップ５０、５２から流れ出すのを防ぐために使用される。充填構造材料がここで平坦化され、そして完全に硬化された後、図５に示すように、オプションのダム５８は、ここでは例えばカミソリの刃を用いて除去され得る。なお、充填材料６０ａ、６０ｂが低粘度のセルフレベリング材料である場合には典型的にダム５８ａ、５８ｂが使用され、より高粘度の材料が使用される場合にはダム５８ａ、５８ｂは必ずしも必要とされない。理解されるべきことには、充填構造６０ａ、６０ｂを形成することには、例えば絶縁性のフィラメントを用いてギャップ５０、５２を充填するなど、他の方法が使用されてもよい。
次に図６Ａ及び６Ｂを参照するに、ここでは例えばオプトメックエアロゾルプリンタ（Ｏｐｔｏｍｅｃ、３９１１ Ｓｉｎｇｅｒ Ｎ．Ｅ．、アルバカーキ、ニューメキシコ州、８７１０９）である所望のインクをプリントすることができるプリンタ６３を用いて、図示のように、ここでは例えば銀又は銅のナノ粒子インクといった導電性のインクである導電層６２が、充填構造６０ａ、６０ｂの上方から充填構造６０ａ、６０ｂの上面に印刷される。
次に図７Ａ及び７Ｂを参照するに、導電層６２の外縁の表面部分の上で、追加の導電性インク及び例えば３Ｄプリンティングを用いて、図示のように、導電層６２の高さが積み増されて、導電パッド６２ａ－６２ｄを形成する。この積み増しは、図１０Ａ－１０Ｃにて説明するように、次の導電グランドライン７４を形成して層６２を層７８に電気接続することを可能にするためである。次いで、層６２及び６２ａ－６２ｄに使用された導電性のペースト材料が硬化される。
次に図８Ａ－８Ｃを参照するに、層６２、６２ａ－６２ｄに使用されるとともに導電層７４に使用される導電性インク材料を硬化させた後、制御された誘電特性及び損失正接特性のものであるマイクロ波誘電体に適した、ここでは例えばポリマーインク又はフィラメントである誘電材料の第１の層６８（例えば、Ｒｏｇｅｒｓ社、Ｒｏｇｅｒｓ ＣＴ ０６２６３誘電体フィラメント、又はＣｒｅａｔｉｖｅ Ｍａｔｅｒｉａｌｓ社、Ａｙｅｒ、マサチューセッツ州、０１４３２、インク、ポリイミド、エポキシ系誘電体）が、例えば３Ｄプリンティングを用いて、６２ａ－６２ｄと近似的に同じ高さまで形成される。次いで、この誘電材料が硬化される。
次に図９Ａ－９Ｃを参照するに、ＭＭＩＣチップ１２の信号入力パッド１５ｓ及び信号出力パッド１７ｓをそれぞれＣＰＷ伝送線路３０の信号ライン３２に接続する信号ライン７０が、図示のように誘電体層６８上にプリントされ、その後に硬化される。あるいは、硬化は、図１０Ａ－１０Ｃに関して説明する次の工程の後まで遅らされてもよい。信号ライン７０に使用される材料は、典型的に、層６２及びグランド層７４に使用される材料と同じ材料である。この材料は、次の工程と併せて硬化されることができる。なお、ここでは誘電体２６及びチップ１２の上面は同じ高さにあり、且つここでは信号パッド１５ｓ、１７ｓは信号導体３２及びグランドプレーン導体３４よりも薄いので、信号ライン７０はここではストリップ導体３２のエッジに接するとともに信号パッド１５ｓ、１７ｓの一部に被さっているが、図９Ｄに示すように、信号ライン７０はストリップ導体３２の端部に重なってもよい。
次に図１０Ａ－１０Ｃを参照するに、第１の構造部材１２上のグランドライン２１を第２の構造部材２４上のグランドライン３４及び第３の構造部材４２上のグランドライン３４に接続して、ＭＭＩＣチップ１２を第２及び第３の構造部材２４、４２上のＣＰＷ伝送線路３０に電気的に接続するように、ここでは信号ライン７０及び６２、６２ａ－６２ｄをプリントするのに使用された材料と同じ材料のものであるグランドライン７４がプリントされる。上述したように、次いで、この材料が硬化される。図１０Ｂから留意されたいことには、グランドライン７４は、誘電体層６８によって信号ライン７０から誘電的に絶縁されているが、導電層６２、６２ａ及び６２ｂ、並びに６２ｃ及び６２ｄに電気的に接続されている。これまた留意されたいことには、上述のように、誘電体２６及びチップ１２の上面は同じ高さにあり、且つここではグランドパッド１５ｇ、１７ｇがグランドプレーン導体３４よりも薄いので、グランドライン７４はここではグランドプレーン導体３４のエッジに接するとともにグランドパッド１５ｇ、１７ｇの一部に被さっているが、グランドライン７４は、グランドライン３４の端部に重なってもよい。斯くして、充填材料６０ａの上の信号導体７０及びグランドライン７４が、第２の構造部材２４上のマイクロ波伝送線路３０をチップ１２に接続するマイクロ波伝送線路７５ａ（図１０Ａ）を形成し、充填材料６０ｂの上の信号導体７０及びグランドライン７４が、チップ１２を第３の構造部材４２上のマイクロ波伝送線路３０に接続するマイクロ波伝送線路７５ｂ（図１０Ａ）を形成する。
次に図１１Ａ－１１Ｃを参照するに、信号ライン７０及び導電グランド層７４を形成するのに使用された材料を硬化させた後、図示のように、ここではエポキシ系インクである誘電材料６８と同じ誘電材料の層７６が、導電グランド層７４と誘電体層６８の露出部分との上に３Ｄプリントされる。次いで、層７６のこの誘電材料が硬化される。
次に図１２Ａ－１２Ｃを参照するに、図示のように、ここでは誘電体層７６の頂面及び側壁を覆ってプリントされる導電性の遮蔽部材として、グランドシールド層７８が形成され、グランドシールド層７８が層６２、６２ａ－６２ｄ及び７４に電気的に相互接続される。この材料は、プリント後に、又は図１３Ａ－１３Ｃに関して説明する次の工程の後に、硬化されることができる。
次に図１３Ａ及び図１３Ｂを参照するに、図示のように、充填構造６０ａ、６０ｂそれぞれの外側壁（アウタ側壁）に、並びに層６２、６２ａ、６２ｂ及び導電グランド層７４の外縁を覆って、並びに導電性の支持体１０の上に、ここでは例えば銀又は銅のナノ粒子インクである導電性のペースト材料８０ａ、８０ｂ（例えば、信号導体７０及びグランドライン７４を形成するのに使用されたものなど）をプリントすることによって、グランドシールド層７８が支持体１０に電気的に接続される。なお、図示のように、ここではプリンタのプリントヘッドが傾けられる。次に、導電性インクが硬化されて、図１４に示す構造を形成する。図１３Ａ及び図１３Ｂから留意されたいことには、グランドシールド層７８は、誘電体層７６によって信号ライン７０から電気的に絶縁されている。更に留意されたいことには、信号ライン７０の上の領域における誘電体層７６の厚さは、誘電体厚６８の厚さに略等しい。故に、グランド層７４を覆って配置されて導電性の支持体１０に接続された導電性のシールド部材７８が、信号ライン７０の周りにグランドシールドを形成し、それにより、インターコネクト構造９が実質的に遮蔽された伝送線路となる。
図１４Ａ、１４Ｂ及び１４Ｃを参照するに、留意されたいことには、図２Ａ及び２Ｂから１３Ａ及び１３Ｂに関して上述した方法は、ギャップ５０、５２に配置されたインターコネクト構造部材の対を形成する。この相互接続のための部材は：支持体の上面に配置された、第１の構造部材及び第２の構造部材の対向し合う側面と直に接触する両側の側面を有する充填構造６０ａ、及び第１の構造部材及び第３の構造部材の対向し合う側面と直に接触する両側の側面を有する充填構造６０ｂ；並びに、充填構造上に配置された、第２の構造部材のマイクロ波伝送線路をＭＭＩＣチップ（第１の構造部材）に電気的に相互接続する相互接続マイクロ波伝送線路、及びＭＭＩＣチップ１２を第３の部材構造のマイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路を含む。図１４Ｂを参照するに、再び留意されたいことには、グランドシールド層７８は支持体１０及びグランド線７４に電気的に接続されている。
従って、留意されたいことに、（充填構造６０ａ、６０ｂ、導電層６２、導電パッド６２ａ－６２ｄ、誘電体層６８、信号ライン７０、導電グランドライン７４、誘電体層７６、グランドシールド層７８、及び導電材料８０を有する）インターコネクト構造９の全体が、ディスペンスによって、又は３Ｄプリンティングプロセス（積層造形法）によって形成され、インターコネクト構造９を形成するのに使用される材料が、コンピュータ制御下で、順次の層として堆積されてパターニングされる。
もはや理解されるはずのことには、本開示に従った構造体は、ギャップによって離隔された一対の構造部材であり、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有する、一対の構造部材と、前記ギャップ内に配置されたインターコネクト構造とを含む、前記インターコネクト構造は、前記一対の構造部材のうちの第１構造部材及び前記一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触する両側の側面を有する充填構造と、前記充填構造上に配置されて、前記一対の構造部材のうちの前記第１構造部材の前記マイクロ波伝送線路を前記一対の構造部材のうちの前記第２構造部材の前記マイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路とを有する。当該構造体は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記インターコネクト構造は、前記相互接続マイクロ波伝送線路の信号ラインの上に配置された導電部材を含む；前記インターコネクト構造は、前記充填構造と前記相互接続マイクロ波伝送線路との間に配置された導電層を含む；前記インターコネクト構造は、前記相互接続マイクロ波伝送線路の信号ライン上に配置された導電部材を含む；前記相互接続マイクロ波伝送線路は、信号導体及びグランド導体を含み、前記導電部材は、前記グランド導体に電気的に接続されている；前記インターコネクト構造は、前記充填構造と前記相互接続マイクロ波伝送線路との間に配置された導電層を含み、該導電層は、前記導電部材及び前記グランド導体に電気的に接続されている；前記導電部材は、前記信号導体の上に配置され且つ前記グランド導体に電気的に接続されている；前記インターコネクト構造は、前記充填構造と前記相互接続マイクロ波伝送線路との間に配置された導電層を含み、該導電層は、前記導電部材及び前記グランド導体に電気的に接続されている；前記インターコネクト構造は、前記導電層と前記相互接続マイクロ波伝送線路との間に配置された誘電体層を含む；当該構造体は、前記インターコネクト構造の底面に配置された導電体を含み、前記導電部材は、前記インターコネクト構造の前記底面に配置された前記導電体に電気的に接続されている；前記インターコネクト構造の前記底面に配置された前記導電体を前記導電部材に電気的に接続するように前記充填構造の外側面に配置された電気相互接続層を含む；及び、前記インターコネクト構造の前記底面に配置された前記導電体は、ヒートスプレッダを有する。
もはや理解されるはずのことには、本開示に従った構造体を形成する方法は、一対の構造部材を、当該一対の構造部材をギャップによって離隔されて、支持体上に設け、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有し、前記ギャップ内にインターコネクト構造を設けることを含み、当該インターコネクト構造は、絶縁材料を、前記ギャップを充填するように前記ギャップ内に配して、前記一対の構造部材のうちの第１構造部材及び前記一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触させて流動させることで、充填構造を形成することと、前記充填構造上に、前記一対の構造部材のうちの前記第１構造部材の前記マイクロ波伝送線路を前記一対の構造部材のうちの前記第２構造部材の前記マイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路を形成することと、を有する方法によって形成される。当該方法は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記相互接続マイクロ波伝送線路の信号ラインの上に配置された導電部材を形成する；；前記相互接続マイクロ波伝送線路は、前記充填構造上へのディスペンス、噴射又はフィラメントによってプリントされる；前記相互接続マイクロ波伝送線路の信号ラインの上に、ディスペンス、噴射又はフィラメントによって誘電体層を形成する；前記導電部材は、前記誘電体層の上にディスペンス、噴射又はフィラメントによってプリントされる；前記充填構造の外側面に電気相互接続層を形成して、前記インターコネクト構造の底面の導電体を前記導電部材に電気的に接続する。
これまたもはや理解されるはずのことには、本開示に従った構造体を形成する方法は、一対の構造部材を、当該一対の構造部材をギャップによって離隔されて、支持体上に設け、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有し、３Ｄプリンティングを用いることを含んで、前記ギャップ内にインターコネクト構造を形成することを含む。
本開示の多数の実施形態を説明してきた。そうとはいえ、理解されるように、本開示の精神及び範囲を逸脱することなく、様々な変更が為され得る。例えば、充填構造６０ａ及び６０ｂが、硬化される前に流動することなく高さを構築するのに十分な粘性を持つ場合、ダム構造５８ａ、５８ｂ、５８ｃ及び５８ｄは必要とされないことがある。さらに、ＣＰＷ伝送線路３０は、代わりにマイクロストリップ伝送線路であってもよい。また、充填構造６０ａ、６０ｂ並びに誘電体層６８及び７６は、プロセスを単純にするよう、１つの同じ材料とし得る。例えば平坦性などの機械的な公差又は例えば誘電率若しくは損失正接などの電気的な公差を改善するために、誘電体層６８及び７６と同じ材料とし得る追加の誘電体層（図示せず）が、充填材料６０ａ及び６０ｂと導電層６２との間に付加されてもよい。さらには、ヒートスプレッダ１８は取り除かれてもよい。また、ＭＭＩＣは、他のタイプの集積回路又はマイクロ回路であってもよいし、あるいは、単に別のプリント回路又はマイクロ波伝送線路構造であってもよい。導電体又は誘電体は、インク又はフィラメントによって形成されてもよい。従って、その他の実施形態も以下の請求項の範囲内にある。

Claims (15)

  1. ギャップによって離隔された一対の構造部材であり、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有する、一対の構造部材と、
    前記ギャップ内に配置されたインターコネクト構造であり、
    前記一対の構造部材のうちの第１構造部材及び前記一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触する両側の側面を有する充填構造、
    前記充填構造上に配置されて、前記一対の構造部材のうちの前記第１構造部材の前記マイクロ波伝送線路を前記一対の構造部材のうちの前記第２構造部材の前記マイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路、及び
    前記相互接続マイクロ波伝送線路の上に配置された導電部材、
    を有するインターコネクト構造と、
    を有し、
    前記相互接続マイクロ波伝送線路は、信号導体及びグランド導体を含み、前記導電部材は、前記グランド導体に電気的に接続されている、
    構造体。
  2. 前記インターコネクト構造は、前記充填構造と前記相互接続マイクロ波伝送線路との間に配置された導電層を含む、請求項１に記載の構造体。
  3. 前記導電層は、前記導電部材及び前記グランド導体に電気的に接続されている、請求項２に記載の構造体。
  4. 前記導電部材は、前記信号導体の上に配置されている、請求項１に記載の構造体。
  5. 前記インターコネクト構造は、前記充填構造と前記相互接続マイクロ波伝送線路との間に配置された導電層を含み、該導電層は、前記導電部材及び前記グランド導体に電気的に接続されている、請求項４に記載の構造体。
  6. 前記インターコネクト構造は、前記導電層と前記相互接続マイクロ波伝送線路との間に配置された誘電体層を含む、請求項５に記載の構造体。
  7. 当該構造体は、前記インターコネクト構造の底面に配置された導電体を含み、前記導電部材は、前記インターコネクト構造の前記底面に配置された前記導電体に電気的に接続されている、請求項６に記載の構造体。
  8. 前記インターコネクト構造の前記底面に配置された前記導電体は、ヒートスプレッダを有する、請求項７に記載の構造体。
  9. 構造体を形成する方法であって、
    一対の構造部材を、当該一対の構造部材をギャップによって離隔されて、支持体上に設け、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有し、
    前記ギャップ内にインターコネクト構造を設け、当該インターコネクト構造は、
    絶縁材料を、前記ギャップを充填するように前記ギャップ内に配して、前記一対の構造部材のうちの第１構造部材及び前記一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触させて流動させることで、充填構造を形成することと、
    前記充填構造上に、前記一対の構造部材のうちの前記第１構造部材の前記マイクロ波伝送線路を前記一対の構造部材のうちの前記第２構造部材の前記マイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路を形成することと、
    前記相互接続マイクロ波伝送線路の上に配置された導電部材を形成することと、
    を有する方法によって形成される、
    ことを有し、
    前記相互接続マイクロ波伝送線路は、信号導体及びグランド導体を含み、前記導電部材は、前記グランド導体に電気的に接続される、
    方法。
  10. 前記相互接続マイクロ波伝送線路は、前記充填構造上へのディスペンス、噴射又はフィラメントによってプリントされる、請求項９に記載の方法。
  11. 前記相互接続マイクロ波伝送線路の信号ラインの上に、ディスペンス、噴射又はフィラメントによって誘電体層を形成する、ことを含む請求項９に記載の方法。
  12. 前記導電部材は、前記誘電体層の上にディスペンス、噴射又はフィラメントによってプリントされる、請求項１１に記載の方法。
  13. 前記インターコネクト構造の前記底面に配置された前記導電体を前記導電部材に電気的に接続するように前記充填構造の外側面に配置された電気相互接続層、を含む請求項７に記載の構造体。
  14. 前記充填構造の外側面に電気相互接続層を形成して、前記インターコネクト構造の底面の導電体を前記導電部材に電気的に接続する、ことを含む請求項９に記載の方法。
  15. 構造体を形成する方法であって、
    一対の構造部材を、当該一対の構造部材をギャップによって離隔されて、支持体上に設け、当該一対の構造部材の各構造部材がマイクロ波伝送線路を有し、
    ３Ｄプリンティングを用いることを含んで、前記ギャップ内にインターコネクト構造を形成する、
    ことを有し、
    前記インターコネクト構造は、
    前記一対の構造部材のうちの第１構造部材及び前記一対の構造部材のうちの第２構造部材の対向し合う側面と直に接触する両側の側面を有する充填構造、
    前記充填構造上に配置されて、前記一対の構造部材のうちの前記第１構造部材の前記マイクロ波伝送線路を前記一対の構造部材のうちの前記第２構造部材の前記マイクロ波伝送線路に電気的に相互接続する相互接続マイクロ波伝送線路、及び
    前記相互接続マイクロ波伝送線路の上に配置された導電部材、
    を有し、
    前記相互接続マイクロ波伝送線路は、信号導体及びグランド導体を含み、前記導電部材は、前記グランド導体に電気的に接続される、
    方法。
JP2019540054A 2017-01-25 2018-01-22 一対の離間された構造部材上に形成された一対のマイクロ波伝送線路を電気接続するインターコネクト構造 Active JP7023287B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/415,367 2017-01-25
US15/415,367 US9978698B1 (en) 2017-01-25 2017-01-25 Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members
PCT/US2018/014653 WO2018140345A1 (en) 2017-01-25 2018-01-22 Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members

Publications (2)

Publication Number Publication Date
JP2020505851A JP2020505851A (ja) 2020-02-20
JP7023287B2 true JP7023287B2 (ja) 2022-02-21

Family

ID=61257096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019540054A Active JP7023287B2 (ja) 2017-01-25 2018-01-22 一対の離間された構造部材上に形成された一対のマイクロ波伝送線路を電気接続するインターコネクト構造

Country Status (6)

Country Link
US (1) US9978698B1 (ja)
EP (1) EP3574548B1 (ja)
JP (1) JP7023287B2 (ja)
KR (1) KR102314975B1 (ja)
SG (1) SG11201906818RA (ja)
WO (1) WO2018140345A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10785863B2 (en) * 2018-04-09 2020-09-22 Raytheon Company Circuit support and cooling structure
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
EP3850662B1 (en) 2018-09-14 2023-05-17 Raytheon Company Module base with integrated thermal spreader and heat sink for thermal and structural management of high-performance integrated circuits or other devices
US11417615B2 (en) * 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
TWI733331B (zh) * 2020-02-11 2021-07-11 華邦電子股份有限公司 半導體元件及其製造方法
US11032947B1 (en) 2020-02-17 2021-06-08 Raytheon Company Tailored coldplate geometries for forming multiple coefficient of thermal expansion (CTE) zones
US11309267B2 (en) 2020-07-15 2022-04-19 Winbond Electronics Corp. Semiconductor device including uneven contact in passivation layer and method of manufacturing the same
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057529A (ja) 2000-08-10 2002-02-22 New Japan Radio Co Ltd ガンダイオード発振器
JP2008227720A (ja) 2007-03-09 2008-09-25 Anritsu Corp 伝送線路接続構造
JP2011061585A (ja) 2009-09-11 2011-03-24 Asahi Kasei Electronics Co Ltd 高周波装置
JP2016178361A (ja) 2015-03-18 2016-10-06 株式会社東芝 アンテナ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223703A (ja) * 1990-12-26 1992-08-13 Tdk Corp 高周波伝送線路
JP3399771B2 (ja) * 1997-02-25 2003-04-21 三菱電機株式会社 マイクロ波回路
DE60043776D1 (de) * 2000-08-16 2010-03-18 Ericsson Ab Verfahren zur Abgabe eines Klebstoffs auf einem Leiterplattenträgerelement und so hergestellte Leiterplatte
US6949992B2 (en) * 2002-03-20 2005-09-27 Powerwave Technologies, Inc. System and method of providing highly isolated radio frequency interconnections
JP3916072B2 (ja) * 2003-02-04 2007-05-16 住友電気工業株式会社 交流結合回路
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
WO2008100960A1 (en) * 2007-02-12 2008-08-21 Finisar Corporation High-speed interconnects
WO2010114079A1 (ja) * 2009-03-31 2010-10-07 京セラ株式会社 回路基板、ならびに、高周波モジュールおよびレーダ装置
US8937382B2 (en) * 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057529A (ja) 2000-08-10 2002-02-22 New Japan Radio Co Ltd ガンダイオード発振器
JP2008227720A (ja) 2007-03-09 2008-09-25 Anritsu Corp 伝送線路接続構造
JP2011061585A (ja) 2009-09-11 2011-03-24 Asahi Kasei Electronics Co Ltd 高周波装置
JP2016178361A (ja) 2015-03-18 2016-10-06 株式会社東芝 アンテナ

Also Published As

Publication number Publication date
KR102314975B1 (ko) 2021-10-19
EP3574548B1 (en) 2023-10-11
SG11201906818RA (en) 2019-08-27
WO2018140345A1 (en) 2018-08-02
US9978698B1 (en) 2018-05-22
EP3574548A1 (en) 2019-12-04
KR20190108610A (ko) 2019-09-24
JP2020505851A (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
JP7023287B2 (ja) 一対の離間された構造部材上に形成された一対のマイクロ波伝送線路を電気接続するインターコネクト構造
US8247702B2 (en) Integrated circuit mounted board, printed wiring board, and method of manufacturing integrated circuit mounted board
KR100538470B1 (ko) 유전체 박막을 이용한 동축선 구조의 전송선 시스템, 그제조 방법 및 그를 이용한 패키지 방법
US6153928A (en) Substrate for semiconductor package, fabrication method thereof, and stacked-type semiconductor package using the substrate
JP3173439B2 (ja) セラミック多層基板及びその製造方法
KR100488412B1 (ko) 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
JP3214470B2 (ja) マルチチップモジュール及びその製造方法
US20120081864A1 (en) Collective printed circuit board
JP5614566B2 (ja) 多層基板の製造方法および多層基板
JP2001284783A (ja) 表面実装用基板及び表面実装構造
US10485098B2 (en) Electronic component device
KR20070024366A (ko) 언더필 재료를 사용하여 전자 부품을 탑재한 기판 및 그제조 방법
US20100226110A1 (en) Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same
WO2019195978A1 (zh) 激光器、激光器阵列的封装结构及封装组件
JP3691995B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US20020017728A1 (en) Controlled collapse chip connection (C4) integrated circuit package which has two dissimilar underfill materials
JP3827535B2 (ja) 配線基板モジュール
US20060237389A1 (en) Method for fabricating interlayer conducting structure of circuit board
JPH05335475A (ja) 回路チップ実装装置
KR20170134552A (ko) 부품 실장 기판
CN112086402B (zh) 具有跨过界面的桥接件的线路板
JP3831173B2 (ja) 半導体モジュール
JPH09260529A (ja) 半導体装置用基板及び半導体装置
JPH09260426A (ja) 実装基板、実装方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210309

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210414

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211026

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20211109

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20211130

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20220111

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220208

R150 Certificate of patent or registration of utility model

Ref document number: 7023287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150