KR20190108610A - 한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선을 전기적으로 연결하기 위한 상호 연결 구조체 - Google Patents

한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선을 전기적으로 연결하기 위한 상호 연결 구조체 Download PDF

Info

Publication number
KR20190108610A
KR20190108610A KR1020197024807A KR20197024807A KR20190108610A KR 20190108610 A KR20190108610 A KR 20190108610A KR 1020197024807 A KR1020197024807 A KR 1020197024807A KR 20197024807 A KR20197024807 A KR 20197024807A KR 20190108610 A KR20190108610 A KR 20190108610A
Authority
KR
South Korea
Prior art keywords
interconnect
microwave transmission
pair
transmission line
electrically conductive
Prior art date
Application number
KR1020197024807A
Other languages
English (en)
Other versions
KR102314975B1 (ko
Inventor
수잔 씨. 트룰리
크리스토퍼 엠. 레이튼
엘리시아 케이. 하퍼
Original Assignee
레이던 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이던 컴퍼니 filed Critical 레이던 컴퍼니
Publication of KR20190108610A publication Critical patent/KR20190108610A/ko
Application granted granted Critical
Publication of KR102314975B1 publication Critical patent/KR102314975B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/04—Fixed joints
    • H01P1/047—Strip line joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/026—Coplanar striplines [CPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H01L2223/6633—Transition between different waveguide types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82104—Forming a build-up interconnect by additive methods, e.g. direct writing using screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)
  • Combinations Of Printed Boards (AREA)
  • Developing Agents For Electrophotography (AREA)

Abstract

간격에 의해 분리된 한 쌍의 구조체 부재들 및 간격 내에 배치된 상호 연결 구조체를 갖는 구조체. 상호 연결 구조체는 포함한다: 제1 구조체 부재 및 제2 구조체 부재의 대향 측면들과 직접 접촉하는 대향 측면들을 갖는 충전 구조체 및 제1 구조체 부재의 마이크로파 전송선을 제2 부재 구조체에 전기적으로 상호 연결하는 충전 구조체 상에 배치된 상호 연결 마이크로파 전송선. 전기 전도성 부재는 상호 연결 마이크로파 전송의 신호선 위에 배치되고 접지 도체 상호 연결 마이크로파 전송에 전기적으로 연결된다.

Description

한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선을 전기적으로 연결하기 위한 상호 연결 구조체
이 개시는 일반적으로 상호 연결 구조체들(interconnect structures)에 관한 것이며 보다 구체적으로는 한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선(microwave transmission lines)을 전기적으로 연결하기 위한 상호 연결 구조체(interconnect structure)에 관한 것이다.
당 업계에 공지된 바와 같이, 하나의 구조체에 형성된 마이크로파 전송선을 제2 구조체에 형성된 마이크로파 전송선에 연결하는 것이 종종 필요하다. 예를 들어, 하나의 구조체는 동일 평면 도파관(coplanar waveguide, CPW) 또는 마이크로스트립 전송선들(microstrip transmission lines)을 갖는 인쇄 회로 보드일 수 있고 다른 구조체는 마이크로파 전송선들과 상호 연결된 능동 및 수동 장치들을 갖는 모놀리식 집적 회로(monolithic integrated circuit, MMIC) 칩일 수 있다. 어느 경우 든, 한 쌍의 구조체 중 하나의 출력에서 마이크로파 전송선은 다른 구조체의 입력에서 마이크로파 전송선에 전기적으로 연결될 필요가 있을 수 있다.
또한 당 업계에 공지된 바와 같이, 2개의 기판들의 열 팽창 계수(CTE)의 불일치 차이 때문에, 2개의 구조체들은 MMIC 칩 상의 장치를 부수거나 손상시킬 수 있는 응력을 방지하기 위해 그 사이에 전형적으로 5-15mils인 작은 간격을 갖고 장착된다; 자동 조립 기술들은 전형적으로 2개의 구조체들을 어느 정도의 정확도로 특정 진 위치(true position)에 배치한다; 그러나; 구조체들에 대한 기판 크기 공차를 허용하는 것에 추가로, 모터, 선형 엔코더 등으로 인해 시야 정확도 및 배치의 정확도에 대한 배치 공차가 있다; 최소 간격은 또한 모두 자신의 특정 접근 요구 사항들을 갖는 디스펜스 도구들(dispense tools), 와이어 및 리본 본딩 도구들 및 (평면 도구들이 사용될 수 없는 곳에서) 픽 앤 플레이스 콜렛들(pick and place collets)과 같은 자동 조립 기구의 조립 도구를 충족하도록 생성되어야 할 수 있다. 따라서, 이 문제들을 해결하기 위해 사용된 하나의 기술은, 도 1a, 1b 및 1c에 도시된 바와 같이, 2개의 구조체들의 대향 측면들을 가능한 한 서로 가깝게 배치한 다음, 전기적 상호 연결과 같은 와이어 또는 리본 결합을 사용하는 것이다.
또한, 당 업계에 공지된 바와 같이, 많은 응용 분야들에서, 전기적 상호 연결이 회로의 다른 부분들로 방사되거나 회로의 또 다른 부분으로부터 신호에 의해 영향을 받는 것을 격리하는 것이 필요하다. 위에서 언급한 바와 같이, 종래의 상호 연결 방법은 와이어 또는 리본 결합에 의한 것이다; 그러나, 와이어 결합은 신호를 방사하는 것으로 유명하다. 또한, 신호 도체(signal conductor)만이 결합되는 경우, 결합으로부터 방출되는 매우 많은 양의 마이크로파 방사선이 존재한다. 접지 신호 접지 결합이 사용되는 경우(도 1a-1에 도시된 바와 같이), 방사선은 감소되지만 여전히 상당히 강하고 많은 응용에서 수용될 수 없으므로, 응용에 따라서, 이는 바람직하지 않은 피드백 진동 또는 리플이 유도된 피드백을 야기할 수 있다.
본 명세서에 개시되어 있다.
본 개시에 따르면, 구조체는 제공된다: 간격에 의해 분리된 한 쌍의 구조체 부재들, 한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는다; 및 간격에 배치된 상호 연결 구조체. 상호 연결 구조체는 포함한다: 한 쌍의 구조체 부재들 중 제1 부재 및 한 쌍의 구조체 부재들 중 제2 부재의 대향 측면들과 직접 접촉하는 대향 측면들을 갖는 충전 구조체; 및 한 쌍의 구조체 부재들 중 제2 부재의 마이크로파 전송선에 한 쌍의 구조체 부재들 중 제1 부재의 마이크로파 전송선을 전기적으로 상호 연결하는 충전 구조체에 배치된 상호 연결 마이크로파 전송선.
일 실시예에서, 상호 연결 구조체는 상호 연결 마이크로파 전송의 신호선(signal line) 위에 배치되는 전기 전도성 부재(electrically conductive member)를 포함한다.
이러한 배열로, 전기 전도성 부재는 회로의 다른 부분들로 방사되거나 회로의 또 다른 부분으로부터 신호에 의해 영향을 받는 것을 방지하기 위해 마이크로파 신호를 차폐한다.
일 실시예에서, 상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함한다.
일 실시예에서, 상호 연결 마이크로파 전송선은 신호 도체 및 접지 도체를 포함하고 전기 전도성 부재는 접지 도체에 전기적으로 연결된다.
일 실시예에서, 상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하고 전도성 층은 전기 전도성 부재 및 접지 도체에 전기적으로 연결된다.
일 실시예에서, 전기 전도성 부재는 신호 도체 위에 배치되고, 신호선 주위에 접지 차폐(ground shield)를 형성하도록 접지 도체에 연결되어 상호 연결 구조체는 사실상 차폐된 전송선이 된다.
일 실시예에서, 상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하고 전도성 층은 전기 전도성 부재 및 접지 도체에 전기적으로 연결된다.
일 실시예에서, 상호 연결 구조체는 전기 전도성 층 및 상호 연결 마이크로파 전송선 사이에 배치된 유전체 층을 포함한다.
일 실시예에서, 전기 도체는 상호 연결 구조체의 하부에 배치되고 전기 전도성 부재는 상호 연결 구조체의 하부에 배치된 전기 도체에 전기적으로 연결된다.
일 실시예에서, 상호 연결 구조체의 하부에 배치된 전기 도체 히트 스프레더(heat spreader)를 포함한다.
일 실시예에서, 상호 연결 구조체의 하부에 배치된 도체를 전기 전도성 부재에 전기적으로 연결하기 위해 전기 상호 연결 층(electrical interconnecting layer)이 충전 재료의 외부 측면에 배치된다.
일 실시예에서, 방법은 구조체 형성하기 위해 제공되며, 포함한다: 지지체에 한 쌍의 구조체 부재들을 제공하는 단계, 한 쌍의 구조체 부재들은 간격에 의해 분리되며, 한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는다; 및 간격 내에 상호 연결 구조체를 제공하는 단계, 상호 연결 구조체는 방법에 의해 형성되며 방법은 포함한다: 간격을 채우도록 간격에 흐르고 한 쌍의 구조체 부재들 중 제1 부재 및 한 쌍의 구조체 부재 중 제2 부재의 대향 측면들과 직접 접촉하여 흐르는 이러한 점성 재료(viscous material)로 간격에 점성 재료를 배치하는 단계를 포함하는 충전 구조체를 형성하는 단계; 및 한 쌍의 구조체 부재들 중 제1 부재의 마이크로파 전송선을 한 쌍의 구조체 부재들 중 제2 부재의 마이크로파 전송선에 전기적으로 상호 연결하는 충전 구조체에 상호 연결 마이크로파 전송선을 형성하는 단계.
일 실시예에서, 방법은 상호 연결 마이크로파 전송의 신호선 위에 배치된 전기 전도성 부재를 형성하는 단계를 포함한다.
일 실시예에서, 상호 연결 마이크로파 전송선은 충전 구조체 상으로 디스펜스, 제트(jet) 또는 필라멘트(filament)에 의해 인쇄된다.
일 실시예에서, 방법은 상호 연결 마이크로파 전송선의 신호선 위에 디스펜스, 제트 또는 필라멘트에 의해 형성되는 단계를 포함한다.
일 실시예에서, 전기 전도성 부재는 유전체 층 위에 디스펜스, 제트 또는 필라멘트에 의해 인쇄된다.
일 실시예에서, 구조체를 형성하는 방법은 포함한다: 지지체 상에 한 쌍의 구조체 부재들을 제공하는 단계, 한 쌍의 구조체 부재들은 간격에 의해 분리되며, 한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는다; 완전히 3D 프린팅을 사용하여 간격에 상호 연결 구조체를 형성하는 단계.
이러한 배열로, 상호 연결 구조체는 회로의 다른 부분들로 방사되거나 회로의 또 다른 부분으로부터 신호에 의해 영향을 받는 것을 격리하기 위해 마이크로파 신호를 차폐하는 것이 제공된다. 또한, 충전 재료는 그 위에 배치된 상호 연결 마이크로파 전송선을 형성하는 단계에서 인쇄와 같은 부가적인 기록 기술들(writing techniques)을 사용하기 위한 표면을 제공하기 위해 "필로우(pillow)" 또는 "페데스탈(pedestal)"의 역할을 한다. "필로우"는 구조적 지지체를 제공하고 일부 경우들에서 "필로우" 아래의 접지 도체로부터 상호 연결 마이크로파 전송선의 접지 도체를 분리하는 유전체일 수도 있다. 전도성 잉크 또는 필라멘트는 상호 연결 마이크로파 전송선의 신호선 위로, 전도성 잉크 또는 필라멘트로도 기록되는 상호 연결 마이크로파 전송선의 하나 이상의 신호선들 주위에 접지 차폐를 연결하는데 사용된다. 제어된 두께 유전체 잉크, 필름 또는 필라멘트는 상호 연결 마이크로파 전송선의 접지 도체의 신호 도체로부터 상호 연결 마이크로파 전송선의 접지 도체를 분리한다. "필로우"는 또한 인쇄 전에 기계적 안정성을 제공한다. 따라서, 상호 연결 마이크로파 전송선의 원 위치에 인쇄된 신호 및 접지 도체들은 종래 기술에서 사용된 와이어/리본 결합을 대체한다.
본 개시의 하나 이상의 실시예들의 세부 사항들은 첨부된 도면들 및 아래의 기재에서 설명된다. 본 개시의 다른 특징, 목적 및 장점들은 기재 및 도면들로부터 및 청구 범위로부터 명백할 것이다.
도 1a는 종래 기술에 따른 간격들에 의해 분리되고 간격들을 연결하는 전기 전도성 리본들과 전기적으로 상호 연결된 3개의 구조체 부재들을 갖는 구조체의 사시도이다.
도 1b는 종래 기술에 따른 도 1a의 구조체의 평면도이다.
도 1c는 도 1a 및 도 1b의 구조체의 단면도이며, 이러한 단면도는 종래 기술에 따른 도 1b의 선 1C-1C를 따라 취해진다.
도 2a, 2b 내지 13a, 13b는 본 개시에 따른 제조의 다양한 단계들에서 간격들에 의해 분리되고 상호 연결 구조체 부재와 전기적으로 상호 연결된 3개의 구조체 부재들을 갖는 구조체의 사시도, 평면도 및 단면도이다; 도 2b는 도 2a의 사시도의 선 2B-2B를 따라 취해진 단면도이다; 도 3b 및 도 3c는 도 3a의 사시도에서 각각 선 3B-3B 및 선 3C-3C를 따라 취해진 단면도이다; 도 4b 및 도 4c는 도 4a의 사시도에서 각각 선 4B-4B 및 선 4C-4C를 따라 취해진 단면도이다; 도 6b는 도 6a의 사시도에서 선 6B-6B를 따라 취해진 단면도이다; 도 7b는 도 7a의 사시도에서 선 7B-7B를 따라 취해진 단면도이다; 도 8b 및 도 8c는 도 8a의 사시도에서 각각 선 8B-8B 및 선 8C-8C를 따라 취해진 단면도이다; 도 9b 및 도 9c는 도 9a의 사시도에서 각각 선 9B-9B 및 선 9C-9C를 따라 취해진 단면도이다; 도 10b 및 도 10c는 도 10a의 사시도에서 각각 선 10B-10B 및 선 10C-10C를 따라 취해진 단면도이다; 도 11b 및 도 11c는 도 11a의 사시도에서 각각 선 11B-11B 및 선 11C-11C를 따라 취해진 단면도이다; 도 12b 및 도 12c는 도 12a에서 각각 선 12B-12B 및 선 12C-12C를 따라 취해진 단면도이다; 도 13b 및 도 13c는 도 13a의 사시도에서 각각 선 13B-13B 및 선 13C-13C를 따라 취해진 단면도이다;
도 14a, 도 14b 및 도 14c는 도 2a, 도 2b 내지 도 13a, 도 13c에 따라 형성된 구조체의 부분의 평면도 및 단면도이며, 이러한 부분은 3개의 구조체 부재들 중 2개의 사이에 상호 연결을 도시하고, 도 14b 및 도 14c의 단면도는 도 14a 평면도에서 각각 선 14B-14B 및 선 14C-14C를 따라 취해진다.
다양한 도면들에서의 동일한 참조 기호는 동일한 요소들을 표시한다.
이제 도 2a 및 도 2b 내지 도 13a 및 도 13b를 참조하면, 칩(12)에 구조체 부재(24) 상의 마이크로파 전송선(30)을 연결하는 상호 연결 마이크로파 전송선(75a)(도 10a) 및 구조체 부재(42) 상의 마이크로파 전송선(30)에 칩(12)을 연결하는 상호 연결 마이크로파 전송선(75b)을 통해 한 쌍의 이격된 구조체 부재들(12, 24)에 형성된 한 쌍의 마이크로파 전송선을 연결하는 상호 연결 구조체(9)(도 14a, 14b)를 형성하기 위한 공정이 도시된다.
따라서, 도 2a 및 도 2b를 참조하여, 지지체(10)가 제공되며, 여기서 예를 들면 제1 구조체 부재(12)를 갖는 전기 및 열 전도성 히트 싱크(electrically and thermally conductive heat sink)가 제공되며, 여기서 예를 들면 갖는다: 칩(12)의 하부 표면에 전기 및 열 전도성 층(16)을 갖는 모놀리식 마이크로파 집적 회로(MMIC) 칩(12); 및 전기 및 열 전도성 층(16)의 하부 표면에 고정되는 전기 및 열 전도성 히트 스프레더(18). 히트 스프레더(18)의 하부 표면은 임의의 편리한 수단들, 여기서 예를 들면 땜납(solder)에 의해 지지체(10)의 상부 표면(22)의 제1 부분(20)에 고정된다.
MMIC 칩(12)은 도시된 바와 같이 각각 입력 및 출력 마이크로파 전송선들(15, 17) 여기서 예를 들면 마이크로스트립 선들에 연결된 능동 및 수동 장치 영역(13)을 갖는다. 입력 마이크로스트립 전송선(15)은 한 쌍의 입력 접지 패드들(15g) 사이에 배치된 입력 신호 패드(15s)를 갖는다; 입력 접지 패드들(15g)은 표시된 바와 같이, MMIC 칩(12)을 통해 수직으로 통과하는 전도성 비아들(conductive vias, 21)에 의해 히트 스프레더(18) 연결된다. 출력 마이크로스트립 전송선(17)은 한 쌍의 출력 접지 패드들(17g) 사이에 배치된 입력 신호 패드(17s)를 갖는다; 출력 접지 패드들(17g)은 표시된 바와 같이, MMIC 칩(12)을 통해 수직으로 통과하는 전도성 비아들(21)에 의해 히트 스프레더(18)에 연결된다.
인쇄 회로 보드와 같은 제2 구조체 부재(24), 여기서 예를 들면 유전체 기판(26)은 갖는다: 그 상부 표면(28) 상에 마이크로파 전송선(30), 여기서 예를 들면 중심의, 한 쌍의 접지 평면 도체들(34) 사이에 배치된 신호 도체(32)를 갖는 동일 평면 도파관(CPW) 전송선; 및 그 하부 표면(36) 상에 전기 전도성 층(38), 전기 전도성 층(38)은 도시된 바와 같이 유전체 기판(26), 여기서 예를 들면 알루미나(alumina)를 통해 수직으로 통과하는 전기 전도성 비아들(39)에 의해 한 쌍의 접지 평면 도체들(34)에 전기적으로 연결된다; 전기 전도성 층(38)은 임의의 편리한 수단들, 여기서 예를 들면 납땜에 의해 지지체(10)의 상부 표면(22)의 제2 부분(40)에 고정된다. 더 구체적으로, 전도성 비아들(39)은 접지 평면 도체들(34)의 각각의 길이를 따라 배치되고 약 λ/8 서로로부터 이격되며, λ는 전송선(30)을 통해 전송되는 마이크로파 에너지의 공칭 작동 파장이다.
여기서, 제3 구조체 부재(42)가 제공된다. 제3 구조체 부재(42)는 도시된 바와 같이 제2 구조체 부재(24)와 동일하고 임의의 편리한 수단들, 여기서 예를 들면 납땜에 의해 지지체(10)의 상부 표면(22)의 제3 부분(44)에 고정된다. 제1 구조체 부재(12) 및 제2 구조체 부재(24)의 대향하는 또는 마주하는 측면들(48, 46)은 제1 간격(50)에 의해 분리되고 제2 구조체 부재(24) 및 제3 구조체 부재(42)의 대향하는 또는 마주하는 측면들(54, 56)은 각각 제2 간격(52)에 의해 분리된다는 점이 주목된다.
다음으로, 도 3a, 3b 및 3c를 참조하면, 4개의 댐들(58a-58d)을 제공하기 위해 지지체(10)의 상부 표면(22)의 부분들에 주사기(syringe) 또는 3D 프린팅 공정을 사용하여 선택적 댐 재료(58), 여기서 예를 들면 실리콘이 도포된다; 도시된 바와 같이 제1 간격(50)의 대향 단부들에서 2개의 댐들(58a, 58b) 및 제2 간격(52)의 대향 단부들에서 2개(58c, 58d). 도시된 바와 같이 댐 재료(58)를 도포한 후, 댐 재료(58)는 경화된다. 여기서, 이 예시에서, 댐들(58a-58d)의 높이는 대략적으로 히트 스프레더(18)의 높이에 있다.
다음으로, 도 4a, 4b 및 4c를 참조하면, 한 쌍의 충전 구조체들(60a, 60b)은 여기서 예를 들면 댐들(58a-58d)의 높이에 대한 주사기 또는 3D 프린팅 공정을 사용하여 도시된 바와 같이 각각 간격들(50, 52)의 각각에 및 도시된 바와 같이 각각 댐의 쌍(58a, 58b 및 58c, 58d) 사이에 형성된다. 충전 구조체들 쌍의 충전 구조체들(60a,60b)의 높이는 형성될 다음 유전체 층들의 유전체 특성들에 의존한다. 충전 구조체들(60a, 60b)은 그 위에 배치된 상호 연결 마이크로파 전송선들(75a, 75b)(도 10a)을 형성하는 단계에서, 설명될, 부가적인 기록 기술들(writing techniques)을 사용하기 위한 표면을 제공하기 위해 "필로우" 또는 "페데스탈"의 역할을 한다. 충전 구조체들(60a, 60b)은 예를 들어 실리콘 재료와 같이, 관심 있는 열 범위 이상의 불일치 열 팽창 계수들(TCEs)을 처리하도록 선택된 영률(Young's modulus)을 갖는 예를 들어 점성의, 절연 재료를 디스펜스함으로써 형성된다. 더 구체적으로, 온도 작동 범위(TOP) 및 저장 온도 범위(TSR) 이상의 작동에 적합한 주어진 구조체(9)(도 14a, 14b)에 대해, 한 쌍의 충전 구조체들(60a, 60b)은 구조체(9)의 온도 작동 범위(TOP) 및 저장 온도 범위(TSR) 모두의 온도 범위 이상에서, 상호 연결 마이크로파 전송선(75a)(도 10a) 또는 상호 연결 마이크로파 전송선(75a)이 고장, 파괴 또는 전기적 연결성을 잃지 않도록 선택된 영률을 갖는다. 충전 구조체(60a)는 제1 구조체 부재(12) 및 제2 구조체 부재(24)의 대향하는 또는 마주하는 측면들(46, 48) 및 댐들(58a, 58b) 사이에 국한되고 충전 구조체(60b)는 제1 구조체 부재(12) 및 제3 구조체 부재(42)의 대향하는 또는 마주하는 측면들(54, 56)(충전 간격(52)) 및 댐들(58c, 58d) 사이에 국한된다. 댐들(58a-58d)은 충전 구조체 재료가 완전히 경화되기 전에 충전 구조체 재료가 간격들(50, 52) 밖으로 흐르는 것을 방지하는데 사용된다. 충전 구조체 재료가 여기서 평탄화된 다음 완전히 경화된 후에, 선택적 댐들(58a)은 여기서 예를 들면 레이저 블레이드를 사용하여 도 5에 도시된 바와 같이 제거될 수 있다. 댐들(58a, 58b)은 전형적으로 충전 재료(60a, 60b)가 저 점도 셀프 레벨링 재료인 경우에 사용됨을 주목하라; 더 높은 점도 재료가 사용되는 경우, 댐(58a, 58b 1)이 반드시 필요하지는 않다. 간격들(50, 52)을 채우기 위해 절연 필라멘트를 사용하는 것과 같이, 충전 구조체들(60a, 60b)을 형성하는데 다른 방법들이 사용될 수 있음이 이해되어야 한다.
이제 도 6a 및 도 6b를 참조하여, 전기 전도성 층(62), 여기서 예를 들면 전기 전도성 잉크, 예를 들어 은 또는 구리 나노입자 잉크는 도시된 바와 같이 충전 구조체(60a, 60b)의 상부 표면 상으로 원하는 잉크를 인쇄할 수 있는 프린터(63)를 사용하여, 여기서 예를 들면 Optomec 에어로졸 프린터, Optomec, 3911 Singer N.E. Albuquerque, NM 87109로 충전 구조체들(60a, 60b) 위에서부터 인쇄된다.
이제 도 7a 및 도 7b를 참조하여, 전기 전도성 층(62)의 높이는 도시된 바와 같이, 전기 전도성 층(62)의 외부 에지 표면 부분들 상에, 추가적인 전기 전도성 잉크 및 예를 들어 3D 프린팅을 사용하여, 전도성 패드들(62a-62d)을 형성하는 높이 내에 빌트업(built-up)된다. 빌드업은 도 10a-10c에 설명되는 바와 같이, 층(62)을 층(78)에 전기적으로 연결하도록 다음 전기 전도성 접지선들(74)이 형성되는 것을 가능하게 하는 것이다. 전도성 페이스트 재료는 층들(62 및 62a-62d)에 사용된 다음 경화된다.
이제 도 8a-8c를 참조하여, 층들(62, 62a-62d)에 사용된 및 전도성 층(74)에 사용된 전기 전도성 잉크 재료를 경화한 후에, 유전체 재료의 제1 층(68), 여기서 예를 들면 마이크로파 유전체에 적합한 필라멘트 또는 폴리머 잉크는 유전체 및 손실 탄젠트 특성이 제어되며, Rogers Corporation, Rogers CT 06263 유전체 필라멘트들 또는 Creative Materials, Ayer, MA 01432과 같이, 예를 들어 3D 프린팅을 사용하여 형성된 잉크, 폴리이미드 또는 에폭시 기반 유전체들, 62a-62d의 높이와 대략적으로 수평한 높이로. 이 유전체 재료는 그런 다음 경화된다.
이제 도 9a-9c를 참조하여, MMIC 칩(12)의 신호 입력 패드(15s) 및 신호 출력 패드(17s)를 각각 CPW 전송선들(30)의 신호선들(32)에 연결하는 신호선들(70)은 도시된 바와 같이 유전체 층(68)에 인쇄된 이후에 경화되거나 경화는 도 10a -10c와 연결하여 설명될 다음 단계 후까지 지연될 수 있다. 신호선들(70)에 사용되는 재료는 전형으로 층들(62) 및 접지 층(74)에 사용되는 재료와 동일한 재료이다. 이 재료는 다음 단계에 따라 경화될 수 있다. 여기서 칩(12) 및 유전체(26)의 상부 표면은 동일한 층에 있고 여기서 신호 패드들(15g, 17g)은 신호 도체(32) 및 접지 평면 도체들(34)보다 얇아서 신호선들(70)이 여기서 스트립 도체들(32)의 에지들에 인접해 있고 신호 패드들(15s, 17s)의 일부를 덮음이 주목된다; 그러나 신호선들(70)은 도 9d에 도시된 바와 같이 스트립 도체들(32)의 단부들과 오버랩될 수 있다.
이제 도 10a-10c를 참조하여, 여기서 신호선(70 및 62, 62a-62d)을 인쇄하는데 사용되는 재료와 동일한 접지선들(74)은 제1 구조체 부재(12) 상의 접지선들(21)을 제2 및 제3 구조체 부재들(24, 42) 상의 접지선들(34)에 각각 연결하기 위해 인쇄되며, MMIC 칩(12)을 제1 및 제3 구조체 부재들(24, 42) 상의 CPW 전송선들(30)에 전기적으로 연결한다. 위에서 주목된 바와 같이, 이 재료는 그 후 경화된다. 접지선들(74)은 유전체 층(68)에 의해 신호선(70)으로부터 유전체적으로 절연되지만 전기 전도성 층들(62, 62a 및 62b뿐만 아니라 62c 및 62d)에 전기적으로 연결됨이 도 10b로부터 주목된다. 또한 전술한 바와 같이, 칩(12) 및 유전체(26)의 상부 표면은 동일한 층에 있고 여기서 접지 패드들(15g, 17g)은 접지 평면 도체들(34)보다 얇아서 접지선들(74)은 여기서 접지 평면 도체들(34)의 에지들에 인접해 있고 접지 패드들(15g, 17g)의 일부를 덮음이 주목된다; 그러나, 접지선들(74)은 접지선들(34)의 단부들에 오버랩될 수 있다. 따라서, 충전 재료(60a) 위의 신호 도체(70) 및 접지선들(74)은 제2 구조체 부재(24) 상의 마이크로파 전송선(30)을 칩(12)에 연결하는 마이크로파 전송선(75a)(도 10a)을 형성하고 충전 재료(60b) 위의 신호 도체(70) 및 접지선들(74)은 칩(12)을 제3 구조체 부재(42) 상의 마이크로파 전송선(30)에 연결하는 마이크로파 전송선(75b)(도 10a)을 형성한다.
이제 도 11a-11c를 참조하여, 신호선(70) 및 전도성 접지 층(74)을 형성하는데 사용되는 재료들을 경화한 후에, 유전체 재료(68), 여기서는 에폭시 기반 잉크와 동일한 유전체 재료의 층(76)은 전도성 접지 층(74) 위에 3D 프린팅되며, 도시된 바와 같이 유전체 층(68)의 일부가 노출된다. 이 유전체 재료의 층(76)은 그런 다음 경화된다.
이제 도 12a-12c를 참조하여, 접지 차폐 층(78)은 접지 차폐 층(78)을 층들(62, 62a-62d, 및 74)에 전기적으로 상호 연결하기 위해, 도시된 바와 같이, 여기서는 유전체 층(76)의 측벽들 및 상부 표면 위에, 전기 전도성 차폐 부재로 형성된다. 이 재료는 인쇄된 후에 또는 도 13a-13c와 연결하여 설명될 다음 단계 후에 경화될 수 있다.
이제 도 13a 및 도 13b를 참조하여, 접지 차폐 층(78)은 여기서 예를 들면 신호 도체(70) 및 접지선들(74)을 형성하는데 사용되는 은 또는 구리 나노입자 잉크인 전기 전도성 페이스트 재료(80a, 80b)를 표시된 바와 같이 각각 충전 구조체들(60a, 60b)의 외부 측벽들에 및 도시된 바와 같이 층들(62, 62a, 62b)의 외부 에지들 및 전도성 접지 층(74) 위에 및 전도성 지지체(10) 상으로 인쇄함으로써 지지체(10)에 전기적으로 연결된다. 프린터의 인쇄 헤드는 여기서 도시된 바와 같이 틸트됨이 주목된다. 다음 전도성 잉크는 도 4에 도시된 구조체를 형성하면서 경화된다. 접지 차폐 층(78)은 유전체 층(76)에 의해 신호선(70)으로부터 전기적으로 절연됨이 도 13a 및 도 13b로부터 주목된다. 신호선(70) 위의 영역에서의 76의 유전체 두께는 대략적으로 68의 유전체 두께와 동일함이 더 주목된다. 따라서, 접지 층(74) 위에 배치되고 전도성 지지체(10)에 연결된 전기 전도성 차폐 부재(78)는 신호선(70) 주위에 접지 차폐를 형성하여 상호 연결 구조체(9)는 사실상 차폐된 전송선이 된다.
도 14a, 14b 및 14c를 참조하여, 도 2a 및 도 2b 내지 도 13a 및 도 13b와 연결하여 전술된 방법은 간격들(50, 52)에 배치된 한 쌍의 상호 연결 구조체 부재들을 형성함이 주목된다. 상호 연결 부재는 포함한다: 지지체의 상부 표면에 배치되고 각각 제1 구조체 부재 및 제2 구조체 부재의 대향 측면들과 직접 접촉하고 제1 구조체 부재 및 제3 구조체 부재의 대향 면들과 직접 접촉하는 대향 측면들을 갖는 충전 구조체(60a, 60b); 및 제2 구조체 부재의 마이크로파 전송선을 MMIC 칩(제1 구조체 부재)에 및 MMIC 칩(12)을 제3 부재 구조체의 마이크로파 전송선에 각각 전기적으로 상호 연결하는 충전 구조체에 배치된 상호 연결 마이크로파 전송선. 도 14b를 참조하여, 접지 차폐 층(78)은 지지체(10)에 및 접지선들(74)에 전기적으로 연결됨이 다시 주목된다.
따라서 (충전 구조체(60a, 60b); 전기 전도성 층들(62); 전도성 패드들(62a-62d); 유전체 층(68); 신호선(70); 전기 전도성 접지선들(74); 유전체 층(76); 접지 차폐 층(78); 및 전기 전도성 재료(80) 포함하는) 전체 상호 연결 구조체(9)는 디스펜스에 의해 또는 3D 프린팅 공정(부가적인 제조)에 의해 형성되며 상호 연결 구조체(9)를 형성하는데 사용되는 재료는 컴퓨터 제어 하에서 연속적인 층들로써 증착되고 패터됨(pattered)이 주목된다.
본 개시에 따른 구조체는 포함한다: 간격에 의해 분리된 한 쌍의 구조체 부재들, 한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는다; 간격에 배치된 상호 연결 구조체, 상호 연결 구조체는 포함한다: 한 쌍의 구조체 부재들 중 제1 부재 및 한 쌍의 구조체 부재 중 제2 부재의 대향 측면들과 직접 접촉하는 대향 측면들을 갖는 충전 구조체, 및 한 쌍의 구조체 부재들 중 제1 부재의 마이크로파 전송선을 한 쌍의 구조체 부재들 중 제2 부재의 마이크로파 전송선에 전기적으로 상호 연결하는 충전 구조체에 배치되는 상호 연결 마이크로파 전송선이 이제 이해되어야 한다. 구조체는 하나 이상의 다음의 특징들을 독립적으로 또는 포함하도록 또 다른 특징과 조합하여 포함할 수 있다: 상호 연결 구조체는 상호 연결 마이크로파 전송의 신호선 위에 배치된 전기 전도성 부재를 포함한다; 상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함한다; 상호 연결 구조체는 상호 연결 마이크로파 전송선의 신호선 위에 배치된 전기 전도성 부재를 포함한다; 상호 연결 마이크로파 전송선은 신호 도체 및 접지 도체를 포함하고 전기 전도성 부재는 접지 도체에 전기적으로 연결된다; 상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하고 전도성 층은 전기 전도성 부재에 및 접지 도체에 전기적으로 연결된다; 전기 전도성 부재는 신호 도체 위에 배치되고 접지 도체에 전기적으로 연결된다; 상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하고 전도성 층은 전기 전도성 부재에 및 접지 도체에 전기적으로 연결된다; 상호 연결 구조체는 전기 전도성 층 및 상호 연결 마이크로파 전송선 사이에 배치된 유전체 층을 포함한다; 전기적 도체는 상호 연결 구조체의 하부에 배치되고 여기서 전기 전도성 부재는 상호 연결 구조체의 하부에 배치된 전기적 도체에 전기적으로 연결된다; 전기적 상호 연결 층은 전기 전도성 부재에 상호 연결 구조체의 하부에 배치된 도체를 전기적으로 연결하기 위해 충전 재료의 외부 측면들에 배치된다; 및 상호 연결 구조체의 하부에 배치된 전기적 도체는 히트 스프레더를 포함한다.
본 개시에 따른 구조체를 형성하는 방법은 포함한다: 지지체 상에 한 쌍의 구조체 부재들을 제공하는 단계, 한 쌍의 구조체 부재들은 간격에 의해 분리되며, 한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는다; 간격에 상호 연결 구조체를 제공하는 단계, 상호 연결 구조체는 방법에 의해 형성되며 방법은 포함한다: 간격을 채우기 위해 간격을 채우고 한 쌍의 구조체 부재들 중 제1 부재 및 한 쌍의 구조체 부재 중 제2 부재의 대향 측면들과 직접 접촉하도록 흐르는 이러한 재료로 간격에 절연 재료를 배치하는 단계를 포함하는 충전 구조체를 형성하는 단계 및 한 쌍의 구조체 부재들 중 제1 부재의 마이크로파 전송선을 한 쌍의 구조체 부재들 중 제2 부재의 마이크로파 전송선에 전기적으로 상호 연결하는 충전 구조체 상에 상호 연결 마이크로파 전송선을 형성하는 단계임이 이제 이해되어야 한다. 방법은 하나 이상의 다음의 특징들을 독립적으로 또는 포함하도록 또 다른 특징과 조합하여 포함할 수 있다: 상호 연결 마이크로파 전송의 신호선 위에 배치된 전기 전도성 부재를 형성하는 단계; 상호 연결 마이크로파 전송선은 디스펜스, 제트 또는 필라멘트에 의해 충전 구조체 상으로 인쇄된다; 디스펜스, 제트 또는 필라멘트에 의해 상호 연결 마이크로파 전송선의 신호선 위에 유전체 층을 형성하는 단계; 전기 전도성 부재는 디스펜스, 제트 또는 필라멘트에 의해 유전체 층 위에 인쇄된다; 전기 전도성 부재에 상호 연결 구조체의 하부의 도체에 배치된 도체를 전기적으로 연결하기 위해 충전 재료의 외부 측면들 상에 전기적 상호 연결 층을 형성하는 단계.
본 개시에 따른 구조체를 형성하는 단계는 또한 포함한다: 지지체 상에 한 쌍의 구조체 부재들을 제공하는 단계, 한 쌍의 구조체 부재들은 간격에 의해 분리되며, 한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는다; 및 3D 프린팅을 사용하는 단계를 포함하는 간격에 상호 연결 구조체를 형성하는 단계임이 이제 이해되어야 한다.
본 개시의 다수의 실시예들이 설명되었다. 그럼에도 불구하고, 본 개시의 사상 및 범위를 벗어나지 않고 다양한 변형들이 만들어질 수 있음이 이해될 것이다. 예를 들어, 충전 구조체(60a 및 60b)가 경화되기 전에 흐르지 않고 높이를 형성하기에 점성이 충분하다면, 댐 구조체들(58a, 58b, 58c 및 58d)은 필요하지 않을 수 있다. 추가적으로, CPW 전송선(30)은 대신에 마이크로스트립 전송선일 수 있다. 또한, 충전 구조체들(60a, 60b) 및 유전체 층들(68 및 76)은 하나이며 공정을 단순화하는 동일한 재료일 수 있다. 유전체 층들(68 및 76)과 동일한 재료일 수 있는 추가적인 유전체 층(미도시)은 유전율(dielectric constant) 또는 손실 탄젠트(loss tangent)와 같은 전기적 공차(electrical tolerance) 또는 평면성(planarity)과 같은 기계적 공차(mechanical tolerance)를 개선하기 위해 충전 재료(60a 및 60b) 및 전기 전도성 층(62) 사이에 추가될 수 있다. 또한, 히트 스프레더(18)는 제거될 수 있다. 또한, MMIC는 동일한 다른 타입의 집적 회로 또는 마이크로 회로일 수 있거나 단지 다른 인쇄 회로 또는 마이크로파 전송선 구조체일 수 있다. 도체들 및 유전체들은 잉크들 또는 필라멘트들에 의해 형성될 수 있다. 따라서, 다른 실시예들은 다음의 청구 범위의 범위 내에 있다.

Claims (19)

  1. 간격에 의해 분리된 한 쌍의 구조체 부재들;
    간격 내에 배치된 상호 연결 구조체;
    를 포함하고,
    한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 가지며,
    상호 연결 구조체는,
    한 쌍의 구조체 부재들 중 제1 부재 및 한 쌍의 구조체 부재 중 제2 부재의 대향 측면들과 직접 접촉하는 대향 측면들을 갖는 충전 구조체; 및
    한 쌍의 구조체 부재들 중 제1 부재의 마이크로파 전송선을 한 쌍의 구조체 부재들 중 제2 부재의 마이크로파 전송선에 전기적으로 상호 연결하는 충전 구조체 상에 배치된 상호 연결 마이크로파 전송선;
    을 포함하는, 구조체.
  2. 제1항에 있어서,
    상호 연결 구조체는 상호 연결 마이크로파 전송의 신호선 위에 배치된 전기 전도성 부재를 포함하는, 구조체.

  3. 제1항에 있어서,
    상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하는, 구조체.
  4. 제3항에 있어서,
    상호 연결 구조체는 상호 연결 마이크로파 전송선의 신호선 위에 배치된 전기 전도성 부재를 포함하는, 구조체.
  5. 제2항에 있어서,
    상호 연결 마이크로파 전송선은 신호 도체 및 접지 도체를 포함하고 전기 전도성 부재는 접지 도체에 전기적으로 연결되는, 구조체.
  6. 제5항에 있어서,
    상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하고 전도성 층은 전기 전도성 부재에 및 접지 도체에 전기적으로 연결되는, 구조체.
  7. 제5항에 있어서,
    전기 전도성 부재는 신호 도체 위에 배치되고 접지 도체에 전기적으로 연결되는, 구조체.
  8. 제7항에 있어서,
    상호 연결 구조체는 충전 구조체 및 상호 연결 마이크로파 전송선 사이에 배치된 전기 전도성 층을 포함하고 전도성 층은 전기 전도성 부재에 및 접지 도체에 전기적으로 연결되는, 구조체.
  9. 제8항에 있어서,
    상호 연결 구조체는 전기 전도성 층 및 상호 연결 마이크로파 전송선 사이에 배치된 유전체 층을 포함하는, 구조체.
  10. 제9항에 있어서,
    상호 연결 구조체의 하부에 배치된 전기적 도체를 포함하고 전기 전도성 부재는 상호 연결 구조체의 하부에 배치된 전기적 도체에 전기적으로 연결되는, 구조체.
  11. 제10항에 있어서,
    상호 연결 구조체의 하부에 배치된 전기적 도체는 히트 스프레더를 포함하는, 구조체.
  12. 지지체 상에 한 쌍의 구조체 부재들을 제공하는 단계;
    간격 내에 상호 연결 구조체를 제공하는 단계;
    를 포함하고,
    한 쌍의 구조체 부재들은 간격에 의해 분리되며,
    한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 가지고,
    상호 연결 구조체는 방법에 의해 형성되며,
    방법은,
    간격을 채우기 위해 간격을 채우고 한 쌍의 구조체 부재들 중 제1 부재 및 한 쌍의 구조체 부재 중 제2 부재의 대향 측면들과 직접 접촉하도록 흐르는 이러한 재료로 간격 내에 절연 재료를 배치하는 단계를 포함하는 충전 구조체를 형성하는 단계; 및
    한 쌍의 구조체 부재들 중 제1 부재의 상호 연결 마이크로파 전송선을 한 쌍의 구조체 부재들 중 제2 부재의 상호 연결 마이크로파 전송선에 전기적으로 상호 연결하는 충전 구조체 상에 상호 연결 마이크로파 전송선을 형성하는 단계;
    를 포함하는, 구조체를 형성하는 방법.
  13. 제12항에 있어서,
    상호 연결 마이크로파 전송의 신호선 위에 배치된 전기 전도성 부재를 형성하는 단계를 포함하는, 방법.
  14. 제12항에 있어서,
    상호 연결 마이크로파 전송선은 디스펜스, 제트 또는 필라멘트에 의해 충전 구조체 상에 인쇄되는, 방법.
  15. 제12항에 있어서,
    디스펜스, 제트 또는 필라멘트에 의해 상호 연결 마이크로파 전송선의 신호선 위에 유전체 층을 형성하는 단계를 포함하는, 방법.
  16. 제13항에 있어서,
    전기 전도성 부재는 디스펜스, 제트 또는 필라멘트에 의해 유전체 층 위에 인쇄되는, 방법.
  17. 제10항에 있어서,
    상호 연결 구조체의 하부에 배치된 도체를 전기 전도성 부재에 전기적으로 연결하기 위해 충전 재료의 외부 측면들 상에 배치된 전기적 상호 연결 층을 포함하는, 구조체.
  18. 제16항에 있어서,
    상호 연결 구조체의 하부의 도체 상에 배치된 도체를 전기 전도성 부재에 전기적으로 연결하기 위해 충전 재료의 외부 측면들 상에 전기적 상호 연결 층을 형성하는 단계를 포함하는 방법.
  19. 지지체 상에 한 쌍의 구조체 부재들을 제공하는 단계; 및
    3D 프린팅을 사용하는 단계를 포함하여 간격 내에 상호 연결 구조체를 형성하는 단계;
    를 포함하고,
    한 쌍의 구조체 부재들은 간격에 의해 분리되며,
    한 쌍의 구조체 부재들의 각각은 마이크로파 전송선을 갖는, 구조체를 형성하는 방법.
KR1020197024807A 2017-01-25 2018-01-22 한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선을 전기적으로 연결하기 위한 상호 연결 구조체 KR102314975B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/415,367 2017-01-25
US15/415,367 US9978698B1 (en) 2017-01-25 2017-01-25 Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members
PCT/US2018/014653 WO2018140345A1 (en) 2017-01-25 2018-01-22 Interconnect structure for electrical connecting a pair of microwave transmission lines formed on a pair of spaced structure members

Publications (2)

Publication Number Publication Date
KR20190108610A true KR20190108610A (ko) 2019-09-24
KR102314975B1 KR102314975B1 (ko) 2021-10-19

Family

ID=61257096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197024807A KR102314975B1 (ko) 2017-01-25 2018-01-22 한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선을 전기적으로 연결하기 위한 상호 연결 구조체

Country Status (6)

Country Link
US (1) US9978698B1 (ko)
EP (1) EP3574548B1 (ko)
JP (1) JP7023287B2 (ko)
KR (1) KR102314975B1 (ko)
SG (1) SG11201906818RA (ko)
WO (1) WO2018140345A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10785863B2 (en) * 2018-04-09 2020-09-22 Raytheon Company Circuit support and cooling structure
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
WO2020056165A1 (en) 2018-09-14 2020-03-19 Raytheon Company Module base with integrated thermal spreader and heat sink for thermal and structural management of high-performance integrated circuits or other devices
US11417615B2 (en) * 2018-11-27 2022-08-16 Analog Devices, Inc. Transition circuitry for integrated circuit die
TWI733331B (zh) * 2020-02-11 2021-07-11 華邦電子股份有限公司 半導體元件及其製造方法
US11032947B1 (en) 2020-02-17 2021-06-08 Raytheon Company Tailored coldplate geometries for forming multiple coefficient of thermal expansion (CTE) zones
US11309267B2 (en) 2020-07-15 2022-04-19 Winbond Electronics Corp. Semiconductor device including uneven contact in passivation layer and method of manufacturing the same
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179055A1 (en) * 2002-03-20 2003-09-25 Powerwave Technologies, Inc. System and method of providing highly isolated radio frequency interconnections
JP2011061585A (ja) * 2009-09-11 2011-03-24 Asahi Kasei Electronics Co Ltd 高周波装置
US20120013499A1 (en) * 2009-03-31 2012-01-19 Kyocera Corporation Circuit Board, High Frequency Module, and Radar Apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223703A (ja) * 1990-12-26 1992-08-13 Tdk Corp 高周波伝送線路
JP3399771B2 (ja) * 1997-02-25 2003-04-21 三菱電機株式会社 マイクロ波回路
JP4551541B2 (ja) 2000-08-10 2010-09-29 新日本無線株式会社 ガンダイオード発振器
EP1180918B1 (en) * 2000-08-16 2010-01-27 Ericsson AB Method for dispensing adhesive on a circuit-board carrier member and circuit-board provided thereby
JP3916072B2 (ja) * 2003-02-04 2007-05-16 住友電気工業株式会社 交流結合回路
JP4897451B2 (ja) * 2006-12-04 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
WO2008100960A1 (en) * 2007-02-12 2008-08-21 Finisar Corporation High-speed interconnects
JP2008227720A (ja) 2007-03-09 2008-09-25 Anritsu Corp 伝送線路接続構造
US8937382B2 (en) * 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
JP2016178361A (ja) 2015-03-18 2016-10-06 株式会社東芝 アンテナ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030179055A1 (en) * 2002-03-20 2003-09-25 Powerwave Technologies, Inc. System and method of providing highly isolated radio frequency interconnections
US20120013499A1 (en) * 2009-03-31 2012-01-19 Kyocera Corporation Circuit Board, High Frequency Module, and Radar Apparatus
JP2011061585A (ja) * 2009-09-11 2011-03-24 Asahi Kasei Electronics Co Ltd 高周波装置

Also Published As

Publication number Publication date
WO2018140345A1 (en) 2018-08-02
SG11201906818RA (en) 2019-08-27
EP3574548B1 (en) 2023-10-11
KR102314975B1 (ko) 2021-10-19
US9978698B1 (en) 2018-05-22
EP3574548A1 (en) 2019-12-04
JP7023287B2 (ja) 2022-02-21
JP2020505851A (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
KR102314975B1 (ko) 한 쌍의 이격된 구조체 부재에 형성된 한 쌍의 마이크로파 전송선을 전기적으로 연결하기 위한 상호 연결 구조체
US8247702B2 (en) Integrated circuit mounted board, printed wiring board, and method of manufacturing integrated circuit mounted board
KR100538470B1 (ko) 유전체 박막을 이용한 동축선 구조의 전송선 시스템, 그제조 방법 및 그를 이용한 패키지 방법
US6172305B1 (en) Multilayer circuit board
KR100611267B1 (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
US6528732B1 (en) Circuit device board, semiconductor component, and method of making the same
US6084295A (en) Semiconductor device and circuit board used therein
US6809367B2 (en) Device for interconnecting, in three dimensions, electronic components
US7852169B2 (en) High speed interconnection system having a dielectric system with polygonal arrays of holes therein
US7087988B2 (en) Semiconductor packaging apparatus
JP5518086B2 (ja) 素子収納用パッケージおよび実装構造体
EP1748476A1 (en) Electrode pad on conductive semiconductor substrate
US6476465B2 (en) Integrated circuit package for mounting
US20100226110A1 (en) Printed wiring board, printed IC board having the printed wiring board, and method of manufacturing the same
US20110174526A1 (en) Circuit module
WO2019195978A1 (zh) 激光器、激光器阵列的封装结构及封装组件
US20060237389A1 (en) Method for fabricating interlayer conducting structure of circuit board
GB2189084A (en) Integrated circuit packaging
CN103563071A (zh) 配线基板及使用配线基板的高频模块
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
US20050174190A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
CN107924847B (zh) 安装结构以及模块
JP3715120B2 (ja) ハイブリッドモジュール
JPH05335475A (ja) 回路チップ実装装置
WO2021006344A1 (ja) アレイアンテナ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant