JP7020675B2 - Ｌｏｗ－ｋ膜付きウエハの分断方法 - Google Patents

Ｌｏｗ－ｋ膜付きウエハの分断方法 Download PDF

Info

Publication number
JP7020675B2
JP7020675B2 JP2018032121A JP2018032121A JP7020675B2 JP 7020675 B2 JP7020675 B2 JP 7020675B2 JP 2018032121 A JP2018032121 A JP 2018032121A JP 2018032121 A JP2018032121 A JP 2018032121A JP 7020675 B2 JP7020675 B2 JP 7020675B2
Authority
JP
Japan
Prior art keywords
film
low
wafer
break
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018032121A
Other languages
English (en)
Other versions
JP2019149409A (ja
Inventor
健太 田村
真和 武田
健二 村上
光希 栄田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Diamond Industrial Co Ltd
Original Assignee
Mitsuboshi Diamond Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Diamond Industrial Co Ltd filed Critical Mitsuboshi Diamond Industrial Co Ltd
Priority to JP2018032121A priority Critical patent/JP7020675B2/ja
Priority to TW108102640A priority patent/TW201937582A/zh
Priority to KR1020190018777A priority patent/KR20190103006A/ko
Priority to CN201910122464.2A priority patent/CN110197811A/zh
Publication of JP2019149409A publication Critical patent/JP2019149409A/ja
Application granted granted Critical
Publication of JP7020675B2 publication Critical patent/JP7020675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は、半導体ウエハを分断する手法に関し、特に表面にＬｏｗ－ｋ膜が積層された半導体ウエハの分断に関する。
表面に低誘電率絶縁体被膜（Ｌｏｗ－ｋ膜）等が積層された半導体ウエハを分断する手法として、膜に溝加工を行うとともに基板内部にレーザによる改質加工を行うものがすでに公知である（例えば、特許文献１および特許文献２参照）。
また、表面に膜が形成された脆性材料基板にスクライブを行い、鋭角のブレークバー（ブレークプレート）によって膜を切断するとともに脆性材料基板ブレークするという、膜付き脆性材料基板の分断方法もすでに公知である（例えば、特許文献３および特許文献４参照）。
特開２００７－１７３４７５号公報 特開２０１３－２５４８６７号公報 特開２０１４－０８７９３７号公報 特開２０１５－０８３３３７号公報
半導体デバイス用のウエハを個々のデバイスチップ単位に分割する手法として、表面に所定のパターンが形成されたウエハの内部にレーザビームを照射して、特許文献１に開示されているような改質層（変質層）を形成し、さらにその裏面を研削して薄肉化した後、ダイシングテープにこれを貼付し、ダイシングテープを伸張させるエキスパンド工程によって改質層からの亀裂伸展を生じさせることで、ウエハを個々のデバイスチップに分割する、という手法が、広く知られている。
ただし、係る手法をＬｏｗ－ｋ膜付きのウエハに適用した場合、膜が良好に分断されず、膜とウエハとの界面で膜が剥離するなどの不具合が生じることがある。
本発明は上記課題に鑑みてなされたものであり、ウエハ表面に形成されたＬｏｗ－ｋ膜の剥離を防止しつつ、ウエハを確実に分断することができる手法を提供することを、目的とする。
上記課題を解決するため、請求項１の発明は、シリコン基板の一方主面上にＬｏｗ－ｋ膜が積層形成されたＬｏｗ－ｋ膜付きウエハを、あらかじめ画定されたストリートに沿って分断する方法であって、a)レーザビームの照射によって、前記シリコン基板の内部に前記ストリートに沿って変質領域を形成する変質領域形成工程と、b)前記変質領域形成工程を経た前記Ｌｏｗ－ｋ膜付きウエハの前記シリコン基板を研削し前記変質領域をスクライブラインとして露出させるバックグラインド工程と、c)前記バックグラインド工程を経た前記Ｌｏｗ－ｋ膜付きウエハに対し、前記Ｌｏｗ－ｋ膜の側から前記スクライブラインに沿ってブレークプレートを当接させることによって前記Ｌｏｗ－ｋ膜付きウエハをブレークするブレーク工程と、d)前記ブレーク工程を経た前記Ｌｏｗ－ｋ膜付きウエハをエキスパンド処理することにより、前記Ｌｏｗ－ｋ膜付きウエハの前記ストリートによって区画されていた部分を互いに離隔させるエキスパンド工程と、を備えることを特徴とする。
請求項２の発明は、請求項１に記載のＬｏｗ－ｋ膜付きウエハの分断方法であって、前記ブレーク工程においては、前記ブレークプレートとして、刃先角が５°～２５°であり、曲率半径が５μｍ～２５μｍであるものを用いる、ことを特徴とする。
請求項１および請求項２の発明によれば、Ｌｏｗ－ｋ膜の剥離を抑制しつつ確実にＬｏｗ－ｋ膜付きウエハを分断することができる。
Ｌｏｗ－ｋ膜付きウエハ１０の概略平面図である。 Ｌｏｗ－ｋ膜付きウエハ１０のストリートＳＴ近傍の模式断面図である。 Ｌｏｗ－ｋ膜付きウエハ１０をストリートＳＴの位置において分断する一連の処理についての、処理の流れを示す図である。 表面保護テープ５が貼付された後のＬｏｗ－ｋ膜付きウエハ１０を示す図である。 変質領域ＲＥが形成された後のＬｏｗ－ｋ膜付きウエハ１０を示す図である。 ＢＧプロセス実行後のＬｏｗ－ｋ膜付きウエハ１０を示す図である。 ブレーク処理を行うブレーク処理装置１００を例示する図である。 ブレーク処理装置１００におけるブレーク処理の途中の様子を示す図である。 全てのスクライブラインＳＬ形成箇所に対してブレーク処理を行った後の様子を示す図である。 ブレーク処理を行うことなくエキスパンド処理を行った場合について説明するための図である。
図１は、本実施の形態における分断の対象であるＬｏｗ－ｋ膜（低誘電率絶縁体被膜）付きウエハ（半導体基板）１０の概略平面図である。図２は、Ｌｏｗ－ｋ膜付きウエハ１０のストリートＳＴ近傍の模式断面図である。
Ｌｏｗ－ｋ膜付きウエハ１０は概略、シリコン基板１の一方主面上に、Ｌｏｗ－ｋ膜２が積層形成された構成を有する。またＬｏｗ－ｋ膜付きウエハ１０においては、多数の単位パターンＵＰが二次元的に繰り返し交互に形成され、かつ、単位パターンＵＰ同士の間がストリートＳＴと称される正方格子状の領域によって区画されてなる。ストリートＳＴに沿って分断することによって、Ｌｏｗ－ｋ膜付きウエハ１０は単位パターンＵＰごとに分割され、これにより得られた、それぞれに単位パターンＵＰを含む個片が、デバイスチップＣＰとなる。単位パターンＵＰのサイズ（一辺の長さ）は例えば０．２ｍｍ～１０ｍｍ程度であり、ストリートＳＴの幅は例えば１０μｍ～１００μｍ程度である。
シリコン基板１としては、例えば、直径が８～１２インチで、厚みが１００μｍ～１０００μｍ程度（例えば１５０μｍ）のものが好適である。なお、厚みについては、後述する処理手順によってＬｏｗ－ｋ膜付きウエハ１０からデバイスチップＣＰを得る過程において、シリコン基板１を研磨することを考慮した値とされる。Ｌｏｗ－ｋ膜２は、例えば、ナノレベルの多数の気孔を有する多孔質のＳｉＯ２膜である。Ｌｏｗ－ｋ膜２は、１μｍ～１０μｍ程度（例えば５μｍ）の厚みを有するものが好適である。
より詳細には、単位パターンＵＰの部分においては、例えばシリコン基板１上に形成されＬｏｗ－ｋ膜２によって被覆されてなる金属配線３ａや、Ｌｏｗ－ｋ膜２の上面に形成された薄膜電極３ｂなどの種々のチップ構成要素３が設けられてなる。一方、ストリートＳＴの部分においても同様に、金属配線やＴＥＧなどの要素４が設けられていてもよい。
図３は、以上のような構成を有するＬｏｗ－ｋ膜付きウエハ１０を、あらかじめ画定されているストリートＳＴの位置において分断し、多数のデバイスチップＣＰを得る一連の処理についての、処理の流れを示す図である。図４ないし図９は、係る一連の処理の途中における様子を示す模式図である。なお、各図においては、複数のストリートＳＴが図面に垂直な方向に延在しているものとする。なお、図４以降の図においては、簡単のため、単位パターンＵＰに含まれるチップ構成要素３やストリートＳＴに含まれる要素４の図示を省略している。
まず、分断対象たる、単位パターンＵＰとストリートＳＴとがあらかじめ画定されたＬｏｗ－ｋ膜付きウエハ１０が用意されると、その一方主面である表面１０ａ（Ｌｏｗ－ｋ膜２の露出面２ａ）に、ＢＧ（バックグラインド）プロセス用の表面保護テープ５が貼付される（ステップＳ１）。
係る表面保護テープ５が貼付された後のＬｏｗ－ｋ膜付きウエハ１０を図４に示す。表面保護テープ５としては、公知のもの（市販のもの）を用いることができる。
係る表面保護テープ５を貼付した後のＬｏｗ－ｋ膜付きウエハ１０の内部に対し、変質領域の形成を行う（ステップＳ２）。係る変質領域の形成は、図４に示すように、所定の出射源ＬＳから出射させたレーザビームＬＢを、裏面１０ｂ（シリコン基板１の露出面１ｂ）側から、シリコン基板１の内部に集光点Ｆが位置するように照射しつつ、これをストリートＳＴの延在方向（図面に垂直な方向）に沿って走査することにより行う。このときの集光点Ｆの、Ｌｏｗ－ｋ膜付きウエハ１０の裏面１０ｂからの深さｄ１は、Ｌｏｗ－ｋ膜付きウエハ１０の残りの部分の厚み（深さ）ｄ２が、最終的に得ようとするデバイスチップＣＰの厚みｔと概ね同じとなるように、設定される。
係るレーザビームＬＢの照射には、公知のレーザ加工装置を利用可能である。
全てのストリートＳＴを対象に、係る態様にてレーザビームＬＢの照射がなされると、それぞれのストリートＳＴにおいて、集光点Ｆを含む所定の深さ範囲に変質領域ＲＥが形成される。係る変質領域ＲＥが形成された後のＬｏｗ－ｋ膜付きウエハ１０を図５に示す。
変質領域ＲＥが形成されると、続いて、図５において矢印ＡＲ１にて示すように裏面１０ｂの側からＬｏｗ－ｋ膜付きウエハ１０を（シリコン基板１を）研削し、その厚みを低減させる（薄肉化する）、ＢＧ（バックグラインド）プロセスを行う（ステップＳ３）。
図６は、係るＢＧプロセス実行後のＬｏｗ－ｋ膜付きウエハ１０を示している。ＢＧプロセスを行うことにより、シリコン基板１においては内部に存在していた変質領域ＲＥが露出するようになる。以降、係る態様にて外部に露出した変質領域ＲＥをスクライブラインＳＬとも称する。なお、この変質領域ＲＥにおいては変質によって周囲より材料強度が低下しているため、外部に露出することによって当該変質領域ＲＥを構成する材料が欠落し、溝形状をなすこともある。
以降、係るＢＧプロセスの実行により厚みがｔとなったＬｏｗ－ｋ膜付きウエハ１０を特に、ＢＧ後ウエハ１０αとも称し、このときのシリコン基板１をＢＧ後シリコン基板１αとも称する。
係るＢＧ後ウエハ１０αはブレーク処理に供される。図７は、係るブレーク処理を行うブレーク処理装置１００を例示する図である。
ブレーク処理を行うにあたってはまず、平板環状の保持リング７に張設されたダイシングテープ６が用意され、ＢＧ後ウエハ１０αは、ＢＧ用の表面保護テープ５が貼付された表面１０ａを上面とし、スクライブラインＳＬが存在する裏面１０ｂを下面として、該ダイシングテープ６上に搭載される（ステップＳ４）。なお、ダイシングテープ６としては、ダイボンディング剤が塗布されたダイシングボンディングテープを用いる態様であってもよい。
係る搭載がなされると、ＢＧ用の表面保護テープ５は剥離され（ステップＳ５）、代わって、表面１０ａには（Ｌｏｗ－ｋ膜２の上面上には）ブレーク用の表面保護テープ８が貼付される（ステップＳ６）。好ましくは、図７に示すように、ブレーク用の表面保護テープ８は、その外周端部が保持リング７に貼付される態様にてＢＧ後ウエハ１０αに貼付される。そして、係る表面保護テープ８の貼付により得られた、ＢＧ後ウエハ１０αとダイシングテープ６と保持リング７とブレーク用の表面保護テープ８とが一体とされた被処理体が、ブレーク処理装置１００におけるブレーク処理に供される。
ブレーク処理装置１００は、弾性体からなり、上面１０１ａにＢＧ後ウエハ１０αが水平に載置される支持部１０１と、該支持部１０１を下方から支持するベース部１０２とから構成され、水平方向に移動自在でありかつ面内方向に回転自在に設けられたステージ１１０と、所定の刃渡り方向に延在してなる刃先１０３ｅを一方端部に有し、当該刃先１０３ｅが下側となる姿勢にて矢印ＡＲ２に示す鉛直方向に昇降自在とされてなるブレークプレート１０３とを、主として備える。
図７においては、等間隔に設けられたスクライブラインＳＬが図面に垂直な方向に延在するように、ＢＧ後ウエハ１０αが支持部１０１の上面１０１ａに載置されてなるとともに、あるスクライブラインＳＬの鉛直上方に、ブレークプレート１０３が（より詳細にはその刃先１０３ｅが）、スクライブラインＳＬの延在方向に沿って配置されてなる場合を示している。
支持部１０１は、硬度が６５°～９５°、好ましくは７０°～９０°、例えば８０°である材質の弾性体にて形成されるのが好適である。係る支持部１０１としては、例えばシリコーンゴムなどを好適に用いることができる。一方、ベース部１０２は、硬質の（弾性を有していない）部材からなる。
ブレークプレート１０３は、図面に垂直な方向に長手方向（刃渡り方向である）を有する金属製の薄板部材である。刃先１０３ｅは、部分Ｅ１についての拡大図に示すように、所定の刃先角θを有するとともに、先端部が曲率半径Ｒの円弧状となっている。
図８は、ブレーク処理装置１００におけるブレーク処理の途中の様子を示している。ブレーク処理は、概略、ＢＧ後ウエハ１０αに対しその表面側からスクライブラインＳＬの形成位置の鉛直上方に向けてブレークプレート１０３を下降させ、刃先１０３ｅがＬｏｗ－ｋ膜２を覆う表面保護テープ８に当接した後もブレークプレート１０３を矢印ＡＲ３に示す方向へ押し下げるという態様にて、行われる（ステップＳ７）。この押し下げによって、部分Ｅ２の拡大図に示すように、スクライブラインＳＬの側方に矢印ＡＲ４ａ、ＡＲ４ｂにて示すような相反する向きの力が生じ、これによって、矢印ＡＲ５にて示すようにスクライブラインＳＬから鉛直上方に向けて亀裂ＣＲが伸展する。この亀裂は、ＢＧ後シリコン基板１αを貫通してＬｏｗ－ｋ膜２にまで達し、好ましくは、ＢＧ後ウエハ１０αの表面にまで達する。
本実施の形態においては、刃先１０３ｅの刃先角θと曲率半径Ｒの値を、ＢＧ後シリコン基板１αの厚みとＬｏｗ－ｋ膜２の厚みに応じて好適に定めることにより、係るブレークにおけるＢＧ後シリコン基板１αからＬｏｗ－ｋ膜２への亀裂ＣＲの伸展が、Ｌｏｗ－ｋ膜２の剥離を生じさせることなく、好適に実現されるようになっている。
ＢＧ後シリコン基板１αの厚みが５０μｍ～４００μｍ程度であり、Ｌｏｗ－Ｋ膜２の厚みが１μｍ～１０μｍ程度である、一般的なＢＧ後ウエハ１０αの場合であれば、刃先１０３ｅの刃先角θが５°～２５°であり、曲率半径Ｒが５μｍ～２５μｍであるブレークプレート１０３を用いることで、Ｌｏｗ－ｋ膜２の剥離が生じないＢＧ後シリコン基板１αの分断が可能である。
図９は、全てのスクライブラインＳＬ形成箇所に対してブレーク処理を行った後の様子を示している。以降、ブレーク処理を経たウエハ１０を特にブレーク後ウエハ１０βとも称する。図９においては、亀裂ＣＲの伸展により、ブレーク後ウエハ１０βの全てのストリートＳＴにおいて亀裂ＣＲがＬｏｗ－ｋ膜２を貫通している様子を示しているが、これは必須の態様ではない。
ブレーク処理の終了後、ブレーク後ウエハ１０βからブレーク用の表面保護テープ８が剥離される（ステップＳ８）。そして、係る剥離後のブレーク後ウエハ１０βは、公知のエキスパンド処理に供される（ステップＳ９）。エキスパンド処理においては、ダイシングテープ６を伸張させることによって、それまで隣り合っていた個々のデバイスチップＣＰを構成する部分を離隔させる。仮にブレーク処理の終了の時点では亀裂ＣＲがＬｏｗ－ｋ膜２を貫通していない箇所があったとしても、係るエキスパンド処理によって亀裂ＣＲはＬｏｗ－ｋ膜２を貫通する。係るエキスパンド処理を経ることで、ブレーク後ウエハ１０βは、個々のデバイスチップＣＰに分割される。
図１０は、比較のために示す、ブレーク処理を行うことなく（より詳細にはステップＳ７～ステップＳ８の処理を行うことなく）エキスパンド処理を行った場合について説明するための図である。
係る場合、矢印ＡＲ６ａ、ＡＲ６ｂにて示すように、ダイシングテープ６に貼付されたＢＧ後ウエハ１０αを直ちにエキスパンドすることになる。これは、部分Ｅ３の拡大図にて示すように、矢印ＡＲ７にて示すようなスクライブラインＳＬからＬｏｗ－ｋ膜２に至る亀裂ＣＲの直線的な伸展を生じさせ、さらには隣り合うデバイスチップＣＰを互いに離隔させることを意図したものであるが、実際には、ＢＧ後シリコン基板１α内においてはこのような亀裂ＣＲの伸展が見られるものの、Ｌｏｗ－ｋ膜２においては、ランダムな方向に亀裂ＣＲ１が伸展したり、あるいは、亀裂は伸展せず代わってＬｏｗ－ｋ膜２に剥離部分Ｄが生じたりしてしまうことが、確認されている。
このことは、変質領域の形成とＢＧプロセスを経たＬｏｗ－ｋ膜付きウエハを分断する場合には、ＢＧプロセス後直ちにエキスパンド処理を行うよりも、ＢＧプロセスを経たＬｏｗ－ｋ膜付きウエハに対しいったんスクライブラインに沿ったブレーク処理を行ったうえで、エキスパンド処理を行う方が、Ｌｏｗ－ｋ膜の剥離の抑制を含む確実な分断の実現にとって、有効であることを示している。
以上、説明したように、本実施の形態によれば、シリコン基板上にＬｏｗ－ｋ膜が形成されたＬｏｗ－ｋ膜付きウエハの分断を、レーザビームの照射によりシリコン基板内部に変質領域の形成を行った後、シリコン基板を研削して薄肉化するバックグラインドプロセスにより変質領域をスクライブラインとして露出させ、係る研削後のウエハに対してスクライブラインに沿ったブレーク処理を行ったうえで、エキスパンド処理を行う、という手順にて行うことで、Ｌｏｗ－ｋ膜の剥離を抑制しつつ確実にＬｏｗ－ｋ膜付きウエハを分断することができる。
刃先角θと曲率半径Ｒとを種々に違えた５通りのブレークプレート１０３を用いてＢＧ後ウエハ１０αのブレーク処理を行った。表１は、係る場合におけるＬｏｗ－ｋ膜２への亀裂ＣＲの伸展の良否を判定した結果を、刃先角θと曲率半径Ｒの条件とともに示している。なお、ＢＧ後ウエハ１０αとしては、ＢＧ後シリコン基板１αの厚みが１５０μｍであり、Ｌｏｗ－Ｋ膜２の厚みが５μｍであるものを用いた。ブレークの際のブレークプレート１０３の下降速度は１００ｍｍ／ｓとし、押し込み量は１００μｍとした。
Figure 0007020675000001
表中、「○」（丸印）は、亀裂ＣＲの伸展が良好になされ、かつ、Ｌｏｗ－ｋ膜２に剥離が生じなかったことを示している。「△」（三角印）は、亀裂ＣＲの伸展が概ね良好になされたが、Ｌｏｗ－ｋ膜２に部分的に剥離が生じたことを示している。「×」（バツ印）は、剥離が多発したことを示している。
表１に示すように、少なくとも刃先角θが１５°以下であり、曲率半径が１０μｍであるブレークプレート１０３については、ＢＧ後シリコン基板１αからＬｏｗ－ｋ膜２への亀裂ＣＲの伸展が、好適に実現され、かつ、Ｌｏｗ－ｋ膜２の剥離が生じないことが、確認された。
１ シリコン基板
１α ＢＧ後シリコン基板
２ Ｌｏｗ－ｋ膜
３ チップ構成要素
５ 表面保護テープ
６ ダイシングテープ
７ 保持リング
８ 表面保護テープ
１０ Ｌｏｗ－ｋ膜付きウエハ
１０α ＢＧ後ウエハ
１０β ブレーク後ウエハ
１０ａ （Ｌｏｗ－ｋ膜付きウエハの）表面
１０ｂ （Ｌｏｗ－ｋ膜付きウエハの）裏面
１００ ブレーク処理装置
１０１ 支持部
１０１ａ 上面
１０２ ベース部
１０３ ブレークプレート
１０３ｅ 刃先
１１０ ステージ
ＣＰ デバイスチップ
ＣＲ 亀裂
Ｆ 集光点
ＬＢ レーザビーム
ＬＳ 出射源
ＲＥ 変質領域
ＳＬ スクライブライン
ＳＴ ストリート
ＵＰ 単位パターン

Claims (2)

  1. シリコン基板の一方主面上にＬｏｗ－ｋ膜が積層形成されたＬｏｗ－ｋ膜付きウエハを、あらかじめ画定されたストリートに沿って分断する方法であって、
    a)レーザビームの照射によって、前記シリコン基板の内部に前記ストリートに沿って変質領域を形成する変質領域形成工程と、
    b)前記変質領域形成工程を経た前記Ｌｏｗ－ｋ膜付きウエハの前記シリコン基板を研削し前記変質領域をスクライブラインとして露出させるバックグラインド工程と、
    c)前記バックグラインド工程を経た前記Ｌｏｗ－ｋ膜付きウエハに対し、前記Ｌｏｗ－ｋ膜の側から前記スクライブラインに沿ってブレークプレートを当接させることによって前記Ｌｏｗ－ｋ膜付きウエハをブレークするブレーク工程と、
    d)前記ブレーク工程を経た前記Ｌｏｗ－ｋ膜付きウエハをエキスパンド処理することにより、前記Ｌｏｗ－ｋ膜付きウエハの前記ストリートによって区画されていた部分を互いに離隔させるエキスパンド工程と、
    を備えることを特徴とする、Ｌｏｗ－ｋ膜付きウエハの分断方法。
  2. 請求項１に記載のＬｏｗ－ｋ膜付きウエハの分断方法であって、
    前記ブレーク工程においては、前記ブレークプレートとして、刃先角が５°～２５°であり、曲率半径が５μｍ～２５μｍであるものを用いる、
    ことを特徴とする、Ｌｏｗ－ｋ膜付きウエハの分断方法。
JP2018032121A 2018-02-26 2018-02-26 Ｌｏｗ－ｋ膜付きウエハの分断方法 Active JP7020675B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018032121A JP7020675B2 (ja) 2018-02-26 2018-02-26 Ｌｏｗ－ｋ膜付きウエハの分断方法
TW108102640A TW201937582A (zh) 2018-02-26 2019-01-24 具有低介電膜之晶圓之分斷方法
KR1020190018777A KR20190103006A (ko) 2018-02-26 2019-02-18 Low-k막 부착 웨이퍼의 분단 방법
CN201910122464.2A CN110197811A (zh) 2018-02-26 2019-02-18 带有Low-k膜的晶片的分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018032121A JP7020675B2 (ja) 2018-02-26 2018-02-26 Ｌｏｗ－ｋ膜付きウエハの分断方法

Publications (2)

Publication Number Publication Date
JP2019149409A JP2019149409A (ja) 2019-09-05
JP7020675B2 true JP7020675B2 (ja) 2022-02-16

Family

ID=67751454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018032121A Active JP7020675B2 (ja) 2018-02-26 2018-02-26 Ｌｏｗ－ｋ膜付きウエハの分断方法

Country Status (4)

Country Link
JP (1) JP7020675B2 (ja)
KR (1) KR20190103006A (ja)
CN (1) CN110197811A (ja)
TW (1) TW201937582A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7545027B2 (ja) 2020-07-28 2024-09-04 株式会社東京精密 ウェーハ加工方法及びシステム

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206162A (ja) 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012004278A (ja) 2010-06-16 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体製造装置
JP2012109358A (ja) 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2013230477A (ja) 2012-04-27 2013-11-14 Disco Corp レーザー加工装置及びレーザー加工方法
JP2014038877A (ja) 2012-08-10 2014-02-27 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2015084349A (ja) 2013-10-25 2015-04-30 三星ダイヤモンド工業株式会社 ブレイク装置
JP2015083337A (ja) 2013-10-25 2015-04-30 三星ダイヤモンド工業株式会社 ブレイク装置
JP2015149444A (ja) 2014-02-07 2015-08-20 株式会社ディスコ ウェーハの加工方法
JP2016040810A (ja) 2014-08-13 2016-03-24 株式会社ディスコ ブレーキング装置
JP2016174092A (ja) 2015-03-17 2016-09-29 株式会社ディスコ 光デバイスチップの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5992731B2 (ja) 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法
JP6043150B2 (ja) 2012-10-29 2016-12-14 三星ダイヤモンド工業株式会社 積層脆性材料基板のブレイク装置および積層脆性材料基板のブレイク方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206162A (ja) 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2012004278A (ja) 2010-06-16 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法及び半導体製造装置
JP2012109358A (ja) 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd 半導体基板の切断方法及び半導体基板の切断装置
JP2013230477A (ja) 2012-04-27 2013-11-14 Disco Corp レーザー加工装置及びレーザー加工方法
JP2014038877A (ja) 2012-08-10 2014-02-27 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2015084349A (ja) 2013-10-25 2015-04-30 三星ダイヤモンド工業株式会社 ブレイク装置
JP2015083337A (ja) 2013-10-25 2015-04-30 三星ダイヤモンド工業株式会社 ブレイク装置
JP2015149444A (ja) 2014-02-07 2015-08-20 株式会社ディスコ ウェーハの加工方法
JP2016040810A (ja) 2014-08-13 2016-03-24 株式会社ディスコ ブレーキング装置
JP2016174092A (ja) 2015-03-17 2016-09-29 株式会社ディスコ 光デバイスチップの製造方法

Also Published As

Publication number Publication date
CN110197811A (zh) 2019-09-03
TW201937582A (zh) 2019-09-16
JP2019149409A (ja) 2019-09-05
KR20190103006A (ko) 2019-09-04

Similar Documents

Publication Publication Date Title
JP4398686B2 (ja) ウエーハの加工方法
JP6305853B2 (ja) ウエーハの加工方法
KR102566316B1 (ko) 레이저 가공 방법
JP5133660B2 (ja) ウエーハの裏面に装着された接着フィルムの破断方法
TWI620635B (zh) Elastic support plate, breaking device and breaking method
JP2007258236A (ja) 半導体基板の分断方法およびその分断方法で作製された半導体チップ
TWI620636B (zh) Fracture device and breaking method
JP6457231B2 (ja) ウエーハの分割方法
TW202205421A (zh) 矽基板製造方法
TW201705255A (zh) 晶圓的加工方法
TWI622092B (zh) 晶片製造方法
JP6679156B2 (ja) ウェーハの加工方法
TW201637855A (zh) 貼合基板之分割方法及分割裝置
JP7020675B2 (ja) Ｌｏｗ－ｋ膜付きウエハの分断方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP2016004799A (ja) 貼り合わせウェーハ形成方法
KR20150044374A (ko) 탄성 지지판, 파단장치 및 분단방법
JPH0574934A (ja) 薄型チツプの形成方法
JP7531135B2 (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法
TWI831925B (zh) 晶圓之加工方法
JP2020009864A (ja) 被加工物の研削方法
JP6507866B2 (ja) 半田ボール付き半導体チップの製造装置及び作製方法
JP5930840B2 (ja) 板状物の加工方法
JP2020107839A (ja) ＳｉＣ基板の分断方法及び分断装置
TWI592271B (zh) Scratch the brittle substrate with the rule of the substrate, the method of characterization and breaking method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220127

R150 Certificate of patent or registration of utility model

Ref document number: 7020675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150