CN110197811A - 带有Low-k膜的晶片的分割方法 - Google Patents

带有Low-k膜的晶片的分割方法 Download PDF

Info

Publication number
CN110197811A
CN110197811A CN201910122464.2A CN201910122464A CN110197811A CN 110197811 A CN110197811 A CN 110197811A CN 201910122464 A CN201910122464 A CN 201910122464A CN 110197811 A CN110197811 A CN 110197811A
Authority
CN
China
Prior art keywords
film
low
chip
cut
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910122464.2A
Other languages
English (en)
Inventor
田村健太
武田真和
村上健二
荣田光希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsuboshi Diamond Industrial Co Ltd
Original Assignee
Mitsuboshi Diamond Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsuboshi Diamond Industrial Co Ltd filed Critical Mitsuboshi Diamond Industrial Co Ltd
Publication of CN110197811A publication Critical patent/CN110197811A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明提供一种能够在防止形成于晶片表面的Low‑k膜的剥离的同时可靠地对晶片进行分割的方法。沿着预先划定的切割迹道对带有Low‑k膜的晶片进行分割的方法具有：工序a，通过激光束的照射，在硅基板的内部沿着切割迹道形成变质区域；工序b，对经过工序a的带有Low‑k膜的晶片的硅基板进行研磨，使变质区域作为刻划线而露出；工序c，通过从Low‑k膜的一侧沿着刻划线使切断板抵接于经过工序b的带有Low‑k膜的晶片，从而对带有Low‑k膜的晶片进行切断；以及工序d，通过对经过工序c的带有Low‑k膜的晶片进行扩展处理，从而使带有Low‑k膜的晶片的被切割迹道区划的部分相互分离。

Description

带有Low-k膜的晶片的分割方法
技术领域
本发明涉及半导体晶片的分割方法，特别涉及在表面层叠有Low-k膜的半导体晶片的分割。
背景技术
作为对在表面层叠有低介电常数绝缘体覆膜(Low-k膜)等的半导体晶片进行分割的方法，已知有如下方法：对膜进行槽加工，并且对基板内部进行基于激光的改质加工(例如，参照专利文献1及专利文献2)。
此外，已知有如下的带有膜的脆性材料基板的分割方法：对在表面形成有膜的脆性材料基板进行刻划，通过锐角的切断杆(切断板)对膜进行切割，并且切断脆性材料基板(例如，参照专利文献3及专利文献4)。
现有技术文献
专利文献
专利文献1：日本特开2007-173475号公报；
专利文献2：日本特开2013-254867号公报；
专利文献3：日本特开2014-087937号公报；
专利文献4：日本特开2015-083337号公报。
发明要解决的课题
作为将半导体设备用的晶片分割成各个设备芯片单元的方法，众所周知有以下方法：向在表面形成有规定的图案的晶片的内部照射激光束，形成如在专利文献1中公开的那样的改质层(变质层)，进而对其背面进行研磨并薄片化后，将其粘贴在切割胶带(dicingtape)上，通过使切割胶带拉伸的扩展工序而产生从改质层起的裂缝伸展，从而将晶片分割成各个设备芯片。
但是，在将该方法应用于带有Low-k膜的晶片的情况下，有时膜没有良好地分割，在膜与晶片的界面产生膜剥离等缺陷。
发明内容
本发明是鉴于上述课题而完成的，其目的在于提供一种能够在防止形成于晶片表面的Low-k膜的剥离的同时可靠地对晶片进行分割的方法。
用于解决课题的方案
为了解决上述课题，第一方式的发明是一种带有Low-k膜的晶片的分割方法，其特征在于，沿着预先划定的切割迹道，对在硅基板的一个主表面上层叠形成有Low-k膜的带有Low-k膜的晶片进行分割，所述带有Low-k膜的晶片的分割方法具有：a)变质区域形成工序，通过激光束的照射，在所述硅基板的内部沿着所述切割迹道形成变质区域；b)背磨工序，对经过所述变质区域形成工序的所述带有Low-k膜的晶片的所述硅基板进行研磨，使所述变质区域作为刻划线而露出；c)切断工序，通过从所述Low-k膜的一侧沿着所述刻划线使切断板抵接于经过所述背磨工序的所述带有Low-k膜的晶片，从而对所述带有Low-k膜的晶片进行切断；以及d)扩展工序，通过对经过所述切断工序的所述带有Low-k膜的晶片进行扩展处理，从而使所述带有Low-k膜的晶片的被所述切割迹道区划的部分相互分离。
第二方式的发明是第一方式所述的带有Low-k膜的晶片的分割方法，其特征在于，在所述切断工序中，作为所述切断板，使用刀刃角为5°～25°、曲率半径为5μm～25μm的切断板。
发明效果
根据第一方式和第二方式的发明，能够在抑制Low-k膜的剥离的同时可靠地对带有Low-k膜的晶片进行分割。
附图说明
图1为带有Low-k膜的晶片10的概要俯视图。
图2为带有Low-k膜的晶片10的切割迹道(street)ST附近的示意剖视图。
图3为表示关于在切割迹道ST的位置对带有Low-k膜的晶片10进行分割的一系列的处理的处理流程的图。
图4为表示在粘贴表面保护胶带5后的带有Low-k膜的晶片10的图。
图5为表示在形成变质区域RE后的带有Low-k膜的晶片10的图。
图6为表示执行BG工艺后的带有Low-k膜的晶片10的图。
图7为示例出进行切断处理的切断处理装置100的图。
图8为表示在切断处理装置100中的切断处理的途中的情况的图。
图9为表示对全部的刻划线SL形成位置进行切断处理后的情况的图。
图10为用于对不进行切断处理而进行扩展处理的情况进行说明的图。
具体实施方式
图1为本实施方式中的作为分割对象的带有Low-k膜(低介电常数绝缘体覆膜)的晶片(半导体基板)10的概要俯视图。图2为带有Low-k膜的晶片10的切割迹道ST附近的示意剖视图。
带有Low-k膜的晶片10大致具有在硅基板1的一个主表面上层叠形成有Low-k膜2的结构。此外，在带有Low-k膜的晶片10中，二维地重复交替地形成多个单元图案UP，且单元图案UP彼此之间由被称为切割迹道ST的正方形格子状的区域进行区划而成。通过沿着切割迹道ST进行分割，带有Low-k膜的晶片10按每个单元图案UP进行分割，由此得到的分别包含单元图案UP的单片成为设备芯片CP。单元图案UP的尺寸(一边的长度)例如是0.2mm～10mm左右，切割迹道ST的宽度例如为10μm～100μm左右。
作为硅基板1，优选为例如直径为8～12英寸、厚度为100μm～1000μm左右(例如150μm)的基板。另外，关于厚度，在根据后述的处理顺序由带有Low-k膜的晶片10获得设备芯片CP的过程中，采用考虑了对硅基板1进行抛光的值。Low-k膜2例如为具有纳米级的多个气孔的多孔的SiO2膜。Low-k膜2优选为具有1μm～10μm左右(例如5μm)的厚度的膜。
更具体而言，在单元图案UP的局部设置有例如利用在硅基板1上形成的Low-k膜2覆盖而成的金属布线3a、在Low-k膜2的上表面形成的薄膜电极3b等的各种芯片构成元件3。另一方面，在切割迹道ST的局部也可以同样地设置有金属布线、TEG等的元件4。
图3为表示关于在预先划定的切割迹道ST的位置处对具有如以上这样结构的带有Low-k膜的晶片10进行分割而获得多个设备芯片CP的一系列处理的处理流程的图。图4至图9为表示这样的一系列处理的途中的情况的示意图。另外，在各图中，设为多个切割迹道ST在垂直于图面的方向上延伸。另外，在图4之后的图中，为了简便起见而省略了在单元图案UP中包含的芯片构成元件3、和在切割迹道ST中包含的元件4的图示。
首先，当准备作为分割对象的、预先划定有单元图案UP和切割迹道ST的带有Low-k膜的晶片10时，在作为其一个主表面的表面10a(Low-k膜2的露出面2a)粘贴用于BG(背磨)工艺的表面保护胶带5(步骤S1)。
在图4中示出粘贴有这样的表面保护胶带5后的带有Low-k膜的晶片10。作为表面保护胶带5，能够使用公知的胶带(市售的胶带)。
针对粘贴了这样的表面保护胶带5后的带有Low-k膜的晶片10的内部，进行变质区域的形成(步骤S2)。这样的变质区域的形成如以下进行：如图4所示，以聚光点F位于硅基板1的内部的方式从背面10b(硅基板1的露出面1b)侧照射从规定的发射源LS射出的激光束LB，同时沿着切割迹道ST的延伸方向(垂直于图面的方向)对其进行扫描。此时的聚光点F到带有Low-k膜的晶片10的背面10b的深度d1设定成带有Low-k膜的晶片10的剩余部分的厚度(深度)d2成为与最终要获得的设备芯片CP的厚度t大致相同。
对于这样的激光束LB的照射，能够利用已知的激光加工装置。
当将全部的切割迹道ST作为对象，以这样的方式进行激光束LB的照射时，在各自的切割迹道ST中，在包含聚光点F的规定的深度范围内形成变质区域RE。在图5中示出形成了这样的变质区域RE后的带有Low-k膜的晶片10。
当形成变质区域RE时，接着进行BG(背磨)工艺(步骤S3)，即如图5中由箭头AR1所示那样从背面10b侧对带有Low-k膜的晶片10(对硅基板1)进行研磨，使其厚度减少(薄片化)。
图6示出了执行该BG工艺后的带有Low-k膜的晶片10。通过进行BG工艺，在硅基板1中存在于内部的变质区域RE露出。以下，将以这样的方式露出于外部的变质区域RE也称为刻划线SL。另外，由于在该变质区域RE中因为变质导致其材料强度比周围低，因此也存在如下情况：通过露出于外部，构成该变质区域RE的材料发生脱落而形成槽形状。
以下，特别地将通过执行该BG工艺而厚度成为t的带有Low-k膜的晶片10也称为BG后晶片10α，将此时的硅基板1也称为BG后硅基板1α。
该BG后晶片10α被提供给切断处理。图7是示例出进行该切断处理的切断处理装置100的图。
当进行切断处理时，首先准备在平板环状的保持环7铺设的切割胶带6，BG后晶片10α以将粘贴了BG用的表面保护胶带5的表面10a作为上表面、将存在刻划线SL的背面10b作为下表面的方式装载在该切割胶带6上(步骤S4)。另外，作为切割胶带6，也可以是使用涂布了模片粘接剂的切割粘接胶带的方式。
当进行这样的装载时，BG用的表面保护胶带5被剥离(步骤S5)，替代地，在表面10a(在Low-k膜2的上表面上)粘贴切断用的表面保护胶带8(步骤S6)。优选地，如图7所示那样，切断用的表面保护胶带8以其外周端部粘贴于保持环7的方式粘贴在BG后晶片10α。然后，将通过粘贴该表面保护胶带8而获得的BG后晶片10α、切割胶带6、保持环7和切断用的表面保护胶带8成为一体的被处理体提供给切断处理装置100的切断处理。
切断处理装置100主要具有：载物台110，其由在上表面101a水平载置BG后晶片10α的支承部101、和从下方支承该支承部101的基底部102构成，并以在水平方向上移动自由且在面内方向上旋转自由的方式设置，该支承部101由弹性体构成；和切断板103，其在一个端部具有沿规定的刃长方向延伸而成的刀刃103e，以该刀刃103e成为下侧的姿态在箭头AR2所示的竖直方向上自由升降。
在图7中示出了以等间隔设置的刻划线SL在垂直于图面的方向上延伸的方式，将BG后晶片10α载置于支承部101的上表面101a，并且在某条刻划线SL的竖直上方将切断板103(更具体而言是该刀刃103e)沿着刻划线SL的延伸方向配置而成的情况。
支承部101优选为由硬度为65°～95°、优选70°～90°、例如80°的材质的弹性体形成。作为该支承部101，例如能够适合使用硅橡胶等。另一方面，基底部102由硬质(不具有弹性)的构件构成。
切断板103是在垂直于图面方向上具有长度方向(刃长方向)的金属制的薄板构件。如对于局部E1的放大图所示那样，刀刃103e具有规定的刀刃角θ，并且顶端部成为曲率半径R的圆弧状。
图8示出了在切断处理装置100中的切断处理的途中的情况的图。切断处理大致以如下方式进行(步骤S7)：针对BG后晶片10α从其表面侧朝向刻划线SL的形成位置的竖直上方使切断板103下降，在刀刃103e抵接于覆盖low-k膜2的表面保护胶带8后，将切断板103向箭头AR3所示的方向压入。通过这样的压入，如局部E2的放大图所示那样，在刻划线SL的侧方产生如由箭头AR4a、AR4b所示那样的相反的方向的力，由此如由箭头AR5所示那样裂缝CR从刻划线SL向竖直上方伸展。该裂缝贯穿BG后硅基板1α并到达Low-k膜2，优选到达BG后晶片10α的表面。
在本实施方式中，通过根据BG后硅基板1α的厚度和Low-k膜2的厚度适合地确定刀刃103e的刀刃角θ与曲率半径R的值，从而适合实现在这样的切断中的裂缝CR从BG后硅基板1α起向Low-k膜2的伸展，而不产生Low-k膜2的剥离。
只要是BG后硅基板1α的厚度为50μm～400μm左右、Low-k膜2的厚度为1μm～10μm左右的、通常的BG后晶片10α的情况，则通过使用刀刃103e的刀刃角θ为5°～25°、曲率半径R为5μm～25μm的切割板103，就能够进行不产生Low-k膜2的剥离的BG后硅基板1α的分割。
图9示出了对全部的刻划线SL形成位置进行切断处理之后的情况的图。以下，特别地将经过切断处理的晶片10也称为切断后晶片10β。在图9中示出了由于裂缝CR的伸展而在切断后晶片10β的全部的切割迹道ST中裂缝CR贯穿了Low-k膜2的情况，但其不是必须的方式。
在切断处理结束后，从切断后晶片10β剥离切断用的表面保护胶带8(步骤S8)。然后，该剥离后的切断后晶片10β被提供给公知的扩展处理(步骤S9)。在扩展处理中，通过使切割胶带6拉伸，从而使至此为止相邻的构成各设备芯片的部分分离。即使在切断处理结束的时间点下存在裂缝CR没有贯穿Low-k膜2之处，通过该扩展处理，裂缝CR也贯穿Low-k膜2。经过该扩展处理，切断后晶片10β分割为各设备芯片CP。
图10是用于对为了比较而示出的不进行切断处理(更具体而言不进行步骤S7～步骤S8的处理)而进行了扩展处理的情况进行说明的图。
在该情况下，如由箭头AR6a、AR6b所示，将粘贴有切割胶带6的BG后晶片10α立即进行扩展。其意图如由局部E3的放大图所示那样产生如由箭头AR7所示那样的从刻划线SL到Low-k膜2的裂缝CR的线性的伸展，进而使相邻的设备芯片CP彼此分离，但实际上确认了虽然在BG后硅基板1α内看到这种裂缝CR的伸展，但是在Low-k膜2中裂缝CR1向随机的方向伸展，或者裂缝不伸展而替代地在Low-k膜2产生剥离部分D。
这表示在对经过变质区域的形成和BG工艺之后的带有Low-k膜的晶片进行分割的情况下，对于实现包含抑制Low-k膜的剥离的可靠的分割而言，与在BG工艺后立即进行扩展处理相比，针对经过BG工艺的带有Low-k膜的晶片暂且进行沿着刻划线的切断处理之后再进行扩展处理的方式更有效。
如以上说明的那样，根据本实施方式，通过按照以下顺序进行在硅基板上形成有Low-k膜的带有Low-k膜的晶片的分割，从而能够在抑制Low-k膜的剥离的同时，可靠地对带有Low-k膜的晶片进行分割，即：通过激光束的照射而在硅基板内部进行了变质区域的形成后，通过研磨硅基板并薄片化的背磨工艺，使变质区域作为刻划线而露出，并对该研磨后的晶片进行沿着刻划线的切断处理，然后进行扩展处理。
[实施例]
使用使刀刃角θ和曲率半径R各不相同的5种切断板103来进行BG后晶片10α的切断处理。在表1中，与刀刃角θ和曲率半径R的条件一同地示出了对在这样的情况下的裂缝CR向Low-k膜2的伸展的好坏进行判断的结果。另外，作为BG后晶片10α，使用了BG后硅基板1α的厚度为150μm、Low-k膜2的厚度为5μm的晶片。切断时的切断板103的下降速度设为100mm/s，压入量设为100μm。
[表1]
刀刃角θ(°) 曲率半径R(μm) 判断
8 10 ○
10 10 ○
15 10 ○
15 25 △
50 25 ×
在表中，“○”(圆圈记号)表示裂缝CR的伸展良好地进行，且Low-k膜2没有产生剥离。“△”(三角形记号)表示裂缝CR的伸展大致良好地进行，但Low-k膜2局部产生了剥离。“×”(叉记号)表示经常发生剥离。
如表1所示，确认了对于至少刀刃角θ为15°以下且曲率半径为10μm的切断板103，适合实现从BG后硅基板1α起向Low-k膜2的裂缝CR的伸展，并且不产生Low-k膜2的剥离。
附图标记说明
1：硅基板；
1α：BG后硅基板；
2：Low-k膜；
3：芯片构成元件；
5：表面保护胶带；
6：切割胶带；
7：保持环；
8：表面保护胶带；
10：带有Low-k膜的晶片；
10α：BG后晶片；
10β：切断后晶片；
10a：(带有Low-k膜的晶片的)表面；
10b：(带有Low-k膜的晶片的)背面；
100：切断处理装置；
101：支承部；
101a：上表面；
102：基底部；
103：切断板；
103e：刀刃；
110：载物台；
CP：设备芯片；
CR：裂缝；
F：聚光点；
LB：激光束；
LS：发射源；
RE：变质区域；
SL：刻划线；
ST：切割迹道；
UP：单元图案。

Claims (2)

1.一种带有Low-k膜的晶片的分割方法，其特征在于，
沿着预先划定的切割迹道，对在硅基板的一个主表面上层叠形成有Low-k膜的带有Low-k膜的晶片进行分割，所述带有Low-k膜的晶片的分割方法具有：
a)变质区域形成工序，通过激光束的照射，在所述硅基板的内部沿着所述切割迹道形成变质区域；
b)背磨工序，对经过所述变质区域形成工序的所述带有Low-k膜的晶片的所述硅基板进行研磨，使所述变质区域作为刻划线而露出；
c)切断工序，通过从所述Low-k膜的一侧沿着所述刻划线使切断板抵接于经过所述背磨工序的所述带有Low-k膜的晶片，从而对所述带有Low-k膜的晶片进行切断；以及
d)扩展工序，通过对经过所述切断工序的所述带有Low-k膜的晶片进行扩展处理，从而使所述带有Low-k膜的晶片的被所述切割迹道区划的部分相互分离。
2.根据权利要求1所述的带有Low-k膜的晶片的分割方法，其特征在于，
在所述切断工序中，作为所述切断板，使用刀刃角为5°～25°、曲率半径为5μm～25μm的切断板。
CN201910122464.2A 2018-02-26 2019-02-18 带有Low-k膜的晶片的分割方法 Withdrawn CN110197811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018032121A JP7020675B2 (ja) 2018-02-26 2018-02-26 Ｌｏｗ－ｋ膜付きウエハの分断方法
JP2018-032121 2018-02-26

Publications (1)

Publication Number Publication Date
CN110197811A true CN110197811A (zh) 2019-09-03

Family

ID=67751454

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910122464.2A Withdrawn CN110197811A (zh) 2018-02-26 2019-02-18 带有Low-k膜的晶片的分割方法

Country Status (4)

Country Link
JP (1) JP7020675B2 (zh)
KR (1) KR20190103006A (zh)
CN (1) CN110197811A (zh)
TW (1) TW201937582A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009206162A (ja) 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5549403B2 (ja) 2010-06-16 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5707889B2 (ja) 2010-11-16 2015-04-30 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP6425368B2 (ja) 2012-04-27 2018-11-21 株式会社ディスコ レーザー加工装置及びレーザー加工方法
JP5992731B2 (ja) 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法
JP6121116B2 (ja) 2012-08-10 2017-04-26 株式会社ディスコ ウェーハの加工方法
JP6043150B2 (ja) 2012-10-29 2016-12-14 三星ダイヤモンド工業株式会社 積層脆性材料基板のブレイク装置および積層脆性材料基板のブレイク方法
JP6142771B2 (ja) 2013-10-25 2017-06-07 三星ダイヤモンド工業株式会社 ブレイク装置
JP6268917B2 (ja) 2013-10-25 2018-01-31 三星ダイヤモンド工業株式会社 ブレイク装置
JP6257365B2 (ja) 2014-02-07 2018-01-10 株式会社ディスコ ウェーハの加工方法
JP2016040810A (ja) 2014-08-13 2016-03-24 株式会社ディスコ ブレーキング装置
JP2016174092A (ja) 2015-03-17 2016-09-29 株式会社ディスコ 光デバイスチップの製造方法

Also Published As

Publication number Publication date
KR20190103006A (ko) 2019-09-04
JP7020675B2 (ja) 2022-02-16
TW201937582A (zh) 2019-09-16
JP2019149409A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
TWI407499B (zh) 半導體裝置之製造方法
TW201206853A (en) Cutter wheel for scribing fragile material substrate and method of manufacturing the same
KR20150131963A (ko) 웨이퍼 가공 방법
JP6497358B2 (ja) 炭化珪素半導体装置の製造方法
CN107634032B (zh) 晶片及晶片制造方法
TWI620635B (zh) Elastic support plate, breaking device and breaking method
CN109559983A (zh) 晶圆的切割方法
JP6455166B2 (ja) 半導体ウエハおよび半導体チップの製造方法
TW201637855A (zh) 貼合基板之分割方法及分割裝置
US20060073676A1 (en) Pre-process before cutting a wafer and method of cutting a wafer
KR20150044374A (ko) 탄성 지지판, 파단장치 및 분단방법
JP5881504B2 (ja) ウエーハの加工方法
CN110197811A (zh) 带有Low-k膜的晶片的分割方法
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
KR102587182B1 (ko) 판상물의 가공 방법
JP2006049419A (ja) ダイシング方法
JP2013161944A (ja) ダイシング方法
US7320930B2 (en) Multi-elevation singulation of device laminates in wafer scale and substrate processing
JP2014531987A (ja) 異なる剛性の２つの層を備える構造体において機械的作業を実施する方法
JP5930840B2 (ja) 板状物の加工方法
JP7034371B2 (ja) 半導体チップ製造装置および半導体チップ製造方法
JPH0442949A (ja) ダイシングスリット付き半導体装置
CN106252347A (zh) 掩模板图形结构及半导体芯片的制作方法
JP5886522B2 (ja) ウェーハ生産方法
CN110091442B (zh) 一种用于切割晶片的刀具及切割方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190903

WW01 Invention patent application withdrawn after publication