TW201937582A - 具有低介電膜之晶圓之分斷方法 - Google Patents

具有低介電膜之晶圓之分斷方法 Download PDF

Info

Publication number
TW201937582A
TW201937582A TW108102640A TW108102640A TW201937582A TW 201937582 A TW201937582 A TW 201937582A TW 108102640 A TW108102640 A TW 108102640A TW 108102640 A TW108102640 A TW 108102640A TW 201937582 A TW201937582 A TW 201937582A
Authority
TW
Taiwan
Prior art keywords
wafer
dielectric film
low dielectric
low
silicon substrate
Prior art date
Application number
TW108102640A
Other languages
English (en)
Inventor
田村健太
武田真和
村上健二
栄田光希
Original Assignee
日商三星鑽石工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商三星鑽石工業股份有限公司 filed Critical 日商三星鑽石工業股份有限公司
Publication of TW201937582A publication Critical patent/TW201937582A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H01L2221/6839—Separation by peeling using peeling wedge or knife or bar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Laser Beam Processing (AREA)

Abstract

本發明提供一種可防止形成於晶圓表面之低介電膜之剝離並且可將晶圓確實地分斷之手法。
本發明之將具有低介電膜之晶圓沿預先劃定之劃道分斷之方法具備：步驟a），藉由雷射束之照射而沿劃道於矽基板之內部形成變質區域；步驟b），對經由步驟a）之具有低介電膜之晶圓之矽基板進行研削而使變質區域作為刻劃線露出；步驟c），對於經由步驟b）之具有低介電膜之晶圓，使裂斷板自低介電膜之側起沿刻劃線抵接，藉此將具有低介電膜之晶圓裂斷；及步驟d），藉由對經由上述步驟c）之具有低介電膜之晶圓進行擴張處理，而使具有低介電膜之晶圓之由劃道劃分之部分互相分離。

Description

具有低介電膜之晶圓之分斷方法
本發明係關於一種將半導體晶圓分斷之手法，尤其是關於一種於表面積層有低介電膜之半導體晶圓之分斷。
作為將於表面積層有低介電常數絕緣體覆膜（低介電膜）等之半導體晶圓分斷之手法，對膜進行槽加工並且對基板內部進行利用雷射之改質加工之方法已為公知（例如，參照專利文獻1及專利文獻2）。
又，如下附膜之脆性材料基板之分斷方法亦已為公知，該方法係對表面形成有膜之脆性材料基板進行刻劃，藉由銳角之裂斷棒（裂斷板）將膜切斷，並且進行脆性材料基板裂斷（例如，參照專利文獻3及專利文獻4）。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2007-173475號公報
[專利文獻2]日本專利特開2013-254867號公報
[專利文獻3]日本專利特開2014-087937號公報
[專利文獻4]日本專利特開2015-083337號公報
[發明所欲解決之問題]
作為將半導體設備用之晶圓分割為各個設備晶片單元之手法，以下手法廣為人知：對表面形成有既定圖案之晶圓之內部照射雷射束，形成如專利文獻1所揭示之改質層（變質層），進而研削其背面將其薄壁化後，將其貼附於切割膠帶，利用使切割膠帶擴展之擴張步驟自改質層產生龜裂伸展，藉此將晶圓分割為各個設備晶片。
但於將該手法應用於具有低介電膜之晶圓之情形時，存在未將膜良好地分斷，於膜與晶圓之界面處產生膜剝離等異常之情況。
本發明係鑒於上述課題而完成者，其目的在於提供一種可防止形成於晶圓表面之低介電膜之剝離並且可將晶圓確實地分斷之手法。
[解決問題之技術手段]
為了解決上述課題，請求項1之發明係一種將於矽基板之一主面上積層形成有低介電膜之具有低介電膜之晶圓沿預先劃定之劃道分斷之方法，其特徵在於具備如下步驟：a）變質區域形成步驟，其係藉由雷射束之照射而沿上述劃道於上述矽基板之內部形成變質區域；b）背面研磨步驟，其係對經由上述變質區域形成步驟之上述具有低介電膜之晶圓之上述矽基板進行研削，而使上述變質區域作為刻劃線露出；c）裂斷步驟，其係對於經由上述背面研磨步驟之上述具有低介電膜之晶圓，使裂斷板自上述低介電膜之側起沿上述刻劃線抵接，藉此將上述具有低介電膜之晶圓裂斷；及d）擴張步驟，其係對經由上述裂斷步驟之上述具有低介電膜之晶圓進行擴張處理，藉此使上述具有低介電膜之晶圓之由上述劃道劃分之部分互相分離。
請求項2之發明係如請求項1所記載之具有低介電膜之晶圓之分斷方法，其中，於上述裂斷步驟中，使用刀尖角為5°～25°且曲率半徑為5 μm～25 μm者作為上述裂斷板。
[發明之效果]
根據請求項1及請求項2之發明，可抑制低介電膜之剝離且將具有低介電膜之晶圓確實地分斷。
圖1係本實施形態中之作為分斷對象之具有低介電膜（低介電常數絕緣體覆膜）之晶圓（半導體基板）10之概略俯視圖。圖2係具有低介電膜之晶圓10之劃道ST附近之示意截面圖。
具有低介電膜之晶圓10大致於矽基板1之一主面上具有積層形成有低介電膜2之構成。又，於具有低介電膜之晶圓10中，多個單元圖案UP係二維性地重複交替地形成，且單元圖案UP彼此之間係由被稱為劃道ST之正方格子狀之區域劃分而成。藉由沿劃道ST進行分斷，具有低介電膜之晶圓10按各單元圖案UP被分割，由此獲得之分別包含單元圖案UP之單片成為設備晶片CP。單元圖案UP之尺寸（一邊之長度）例如為0.2 mm～10 mm左右，劃道ST之寬度例如為10 μm～100 μm左右。
作為矽基板1，例如適宜為直徑為8～12英吋且厚度為100 μm～1000 μm左右（例如150 μm）者。此外，關於厚度，於藉由下文所述之處理程序而由具有低介電膜之晶圓10獲得設備晶片CP之過程中，認為係考慮到對矽基板1進行研磨之值。低介電膜2例如為具有奈米級之多個氣孔之多孔質之SiO2 膜。低介電膜2適宜為具有1 μm～10 μm左右（例如5 μm）之厚度者。
更詳細而言，於單元圖案UP之部分中，設置有例如形成於矽基板1上且由低介電膜2被覆而成之金屬配線3a、或形成於低介電膜2之上表面之薄膜電極3b等各種晶片構成要素3。另一方面，於劃道ST之部分中亦同樣可設置金屬配線或TEG等要素4。
圖3係表示關於將具有如以上之構成之具有低介電膜之晶圓10於預先劃定之劃道ST之位置進行分斷而獲得多個設備晶片CP之一系列處理的處理流程之圖。圖4至圖9係表示該一系列處理之途中之情況之模式圖。此外，於各圖中，多個劃道ST係沿垂直於圖式之方向延伸者。此外，於圖4後之圖中，為了簡便而省略單元圖案UP所含之晶片構成要素3或劃道ST所含之要素4之圖示。
首先，準備作為分斷對象之將單元圖案UP與劃道ST預先劃定之具有低介電膜之晶圓10，於作為其一主面之正面10a（低介電膜2之露出面2a）貼附BG（背面研磨）製程用之表面保護膠帶5（步驟S1）。
將該貼附表面保護膠帶5後之具有低介電膜之晶圓10示於圖4。作為表面保護膠帶5，可使用公知者（市售者）。
於該貼附表面保護膠帶5後之具有低介電膜之晶圓10之內部形成變質區域（步驟S2）。該變質區域之形成係如圖4所示，藉由以聚光點F位於矽基板1之內部之方式自背面10b（矽基板1之露出面1b）側照射自既定之出射源LS射出之雷射束LB，並且使其沿劃道ST之延伸方向（垂直於圖式之方向）掃描而進行。此時之聚光點F距具有低介電膜之晶圓10之背面10b之深度d1係以具有低介電膜之晶圓10之其餘部分之厚度（深度）d2與最終欲獲得之設備晶片CP之厚度t大致相同之方式設定。
該雷射束LB之照射可利用公知之雷射加工裝置。
於該態樣中，若以全部劃道ST為對象照射雷射束LB，則於各劃道ST中，於包含聚光點F之既定之深度範圍形成變質區域RE。將該形成變質區域RE後之具有低介電膜之晶圓10示於圖5。
形成變質區域RE後，繼而於圖5中，如箭頭AR1所示，自背面10b之側對具有低介電膜之晶圓10（矽基板1）進行研削，而進行減小其厚度（薄壁化）之BG（背面研磨）製程（步驟S3）。
圖6表示執行該BG製程後之具有低介電膜之晶圓10。藉由進行BG製程，於矽基板1中存在於內部之變質區域RE露出。下文於該態樣中亦將露出至外部之變質區域RE稱為刻劃線SL。此外，於該變質區域RE中，藉由變質，材料強度自周圍起降低，因此，亦存在露出至外部導致構成該變質區域RE之材料缺失而形成槽形狀之情況。
下文將該藉由執行BG製程而厚度成為t之具有低介電膜之晶圓10亦特別稱為BG後晶圓10α，將此時之矽基板1亦特別稱為BG後矽基板1α。
將該BG後晶圓10α供於裂斷處理。圖7係例示進行該裂斷處理之裂斷處理裝置100之圖。
於進行裂斷處理時，首先準備撐設於平板環狀之保持環7之切割膠帶6，將BG後晶圓10α以貼附有BG用之表面保護膠帶5之正面10a作為上表面，以刻劃線SL所存在之背面10b作為下表面，而搭載於該切割膠帶6上（步驟S4）。此外，亦可為使用塗佈有黏晶劑之切割黏晶膠帶作為切割膠帶6之態樣。
進行該搭載後，將BG用之表面保護膠帶5剝離（步驟S5），取而代之於正面10a（低介電膜2之上表面上）貼附裂斷用之表面保護膠帶8（步驟S6）。較佳為如圖7所示，將裂斷用之表面保護膠帶8於將其外周端部貼附於保持環7之態樣中貼附於BG後晶圓10α。然後，將藉由該表面保護膠帶8之貼附所獲得之BG後晶圓10α、切割膠帶6、保持環7及裂斷用之表面保護膠帶8一體化而成之被處理體供於裂斷處理裝置100中之裂斷處理。
裂斷處理裝置100主要具備：載台110，其由支持部101及基底部102所構成，以沿水平方向自由移動且沿面內方向自由旋轉之方式設置，該支持部101由彈性體構成，於其上表面101a水平載置BG後晶圓10α，該基底部102自下方支持該支持部101；及裂斷板103，其於一端部具有沿既定之刀長度方向延伸而成之刀尖103e，於該刀尖103e成為下側之姿態下沿箭頭AR2所示之鉛直方向自由升降。
於圖7中表示如下情形：以等間隔地設置之刻劃線SL沿垂直於圖式之方向延伸之方式，將BG後晶圓10α載置於支持部101之上表面101a，並且將裂斷板103（更詳細而言為其刀尖103e）沿刻劃線SL之延伸方向配置於某刻劃線SL之鉛直上方。
支持部101適宜為由硬度為65°～95°、較佳為70°～90°、例如為80°之材質之彈性體所形成者。作為該支持部101，例如可適宜地使用矽酮橡膠等。另一方面，基底部102係由硬質之（不具有彈性之）構件構成。
裂斷板103係沿垂直於圖式之方向具有長度方向（為刀長度方向）之金屬製之薄板構件。刀尖103e如關於部分E1之放大圖所示，具有既定之刀尖角θ，並且前端部成為曲率半徑R之圓弧狀。
圖8表示裂斷處理裝置100中之裂斷處理之途中之情況。裂斷處理大致以如下態樣進行：對於BG後晶圓10α，使裂斷板103自其表面側朝向刻劃線SL之形成位置之鉛直上方下降，刀尖103e抵接於覆蓋低介電膜2之表面保護膠帶8後亦將裂斷板103向箭頭AR3所示之方向壓下（步驟S7）。藉由該壓下，如部分E2之放大圖所示，於刻劃線SL之側方產生如箭頭AR4a、AR4b所示之相反方向之力，藉此，如箭頭AR5所示，龜裂CR自刻劃線SL朝向鉛直上方伸展。該龜裂貫通BG後矽基板1α而到達低介電膜2，較佳為到達BG後晶圓10α之表面。
於本實施形態中，藉由根據BG後矽基板1α之厚度與低介電膜2之厚度適宜地確定刀尖103e之刀尖角θ與曲率半徑R之值，可於不發生低介電膜2之剝離之情況下適宜地實現該裂斷中自BG後矽基板1α起向低介電膜2之龜裂CR之伸展。
若為BG後矽基板1α之厚度為50 μm～400 μm左右且低介電膜2之厚度為1 μm～10 μm左右之通常的BG後晶圓10α之情形，則藉由使用刀尖103e之刀尖角θ為5°～25°且曲率半徑R為5 μm～25 μm之裂斷板103，可進行不發生低介電膜2之剝離之BG後矽基板1α之分斷。
圖9表示對全部刻劃線SL形成部位進行裂斷處理後之情況。下文亦將經由裂斷處理之晶圓10特別稱為裂斷後晶圓10β。圖9中示出藉由龜裂CR之伸展而裂斷後晶圓10β之全部劃道ST中龜裂CR貫通低介電膜2之情況，但其並非必需之態樣。
結束裂斷處理後，將裂斷用之表面保護膠帶8自裂斷後晶圓10β剝離（步驟S8）。然後，將該剝離後之裂斷後晶圓10β供於公知之擴張處理（步驟S9）。於擴張處理中，藉由使切割膠帶6擴展，而使此前相鄰之構成各個設備晶片CP之部分分離。即便假定於結束裂斷處理之時點亦存在龜裂CR未貫通低介電膜2之部位，藉由該擴張處理，龜裂CR亦會貫通低介電膜2。藉由經由該擴張處理，裂斷後晶圓10β被各個設備晶片CP分割。
圖10係用以對為了進行比較所示之於不進行裂斷處理之情況（更詳細而言為不進行步驟S7～步驟S8之處理之情況）下進行擴張處理之情形進行說明之圖。
於該情形時，如箭頭AR6a、AR6b所示，將貼附於切割膠帶6之BG後晶圓10α直接進行擴張。其意在如部分E3之放大圖所示，發生如箭頭AR7所示之自刻劃線SL至低介電膜2之龜裂CR之線性伸展，進而使相鄰之設備晶片CP互相分離，但實際上，於BG後矽基板1α內雖然觀察到此種龜裂CR之伸展，但於低介電膜2中，確認到龜裂CR1沿隨機之方向伸展或龜裂不伸展而於低介電膜2產生剝離部分D之情況。
由此表明，於將經由變質區域之形成與BG製程之具有低介電膜之晶圓進行分斷之情形時，與於BG製程後直接進行擴張處理相比，對於實現包含抑制低介電膜之剝離之確實之分斷而言，有效的是對經由BG製程之具有低介電膜之晶圓暫時先進行沿刻劃線之裂斷處理後進行擴張處理。
以上，如所說明般，根據本實施形態，藉由按照如下順序進行於矽基板上形成有低介電膜之具有低介電膜之晶圓之分斷，可抑制低介電膜之剝離並且確實地將具有低介電膜之晶圓分斷：藉由雷射束之照射而於矽基板內部形成變質區域後，藉由研削矽基板將其薄壁化之背面研磨製程使變質區域作為刻劃線露出，對該研削後之晶圓進行沿刻劃線之裂斷處理後進行擴張處理。
[實施例]
使用各種刀尖角θ與曲率半徑R不同之5種裂斷板103進行BG後晶圓10α之裂斷處理。表1將判定該情形下龜裂CR向低介電膜2之伸展優良與否之結果與刀尖角θ及曲率半徑R之條件一併示出。此外，使用BG後矽基板1α之厚度為150 μm且低介電膜2之厚度為5 μm者作為BG後晶圓10α。裂斷時之裂斷板103之下降速度設為100 mm/s，壓入量設為100 μm。
[表1]
表中，「○」（圓形）表示良好地進行了龜裂CR之伸展且低介電膜2未發生剝離。「△」（三角形）表示大致良好地進行了龜裂CR之伸展但低介電膜2局部發生剝離。「×」（叉號）表示發生大量剝離。
如表1所示，至少關於刀尖角θ為15°以下且曲率半徑為10 μm之裂斷板103，確認到適宜地實現了龜裂CR自BG後矽基板1α向低介電膜2之伸展，且未發生低介電膜2之剝離。
1‧‧‧矽基板
1α‧‧‧BG後矽基板
2‧‧‧低介電膜
3‧‧‧晶片構成要素
5‧‧‧表面保護膠帶
6‧‧‧切割膠帶
7‧‧‧保持環
8‧‧‧表面保護膠帶
10‧‧‧具有低介電膜之晶圓
10α‧‧‧BG後晶圓
10β‧‧‧裂斷後晶圓
10a‧‧‧（具有低介電膜之晶圓之）表面
10b‧‧‧（具有低介電膜之晶圓之）背面
100‧‧‧裂斷處理裝置
101‧‧‧支持部
101a‧‧‧上表面
102‧‧‧基底部
103‧‧‧裂斷板
103e‧‧‧刀尖
110‧‧‧載台
CP‧‧‧設備晶片
CR‧‧‧龜裂
F‧‧‧聚光點
LB‧‧‧雷射束
LS‧‧‧出射源
RE‧‧‧變質區域
SL‧‧‧刻劃線
ST‧‧‧劃道
UP‧‧‧單元圖案
圖1係具有低介電膜之晶圓10之概略俯視圖。
圖2係具有低介電膜之晶圓10之劃道ST附近之示意截面圖。
圖3係表示關於將具有低介電膜之晶圓10於劃道ST之位置分斷之一系列處理之處理流程的圖。
圖4係表示貼附表面保護膠帶5後之具有低介電膜之晶圓10之圖。
圖5係表示形成變質區域RE後之具有低介電膜之晶圓10之圖。
圖6係表示執行BG製程後之具有低介電膜之晶圓10之圖。
圖7係例示進行裂斷處理之裂斷處理裝置100之圖。
圖8係表示裂斷處理裝置100中之裂斷處理之途中之情況的圖。
圖9係表示對全部刻劃線SL形成部位進行裂斷處理後之情況之圖。
圖10係用以對於不進行裂斷處理之情況下進行擴張處理之情形進行說明之圖。

Claims (2)

  1. 一種具有低介電膜之晶圓之分斷方法，其係將於矽基板之一主面上積層形成有低介電膜之具有低介電膜之晶圓沿預先劃定之劃道分斷之方法，其特徵在於具備如下步驟： a）變質區域形成步驟，其係藉由雷射束之照射而沿上述劃道於上述矽基板之內部形成變質區域； b）背面研磨步驟，其係對經由上述變質區域形成步驟之上述具有低介電膜之晶圓之上述矽基板進行研削，而使上述變質區域作為刻劃線露出； c）裂斷步驟，其係對於經由上述背面研磨步驟之上述具有低介電膜之晶圓，使裂斷板自上述低介電膜之側起沿上述刻劃線抵接，藉此將上述具有低介電膜之晶圓裂斷；以及 d）擴張步驟，其係對經由上述裂斷步驟之上述具有低介電膜之晶圓進行擴張處理，藉此使上述具有低介電膜之晶圓之由上述劃道劃分之部分互相分離。
  2. 如請求項1所述之具有低介電膜之晶圓之分斷方法，其中 於上述裂斷步驟中，使用刀尖角為5°～25°且曲率半徑為5 μm～25 μm者作為上述裂斷板。
TW108102640A 2018-02-26 2019-01-24 具有低介電膜之晶圓之分斷方法 TW201937582A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2018-032121 2018-02-26
JP2018032121A JP7020675B2 (ja) 2018-02-26 2018-02-26 Ｌｏｗ－ｋ膜付きウエハの分断方法

Publications (1)

Publication Number Publication Date
TW201937582A true TW201937582A (zh) 2019-09-16

Family

ID=67751454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108102640A TW201937582A (zh) 2018-02-26 2019-01-24 具有低介電膜之晶圓之分斷方法

Country Status (4)

Country Link
JP (1) JP7020675B2 (zh)
KR (1) KR20190103006A (zh)
CN (1) CN110197811A (zh)
TW (1) TW201937582A (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007173475A (ja) 2005-12-21 2007-07-05 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2009206162A (ja) * 2008-02-26 2009-09-10 Disco Abrasive Syst Ltd ウエーハの分割方法
JP5549403B2 (ja) * 2010-06-16 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5707889B2 (ja) * 2010-11-16 2015-04-30 株式会社東京精密 半導体基板の切断方法及び半導体基板の切断装置
JP6425368B2 (ja) * 2012-04-27 2018-11-21 株式会社ディスコ レーザー加工装置及びレーザー加工方法
JP5992731B2 (ja) 2012-06-07 2016-09-14 株式会社ディスコ ウエーハの加工方法
JP6121116B2 (ja) * 2012-08-10 2017-04-26 株式会社ディスコ ウェーハの加工方法
JP6043150B2 (ja) 2012-10-29 2016-12-14 三星ダイヤモンド工業株式会社 積層脆性材料基板のブレイク装置および積層脆性材料基板のブレイク方法
JP6142771B2 (ja) * 2013-10-25 2017-06-07 三星ダイヤモンド工業株式会社 ブレイク装置
JP6268917B2 (ja) * 2013-10-25 2018-01-31 三星ダイヤモンド工業株式会社 ブレイク装置
JP6257365B2 (ja) * 2014-02-07 2018-01-10 株式会社ディスコ ウェーハの加工方法
JP2016040810A (ja) * 2014-08-13 2016-03-24 株式会社ディスコ ブレーキング装置
JP2016174092A (ja) * 2015-03-17 2016-09-29 株式会社ディスコ 光デバイスチップの製造方法

Also Published As

Publication number Publication date
CN110197811A (zh) 2019-09-03
KR20190103006A (ko) 2019-09-04
JP7020675B2 (ja) 2022-02-16
JP2019149409A (ja) 2019-09-05

Similar Documents

Publication Publication Date Title
US7741701B2 (en) Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment
CN105047612B (zh) 晶片的加工方法
TWI650292B (zh) 脆性材料基板之分斷方法及分斷裝置
JP6189700B2 (ja) ウエーハの加工方法
JP6325279B2 (ja) ウエーハの加工方法
TW200536009A (en) Method of dicing semiconductor wafer into chips, and apparatus using this method
TWI620635B (zh) Elastic support plate, breaking device and breaking method
TW201813755A (zh) 晶圓之加工方法
TWI622092B (zh) 晶片製造方法
TWI620636B (zh) Fracture device and breaking method
TW202205421A (zh) 矽基板製造方法
US20200058483A1 (en) Semiconductor substrate processing method
JP6385727B2 (ja) 貼り合わせウェーハ形成方法
TW201637855A (zh) 貼合基板之分割方法及分割裝置
JP2022120112A (ja) 基板を製造する方法、及び基板の製造用システム
TW201607715A (zh) 脆性材料基板之分斷方法及分斷裝置
TW201937582A (zh) 具有低介電膜之晶圓之分斷方法
JP6598702B2 (ja) ウェーハの加工方法
JPH0574934A (ja) 薄型チツプの形成方法
JP2004207459A (ja) 半導体ウェーハの研削方法
JP6257979B2 (ja) ウェーハの分割方法
TWI831925B (zh) 晶圓之加工方法
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
CN110961803B (zh) 金刚石基板生成方法
JP2022018162A (ja) レーザースライシング剥離装置及びそれを用いたスライシング剥離方法