JP6966646B2 - 絶縁ゲートバイポーラトランジスタおよびその製造方法 - Google Patents

絶縁ゲートバイポーラトランジスタおよびその製造方法 Download PDF

Info

Publication number
JP6966646B2
JP6966646B2 JP2020530373A JP2020530373A JP6966646B2 JP 6966646 B2 JP6966646 B2 JP 6966646B2 JP 2020530373 A JP2020530373 A JP 2020530373A JP 2020530373 A JP2020530373 A JP 2020530373A JP 6966646 B2 JP6966646 B2 JP 6966646B2
Authority
JP
Japan
Prior art keywords
trench
conductive
oxide layer
polycrystalline silicon
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020530373A
Other languages
English (en)
Other versions
JP2021506111A (ja
Inventor
澤煌 羅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Publication of JP2021506111A publication Critical patent/JP2021506111A/ja
Application granted granted Critical
Publication of JP6966646B2 publication Critical patent/JP6966646B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体製造分野に関し、特に絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ，ＩＧＢＴ）の構造に関し、さらに絶縁ゲートバイポーラトランジスタの製造方法に関する。
従来のＩＧＢＴは、コレクタが下にある垂直構造であるが、集積工程に適用する必要がある場合、いかにして基板から正面に引き出すかが難題となっていた。
本願にかかる各実施例は、絶縁ゲートバイポーラトランジスタおよびその製造方法を提供する。
基板と、前記基板上に設けられ、下向きに延在する第１のトレンチが表面に設けられた第１の導電型ベースと、第１の導電型を有し、前記第１の導電型ベース内において、前記第１のトレンチの両側に設けられた第１の導電型バッファ領域と、第２の導電型を有し、前記第１の導電型ベース内において、前記第１のトレンチの両側に設けられたコレクタドーピング領域と、第２の導電型を有し、前記第１のトレンチが下向きに延在する第２の導電型ベースと、前記第１のトレンチの内面に設けられたゲート酸化層と、前記ゲート酸化層の内側に位置し、前記第１のトレンチ底部および側壁の一部の領域に充填される多結晶シリコンゲートと、第１の導電型を有し、前記第２の導電型ベース内で、前記多結晶シリコンゲートの間において第１のトレンチの下部に設けられたエミッタドーピング領域と、前記第１のトレンチの上方から下向きに延在し、前記エミッタドーピング領域を貫通してから、前記第２の導電型ベースと接触する導電プラグと、前記第１のトレンチ内において、前記導電プラグと多結晶シリコンゲートの間に充填され、前記多結晶シリコンゲートを覆い、前記多結晶シリコンゲートと前記エミッタドーピング領域とを絶縁分離する絶縁酸化層と、を含む、絶縁ゲートバイポーラトランジスタ。
第１の導電型ベースが基板上に形成されたウエハを提供するステップＳ１１０と、下向きに延在する第１のトレンチを含むトレンチを前記第１の導電型ベースの表面に設けるステップＳ１２０と、前記第１のトレンチの内面にゲート酸化層を形成するステップＳ１３０と、前記第１のトレンチを埋めるように前記第１のトレンチ内に多結晶シリコンを充填するステップＳ１４０と、前記多結晶シリコンを所定の厚さまでエッチングし、前記所定の厚さの多結晶シリコン層を前記第１のトレンチの底部に形成するステップＳ１５０と、前記多結晶シリコン層の表面および前記第１のトレンチの側壁に第１の絶縁酸化層を形成するステップＳ１６０と、前記第１の絶縁酸化層および前記多結晶シリコン層を下向きにエッチングし、前記第１のトレンチの底部を露出させ、前記第１トレンチの前記側壁の多結晶シリコン層および第１の絶縁酸化層を保留するステップＳ１７０と、前記第１のトレンチの下方に第２の導電型ベースを形成し、前記第２の導電型ベース内に第１の導電型のエミッタドーピング領域を形成するステップＳ１８０と、前記多結晶シリコン層と前記エミッタドーピング領域とを絶縁分離するように前記第１のトレンチ内に第２の絶縁酸化層を形成するステップＳ１９０と、第１の導電型バッファ領域、コレクタドーピング領域、および導電プラグを形成するステップＳ２１０と、を含み、前記第１の導電型および第２の導電型は逆の導電型である、絶縁ゲートバイポーラトランジスタの製造方法。
本願の１つのまたは複数の実施例の詳細は、次の図面および記述において提出する。本願のその他の特徴、目的および効果は、明細書、図面および特許請求の範囲から明らかとなる。
１つの実施例における絶縁ゲートバイポーラトランジスタの断面構造模式図 １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法のフローチャート １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法を採用して絶縁ゲートバイポーラトランジスタを製造する各中間ステップ完了後の素子の断面構造模式図 １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法を採用して絶縁ゲートバイポーラトランジスタを製造する各中間ステップ完了後の素子の断面構造模式図 １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法を採用して絶縁ゲートバイポーラトランジスタを製造する各中間ステップ完了後の素子の断面構造模式図 １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法を採用して絶縁ゲートバイポーラトランジスタを製造する各中間ステップ完了後の素子の断面構造模式図 １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法を採用して絶縁ゲートバイポーラトランジスタを製造する各中間ステップ完了後の素子の断面構造模式図 １つの実施例における絶縁ゲートバイポーラトランジスタの製造方法を採用して絶縁ゲートバイポーラトランジスタを製造する各中間ステップ完了後の素子の断面構造模式図。 １つの実施例における図２で示す方法のステップＳ２１０のサブステップのフローチャート
本発明を理解しやすいように、次に、関連図面を参照して、本発明についてさらに全面的な説明を行う。図面において、本発明の好ましい実施例を提案する。ただし、本発明は、多くの異なる形式によって実現することができ、本文に記載された実施例に限られない。逆に、これらの実施例を提供する目的は、本発明の開示内容をさらに詳細で全面的なものにすることである。
別段の定義がある場合を除き、本文で使用されるすべての技術用語および科学用語は、本発明の当業者が通常理解する意味と同じである。本文中の本発明の明細書において使用される用語は、具体的な実施例を記述する目的のためのものに過ぎず、本発明を限定することを意図したものではない。本文で使用される用語「および／または」は、一つまたは複数個の列記された関連する項目の任意のすべての組み合わせを含む。
本明細書で用いられる半導体分野の用語は、当業者が常用する技術用語であり、例えば、Ｐ型およびＮ型不純物については、ドーピング濃度を大体区別するため、「Ｐ＋型」で高ドーピング濃度のＰ型を表し、「Ｐ型」で中ドーピング濃度のＰ型を表し、「Ｐ−型」で低ドーピング濃度のＰ型を表し、「Ｎ＋型」で高ドーピング濃度のＮ型を表し、「Ｎ型」で中ドーピング濃度のＮ型を表し、「Ｎ−型」で低ドーピング濃度のＮ型を表す。
図１は、１つの実施例における絶縁ゲートバイポーラトランジスタの断面構造模式図であり、基板１０と、第１の導電型ベース２０と、第２の導電型ベース２２と、エミッタドーピング領域２４と、コレクタドーピング領域２６と、多結晶シリコンゲート４０と、ゲート酸化層３２と、絶縁酸化層３４と、導電プラグ５０と、を含む。本実施例において、基板１０はシリコン基板である。
第１の導電型ベース２０は、基板１０上に設けられる。第２の導電型ベース２２まで下向きに延在する少なくとも１つの第１のトレンチ（図１では図示せず）が、第１の導電型ベース２０の表面に設けられる。ゲート酸化層３２は、第１のトレンチの内面に設けられ、第１のトレンチ底部の側壁に近い領域に、多結晶シリコンゲート４０が充填され、断面図（図１）では、第１のトレンチ底部の両側として示され、ゲート酸化層３２上に位置する。エミッタドーピング領域２４は、第１の導電型を有し、第２の導電型ベース２２内に設けられ、第１のトレンチは、多結晶シリコンゲート４０の間の部分の下方に位置する。導電プラグ５０は、第１のトレンチの上方から下向きに延在し、エミッタドーピング領域２４を貫通してから、第２の導電型ベース２２と接触する。絶縁酸化層３４は、第１のトレンチ内において、導電プラグ５０と多結晶シリコンゲート４０との間に充填され、第１のトレンチ内の余剰空間を埋め、多結晶シリコンゲート４０を覆い、多結晶シリコンゲート４０をエミッタドーピング領域２４と絶縁分離する。絶縁酸化層３４は、例えば、後述する第１の絶縁酸化層および第２の絶縁酸化層のように、製造プロセスにおいて複数回で生成した酸化層またはその一部で構成され得る。
コレクタドーピング領域２６は、第１の導電型を有し、第１のトレンチの外に、エミッタドーピング領域２４の斜め上方に設けられ、１つの実施例では、第１の導電型ベース２０内に設けられる。本実施例において、第１の導電型はＮ型、第２の導電型はＰ型であり、それに対応して、第２の導電型ベース２２はＰウェルであり、第１の導電型ベース２０は高圧Ｎウェルである。他の実施例において、第１の導電型がＰ型、第２の導電型がＮ型であってもよい。
上記絶縁ゲートバイポーラトランジスタは、ゲート端をディープトレンチ工程で素子内部に埋め込み、垂直方向のチャネル領域を形成し、高圧素子に必要な横方向の寸法（ｐｉｔｃｈ）を最大限に低下させることができる。ドリフト領域（Ｄｒｉｆｔ）の寸法が大きいほど、節約される寸法が大きくなる。また、コレクタが下にある従来のＩＧＢＴ構造に比べて、この構造においてコレクタが上にあるため、素子のゲート、コレクタ、エミッタをいずれも正面から引き出すことができ、引き出しがさらに便利であり、従来のアイソレーション構造工程（例えばＳＴＩ）を適用することができる。
１つの実施例において、絶縁酸化層３４の材質は酸化ケイ素である。
１つの実施例において、導電プラグ５０の材質は金属である。別の実施例において、導電プラグ５０の材質は合金である。もう１つの実施例において、導電プラグ５０の材質は、金属と金属窒化物とを含む。導電プラグ５０を設けることは、フィンガー状の金属ヒートシンクを素子内部に挿入することに相当し、このような放熱の経路を素子内部に垂直に深く入れることにより、熱エネルギーの放出を効率的に行うことができ、熱エネルギーの散逸を大幅に増加させることができるため、素子の熱的絶縁破壊特性が改善される。
図１に示す実施例では、コレクタドーピング領域２６と第１のトレンチとの間に、さらにアイソレーション構造３６が設けられている。アイソレーション構造３６は、第１のトレンチをエッチングする際にハードマスクとして用いられ、具体的には、フォトリソグラフィ後にまずアイソレーション構造（酸化ケイ素）のエッチングに適したエッチング液を用いてアイソレーション構造をその底部までエッチングする。フォトリソグラフィで得られるエッチング窓がアイソレーション構造３６よりも小さいため、エッチングで得られる第１のトレンチの周囲にアイソレーション構造３６の一部が残る。次いで、シリコンのエッチングに適したエッチング液を用いて、残留したアイソレーション構造３６をハードマスクとして、必要な第１のトレンチ深さまでエッチングする。ウエハにおいて、大量のアイソレーション構造が形成され、第１のトレンチをエッチングする際のハードマスクとしてのアイソレーション構造３６は、そのうちの一部でしかないと理解することができる。
１つの実施例において、アイソレーション構造３６は、シャロートレンチアイソレーション構造（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏ１ａｔｉｏｎ，ＳＴＩ）である。もう１つの実施例において、アイソレーション構造３６は、ＬＯＣＯＳにより形成されるフィールド酸化膜である。
図１に示す実施例において、絶縁ゲートバイポーラトランジスタは、第１の導電型ベース２０内に位置する第１の導電型バッファ領域２７をさらに含み、第１の導電型バッファ領域２７は、コレクタドーピング領域２６下方に位置する。
図２は、１つの実施例における絶縁ゲートバイポーラトランジスタの製造方法のフローチャートであり、下記のステップを含む。
Ｓ１１０：第１の導電型ベースが基板上に形成されたウエハを提供する。
本実施例において、基板はシリコン基板であり、第１の導電型はＮ型、第２の導電型はＰ型である。他の実施例において、第１の導電型がＰ型、第２の導電型がＮ型であってもよい。
Ｓ１２０：下向きに延在する、第１のトレンチを含むトレンチを第１の導電型ベースの表面に設ける。
本実施例において、ステップＳ１１０で提供するウエハには、さらにアイソレーション構造３６が形成されている（図３ａ参照）。１つの実施例において、アイソレーション構造３６は、シャロートレンチアイソレーション構造（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ，ＳＴＩ）である。もう１つの実施例において、アイソレーション構造３６は、ＬＯＣＯＳにより形成されるフィールド酸化膜である。本実施例において、ステップＳ１２０は、フォトリソグラフィ後にフォトレジストパターン１１を形成し、第１のトレンチに必要な寸法に応じて、アイソレーション構造３６に対応する部分を露出させ、その他の部分を遮蔽し、フォトレジストパターン１１をマスクとし、酸化ケイ素のエッチングに適したエッチング液を採用してアイソレーション構造３６をエッチングする。図３ｂに示すように、アイソレーション構造３６を貫くまでエッチングしてから、フォトレジストパターン１１で保護されエッチングされていないアイソレーション構造３６をハードマスクとし、継続して第１の導電型ベース２０を下向きにエッチングし、第１のトレンチ２１を形成する。１つの実施例において、アイソレーション構造３６をハードマスクとして継続して下向きにエッチングする前に、先にレジストを除去してもよい。
Ｓ１３０：第１のトレンチの内面にゲート酸化層を形成する。
熱酸化工程を用いてゲート酸化層３２を形成することができ、第１のトレンチ２１の内面は、シリコン（第１の導電型ベース２０）の表面のみにゲート酸化層３２が形成され、アイソレーション構造３６の表面にはゲート酸化層３２が形成されない（図３ｃ参照）。
Ｓ１４０：第１のトレンチを埋めるように第１のトレンチ内に多結晶シリコンを充填する。
１つの実施例において、堆積工程を採用して多結晶シリコンを充填することができ、堆積した多結晶シリコン層は、トレンチから溢れ出てもよい。
Ｓ１５０：多結晶シリコンを所定の厚さまでエッチングし、この所定の厚さの多結晶シリコン層を第１のトレンチの底部に形成する。
１つの実施例において、ステップＳ１２０でエッチングされたトレンチは、第１のトレンチ２１と第２のトレンチ２３とを含み、第２のトレンチ２３は環状トレンチであるため、断面図の図３ｄの両側にどちらも見られ、この２つの第２のトレンチ２３の間に第１のトレンチ２１が複数形成される。同様に、ステップＳ１３０は、第２のトレンチ２３の内面にもゲート酸化層３２が形成され、ステップＳ１４０は、第２のトレンチ２３にも多結晶シリコンを埋める（図３ｄ参照）。ステップＳ１５０のエッチング時には、まずフォトリソグラフィを行い、フォトレジストパターン１３を形成し、第２のトレンチ２３内の多結晶シリコンは、少なくとも一部がフォトレジストパターン１３によって遮蔽されていることにより、エッチング後に第２のトレンチ２３が露出したゲート引き出し構造４２を形成し、エッチング後にフォトレジストパターン１３を除去する。同様に、第１のトレンチ２１の底部にも、多結晶シリコンゲート４０が形成される。
１つの実施例において、第１のトレンチ２１および第２のトレンチ２３のエッチングは同時に行うことができ、このようにして、１ステップのフォトリソグラフィ（アイソレーション構造３６をエッチングするために必要なフォトリソグラフィ）のみが必要とされる。他の実施例において、第１のトレンチ２１および第２のトレンチ２３は別々にエッチングしてもよく、すなわち、第１のトレンチ２１および第２のトレンチ２３のエッチングは、１枚のレクチルをそれぞれ用いてもよい。このようにすると、第１のトレンチ２１および第２のトレンチ２３は、異なる深さにエッチングすることができる。
Ｓ１６０：多結晶シリコン層の表面および第１のトレンチの側壁に第１の絶縁酸化層を形成する。
１つの実施例において、堆積工程を採用して第１の絶縁酸化層３４２を形成することができる（図３ｅ参照）。本実施例において、第１の絶縁酸化層３４２の材質は酸化ケイ素である。第２のトレンチ２３を形成する必要がある実施例についても、第２のトレンチ２３の多結晶シリコン層の表面に第１の絶縁酸化層が形成されると理解することができる。
Ｓ１７０：第１の絶縁酸化層および多結晶シリコン層を下向きにエッチングし、第１のトレンチの底部を露出させ、第１のトレンチの側壁の多結晶シリコン層および第１の絶縁酸化層が保留される。
１つの実施例において、まず第１の絶縁酸化層３４２のエッチバックを行う。第１のトレンチ側壁の多結晶シリコン層および第１の絶縁酸化層３４２はエッチバック後にも保留され、第１のトレンチの中央に位置する第１の絶縁酸化層３４２はエッチングされ、多結晶シリコンゲート４０が露出する。エッチングには、酸化ケイ素のエッチングに適したエッチング液が採用され、フォトレジストが用いられていなくてもよい。次いで、多結晶シリコンゲート４０のエッチングを行う。多結晶シリコンのエッチングに適したエッチング液を採用し、第１の絶縁酸化層３４２をマスクとして多結晶シリコンゲート４０をエッチングし、第１のトレンチの底部を露出させる。
Ｓ１８０：第１のトレンチの下方に第２の導電型ベースを形成し、この第２の導電型のベース内に第１の導電型のエミッタドーピング領域を形成する。
本実施例において、第１のトレンチ内に第２の導電型のイオンを注入し、第１のトレンチの下方に第２の導電型ベース２２を形成する。次いで、第１の導電型のイオンを注入し、第２の導電型ベース２２内に第１の導電型のエミッタドーピング領域２４を形成する。ステップＳ１８０で第１の導電型のイオンおよび第２の導電型のイオンを注入する際に、第１のトレンチ側壁の第１の絶縁酸化層３４２はバリア層となる。第２の導電型のイオンを注入した後、さらにドライブインを行う必要がある。多結晶シリコンゲート４０とエミッタドーピング領域２４との間のよりよい絶縁を保証するため、１つの実施例において、上記ドライブインは、イオンを注入しエミッタドーピング領域２４を形成する前に行う。これは、第１の絶縁酸化層３４２のバリア作用により、エミッタドーピング領域２４が横方向で多結晶シリコンゲート４０と基本的に重なり合わないためである（図３ｆ参照）。
Ｓ１９０：多結晶シリコン層とエミッタドーピング領域とを絶縁分離するように第１のトレンチ内に第２の絶縁酸化層を形成する。
堆積工程を採用してトレンチ内に第２の絶縁酸化層を充填することができる。１つの実施例において、第２の絶縁酸化層を第１のトレンチに完全に埋めてもよい。もう１つの実施例において、第２の絶縁酸化層を第１のトレンチに完全に埋めていなくてもよい。１つの実施例において、堆積後に第１のトレンチ底部の第２の絶縁酸化層をエッチングし、他のプロセスを行ってもよい。相応のプロセスを行った後、絶縁酸化材料を用いて第１のトレンチに埋めてもよい。
Ｓ２１０：第１の導電型バッファ領域、コレクタドーピング領域および導電プラグを形成する。第１の導電型ベース２０内の第１のトレンチの両側、エミッタドーピング領域２４の斜め上方に第１の導電型のイオンおよび第２の導電型のイオンをそれぞれ注入し、第１の導電型ベース２０内に位置する第１の導電型バッファ領域２７およびコレクタドーピング領域２６を形成し、第１のトレンチ底部の第２の絶縁酸化層をエッチングし、第２の導電型ベースおよびエミッタドーピング領域２４を露出させ、第１のトレンチ内に導電材料を注入し、エミッタドーピング領域２４を貫通して、第２の導電型ベース２２と接触する導電プラグ５０を形成する。コレクタドーピング領域２６の形成は、第１の導電型バッファ領域２７の後である。ステップＳ２１０が完了した後の素子構造は、図１を参照することができる。エッチングした後の第２の絶縁酸化層は第１の絶縁酸化層と共同に、上記の素子構造で説明した絶縁酸化層３４を構成し得る。
図４は、１つの実施例におけるステップＳ２１０のサブステップのフローチャートであり、具体的には次のものを含む。
Ｓ２１１：第１のトレンチが埋められていない状態で、第１のトレンチ内に絶縁酸化材料を注入する。
次のステップでフォトリソグラフィを行う必要があるため、絶縁酸化材料を用いて第１のトレンチを埋め、フォトレジストが第１のトレンチの中に注入されレジスト除去時に洗浄が難しくなることを回避する。
Ｓ２１３：１回目のフォトリソグラフィを行い、第１のトレンチの両側、前記エミッタドーピング領域の斜め上方に第１の導電型のイオンを注入して、第１の導電型バッファ領域を形成する。
レジストを塗布し、１回目のフォトリソグラフィを行い、第１の導電型バッファ領域を形成すべき位置を露出させ、第１の導電型のイオンを注入し、第１の導電型バッファ領域を形成する。
Ｓ２１４：レジスト除去後に２回目のフォトリソグラフィを行い、第２の導電型のイオンを注入し、第１の導電型バッファ領域内にコレクタドーピング領域を形成する。
第１の導電型バッファ領域に注入する第２の導電型のイオンが第１の導電型バッファ領域の頂部に集まり、コレクタドーピング領域を形成する。
Ｓ２１５：レジスト除去後に３回目のフォトリソグラフィを行い、フォトレジストによって導電プラグを形成すべき位置でエッチング窓を露出させる。
１つの実施例において、レジスト除去後にウエハ表面で第３の絶縁酸化層を形成し、コレクタドーピング領域を覆ってから、再度レジストを塗布し、フォトリソグラフィを行い、導電プラグを形成する必要な位置でエッチング窓を露出させる。１つの実施例において、第３の絶縁酸化層の材質は酸化ケイ素である。
Ｓ２１７：エッチング窓を介して導電プラグに必要な深さまで下向きにエッチングする。
１つの実施例において、酸化ケイ素のエッチングに適したエッチング液を採用し、エッチング窓を介して第１のトレンチ底部まで下向きにエッチングする。次いで、レジストを除去し、第３の絶縁酸化層をエッチングマスクとし、シリコンのエッチングに適したエッチング液を採用して、継続して導電プラグに必要な深さまでエッチングする。コレクタドーピング領域は、第３の絶縁酸化層によって保護されるため、エッチングされない。
Ｓ２１９：第１のトレンチ内に導電材料を注入し、導電プラグを形成する。
１つの実施例において、ステップＳ２１９の後に、層間誘電体（ＩＬＤ）層を形成するステップ、フォトリソグラフィを行い、層間誘電体層をエッチングしてコンタクトホールを形成するステップ、およびコンタクトホール内に金属タングステンを充填してタングステンプラグを形成するステップをさらに含み、導電プラグおよびコレクタドーピング領域を引き出し、次いで、金属相互接続層を介して電気的接続を行う。
以上、前記実施例は、本発明のいくつかの実施形態を表したものにすぎず、比較的具体的かつ詳細に記述したが、それを理由に、発明特許の範囲に対する制限であると理解することはできない。なお、当業者は、本発明の主旨を逸脱せずに、若干の変更または改善をさらに行うことができ、これらはいずれも本発明の保護範囲に属する。そのため、本発明特許の保護範囲は、特許請求の範囲を基準とするものとする。

Claims (15)

  1. 基板と、
    前記基板上に設けられ、下向きに延在する第１のトレンチが表面に設けられた第１の導電型ベースと、
    前記第１の導電型ベース上に設けられて、前記第１のトレンチの両側に設けられた第１の導電型バッファ領域と、
    第２の導電型を有し、前記第１の導電型バッファ領域上に設けられて、前記第１のトレンチの両側に設けられたコレクタドーピング領域と、
    前記基板と前記第１の導電型ベースとの間に設けられ、前記第１のトレンチが下向きに延在する第２の導電型ベースと、
    前記第１のトレンチの内面に設けられたゲート酸化層と、
    前記ゲート酸化層の内側に位置し、前記第１のトレンチの底部および側壁の一部の領域に充填される多結晶シリコンゲートと、
    第１の導電型を有し、前記第２の導電型ベース内で、前記多結晶シリコンゲートの間において第１のトレンチの下部に設けられたエミッタドーピング領域と、
    前記第１のトレンチの上方から下向きに延在し、前記エミッタドーピング領域を貫通してから、前記第２の導電型ベースと接触すると共に、前記エミッタドーピング領域と接続する導電プラグと、
    前記第１のトレンチ内において、前記導電プラグと多結晶シリコンゲートとの間に充填され、前記多結晶シリコンゲートを覆い、前記多結晶シリコンゲートと前記エミッタドーピング領域とを絶縁分離する絶縁酸化層と、を含み、
    前記第１の導電型および第２の導電型は、逆の導電型である、絶縁ゲートバイポーラトランジスタ。
  2. 前記コレクタドーピング領域と前記第１のトレンチとの間に、さらにアイソレーション構造が設けられていることを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
  3. 前記アイソレーション構造は、シャロートレンチアイソレーション構造であることを特徴とする請求項２に記載の絶縁ゲートバイポーラトランジスタ。
  4. 前記アイソレーション構造は、シリコンの一部が酸化して形成されたフィールド酸化膜であることを特徴とする請求項２に記載の絶縁ゲートバイポーラトランジスタ。
  5. 第２のトレンチと、
    前記第２のトレンチの底部から上向きに堆積し、前記第２のトレンチから露出するゲート引き出し構造をさらに含むことを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
  6. 前記導電プラグの材質は、金属もしくは合金であり、または、金属と金属窒化物とを含むことを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
  7. 前記第１の導電型バッファ領域は、前記コレクタドーピング領域の下方に位置することを特徴とする請求項１に記載の絶縁ゲートバイポーラトランジスタ。
  8. 第１の導電型ベースが基板上に形成されたウエハを提供するステップＳ１１０と、
    下向きに延在する、第１のトレンチを含むトレンチを前記第１の導電型ベースの表面に設けるステップＳ１２０と、
    前記第１のトレンチの内面にゲート酸化層を形成するステップＳ１３０と、
    前記第１のトレンチを埋めるように前記第１のトレンチ内に多結晶シリコンを充填するステップＳ１４０と、
    前記多結晶シリコンを所定の厚さまでエッチングし、前記所定の厚さの多結晶シリコン層を前記第１のトレンチの底部に形成するステップＳ１５０と、
    前記多結晶シリコン層の表面および前記第１のトレンチの側壁に第１の絶縁酸化層を形成するステップＳ１６０と、
    前記第１の絶縁酸化層および前記多結晶シリコン層を下向きにエッチングし、前記第１のトレンチの底部を露出させ、前記第１のトレンチの前記側壁の多結晶シリコン層および第１の絶縁酸化層を保留するステップＳ１７０と、
    前記第１のトレンチの下方に第２の導電型ベースを形成し、前記第２の導電型ベース内に第１の導電型のエミッタドーピング領域を形成するステップＳ１８０と、
    前記多結晶シリコン層と前記エミッタドーピング領域とを絶縁分離するように前記第１のトレンチ内に第２の絶縁酸化層を形成するステップＳ１９０と、
    第１の導電型バッファ領域、コレクタドーピング領域、および導電プラグを形成するステップＳ２１０と、を含み、
    前記第１の導電型および第２の導電型は、逆の導電型である、絶縁ゲートバイポーラトランジスタの製造方法。
  9. 前記ステップＳ１１０で提供されるウエハには、さらにアイソレーション構造が形成され、
    前記ステップＳ１２０は、フォトリソグラフィ後に前記アイソレーション構造の一部をエッチングし、前記アイソレーション構造を貫くまでエッチングしたフォトレジストで保護されエッチングされていないアイソレーション構造をハードマスクとし、継続して前記第１の導電型ベースを下向きにエッチングし、前記第１のトレンチを形成することを特徴とする請求項８に記載の製造方法。
  10. 前記ステップＳ１２０は、同時に第２のトレンチを設けることをさらに含み、
    前記ステップＳ１３０は、同時に前記第２のトレンチの内面にゲート酸化層を形成することをさらに含み、
    前記ステップＳ１４０は、前記第２のトレンチにも多結晶シリコンを埋めることをさらに含み、
    前記ステップＳ１５０は、フォトリソグラフィ後にエッチングを行い、フォトリソグラフィで形成されたフォトレジストは、少なくとも一部が前記第２のトレンチ内の多結晶シリコンを遮蔽することにより、エッチング後に前記第２のトレンチが露出したゲート引き出し構造を形成することを特徴とする請求項８に記載の製造方法。
  11. 前記ステップＳ２１０は、具体的には、
    前記第１のトレンチが埋められていない状態で、前記第１のトレンチ内に絶縁酸化材料を注入するステップＳ２１１と、
    １回目のフォトリソグラフィを行い、第１の導電型のイオンを注入して、前記第１のトレンチの両側、前記エミッタドーピング領域の斜め上方に前記第１の導電型バッファ領域を形成するステップＳ２１３と、
    レジスト除去後に２回目のフォトリソグラフィを行い、第２の導電型のイオンを注入し、前記第１の導電型バッファ領域内にコレクタドーピング領域を形成するステップＳ２１４と、
    レジスト除去後に３回目のフォトリソグラフィを行い、フォトレジストによって前記導電プラグを形成すべき位置でエッチング窓を露出させるステップＳ２１５と、
    前記エッチング窓を介して前記導電プラグに必要な深さまで下向きにエッチングするステップＳ２１７と、
    前記第１のトレンチ内に導電材料を注入し、前記導電プラグを形成するステップＳ２１９と、を含むことを特徴とする請求項８に記載の製造方法。
  12. 前記ステップＳ２１５は、レジスト除去後に前記コレクタドーピング領域の表面に第３の絶縁酸化層を形成してから、再度フォトリソグラフィを行うステップであり、
    前記エッチング窓を介して前記導電プラグに必要な深さまで下向きにエッチングするステップは、第１のエッチング液を採用して、前記エッチング窓を介して前記第１のトレンチの底部まで下向きにエッチングしてから、レジストを除去し、前記第３の絶縁酸化層をエッチングマスクとし、第２のエッチング液を採用して、継続して前記導電プラグに必要な深さまでエッチングするステップであることを特徴とする請求項１１に記載の製造方法。
  13. 前記ステップＳ１７０は、
    前記第１の絶縁酸化層のエッチバックを行うことであって、第１のトレンチの側壁に位置する第１の絶縁酸化層はエッチバック後にも保留され、第１のトレンチ中央に位置する第１の絶縁酸化層はエッチングされ、前記多結晶シリコン層が露出し、エッチバックには酸化ケイ素のエッチングに適したエッチング液が採用され、フォトレジストが用いられていない、前記第１の絶縁酸化層のエッチバックを行うことと、
    保留された第１の絶縁酸化層をマスクとして前記多結晶シリコン層をエッチングし、前記第１のトレンチの底部を露出させることと、を含むことを特徴とする請求項８に記載の製造方法。
  14. 前記ステップＳ１８０は、
    保留された第１の絶縁酸化層をバリア層とし、前記第１のトレンチ内に第２の導電型のイオンを注入し、前記第１のトレンチの下方にドライブインして前記第２の導電型ベースを形成することと、
    ドライブイン後に、保留された第１の絶縁酸化層をバリア層とし、第１の導電型のイオンを注入し、前記第２の導電型ベース内に前記エミッタドーピング領域を形成することと、を含むことを特徴とする請求項８に記載の製造方法。
  15. 前記ステップＳ２１０で導電プラグを形成した後に、
    層間誘電体層を形成することと、
    フォトリソグラフィを行い、前記層間誘電体層をエッチングしてコンタクトホールを形成することと、
    前記コンタクトホール内に金属タングステンを充填してタングステンプラグを形成し、前記導電プラグおよびコレクタドーピング領域を引き出すことと、をさらに含むことを特徴とする請求項８に記載の製造方法。
JP2020530373A 2017-12-05 2018-11-27 絶縁ゲートバイポーラトランジスタおよびその製造方法 Active JP6966646B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201711270146.8A CN109873033B (zh) 2017-12-05 2017-12-05 绝缘栅双极型晶体管及其制造方法
CN201711270146.8 2017-12-05
PCT/CN2018/117562 WO2019109829A1 (zh) 2017-12-05 2018-11-27 绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
JP2021506111A JP2021506111A (ja) 2021-02-18
JP6966646B2 true JP6966646B2 (ja) 2021-11-17

Family

ID=66750408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020530373A Active JP6966646B2 (ja) 2017-12-05 2018-11-27 絶縁ゲートバイポーラトランジスタおよびその製造方法

Country Status (4)

Country Link
US (1) US11075292B2 (ja)
JP (1) JP6966646B2 (ja)
CN (1) CN109873033B (ja)
WO (1) WO2019109829A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261713B (zh) * 2020-03-25 2022-09-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构
CN113745158A (zh) * 2020-05-29 2021-12-03 无锡华润上华科技有限公司 具有引出结构的沟槽侧壁栅极及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4797265B2 (ja) 2001-03-21 2011-10-19 富士電機株式会社 半導体装置および半導体装置の製造方法
US7633120B2 (en) 2006-08-08 2009-12-15 Alph & Omega Semiconductor, Ltd. Inverted-trench grounded-source field effect transistor (FET) structure using highly conductive substrates
JPWO2009157299A1 (ja) * 2008-06-26 2011-12-08 サンケン電気株式会社 半導体装置及びその製造方法
US7851856B2 (en) 2008-12-29 2010-12-14 Alpha & Omega Semiconductor, Ltd True CSP power MOSFET based on bottom-source LDMOS
JP2011171420A (ja) * 2010-02-17 2011-09-01 On Semiconductor Trading Ltd 半導体装置及びその製造方法
CN101853852B (zh) 2010-04-29 2011-08-17 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
US8354315B2 (en) 2010-06-23 2013-01-15 Great Power Semiconductor Corp. Fabrication method of a power semicondutor structure with schottky diode
US8686502B2 (en) 2012-03-19 2014-04-01 Texas Instruments Incorporated Schottky diode integrated into LDMOS
US10411111B2 (en) * 2012-05-30 2019-09-10 Kyushu Institute Of Technology Method for fabricating high-voltage insulated gate type bipolar semiconductor device
US9293376B2 (en) 2012-07-11 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
CN102945808B (zh) * 2012-11-30 2017-06-23 上海华虹宏力半导体制造有限公司 沟槽型mos晶体管制造方法
JP2015167185A (ja) * 2014-03-04 2015-09-24 株式会社東芝 半導体装置
JP2015195286A (ja) * 2014-03-31 2015-11-05 サンケン電気株式会社 半導体装置
TWI580043B (zh) * 2014-10-01 2017-04-21 新唐科技股份有限公司 絕緣閘雙極電晶體與其製造方法
JP6563689B2 (ja) * 2015-05-27 2019-08-21 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子の製造方法
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN105932042B (zh) * 2016-04-26 2018-09-21 电子科技大学 一种双分裂沟槽栅电荷存储型igbt及其制造方法
CN107425056A (zh) * 2016-05-24 2017-12-01 常州中明半导体技术有限公司 一种绝缘栅双极型晶体管器件

Also Published As

Publication number Publication date
US20200259006A1 (en) 2020-08-13
JP2021506111A (ja) 2021-02-18
CN109873033A (zh) 2019-06-11
WO2019109829A1 (zh) 2019-06-13
US11075292B2 (en) 2021-07-27
CN109873033B (zh) 2020-08-18

Similar Documents

Publication Publication Date Title
TWI548086B (zh) 溝渠式橫向擴散金屬氧化半導體元件及其製造方法
TWI455287B (zh) 功率半導體元件之終端結構及其製作方法
KR20140119954A (ko) 반도체 소자 및 그 제조방법
KR20120124788A (ko) 반도체 소자
JP2008533705A (ja) 高電圧コンポーネントを備えた、トレンチ絶縁されたｓｏｉ集積回路へのキャリア基板コンタクトの作製
CN104752218B (zh) 半导体器件的形成方法
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
JP7069605B2 (ja) 半導体装置の製造方法
CN102074573B (zh) 具有器件隔离结构的半导体器件
JP6966646B2 (ja) 絶縁ゲートバイポーラトランジスタおよびその製造方法
CN109841673B (zh) 半导体装置及其制造方法
WO2019109823A1 (zh) Mosfet结构及其制造方法
KR100845103B1 (ko) 반도체소자의 제조방법
JP2009224660A (ja) 半導体装置の製造方法
CN111952367B (zh) 半导体结构及其形成方法
KR20140137222A (ko) 반도체 장치 및 그 제조 방법
KR100853799B1 (ko) 트렌치 게이트 반도체 소자 및 그의 제조 방법
JP5220988B2 (ja) 半導体装置
TWI435449B (zh) 溝槽式功率半導體元件及其製造方法
CN115910795B (zh) 一种屏蔽栅功率器件及其制备方法
CN115863411B (zh) 一种屏蔽栅功率器件及其制备方法
JP2009238866A (ja) 半導体装置の製造方法
JP2009158587A (ja) 半導体装置
TW201834239A (zh) 半導體裝置及其製造方法
KR20070046399A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211021

R150 Certificate of patent or registration of utility model

Ref document number: 6966646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150