JP6963424B2 - １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法 - Google Patents

１ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法 Download PDF

Info

Publication number
JP6963424B2
JP6963424B2 JP2017118360A JP2017118360A JP6963424B2 JP 6963424 B2 JP6963424 B2 JP 6963424B2 JP 2017118360 A JP2017118360 A JP 2017118360A JP 2017118360 A JP2017118360 A JP 2017118360A JP 6963424 B2 JP6963424 B2 JP 6963424B2
Authority
JP
Japan
Prior art keywords
ball
sub
wafer
package
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017118360A
Other languages
English (en)
Other versions
JP2017228778A (ja
Inventor
クリスチャン・バル
Original Assignee
スリーディー プラス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スリーディー プラス filed Critical スリーディー プラス
Publication of JP2017228778A publication Critical patent/JP2017228778A/ja
Application granted granted Critical
Publication of JP6963424B2 publication Critical patent/JP6963424B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明の分野は、少なくとも２つの電子チップの積層を含む減少した厚さの３次元電子モジュールの一括製造の分野である。
高周波数で動作する構成部品（メモリ、プロセッサ、など）の市場への到来は、封入されていないチップ（ベアチップ）の使用が効率性の新たな問題を引き起こすことを意味する。プローブ先端部を使用してベアチップを検査することは、約１ＧＨｚの周波数を越えて非常に扱いにくくなる。最も重要な結果は、これらの構成部品が３次元電子モジュールに積層される場合、一定のチップは最大周波数で動作することができ、他のチップは最大周波数で動作することができないことであり、このことから、複数のチップを含むモジュールは、最大周波数で動作することができないということになる。
この困難を回避する手段は、封入されたチップ、すなわち、それ自体、完全に検査され得るパッケージの中に配置されたチップを使用することである。実際に、パッケージは、チップのパッドの間隔より大きい間隔にあるはんだボールの形で出力を含み、
チップのパッドの間隔は、５０から１００μｍ、
チップを封入するボール・グリッド・パッケージの間隔は、４００から８００μｍである。
したがって、検査ソケットを使用することができ、パッケージはそれで、−５５℃から＋１２５℃の間にある動作温度におけるのと同様、場合によっては１ＧＨｚより大きい周波数で検査可能である。
しかし、パッケージの積層は、チップの積層より厚く、したがって、減少した厚さの３次元モジュールを取得することが望まれるのに反して、同じようにより厚い３次元モジュールをもたらす。
この観測から始まって、高周波数で動作することが可能なこれらのパッケージに適した、および減少した厚さの３次元モジュールを取得することを可能にする、積層技術を見いだすことがそのとき必要である。
したがって、−５５℃から＋１２５℃の間にある動作温度における、特に１ＧＨｚより大きい動作周波数での電子チップの信頼性の点で、および取得される３次元モジュールの減少した厚さの点で、すべての前述の要件に関して同時に満足がいく３次元電子モジュールの一括製造方法の必要性が今日に至るまで残っている。
より正確には、本発明の主題は、各３次元電子モジュールが、ボールグリッド電子パッケージの動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、ボールグリッド電子パッケージの積層を含む、３次元電子モジュールの一括製造方法であって、
− 再構成ウェーハを製造するステップであって、各再構成ウェーハは、次の順序で次のサブステップ、
・Ａ１）ボール側で、第１の粘着膜上に電子パッケージを配置するサブステップと、
・Ｂ１）樹脂で電子パッケージを成形し樹脂を重合して、中間ウェーハを取得するサブステップと、
・Ｃ１）ボールと反対の中間ウェーハの面上で中間ウェーハを薄化するサブステップと、
・Ｄ１）第１の粘着膜を除去し、ボールと反対側で、第２の粘着膜上に中間ウェーハを配置するサブステップと、
・Ｅ１）ボール側の面上で中間ウェーハを薄化するサブステップと、
・Ｆ１）ボール側再配線層を形成するサブステップと、
・Ｇ１）電子パッケージの元の厚さより小さい厚さの再構成ウェーハを取得するために第２の粘着膜を除去するサブステップと
に従う第１の実施形態に従って製造される、再構成ウェーハを製造するステップと、
− 前のサブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
− ３次元モジュールを取得するために積層された再構成ウェーハをダイシングするステップと
を含む、３次元電子モジュールの一括製造方法である。
本発明の主題は、同様に、各３次元電子モジュールが、ボールグリッド電子パッケージの動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、ボールグリッド電子パッケージの積層を含む、３次元電子モジュールの一括製造方法であって、
− 再構成ウェーハを製造するステップであって、各再構成ウェーハは、次の順序で次のサブステップ、
・Ａ２）ボールと反対側で第１の粘着膜上に電子パッケージを配置するサブステップと、
・Ｂ２）樹脂で電子パッケージを成形し樹脂を重合して、中間ウェーハを取得するサブステップと、
・Ｃ２）ボール側の、中間ウェーハの面上で中間ウェーハを薄化するサブステップと、
・Ｄ２）ボール側再配線層を形成するサブステップと、
・Ｅ２）第１の粘着膜を除去し、ＲＤＬ側で、第２の粘着膜上に薄化された中間ウェーハを配置するサブステップと、
・Ｆ２）ボールと反対の中間ウェーハの面上で中間ウェーハを薄化するサブステップと、
・Ｇ２）電子パッケージの元の厚さより小さい厚さの再構成ウェーハを取得するために第２の粘着膜を除去するサブステップと
に従う第２の実施形態に従って製造される、再構成ウェーハを製造するステップと、
− 前のサブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
− ３次元モジュールを取得するために積層された再構成ウェーハをダイシングするステップと
を含む、３次元電子モジュールの一括製造方法である。
したがって、２つの薄化ステップがある。
電子パッケージはＢＧＡパッケージまたはフリップチップパッケージであり、ＢＧＡ電子パッケージは中央突起部を含み得る。
動作周波数は特に１ＧＨｚより大きく、および／または動作温度は例えば−５５℃から１２５℃の間にある。
ボール側の、中間ウェーハの面上で中間ウェーハを薄化するステップは、第１の粘着膜上に電子パッケージを配置するステップの前に前記電子パッケージのボールを除去するステップで置き換えることができる。
本発明の他の特徴および利点は、非限定的な実施例として添付の図面を参照して与えられる、以下の詳細な説明を読むことにより明らかになるであろう。
断面で見た、厚くなった部分を持つＢＧＡタイプの電子パッケージの実施例を概略的に表す。 断面で見た、厚くなった部分を持たないＢＧＡタイプの電子パッケージの実施例を概略的に表す。 断面で見た、フリップチップタイプの電子パッケージの実施例を概略的に表す。 本発明による例示的な方法のさまざまなステップを例示する。 本発明による別の例示的な方法のさまざまなステップを例示する。 断面で見た、本発明による方法によって取得される例示的な再構成ウェーハを概略的に表す。 断面で見た、本発明による方法によって取得される４つの再構成ウェーハの例示的な積層を概略的に表す。
図全体にわたって、同じ要素には同じ参照符号が付されている。
次の説明で、「上」、「下」、「前」、「後」、「側」という表現は、説明される図面の方向付けを基準として使用される。デバイスを他の方向付けに従って置くことができる限り、方向を表す用語は実例として示され、限定的ではない。
ベアチップの電気的検査は、１ＧＨｚを上まわる周波数で信頼できる動作を保証することができない。他方、表面移動可能でありチップを含む、電子パッケージの、すなわち、接続ボールを有する電子部品の検査は、１ＧＨｚを上まわるこれらの周波数で適用可能であり、−５５℃から＋１２５℃の間の動作温度を同様に保証する。
本発明は、ベアチップでなく電子パッケージで再構成されるウェーハの製造に基づいている。ウェーハがＮ個の「良品」ＢＧＡパッケージで再構成された時点で、（Ｎは場合によっては数百に達する）、それらの積層、ダイシングなどは、例えば特許ＦＲ０３ ０７９７７号明細書およびＦＲ０６ ０７４４２号明細書ですでに説明されたようになされることになる。
［実施例］
いくつかの実施例が図１に示される、電子パッケージ１０は、以下を指す。
− 接続ボール４（またははんだボール）を有する（ＢＧＡまたはボール・グリッド・アレイ）ボール・グリッド・パッケージ１０、すなわち樹脂１１に封入されたベアチップ２であって、このベアチップ２は、前記ボール４を備えた（一般に数個の層を有する）相互接続回路２２に結合された接続ワイヤ２１を出している。樹脂に埋め込まれたこれらのワイヤは、回路の上面に結合され（図１ｂ）、またはこれらのワイヤは回路の下の面に結合されて同様に樹脂によって保護され、それによりパッケージの下に突出する中央の厚くなった部分３（または中央突起部）を形成する（図１ａ）。
これらのパッケージの接続ボール４は、通常２００μｍから４００μｍの間である厚さｅｂを有し、パッケージの中央の、メモリパッケージに固有の、厚くなった部分３は、通常約１５０μｍであり、パッケージの本体（すなわち接続ボールがないパッケージ）の厚さｅｃは、通常０．８ｍｍから０．９ｍｍの間であり、パッケージの全体の厚さＥ（Ｅ＝ｅｂ＋ｅｃ）は、したがって、０．８２ｍｍから１．３ｍｍの間である。
− 接続ボール４を備えた、フリップチップ部品１０、すなわち、再配線層と呼ばれる相互接続層２２に結合された封入されていないチップ２（図１ｃ）。このタイプのフリップチップ部品は、
・ボール・グリッド・パッケージ（ＢＧＡ）のように基板上に移動することができ、
・ボールの間隔（１００から５００μｍ）は、チップのパッドの間隔（４０から１００μｍ）よりはるかに大きく、検査ソケットを使用して、したがって場合によっては１ＧＨｚを上まわる周波数で部品を検査することを可能にするので、顧客への納入前に検査することができる
ことから、本発明によれば、パッケージ１０であると考えられる。
さらに、このようなフリップチップパッケージを有することは、ベアチップより容易であり、このようなフリップチップパッケージは、ＢＧＡパッケージほどかさばらない。これらのフリップチップパッケージは、一定のＢＧＡパッケージに対して示されるような厚くなった部分を何も呈さない。
これらのフリップチップパッケージの接続ボール４は、通常５０μｍから１５０μｍの間の厚さｅｂを有し、フリップチップパッケージの本体（すなわち接続ボールがないパッケージ）の厚さｅｃは、通常１００μｍから４００μｍの間である。パッケージの全体の厚さＥ（Ｅ＝ｅｂ＋ｅｃ）は、したがって１５０μｍから５５０μｍの間である。
簡潔にするために、以下の図では、パッド４１および回路または相互接続層２２は、もう表さない。
このような検査済みパッケージ１０は、Ｘｉｌｉｎｘ、Ｍｉｃｒｏｎ、Ｓａｍｓｕｎｇ、などを挙げることができる、さまざまな製造業者によって市場に出されている。
本発明によれば、ボールグリッド電子パッケージ１０の動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、ボールグリッド電子パッケージ１０の積層を含む３次元電子モジュールは、次の方式、
− 各再構成ウェーハ６０がＮ個の「良品」パッケージ、すなわち検査済みパッケージだけを含む、いくつかの再構成ウェーハの製造と、
− 再構成ウェーハの積層と、
− ３次元モジュールを取得するための積層された再構成ウェーハのダイシングと
で一括して製造される。
再構成ウェーハを製造するステップの進行は、接続ボール側または反対側のどちらで、第１の粘着膜上に電子パッケージを配置するかに応じて変化する。同じステップが使われるが、異なる順序で実行される。
パッケージ１０が接続ボール側で配置される場合のステップの進行を図２に関連して説明する。
− ステップＡ１：Ｎ個のパッケージ１０は、ピックアンドプレイス機構を用いて接続ボール４の側で、英語で「テープ（ｔａｐｅ）」とも呼ばれる第１の粘着膜１上に配置される。しかし、接続ボールをはんだ付けするステップはなく、ボール４はただ、この粘着剤１に仮に固定される。これらのＮ個のパッケージはすべて同じである。
− ステップＢ１：例えば圧縮による、または鋳造による、樹脂５でのパッケージ１０の成形。次に、樹脂の重合。中間ウェーハ６がそれで取得された。
− ステップＣ１：裏面（＝ボールと反対の面）の側でのこの中間ウェーハの薄化。パッケージ１０の裏面の薄化は、パッケージ１０の内部に位置するチップ２の裏面に到達することを可能にし、薄化は、チップ２の裏面の出現までに限定してもよく、またはチップ２自体を薄化するまで進めてもよい。パッケージ１０の本体の厚さｅｃは、約３０％から３５％減少させることができる。
− ステップＤ１：第１の粘着膜１の除去、および、パッケージのはんだボール４と反対側での第２の粘着膜８上へのこのように薄化された中間ウェーハの配置（ステップＣ１で薄化された側が粘着膜８にはり付けられる）。
− ステップＥ１：はんだボール４の厚さｅｂを減少させるように第２の薄化が行われる。ボールは、例えば錫／銀／銅（Ｓｎ／Ａｇ／Ｃｕ、ＳＡＣとも呼ばれる）から構成されている。薄化されたボール４’が取得される。
− ステップＦ１：薄化されたボール４’側での再配線層６１（頭文字が表現ＲｅＤｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒを表す、ＲＤＬ層とも呼ばれる）の形成。フォトエッチング可能な樹脂６１５から形成されるこのＲＤＬ層は、ボール４’との電気的接触部６１０と、接触部６１０をパッケージの周辺部まで（＝ダイシング経路７０まで）結合する導電体６１１を含む１つまたは複数の副層とを含む。実際にウェーハ６０の積層が行われるとき、周辺部に存在している導体６１１部分と結合された垂直（積層の方向に沿った）導体が３次元モジュールの垂直面に作り出されることになる。ＲＤＬ層６１は、従来の堆積、すなわち、チタン／タングステンタイプの拡散バリアおよび次に銅を使用する、フォトエッチング可能な誘電体および金属の堆積によって作られる。
− ステップＧ１：再構成ウェーハ６０を取得するための第２の粘着膜８の除去。
パッケージ１０が接続ボール４と反対側で配置される場合のステップの進行を図３に関連して次に説明する。
− ステップＡ２：パッケージ１０は、ボール４を支持していない側で第１の粘着膜１にはり付けられる。使用されるピックアンドプレイス機構のヘッドは、前の事例のように連続的な平板表面を有さないパッケージをつかむのに適していなければならない。この機構の吸引ヘッドは、パッケージ１０のボール４および場合によってはあり得る中央の厚くなった部分３を避けるようにくり抜かれている。
− ステップＢ２：ボール４の平面までの、またはボールの平面を少し超える、例えば圧縮または鋳造による、樹脂５でのパッケージの成形。パッケージ１０は、ボールと反対側で第１の粘着膜上に移動されるので、ボールの表面と第１の粘着膜との間の空間に樹脂を充填することに関連する、場合によっては図２のステップＢ１で起こり得るような問題はない。次に、樹脂の重合。中間ウェーハ６が取得された。
− ステップＣ２：ボールの体積およびとりわけボールの厚さを減少させるように中間ウェーハ６の、ボール４を含む面に適用される、薄化。薄化されたボール４’が取得される。
− ステップＤ２：将来の垂直導体と薄化されたボール４’の相互接続は、ボール４’との電気的接触部６１０および１つまたは２つの再配線副層を含む、再配線層６１（ＲＤＬ）によって、ステップＦ１におけるように行われる。
− ステップＥ２：ＲＤＬ層で補完された、薄化された中間ウェーハ６は、第１の粘着膜１からはがされ、次に反転されてＲＤＬ層側で第２の粘着膜８上にはり付けられる。
− ステップＦ２：それから、ステップＣ１で示されたように、ＲＤＬ層と反対の面上で薄化が行われる。
− ステップＧ２：再構成ウェーハ６０を取得するための第２の粘着膜８の除去。
これらのステップの完了で、したがって、「良品」パッケージ（Ｎ個のパッケージ）だけ、すなわち検査済みパッケージだけを含む、小さい厚さの再構成ウェーハが取得されており、その再構成ウェーハは、同じように再構成された他のウェーハ上に積層されるように意図される。
前述したような、再構成ウェーハ６０を製造するステップを進行する２つのやり方は、中央の厚くなった部分３を持つ、もしくは持たないＢＧＡパッケージ１０、またはフリップチップタイプのパッケージ１０のために使用することができる。厚くなった部分３を持たないＢＧＡパッケージまたはフリップチップタイプのパッケージの場合、ボールの側の面を薄化するステップは、中央突起部によって限定されず（ステップＥ１またはＣ２）、薄化はパッケージの本体の表面の約５０μｍまで近づくことができる。厚くなった部分を持たないＢＧＡパッケージの場合またはフリップチップタイプのパッケージの場合、これにより、さらに約１００μｍだけ、最終的なパッケージの全体の厚さをもう少し減少させることが可能になる。
ステップＡ１またはＡ２の粘着膜１上へのパッケージ１０の移動の前に、中央突起部３を有さない検査済みパッケージ１０をボール除去する（＝ボール４を除去する）ことが可能である。このボール除去は、検査済みパッケージを獲得した後に一括して行われ、それは例えば機械的にまたはプラズマ気相化学的侵食によって行われる。これらの条件下で、ボールを支持していたパッケージの表面は、ボール４の残留物ありまたはなしの（図１で見られる）パッド４１だけを含む。ボールを薄化するステップＥ１またはＣ２は不必要となる。ＲＤＬ６１は、ただ既に説明したステップ、ステップＦ１またはＤ２に関しては、ボール４’ではなく直接パッド４１を接続するように作り出される。この手法の利点は、特にパッケージ（本体＋ボール）の厚さがもう少し薄いことである。
以下の表は、ＢＧＡまたはフリップチップパッケージ１０に対するこれらのステップの間に取得される厚さを要約する。
Figure 0006963424
ボール４または４’に対して示される厚さは、パッド４１の厚さを含む。
再構成ウェーハ６０の厚さ（＝パッケージの厚さおよびＲＤＬの厚さ）は、したがって、
− ＢＧＡパッケージ１０を持つウェーハ６０の場合７００μｍから８６０μｍの間、
− フリップチップパッケージ１０を持つウェーハ６０の場合９５μｍから３６０μｍの間
である。
どちらか一方の方法によって取得されダイシング経路７０が示されている再構成ウェーハ６０が図４に示される。これらの再構成ウェーハ６０は、それから、図５で見られるように、ダイシング経路７０を一列に整列させつつ上下に積層され、接着剤１５を用いてはり付けられる。次に、特に３次元モジュールの垂直面上に形成される垂直バスで補完されることになるＮ個の３次元電子モジュールを取得するように、積層はダイシング経路に沿ってダイシングされる。
１ 第１の粘着膜
３ 中央突起部
４ ボール
５ 樹脂
６ 中間ウェーハ
８ 第２の粘着膜
１０ ボールグリッド電子パッケージ
６０ 再構成ウェーハ
６１ ボール側再配線層

Claims (7)

  1. 各３次元電子モジュールが、ボールグリッド電子パッケージ（１０）の動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、前記ボールグリッド電子パッケージ（１０）の積層を含む、３次元電子モジュールの一括製造方法であって、
    − 再構成ウェーハを製造するステップであって、各再構成ウェーハ（６０）は、次の順序で次のサブステップ、
    ・Ａ１）ボール（４）側で、第１の粘着膜（１）上に前記電子パッケージ（１０）を配置するサブステップと、
    ・Ｂ１）樹脂（５）で前記電子パッケージ（１０）を成形し前記樹脂を重合して、中間ウェーハ（６）を取得するサブステップと、
    ・Ｃ１）前記ボールと反対の前記中間ウェーハの面上で前記中間ウェーハ（６）を薄化するサブステップと、
    ・Ｄ１）前記第１の粘着膜（１）を除去し、前記ボール（４）と反対側で、第２の粘着膜（８）上に前記中間ウェーハを配置するサブステップと、
    ・Ｅ１）前記ボール側の面上で前記中間ウェーハを薄化するサブステップと、
    ・Ｆ１）ボール側再配線層（６１）を形成するサブステップと、
    ・Ｇ１）前記電子パッケージの元の厚さより小さい厚さの再構成ウェーハ（６０）を取得するために前記第２の粘着膜（８）を除去するサブステップと、
    に従って製造される、再構成ウェーハを製造するステップと、
    − 前記サブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
    − ３次元モジュールを取得するために前記積層された再構成ウェーハをダイシングするステップと、
    を含む、３次元電子モジュールの一括製造方法。
  2. 各３次元電子モジュールが、ボールグリッド電子パッケージ（１０）の動作温度および周波数で検査された、少なくとも２つの、表面移動可能な、前記ボールグリッド電子パッケージ（１０）の積層を含む、３次元電子モジュールの一括製造方法であって、
    − 再構成ウェーハを製造するステップであって、各再構成ウェーハ（６０）は、次の順序で次のサブステップ、
    ・Ａ２）前記ボールと反対側で、第１の粘着膜（１）上に前記電子パッケージ（１０）を配置するサブステップと、
    ・Ｂ２）樹脂（５）で前記電子パッケージ（１０）を成形し前記樹脂を重合して、中間ウェーハ（６）を取得するサブステップと、
    ・Ｃ２）ボール側の、前記中間ウェーハの面上で前記中間ウェーハ（６）を薄化するサブステップと、
    ・Ｄ２）ボール側再配線層（６１）を形成するサブステップと、
    ・Ｅ２）前記第１の粘着膜（１）を除去し、ＲＤＬ側で、第２の粘着膜（８）上に前記薄化された中間ウェーハを配置するサブステップと、
    ・Ｆ２）前記ボールと反対の前記中間ウェーハの前記面上で前記中間ウェーハを薄化するサブステップと、
    ・Ｇ２）前記電子パッケージの元の厚さより小さい厚さの再構成ウェーハ（６０）を取得するために前記第２の粘着膜（８）を除去するサブステップと、
    に従って製造される、再構成ウェーハを製造するステップと、
    − 前記サブステップの完了で取得されたいくつかの再構成ウェーハを積層するステップと、
    − ３次元モジュールを取得するために前記積層された再構成ウェーハをダイシングするステップと、
    を含む、３次元電子モジュールの一括製造方法。
  3. 前記電子パッケージ（１０）はＢＧＡパッケージまたはフリップチップパッケージであることを特徴とする、請求項１または２に記載の３次元電子モジュールの一括製造方法。
  4. 前記動作周波数は１ＧＨｚより大きいことを特徴とする、請求項１〜３のいずれか一項に記載の３次元電子モジュールの一括製造方法。
  5. 前記動作温度は−５５℃から１２５℃の間にあることを特徴とする、請求項１〜４のいずれか一項に記載の３次元電子モジュールの一括製造方法。
  6. 前記電子パッケージ（１０）は中央突起部（３）を含むことを特徴とする、請求項１〜５のいずれか一項に記載の３次元電子モジュールの一括製造方法。
  7. ボール側の、前記中間ウェーハの前記面上で前記中間ウェーハ（６）を薄化する前記ステップは、前記第１の粘着膜上に前記電子パッケージを配置する前記ステップの前に前記電子パッケージの前記ボール（４）を除去するステップで置き換えられることを特徴とする、請求項１〜５のいずれか一項に記載の３次元電子モジュールの一括製造方法。
JP2017118360A 2016-06-22 2017-06-16 １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法 Active JP6963424B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1655798A FR3053158B1 (fr) 2016-06-22 2016-06-22 Procede de fabrication collective de modules electroniques 3d configures pour fonctionner a plus d'1 ghz
FR1655798 2016-06-22

Publications (2)

Publication Number Publication Date
JP2017228778A JP2017228778A (ja) 2017-12-28
JP6963424B2 true JP6963424B2 (ja) 2021-11-10

Family

ID=56611472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017118360A Active JP6963424B2 (ja) 2016-06-22 2017-06-16 １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法

Country Status (6)

Country Link
US (1) US9899250B2 (ja)
EP (1) EP3261116B1 (ja)
JP (1) JP6963424B2 (ja)
CN (1) CN107527895B (ja)
FR (1) FR3053158B1 (ja)
TW (1) TWI752968B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11127604B2 (en) * 2018-01-05 2021-09-21 Innolux Corporation Manufacturing method of semiconductor device
US10825696B2 (en) 2018-07-02 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Cross-wafer RDLs in constructed wafers
KR102609475B1 (ko) * 2018-10-23 2023-12-06 주식회사 다이셀 반도체 장치 제조 방법
JP7224138B2 (ja) 2018-10-23 2023-02-17 株式会社ダイセル 半導体装置製造方法
JP7201386B2 (ja) 2018-10-23 2023-01-10 株式会社ダイセル 半導体装置製造方法
US11004758B2 (en) 2019-06-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08115989A (ja) * 1994-08-24 1996-05-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
JP4571320B2 (ja) * 2001-02-02 2010-10-27 Ｏｋｉセミコンダクタ株式会社 半導体チップパッケージ
JP2003273317A (ja) * 2002-03-19 2003-09-26 Nec Electronics Corp 半導体装置及びその製造方法
FR2857157B1 (fr) 2003-07-01 2005-09-23 3D Plus Sa Procede d'interconnexion de composants actif et passif et composant heterogene a faible epaisseur en resultant
JP2006332141A (ja) * 2005-05-24 2006-12-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
FR2905198B1 (fr) 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
JP2011014844A (ja) * 2009-07-06 2011-01-20 Casio Computer Co Ltd 半導体装置の製造方法
EP2330618A1 (en) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
JP5803276B2 (ja) * 2011-05-26 2015-11-04 富士通株式会社 半導体装置の製造方法
JP2013093568A (ja) * 2011-10-06 2013-05-16 Nagase & Co Ltd 電気部品の積層構造体の製造方法、電気部品の平面配置集合体及び電気部品の平面配置集合体の積層結合方法
JP2014056924A (ja) * 2012-09-12 2014-03-27 Hitachi Chemical Co Ltd 半導体装置の製造方法及びそれに用いる熱硬化性樹脂組成物並びにそれらにより得られる半導体装置
US9508674B2 (en) * 2012-11-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control of semiconductor die package
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
TWI518852B (zh) * 2013-10-02 2016-01-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN105575821A (zh) * 2015-12-22 2016-05-11 华进半导体封装先导技术研发中心有限公司 多层堆叠扇出型封装及其制备方法

Also Published As

Publication number Publication date
US9899250B2 (en) 2018-02-20
TW201804578A (zh) 2018-02-01
EP3261116A1 (fr) 2017-12-27
FR3053158B1 (fr) 2018-11-16
FR3053158A1 (fr) 2017-12-29
TWI752968B (zh) 2022-01-21
JP2017228778A (ja) 2017-12-28
EP3261116B1 (fr) 2019-10-02
CN107527895B (zh) 2023-05-12
US20170372935A1 (en) 2017-12-28
CN107527895A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
JP6963424B2 (ja) １ＧＨｚを超えて動作するように構成された３次元電子モジュールの一括製造方法
US20200350293A1 (en) Semiconductor device having laterally offset stacked semiconductor dies
US9570429B2 (en) Methods of fabrication and testing of three-dimensional stacked integrated circuit system-in-package
US7999377B2 (en) Method and structure for optimizing yield of 3-D chip manufacture
US20200203331A1 (en) Semiconductor device using emc wafer support system and fabricating method thereof
CN107452725B (zh) 制造半导体封装的方法
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
KR101818507B1 (ko) 반도체 패키지
JP2021520071A (ja) 多層３ｄ集積化のダイスタック
US7960210B2 (en) Ultra-thin chip packaging
JP4237207B2 (ja) 半導体装置の製造方法
US20090261476A1 (en) Semiconductor device and manufacturing method thereof
CN108206169B (zh) 包含在裸芯边缘处的裸芯接合垫的半导体装置
WO2009146587A1 (en) Bongding method for through-silicon-via based 3d wafer stacking
TWI662677B (zh) 堆疊式封裝結構及其製造方法
US10529693B2 (en) 3D stacked dies with disparate interconnect footprints
TWI544555B (zh) 半導體封裝結構及其製造方法
CN115394768A (zh) 一种多层高带宽存储器及其制造方法
CN109950223B (zh) 包含双垫引线键合体互连的半导体装置
CN220914204U (zh) 半导体裸片封装及半导体装置封装
CN114695323A (zh) 半导体装置封装
CN114823585A (zh) 一种晶圆级多芯片堆叠封装结构及工艺
KR20110038561A (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들
KR20110030088A (ko) 반도체 패키지 및 그 제조방법
JP2005123567A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211015

R150 Certificate of patent or registration of utility model

Ref document number: 6963424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150