JP2005123567A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005123567A
JP2005123567A JP2004127261A JP2004127261A JP2005123567A JP 2005123567 A JP2005123567 A JP 2005123567A JP 2004127261 A JP2004127261 A JP 2004127261A JP 2004127261 A JP2004127261 A JP 2004127261A JP 2005123567 A JP2005123567 A JP 2005123567A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing
sealing body
semiconductor
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004127261A
Other languages
English (en)
Other versions
JP4452767B2 (ja
Inventor
Hitoshi Kawaguchi
均 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
J-SIP WALTON KK
Ibiden Co Ltd
Disco Corp
Sumitomo Bakelite Co Ltd
Toppan Inc
Original Assignee
J-SIP WALTON KK
Ibiden Co Ltd
Sumitomo Bakelite Co Ltd
Toppan Printing Co Ltd
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J-SIP WALTON KK, Ibiden Co Ltd, Sumitomo Bakelite Co Ltd, Toppan Printing Co Ltd, Disco Abrasive Systems Ltd filed Critical J-SIP WALTON KK
Priority to JP2004127261A priority Critical patent/JP4452767B2/ja
Publication of JP2005123567A publication Critical patent/JP2005123567A/ja
Application granted granted Critical
Publication of JP4452767B2 publication Critical patent/JP4452767B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 半導体チップを複数個収容したパッケージを効率よく製造することができる。
【解決手段】 本発明の半導体装置の製造方法によれば、まず、半導体チップを樹脂封止して封止体を形成し（Ｓ１０）、封止体を研磨・薄層化する（Ｓ１２）。つづいて、封止体の動作を検査し（Ｓ１４）、良品のみを用いて、他の半導体チップや封止体と積層して積層体を形成する（Ｓ１８）。ついで、積層体を樹脂封止する（Ｓ２０）。これにより、半導体装置が得られる。
【選択図】 図１

Description

本発明は、半導体装置およびその製造方法に関する。
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化してきており、また、半導体パッケージを含めた電子部品を実装する、実装用基板も小型化してきている。さらには電子機器への収納性を高めるため、リジット基板とフレキシブル基板を積層し一体化して、折り曲げを可能としたリジットフレックス基板が、実装用基板として使われるようになってきている。
半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）といった、エリア実装型の新しいパッケージ方式が提案されている。これらの半導体パッケージにおいて、半導体チップの電極と従来型半導体パッケージのリードフレームの機能を有するサブストレートが用いられる。サブストレートは、半導体パッケージ用基板とも呼ばれ、プラスチックやセラミックス等各種材料を使って構成される。半導体チップとサブストレートの端子との電気的接続方法として、ワイヤボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、またはＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られているが、最近では、半導体パッケージの小型化に有利なＦＣ接続方式を用いた、ＢＧＡやＣＳＰの構造が盛んに提案されている。
しかしながら、上記工法では一つの半導体パッケージに対し半導体チップを一つしか収納できないため、半導体パッケージの小型化には自ずと限界がある。このため、一つの半導体パッケージの内部に複数個の半導体チップを積み重ねて収納することにより、実装密度を向上させる手法が提案されている(特許文献１)。
特開平１０−７０２３２号公報
しかしながら、積層される半導体チップの動作が保証される割合が低い場合（良品チップ（ＫＧＤ）ではない場合）、このような手法をとると半導体パッケージが完成するまで、製品の動作が不確定であり、パッケージ化されてから不具合が発見された場合、そこに組み込まれた良品半導体チップまでが無駄になってしまうという問題があった。
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、半導体チップをマルチチップパッケージ製造工程中で個別に動作確認可能な形態にすることにより、半導体チップを複数個収容したパッケージを効率よく製造する技術を提供することにある。
本発明によれば、第一の半導体チップを樹脂封止した第一の封止体と、第二の半導体チップと、が積層された積層体を含むことを特徴とする半導体装置が提供される。
このように、半導体チップを樹脂封止した後に積層することにより、積層前に封止体の動作を簡易に検査することができ、良品のみを用いて積層体を製造することができる。これにより、動作不能な半導体チップとともに積層してしまい、良品の半導体チップも使用不能となるという状況を防ぐことができる。これにより、半導体装置を効率よく製造することができるとともに、半導体装置の製造コストを低減することもできる。
本発明の半導体装置において、積層体は、第二の半導体チップが樹脂封止された第二の封止体と、第一の封止体とが積層された構造を有することができる。
本発明の半導体装置において、積層体をさらに樹脂封止することができる。
本発明の半導体装置は、パッケージ基板をさらに含むことができ、第一の封止体は、パッケージ基板上に配置することができ、第二の半導体チップは、第一の封止体上に配置することができる。
本発明の半導体装置において、パッケージ基板は、第一の半導体チップと、第二の半導体チップとを電気的に接続する導体回路を含むことができる。このようなパッケージ基板を用いることにより、半導体チップを樹脂封止した後に積層しても、積層した半導体チップ間を電気的に接続することができる。
本発明の半導体装置において、第一の封止体は、研磨により薄層化することができる。これにより、半導体装置を小型化することができる。第二の半導体チップを樹脂封止して第二の封止体を形成した場合も、第二の封止体を研磨により薄層化することができる。
本発明の半導体装置において、第一の封止体は、樹脂の周囲または内部に設けられ、樹脂よりも熱伝導性の高い材料により構成された熱伝導部材を含むことができ、当該熱伝導部材は、積層方向において、封止体と略等しい高さに形成することができる。
ここで、熱伝導部材としては、金属やシリコンを用いることができる。このような材料を用いることにより、たとえば積層された半導体チップをサブストレート等のパッケージ基板を介して他の半導体チップとワイヤボンディングの手法により接合する場合、積層されたサブストレートのボンディングワイヤへの熱伝導を良好にすることができる。
本発明の半導体装置において、第二の半導体チップは、ボンディングワイヤを介して第一の半導体チップと電気的に接続することができる。
ここで、ボンディングワイヤとしては、金線を用いることができる。ワイヤボンディングにより半導体チップを接続することにより、設計の異なる種々の半導体チップ間の接続を、柔軟に行うことができる。
本発明によれば、第一の半導体チップを封止樹脂により封止して封止体を形成する工程と、封止体と第二の半導体チップとを積層して積層体を形成する工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明の半導体装置の製造方法は、積層体を封止樹脂により封止する工程をさらに含むことができる。
本発明の半導体装置の製造方法は、封止体を研磨により薄層化する工程をさらに含むことができ、積層体を形成する工程において、薄層化した封止体を積層することができる。
本発明の半導体装置の製造方法は、封止体に含まれる第一の半導体チップの良否を検査する工程をさらに含むことができ、第一の半導体チップの動作を検査する工程で良品と判定された封止体を用いて、積層体を形成することを特徴とする半導体装置の製造方法。
これにより、良品のみを用いて積層体を製造し、半導体装置を製造することができる。
本発明によれば、半導体チップをマルチチップパッケージ製造工程中で個別に動作確認可能な形態にすることにより、半導体チップを複数個収容したパッケージを効率よく製造することができる。
図１は、本発明の実施の形態における、半導体装置の製造手順を示すフローチャートである。
本実施の形態においては、まず、積層する半導体チップ（半導体素子）を、それぞれサブストレート上に配置し、サブストレートと電気的に接合させる（Ｓ８）。ここで、サブストレートとしては、リジットプリント配線板、フレキシブルプリント配線板、セラミック基板等、その上に積層される半導体チップと他の半導体チップとを電気的に接続する導体回路を含むものを用いることができる。また、サブストレートと半導体チップとの電気的接合の方法としてはワイヤボンディング、半田ボール、金スタッドバンプ、導電ペースト、異方導電性等を用いることができる。
つづいて、サブストレート上に配置された半導体チップを、封止樹脂により封止して封止体を形成する（Ｓ１０）。封止方法としては、トランスファーモールド、インジェクションモールド、ポッティングモールド等を用いることができる。
その後、封止体の封止樹脂部分を砥石により研磨し、表面を平坦化するとともに薄層化する（Ｓ１２）。半導体チップとサブストレートとの電気的接合をワイヤボンディングで行った場合は、ボンディングワイヤが露出しない程度に研磨を行うことができる。その他の方法で電気的接合を行った場合は、半導体チップごと研磨してさらに薄層化することもできる。このように、封止体を薄層化することにより、半導体装置を小型化することができる。封止体は、薄ければ薄いほど小型化するのに好適であるが、ハンドリング上で必要な剛性を維持するため、封止体の厚みは、たとえば５０μｍ以上、好ましくは７５μｍ以上とすることができる。なお、封止体の封止樹脂部分が最初から薄く、または平坦に形成されている場合は、このステップを省略することができる。
つづいて、封止した半導体チップは、それぞれ、電気的なテストにより検査され、良品が選別される（Ｓ１４およびＳ１６）。
つづいて、上記のように薄層化された封止体の上に、同様に封止および薄層化され、良品であると判断された他の封止体を搭載し、積層された半導体チップ間を電気的に接続する（Ｓ１８）。半導体チップ間の電気的接続は、たとえばワイヤボンディングにより行うことができる。
ここで、最下層の封止体は、一つのサブストレート上に複数の半導体チップを配置し、それぞれ封止することにより形成することができる。一方、上層に積層される封止体は、個別化された状態で下層の封止体上に積層することができる。このような状態で、最下層の封止体のうち、良品であると判断されたチップ上に、順次上層の封止体を積層する。このように、最下層の封止体を個別化しない状態で複数の封止体を積層することにより、取り扱いを容易にすることができる。
所定数の封止体を積層した後、これらの封止体を再度封止樹脂により封止する（Ｓ２０）。ここで、たとえばトランスファーモールド等により、複数の積層体を同時に封止することができ、封止後に積層体毎に個別化し、半導体装置を得る。
以上のような方法を用いることにより、検査されて良品と判断された半導体チップのみを積層した半導体装置を製造することができる。これにより、半導体装置を製造後に、積層体の中に、不良な半導体チップが一つ含まれるために他の半導体チップが無駄になるということを防ぐことができる。また、半導体チップを封止した後に積層しているが、封止体を薄層化して積層しているので、半導体装置を小型化することもできる。
以下に、本発明の実施の形態の一例を詳細に説明する。なお、本発明は、これにより限定されるものではない。
図２は、本実施例で作製した封止体の製造工程を示す工程断面図である。
以下、最下層の封止体の製造工程を説明する。ここでは、サブストレートとして、プリント配線板１０２を用いた（図２（ａ））。プリント配線板１０２は、厚さ約１００μｍのＦＲ５製プリント配線板である。つづいて、プリント配線板１０２上に、第一の半導体チップ１０４をフィルム状接着剤を用いてマウントした（図２（ｂ））。第一の半導体チップ１０４は、素子形成面の中央部に直線状に配列された複数のパッドを有し、厚さ約８０μｍである。ここでは一つの第一の半導体チップ１０４しか示していないが、最下層の封止体は、プリント配線板１０２上に複数の第一の半導体チップ１０４を配置し、その状態で封止体を形成した。
つづいて、ボンディングワイヤ１０６により、第一の半導体チップ１０４のパッドとプリント配線板１０２とを電気的に接合した（図２（ｃ））。ボンディングワイヤ１０６としては金線を用いた。ボンディングワイヤ１０６の最頂部の高さは、プリント配線板１０２の表面から約１８０μｍであった。
次に、第一の半導体チップ１０４の周囲に、枠材１０８をペースト接着剤を用いてマウントした（図２（ｄ））。ここでは、厚さ約２００μｍの銅製の枠を用いた。
ここで、枠材１０８の材料としてはとくに限定されないが、たとえば積層された半導体チップをサブストレートや他の半導体チップとワイヤボンディングの手法により接合する場合、積層されたサブストレートのボンディングワイヤへの熱伝導が不充分となることがあるため、枠材１０８として熱伝導性の良好な材料を用いることが好ましい。これにより、枠材１０８を介してサブストレートに熱を伝導することが可能となるため、ボンディングワイヤへの熱伝導を確保することができる。枠材１０８は、後の工程の研磨時に、封止樹脂表面に露出するように形成される。
また、枠材１０８の大きさを適宜設定することにより、半導体チップをポッティングモールドする際に、封止領域を小さくすることができ、半導体装置を小型化することができる。
つづいて、枠材１０８内にポッティング封止樹脂を注入し、硬化させることにより、第一の半導体チップ１０４を封止した（図２（ｅ））。封止樹脂としては、ＣＲＰ−３９００（住友ベークライト株式会社製）を用いた。
つづいて、封止樹脂１１０を砥石１５０により研磨し、封止樹脂１１０表面を平坦化させるとともに、封止樹脂１１０の厚さを約２００μｍに薄層化した（図２（ｆ））。これにより、第一の封止体１００を得た。この後、電気的なテストにより検査を行い、良品を選別した。
図３は、本実施例で作製した封止体の製造工程を示す工程断面図である。
ここでは、サブストレートとして、プリント配線板２０２を用いた（図３（ａ））。プリント配線板２０２は、厚さ約５０μｍのフレキシブルプリント配線板である。つづいて、プリント配線板２０２の所定の箇所にフィルム２０３を貼り付けた（図３（ｂ））。フィルム２０３は、ノンコンダクティブフィルムである。
次に、素子形成面の周辺部全体に端子を有する第二の半導体チップ２０４をプリント配線板２０２上にマウントした（図３（ｃ））。ここでは、第二の半導体チップ２０４の端子上に金スタッドバンプを形成し、フリップチップボンダーにより第二の半導体チップ２０４を位置あわせしつつ加熱加圧することにより、プリント配線板２０２上にマウントするとともに、電気的接合を行った。
つづいて、トランスファーモールドを用いて封止樹脂２１０により、第二の半導体チップ２０４を封止した（図３（ｄ））。封止樹脂としては、ＥＭＥ−７２００（住友ベークライト株式会社製）を用いた。
その後、封止樹脂２１０を砥石２５０により研磨し、封止樹脂２１０表面を平坦化させるとともに、封止樹脂２１０の厚さを約１５０μｍに薄層化した（図３（ｅ））。これにより、第二の封止体２００を得た。この後、電気的なテストにより検査を行い、良品を選別した。
図４は、半導体装置の製造工程の一例を示す工程断面図である。
まず、図２に示した第一の封止体１００上に、図３に示した第二の封止体２００を積層した（図４（ａ））。これらは、フィルム状接着剤により接合した。ここで、第一の封止体１００に含まれる枠材１０８が、第二の封止体２００のプリント配線板２０２の周辺部と重なるように積層した。
つづいて、第二の封止体２００のプリント配線板２０２の周辺部と、第一の封止体１００のプリント配線板１０２の周辺部とを、ボンディングワイヤ３０２により電気的に接合した（図４（ｂ））。上述したように、第一の封止体１００に含まれる枠材１０８が、第二の封止体２００のプリント配線板２０２の周辺部と重なるように積層しているので、ボンディングワイヤ３０２形成時に、プリント配線板２０２周辺部に熱を伝導することができ、良好にボンディングワイヤ３０２を形成することができる。
つづいて、第一の封止体１００と第二の封止体２００の積層体を一括して封止樹脂３０４により封止した（図４（ｃ））。ここで、封止樹脂としては、ＥＭＥ−７２００（住友ベークライト株式会社製）を用いた。この後、積層体毎に個別化し、半導体装置３００を得た。
以上の半導体装置３００の動作確認を行った結果、半導体装置として正常に動作することが確認された。
以上のように、本発明によれば、複数の半導体チップを３次元に積層してパッケージ化したマルチチップパッケージの製造において、半導体装置の歩留まりを向上させることができるとともに、小型・軽量化及び高機能・大容量化を図ることができる。
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
たとえば、以上の形態では、封止樹脂により封止された封止体どうしを積層する例を示したが、本発明は、封止樹脂により封止された封止体と、封止されていない半導体チップとを積層する場合にも適用することができる。
また、半導体チップに加えて、受動素子を積層することもできる。この場合、受動素子を樹脂封止して、積層してもよい。
図５は、半導体装置３００の他の例を示す断面図である。第一の封止体１００と、第二の封止体２００は、たとえば配線パターンが形成された絶縁フィルム２１４を挟んで積層することもできる。ここで、第二の封止体２００は、プリント配線板２０２を有しない構成とすることができる。第二の半導体素子２０４の端子は絶縁フィルム２１４の配線パターンと電気的に接合される。絶縁フィルム２１４の端部には貫通電極が設けられ、配線パターンとプリント配線板１０２上の電極パッド１１４とが電気的に接続される。これにより、プリント配線板１０２を介して第一の半導体素子１０４と第二の半導体素子２０４が電気的に接続される。このように、第一の封止体１００と第二の封止体２００は、種々の形態で電気的に接続することができる。
また、図２において、ポッティング封止樹脂を用いる際に枠材１０８として熱伝導性の良好な材料を用いる例を示したが、他の方法で封止を行う場合にも、ボンディングワイヤ形成時の熱伝導を確保する目的で、熱伝導性の良好な材料を封止樹脂の周囲または内部に設けておくことができる。
さらに、本発明は、以下の態様も含む。
［１］ 半導体パッケージの動作を確認した後、動作を確認された複数の半導体パッケージを積層してマルチチップパッケージを製造するマルチチップパッケージの製造方法であって、積層される半導体パッケージと他の半導体パッケージとを金線により接続することを特徴とするマルチチップパッケージの製造方法、
［２］ 半導体パッケージの少なくとも１つが、半導体素子を半導体素子との接続用端子、他のパッケージとの接続用端子及びそれらを接続する導体回路を有する有機サブストレート上に搭載し、電気的接続を行った後、半導体素子を封止樹脂により封止したものである［１］に記載のマルチチップパッケージの製造方法、
［３］ 複数の半導体パッケージを積層する前に半導体パッケージの封止材上面を研磨し平坦化する［１］または［２］に記載のマルチチップパッケージの製造方法、
［４］ 半導体装置を構成する封止材と略同じ高さの金属製若しくはシリコン製の部材を封止材内部若しくは端部に配置する［１］、［２］または［３］に記載のマルチチップパッケージの製造方法、
［５］ ［１］〜［４］のいずれかに記載の製造方法により製造されたマルチチップパッケージ。
本発明の実施の形態における、半導体装置の製造手順を示すフローチャートである。 実施例で作製した封止体の製造工程を示す工程断面図である。 実施例で作製した封止体の製造工程を示す工程断面図である。 実施例で作製した半導体装置の製造工程を示す工程断面図である。 本発明の半導体装置の他の例を示す断面図である。
符号の説明
１００ 第一の封止体
１０２ プリント配線板
１０４ 第一の半導体チップ
１０６ ボンディングワイヤ
１０８ 枠材
１１０ 封止樹脂
１５０ 砥石
２００ 第二の封止体
２０２ プリント配線板
２０３ フィルム
２０４ 第二の半導体チップ
２１０ 封止樹脂
２５０ 砥石
３００ 半導体装置
３０２ ボンディングワイヤ
３０４ 封止樹脂

Claims (12)

  1. 第一の半導体チップを樹脂封止した第一の封止体と、
    第二の半導体チップと、
    が積層された積層体を含むことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記積層体は、前記第二の半導体チップが樹脂封止された第二の封止体と、前記第一の封止体とが積層された構造を有することを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記積層体がさらに樹脂封止されたことを特徴とする半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    パッケージ基板をさらに含み、
    前記第一の封止体は、前記パッケージ基板上に配置され、前記第二の半導体チップは、前記第一の封止体上に配置されたことを特徴とする半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記パッケージ基板は、前記第一の半導体チップと、前記第二の半導体チップとを電気的に接続する導体回路を含むことを特徴とする半導体装置。
  6. 請求項１乃至５いずれかに記載の半導体装置において、
    前記第一の封止体は、研磨により薄層化されたことを特徴とする半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記第一の封止体は、前記樹脂の周囲または内部に設けられ、前記樹脂よりも熱伝導性の高い材料により構成された熱伝導部材を含み、当該熱伝導部材は、積層方向において、前記封止体と略等しい高さに形成されたことを特徴とする半導体装置。
  8. 請求項１乃至７いずれかに記載の半導体装置において、
    前記第二の半導体チップは、ボンディングワイヤを介して前記第一の半導体チップと電気的に接続されたことを特徴とする半導体装置。
  9. 第一の半導体チップを封止樹脂により封止して封止体を形成する工程と、
    前記封止体と第二の半導体チップとを積層して積層体を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記積層体を封止樹脂により封止する工程をさらに含むことを特徴とする半導体装置の製造方法。
  11. 請求項９または１０に記載の半導体装置の製造方法において、
    前記封止体を研磨により薄層化する工程をさらに含み、
    前記積層体を形成する工程において、薄層化した前記封止体を積層することを特徴とする半導体装置の製造方法。
  12. 請求項９乃至１１いずれかに記載の半導体装置の製造方法において、
    前記封止体に含まれる前記第一の半導体チップの良否を検査する工程をさらに含み、
    前記第一の半導体チップの動作を検査する工程で良品と判定された前記封止体を用いて、前記積層体を形成することを特徴とする半導体装置の製造方法。

JP2004127261A 2003-09-24 2004-04-22 半導体装置およびその製造方法 Expired - Lifetime JP4452767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004127261A JP4452767B2 (ja) 2003-09-24 2004-04-22 半導体装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003332001 2003-09-24
JP2004127261A JP4452767B2 (ja) 2003-09-24 2004-04-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005123567A true JP2005123567A (ja) 2005-05-12
JP4452767B2 JP4452767B2 (ja) 2010-04-21

Family

ID=34621948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004127261A Expired - Lifetime JP4452767B2 (ja) 2003-09-24 2004-04-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4452767B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103716A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103716A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4452767B2 (ja) 2010-04-21

Similar Documents

Publication Publication Date Title
US7326592B2 (en) Stacked die package
US7973310B2 (en) Semiconductor package structure and method for manufacturing the same
KR100219791B1 (ko) 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법
TWI469309B (zh) 積體電路封裝系統
US8188585B2 (en) Electronic device and method for producing a device
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20100181661A1 (en) Semiconductor device
WO2007026392A1 (ja) 半導体装置およびその製造方法
TW201523757A (zh) 高產量半導體裝置
JP4896010B2 (ja) 積層型半導体装置及びその製造方法
US8274144B2 (en) Helical springs electrical connecting a plurality of packages
KR100521279B1 (ko) 적층 칩 패키지
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
US20080128879A1 (en) Film-on-wire bond semiconductor device
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
TWI651827B (zh) 無基板封裝結構
US20080237831A1 (en) Multi-chip semiconductor package structure
JP2008277457A (ja) 積層型半導体装置および実装体
JP4232613B2 (ja) 半導体装置の製造方法
JP4452767B2 (ja) 半導体装置およびその製造方法
TW558810B (en) Semiconductor package with lead frame as chip carrier and fabrication method thereof
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
JP2007142128A (ja) 半導体装置およびその製造方法
JP4439339B2 (ja) 半導体装置およびその製造方法
KR20080016124A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070104

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20071015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080123

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091026

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20091120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4452767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250