JP6932221B1 - 電力変換装置 - Google Patents

Abstract

【課題】共通の信号で駆動される半導体スイッチング素子の損失を汎用的な駆動回路で均等化し、冷却器を小型化することで電力変換装置を小型化、低コスト化する。【解決手段】共通の信号で駆動される並列接続された半導体スイッチング素子１１、１２と、各半導体スイッチング素子１１、１２を駆動する駆動回路３ａ、３ｂと、各半導体スイッチング素子１１、１２の温度を測定する温度測定回路４ａ、４ｂと、各駆動回路３ａ、３ｂを制御する制御部１とを備え、制御部１は各温度測定回路４ａ、４ｂの測定値に基づき、各半導体スイッチング素子１１、１２のスイッチングタイミングを変更する。【選択図】図１

Description

本願は、電力変換装置に関するものである。

電力変換装置において、半導体スイッチング素子の定格電流が要求される値を満たさない場合は、通常同じ素子を２個以上並列接続して、同じタイミングで駆動する。駆動回路の信号遅延および半導体スイッチング素子のゲート閾値のばらつきにより、スイッチングタイミングにばらつきが生じるため、損失が片方の素子に偏ることがある。このため並列駆動動作では、損失が偏り一か所に集中することを前提に放熱設計を行う必要がある。この結果、放熱能力の強化が必要となり、電力変換装置の大型化およびコスト増大を招く。

この問題に対して、並列接続される各半導体スイッチング素子の温度を検出し、この検出値に基づいて、ゲート駆動電圧、あるいはゲート駆動抵抗を可変させ、損失が偏り高温となる素子に対し、ゲート電圧を上昇またはゲート抵抗を下げる動作を行い、ｄｉ／ｄｔ（ｄｖ／ｄｔ）を高速化することで素子の損失を低減する駆動回路が開示されている（例えば、特許文献１）。

特許第４８１６１８２号公報

しかし、特許文献１の構成では、各温度センサ値に連動して電圧制御を行う可変電圧源、もしくはゲート抵抗を切り替える回路が半導体スイッチング素子の数だけ必要となり、駆動回路等が複雑かつ高コストとなる。

本願は、上記のような課題を解決するための技術を開示するものであり、共通の信号で駆動される半導体スイッチング素子の損失を汎用的な駆動回路で均等化し、冷却器を小型化することで装置を小型化および低コスト化ができる電力変換装置を提供することを目的とする。

本願に開示される電力変換装置は、共通の信号で駆動される第一の半導体スイッチング素子と、第二の半導体スイッチング素子と、第一の半導体スイッチング素子を駆動する第一の駆動回路と、第二の半導体スイッチング素子を駆動する第二の駆動回路と、第一の半導体スイッチング素子の温度を測定する第一の温度測定回路と、第二の半導体スイッチング素子の温度を測定する第二の温度測定回路と、第一の駆動回路および第二の駆動回路を制御する制御部とを備え、制御部は、第一の温度測定回路の測定値または第二の温度測定回路の測定値に基づき、第一の半導体スイッチング素子または第二の半導体スイッチング素子のスイッチングタイミングを変更するものである。

本願に開示される電力変換装置によれば、共通の信号で駆動される半導体スイッチング素子の損失を汎用的な駆動回路で均等化し、冷却器を小型化することで装置を小型化および低コスト化することができる電力変換装置が得られる。

実施の形態１による電力変換装置の基本部構成図である。 実施の形態１による電力変換装置におけるフローチャートである。 実施の形態１による電力変換装置における誘導性負荷を想定した理想状態での各半導体スイッチング素子の動作の説明図である。 実施の形態１による電力変換装置における誘導性負荷を想定した各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である。 実施の形態１による電力変換装置における誘導性負荷を想定した各半導体スイッチング素子のスイッチングタイミングを変更した状態での動作の説明図である。 実施の形態１による電力変換装置における容量性負荷を想定した理想状態での各半導体スイッチング素子の動作の説明図である。 実施の形態１による電力変換装置における容量性負荷を想定した各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である。 実施の形態１による電力変換装置における容量性負荷を想定した各半導体スイッチング素子のスイッチングタイミングを変更した状態での動作の説明図である。 実施の形態１による電力変換装置における容量性負荷を想定した各半導体スイッチング素子のスイッチングタイミングを反対方向に変更した状態での動作の説明図である。 実施の形態２による電力変換装置における構成図である。 実施の形態２による電力変換装置におけるフローチャートである。 実施の形態３による電力変換装置における構成図である。 実施の形態３による電力変換装置における理想状態での各半導体スイッチング素子の動作の説明図である。 実施の形態３による電力変換装置における各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である。 実施の形態３による電力変換装置における各半導体スイッチング素子のスイッチングタイミングを変更した状態での動作の説明図である。 実施の形態３による電力変換装置における各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である。 実施の形態３による電力変換装置における各半導体スイッチング素子のスイッチングタイミングを変更した状態での異なる動作の説明図である。 実施の形態３による電力変換装置における各半導体スイッチング素子のスイッチングタイミングを反対方向に変更した状態での異なる動作の説明図である。

実施の形態１．
実施の形態１は、共通の信号で駆動される並列接続された半導体スイッチング素子と、各半導体スイッチング素子を駆動する駆動回路と、各半導体スイッチング素子の温度を測定する温度測定回路と、各駆動回路を制御する制御部とを備え、制御部は、各温度測定回路の測定値に基づき、各半導体スイッチング素子のスイッチングタイミングを変更し、各半導体スイッチング素子の損失を均等化する電力変換装置に関するものである。

以下、実施の形態１に係る電力変換装置の構成および動作について、電力変換装置の基本部構成図である図１、フローチャートである図２、誘導性負荷を想定した理想状態での各半導体スイッチング素子の動作の説明図である図３、各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である図４、各半導体スイッチング素子のスイッチングタイミングを変更した状態での動作の説明図である図５、容量性負荷を想定した理想状態での各半導体スイッチング素子の動作の説明図である図６、各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である図７、各半導体スイッチング素子のスイッチングタイミングを変更した状態での動作の説明図である図８、および各半導体スイッチング素子のスイッチングタイミングを反対方向に変更した状態での動作の説明図である図９に基づいて説明する。
なお、各図において、同一部分もしくは相当部分は、同一符号で示し、重複する説明は、省略する。

まず、実施の形態１の電力変換装置１００の基本部の構成を図１に基づいて説明する。
実施の形態１では、並列接続された半導体スイッチング素子を直近に配置された温度センサの検出値で、半導体スイッチング素子の損失を均等化する制御を行う。このため、実施の形態１では、並列接続された半導体スイッチング素子の損失を均等化する制御に必要な基本部の構成を示し、機能、動作を説明する。実施の形態１で説明した基本部を、例えば実施の形態２で説明する昇圧チョッパ回路等の各種電力変換装置に適用できる。

電力変換装置１００の基本部は、半導体スイッチング素子１１、１２と、駆動回路３ａ、３ｂと、温度センサ４ａ、４ｂと、半導体スイッチング素子１１、１２の制御を行う制御部１と、を備える。
半導体スイッチング素子１１、１２は、主回路配線６ａ、６ｂにより並列に接続されている。
制御部１は、ゲート信号発生器５と、ゲート信号発生器５が発生するゲート信号のスイッチングのタイミングを変更するスイッチングタイミング制御部２ａ、２ｂとを備える。
駆動回路３ａ、３ｂは、スイッチングタイミング制御部２ａ、２ｂから送られたゲート信号ｇ１１、ｇ１２を半導体スイッチング素子１１、１２のゲート端子に伝達する。
温度センサ４ａ、４ｂは、半導体スイッチング素子１１、１２の直近に配置され、半導体スイッチング素子１１、１２それぞれの温度を測定し、制御部１にその検出値を送る。

ここで、ゲート信号発生器５が発生するゲート信号が共通の駆動信号であり、この共通の信号で半導体スイッチング素子１１、１２が駆動される。理想状態であれば、本来ゲート信号のスイッチングのタイミングを変更するスイッチングタイミング制御部２ａ、２ｂは不要である。しかし、実際には、信号遅延などの影響により、スイッチングタイミングにばらつきが生じるため、スイッチングタイミング制御部２ａ、２ｂが必要である。

半導体スイッチング素子１１、１２は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体スイッチング素子を用いる。また、制御部１は例えば演算処理を実行するマイクロコンピュータと、プログラムデータ、固定値データ等のデータを記憶するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）と、格納されているデータを更新して順次書き換えられるＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とによって実現される。

次に、実施の形態１における電力変換装置１００の動作について、半導体スイッチング素子１１、１２の動作を中心に図２〜図９に基づいて説明する。
図２は半導体スイッチング素子１１、１２のスイッチングタイミング変更のフローチャートである。なお、図２のフローチャートは制御部１に実装されており、制御部１はフローチャートのステップ１０１（Ｓ１０１）〜ステップ１０５（Ｓ１０５）の処理を一定制御周期毎に実行する。
図３から図５は、誘導性負荷を想定した場合の半導体スイッチング素子１１、１２のゲート信号および動作波形の説明図である。
図６から図９は、容量性負荷を想定した場合の半導体スイッチング素子１１、１２のゲート信号および動作波形の説明図である。

まず、誘導性負荷を想定した場合について説明する。
図３は、実施の形態１による電力変換装置１００において誘導性負荷を想定した理想状態での半導体スイッチング素子１１、１２のゲート信号およびドレイン〜ソース間電圧（Ｖｄｓ）波形、およびドレイン電流（Ｉｄ）波形の説明図である。
ここで、ドレイン〜ソース間電圧Ｖｄｓは実線で表し、ドレイン電流Ｉｄは点線で表している。また、周期をＴ、オン期間をＴｏｎ＊、オフ期間をＴｏｆｆ＊としている。図４以降においても、特に説明がない限り同様である。

理想状態では、図３に示すように時刻Ｔ０、Ｔ１において、ゲート信号ｇ１１とｇ１２の切り替わりと同じタイミングで半導体スイッチング素子１１と１２のオン状態とオフ状態が切り替わり、ドレイン電流Ｉｄ１１とＩｄ１２は同じ波形となる。
この理想状態では、共通の駆動信号であるゲート信号発生器５が発生するゲート信号のみが必要であり、スイッチングタイミング制御部２ａ、２ｂは不要である。

しかし、実際には図４に示すように理想状態とは異なる。図４は、各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態でのゲート信号及び動作波形の説明図である。図４に示す通り、半導体スイッチング素子１１と１２のターンオンは駆動回路３ａ、３ｂの伝達遅延時間バラつき等により遅れて、時刻Ｔ１にて半導体スイッチング素子１１がオン状態になり、時刻Ｔ２にて半導体スイッチング素子１２がオン状態となる。
また、半導体スイッチング素子１１と１２のターンオフも同様に遅れて、時刻Ｔ３でのゲート信号切り替わりに対して、半導体スイッチング素子１１は時刻Ｔ４にてオフ状態となり、半導体スイッチング素子１２は時刻Ｔ５にてオフ状態となる。
なお、半導体スイッチング素子１１と１２は、並列接続されているため、図４において、半導体スイッチング素子１２のドレイン〜ソース間電圧Ｖｄｓ１２は、時刻Ｔ１でオンとなる半導体スイッチング素子１１のドレイン〜ソース間電圧Ｖｄｓ１１に合わせて、低下している。
また、半導体スイッチング素子１１のドレイン〜ソース間電圧Ｖｄｓ１１は、時刻Ｔ４〜時刻Ｔ５間でオンが継続している半導体スイッチング素子１２のドレイン〜ソース間電圧Ｖｄｓ１２と同様にゼロ電圧を維持している。

図４の状態において、時刻Ｔ１〜時刻Ｔ２の期間では半導体スイッチング素子１１のみオン状態となるため、半導体スイッチング素子１１のみ損失が発生する。時刻Ｔ４〜時刻Ｔ５の期間では、半導体スイッチング素子１２のみオン状態となるため半導体スイッチング素子１２のみ損失が発生する。

電力変換装置１００の負荷がモータのような誘導性負荷の場合、図４のドレイン電流Ｉｄ１１、Ｉｄ１２のようにオン期間の間は徐々に電流が上昇するため、時刻Ｔ１〜時刻Ｔ２の期間の損失よりも時刻Ｔ４〜時刻Ｔ５の期間の損失の方が大きくなる。
したがって、図４の場合では、半導体スイッチング素子１２の損失が大きく、半導体スイッチング素子１２の素子温度も高くなる。

そこで、図２のフローチャートに示すステップ１０１（Ｓ１０１）において、温度センサ４ａの温度検出値Ｔ１１および温度センサ４ｂの温度検出値Ｔ１２が所定の温度閾値以上かどうかを確認する。
温度検出値Ｔ１１あるいはＴ１２のいずれか一方が所定の温度閾値以上である場合は、ステップ１０２（Ｓ１０２）において、スイッチングタイミング制御部２ａを用いて半導体スイッチング素子１１のゲート信号ｇ１１を遅らせる方向に任意時間Ｔａだけシフトする。また、温度検出値Ｔ１１およびＴ１２のいずれも所定の温度閾値未満である場合は、処理を終了する。
なお、図４の場合は、半導体スイッチング素子１２の損失が大きいため、温度検出値Ｔ１２が温度閾値以上となる。

図５は、ステップ１０２（Ｓ１０２）の処理により、半導体スイッチング素子１１のゲート信号ｇ１１を遅らせる方向に任意時間Ｔａだけシフトさせてスイッチングタイミングを変更した状態波形を表している。
半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ遅らせたことで、時刻Ｔ２において、半導体スイッチング素子１１、１２は共にオン状態となり、図４に示した時刻Ｔ１〜時刻Ｔ２のように電流が片方の半導体スイッチング素子のみには流れない。
また、時刻Ｔ５において半導体スイッチング素子１１、１２は共にオフ状態となり、図４に示した時刻Ｔ４〜時刻Ｔ５のように電流が片方の半導体スイッチング素子のみには流れない。

このように、半導体スイッチング素子１１、１２のゲート信号ｇ１１、ｇ１２の片方をシフトさせて、半導体スイッチング素子１１、１２のスイッチングタイミングを一致させることで、電流が片方の半導体スイッチング素子のみ流れる期間がなくなり、損失は均等化され、半導体スイッチング素子１１、１２の素子温度も均等化される。
この場合、図２のフローチャートでは、ステップ１０３（Ｓ１０３）において、温度検出値Ｔ１１、Ｔ１２の閾値超過量は減少しているため、ステップ１０６（Ｓ１０６）に移行し、温度検出値Ｔ１１およびＴ１２のいずれも所定の温度閾値未満かどうか確認する。いずれも閾値未満の場合は処理を終了する。そうでない場合はステップ１０２（Ｓ１０２）に戻り、ゲート信号のスイッチングタイミングを更にシフトさせる処理を行う。

なお、図４および図５ではスイッチングが遅れた方の半導体スイッチング素子１１、１２が高温となる場合を説明した。しかし、電力変換装置１００の負荷が、大容量コンデンサ等が接続された容量性負荷の場合は、スイッチングが早い方の半導体スイッチング素子１１、１２が高温となる場合もある。

次に容量性負荷を想定した場合について説明する。
図６は、実施の形態１による電力変換装置１００において容量性負荷を想定した理想状態での半導体スイッチング素子１１、１２のゲート信号およびドレイン〜ソース間電圧（Ｖｄｓ）波形、およびドレイン電流（Ｉｄ）波形の説明図である。

理想状態では、図６に示すように時刻Ｔ０、Ｔ１において、ゲート信号ｇ１１とｇ１２の切り替わりと同じタイミングで半導体スイッチング素子１１と１２のオン状態とオフ状態が切り替わり、ドレイン電流Ｉｄ１１とＩｄ１２は同じ波形となる。
なお、誘導性負荷との違いは、ドレイン電流Ｉｄ１Ｉ、Ｉｄ１２の波形である。
誘導性負荷の場合、図３において、ドレイン電流Ｉｄ１Ｉ、Ｉｄ１２は、時刻Ｔ０〜時刻Ｔ１において徐々に増加している。一方、容量性負荷の場合、図６において、ドレイン電流Ｉｄ１Ｉ、Ｉｄ１２は、初期の過渡期間を除いて時刻Ｔ０〜時刻Ｔ１において一定である。

図７は、半導体スイッチング素子１２の方が、半導体スイッチング素子１１よりスイッチングタイミングが早い場合の図４に対応する説明図である。

図７の時刻Ｔ１において、半導体スイッチング素子１２が半導体スイッチング素子１１より先にオン状態になると、容量性負荷を充電させるための突入電流が負荷電流と共に半導体スイッチング素子１２に集中して流れる。このため、時刻Ｔ１にて半導体スイッチング素子１２に大きなスイッチング損失が発生する。

一方で、図７の時刻Ｔ５において、半導体スイッチング素子１１のドレイン〜ソース間電圧Ｖｄｓ１１が遅れて立ち下がるときに半導体スイッチング素子１１に集中してスイッチング損失が発生する。しかし、容量性負荷が負荷端子電圧を維持させようとするため、ドレイン〜ソース間電圧Ｖｄｓ１１は徐々に立ち上がる。このため、半導体スイッチング素子１１のスイッチング損失は、時刻Ｔ１において半導体スイッチング素子１２に発生するスイッチング損失より小さくなる。したがって、半導体スイッチング素子１２の方が、半導体スイッチング素子１１よりも損失が大きく温度も高くなる。

この場合、誘導性負荷の場合で説明したように、図２のフローチャートにおいて、ステップ１０２（Ｓ１０２）の処理で、半導体スイッチング素子１１のゲート信号ｇ１１を遅らせた場合を図８に基づいて説明する。
半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａ遅らせると、図８に示す通り半導体スイッチング素子１１と半導体スイッチング素子１２のオン期間のズレは更に広がる。このため、スイッチング損失の偏りは解消せず、半導体スイッチング素子１２の温度が下がることはない。また、半導体スイッチング素子１１、１２の片方のみオンの期間が増加するため、半導体スイッチング素子１１、１２共に温度が上昇する。

そこで、図２のフローチャートでステップ１０３（Ｓ１０３）において、温度検出値Ｔ１１、Ｔ１２の閾値超過量は増加したかを確認する。
増加した場合はステップ１０４（Ｓ１０４）において、ステップ１０２（Ｓ１０２）での処理とは反対方向、即ち半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ早める方向にシフトさせる。

図９は、図７の状態から半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ早めた状態の動作説明図である。
半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ早めたことで、図９に示す時刻Ｔ２において半導体スイッチング素子１１、１２共にオン状態となり、図７および図８に示す時刻Ｔ１〜時刻Ｔ２のように電流は片方のみには流れない。

また、半導体スイッチング素子１１のターンオフも同様に任意時間Ｔａ早めたことで、図９に示すように時刻Ｔ５において半導体スイッチング素子１１、１２は共にオフ状態となり、図７および図８における時刻Ｔ４〜時刻Ｔ５のように電流は半導体スイッチング素子の片方のみには流れない。

以上の処理を行うことで、図７のような場合でも半導体スイッチング素子１１、１２の温度差が小さくなるように、半導体スイッチング素子１１、１２のゲート信号ｇ１１、ｇ１２をシフトすることできる。

図２のフローチャートに戻って、ステップ１０４（Ｓ１０４）以降の処理を説明する。
ステップ１０４（Ｓ１０４）処理後は、ステップ１０５（Ｓ１０５）において、ステップ１０２（Ｓ１０２）で行うシフトさせる方向を変更する。したがって、次のステップ１０２（Ｓ１０２）での処理では、ステップ１０４（Ｓ１０４）で行ったスイッチングタイミングのシフト、即ち半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ早める方向にシフトが維持される。

その後ステップ１０６（Ｓ１０６）において、温度検出値Ｔ１１およびＴ１２のいずれも所定の温度閾値未満かどうかの判定を行う。
実施の形態１では、ステップ１０６（Ｓ１０６）での判定が温度閾値未満となるまでステップ１０２（Ｓ１０２）〜ステップ１０６（Ｓ１０６）を繰り返し行う。

なお、ステップ１０３（Ｓ１０３）において温度センサ４ａ、４ｂの温度検出値Ｔ１１、Ｔ１２の閾値超過量が減少した場合はステップ１０６（Ｓ１０６）に移行する。

ここで、ステップ１０３（Ｓ１０３）およびステップ１０４（Ｓ１０４）の処理を一般化して、説明する。
制御部１は、前回制御周期の半導体スイッチング素子１１または半導体スイッチング素子１２のスイッチングタイミングの変更で温度センサ４ａの測定値と温度センサ４ｂの測定値との差が変更前よりも大きくなる場合は、今回制御周期の半導体スイッチング素子１１または半導体スイッチング素子１２のスイッチングタイミングの変更時に前回制御周期のタイミング変更にてシフトした方向と反対方向にスイッチングタイミングをシフトして、温度センサ４ａの測定値と温度センサ４ｂの測定値との差を小さくする。

ステップ１０２（Ｓ１０２）およびステップ１０４（Ｓ１０４）において変更する半導体スイッチング素子１１、１２のスイッチングタイミングを、オン時のみ、またはオフ時のみ、あるいは両者とするかは、例えば、あらかじめスイッチング損失を予測して小さい順に優先順位を設定しておくとしてもよい。

例えば、半導体スイッチング素子１１、１２のゲート抵抗がオン時は小さく、オフ時は大きな値とした場合、損失の大きさは（ターンオン時の損失）＜（ターンオフ時の損失）となる。このため、半導体スイッチング素子１１、１２のスイッチングタイミング変更によるスイッチング損失への影響度は、（オン時のみ変更）＜（オフ時のみ変更）＜（両方変更）となる。
この影響度が小さい順に優先度を高く設定しておくことができる。具体的には、まず半導体スイッチング素子のスイッチングタイミングをオン時のみ変更する。この処理で半導体スイッチング素子１１、１２の温度差が解消しなければ、半導体スイッチング素子のスイッチングタイミングをオフ時のみ変更する。この処理でも、半導体スイッチング素子１１、１２の温度差が解消しなければ、半導体スイッチング素子のスイッチングタイミングをオン時オフ時両方共変更する。

また、図２のフローチャートに示すステップ１０１（Ｓ１０１）〜ステップ１０６（Ｓ１０６）の繰り返し処理は、温度が飽和状態となる時間毎に実行させるとしても良い。

また、ステップ１０２（Ｓ１０２）は、半導体スイッチング素子１１、１２をそれぞれ、オンのみ、オフのみ、オンオフ両方を任意時間Ｔａだけ早める、遅らせるパターンを全て行い、最も温度差が少なくなるパターンで動作させる処理を行うとしてもよい。

また、例えば、図４において半導体スイッチング素子１１、１２のスイッチングタイミングのバラつき誤差である時刻Ｔ１〜時刻Ｔ２、時刻Ｔ４〜時刻Ｔ５は、スイッチング周期Ｔと比べると極めて短い時間である。このため、任意時間Ｔａだけシフトさせたことによる電力変換装置１００のデューティ比への影響は、ほとんどない。

以上説明したように、各半導体スイッチング素子１１、１２の温度差に基づいて、スイッチングタイミングが一致するように半導体スイッチング素子１１、１２のゲート信号ｇ１１、ｇ１２をシフトさせる。このため、各半導体スイッチング素子１１、１２の損失が偏ることを防ぎ、素子温度を均等化させることができる。これにより、従来損失が偏ることを想定して設計されていた冷却装置を簡略化させることが可能となり、電力変換装置の小型化及び低コスト化につながる。

また、図２のフローチャートのステップ１０３（Ｓ１０３）において各半導体スイッチング素子１１、１２の温度が低下しない場合は、ステップ１０４（Ｓ１０４）において、各半導体スイッチング素子１１、１２のゲート信号をステップＳ１０２の処理とは異なる方向にシフトさせる。このように、ゲート信号のシフト方向を変更することで、如何なる理由で各半導体スイッチング素子１１、１２の温度の偏りが発生したとしても、温度差が小さくなる方向にゲート信号をシフトさせることができる。

以上の説明において、第一の半導体スイッチング素子は半導体スイッチング素子１１であり、第二の半導体スイッチング素子は半導体スイッチング素子１２である。また、第一の駆動回路は駆動回路３ａであり、第二の駆動回路は３ｂである。また、第一の温度測定回路は温度センサ４ａであり、第二の温度測定回路は温度センサ４ｂである。

上記説明のように、実施の形態１の電力変換装置は、共通の信号で駆動される並列接続された半導体スイッチング素子と、各半導体スイッチング素子を駆動する駆動回路と、各半導体スイッチング素子の温度を測定する温度測定回路と、各駆動回路を制御する制御部とを備え、制御部は、各温度測定回路の測定値に基づき、各半導体スイッチング素子のスイッチングタイミングを変更し、各半導体スイッチング素子の損失を均等化するものである。
このため、実施の形態１の電力変換装置は、共通の信号で駆動される並列接続された半導体スイッチング素子の損失を汎用的な駆動回路で均等化し、冷却器を小型化することで装置を小型化および低コスト化することができる。

実施の形態２．
実施の形態２の電力変換装置は、並列接続された半導体スイッチング素子の損失を均等化する制御を、温度センサからの温度情報による制御から過熱保護回路のフェール信号による制御に変更したものである。

実施の形態２の電力変換装置について、電力変換装置における構成図である図１０、およびフローチャートである図１１に基づいて、実施の形態１の図３〜図９を参照して実施の形態１との差異を中心に説明する。
実施の形態２の構成図において、実施の形態１と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するために、電力変換装置２００としている。

実施の形態２では、並列接続された半導体スイッチング素子の損失を均等化する制御に電力変換装置の出力電圧および出力電流を用いる。実施の形態２では、具体的な電力変換装置として昇圧チョッパ回路を想定している。
まず、実施の形態２の電力変換装置２００の構成を図１０に基づいて説明する。
電力変換装置２００は、昇圧チョッパ回路１８を中心として、直流電源２７と、負荷２８と、電圧センサ１３と、電流センサ１４と、を備える。
昇圧チョッパ回路１８は、基本部である半導体モジュール１０ａ、１０ｂと、半導体モジュール１０ａ、１０ｂの制御を行う制御部１と、を備え、さらに、リアクトル１５と、ダイオード１６と、コンデンサ１７と、を備える。

半導体モジュール１０ａは、半導体スイッチング素子１１と、駆動回路３ａと、半導体スイッチング素子１１の直近の温度センサ４ａと、過熱保護回路７ａとを備える。
半導体モジュール１０ｂは、半導体スイッチング素子１２と、駆動回路３ｂと、半導体スイッチング素子１２の直近の温度センサ４ｂと、過熱保護回路７ｂとを備える。
ここで、半導体モジュール１０ａ（１０ｂ）は、半導体スイッチング素子１１（１２）と、駆動回路３ａ（３ｂ）と、温度センサ４ａ（４ｂ）と、過熱保護回路７ａ（７ｂ）と、を一体に包括した構成のモジュールである。

過熱保護回路７ａは、温度センサ４ａの検出値を読み取り、所定の温度以上であれば駆動回路３ａの出力を停止する信号を駆動回路３ａに出力するとともに、制御部１へフェール信号ｆ１１を出力する。
過熱保護回路７ｂは、温度センサ４ｂの検出値を受けて、所定の温度以上であれば駆動回路３ｂの出力を停止する信号を駆動回路３ｂに出力するとともに、制御部１へフェール信号ｆ１２を出力する。

半導体スイッチング素子１１、１２は、主回路配線６ａ、６ｂにより並列に接続されている。
制御部１は、ゲート信号発生器５と、ゲート信号発生器５が発生するゲート信号のスイッチングタイミングを変更するスイッチングタイミング制御部２ａ、２ｂと、を備える。
駆動回路３ａ、３ｂは、スイッチングタイミング制御部２ａ、２ｂから送られたゲート信号ｇ１１、ｇ１２を半導体スイッチング素子１１、１２のゲート端子に伝達する。

電力変換装置２００では、昇圧チョッパ回路１８の出力端に電圧センサ１３と電流センサ１４がそれぞれ接続されており、電圧センサ１３および電流センサ１４の測定値は制御部１に送られる。制御部１では出力電圧Ｖｏｕｔおよび出力電流Ｉｏｕｔから出力電力Ｐｏｕｔの算出を行う。

次に、実施の形態２における電力変換装置２００における並列接続された半導体スイッチング素子１１、１２の損失を均等化する制御について、図１１のフローチャートおよび図３〜図９の各半導体スイッチング素子のゲート信号および波形動作の説明図に基づいて説明する。
なお、図１１のフローチャートは制御部１に実装されており、制御部１はフローチャートのステップ２０１（Ｓ２０１）〜ステップ２０９（Ｓ２０９）の処理を一定制御周期毎に実行する。

初めに、フローチャートのステップ２０１（Ｓ２０１）において、半導体スイッチング素子１１、１２の損失が大きくなり、温度が上昇して、過熱保護回路７ａ、７ｂからフェール信号ｆ１１、ｆ１２が検知されたかの判定を行う。
フェール信号ｆ１１、ｆ１２のいずれかが検知された場合、ステップ２０２（Ｓ２０２）において、制御部１は全ゲート信号を停止する処理を行う。具体的には、制御部１は、ゲート信号発生器５からゲート信号の出力を停止する。
なお、フェール信号ｆ１１、ｆ１２のいずれも検知されなかった場合は、処理を終了する。

次に、ステップ２０３（Ｓ２０３）において、片方のゲート信号のスイッチングタイミングをシフトさせる。ここでは、半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ遅れる方向にシフトさせるとする。

その後、ステップ２０４（Ｓ２０４）において、制御部１は初回の処理が初回ループかの判定を行う。初回ループの場合は、ステップ２０８（Ｓ２０８）に移行し、半導体スイッチング素子１１、１２のゲート信号ｇ１１、ｇ１２の出力を再開する。
ステップ２０８（Ｓ２０８）の処理後はステップ２０９（Ｓ２０９）に移行し、フェール信号ｆ１１、ｆ１２のいずれも検知されないか否かの判定を行う。いずれも検知されない場合は処理を終了する。いずれか検知される場合はステップ２０２（Ｓ２０２）に戻る。
実施の形態２では、ステップ２０１（Ｓ２０１）において、過熱保護回路７ａ、７ｂからフェール信号ｆ１１、ｆ１２が検知されなくなるまでステップ２０２（Ｓ２０２）〜ステップ２０９（Ｓ２０９）を繰り返し行う。

誘導性負荷において、理想状態の図３ではなく、各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態である図４の場合を想定する。この場合は半導体スイッチング素子１２が半導体スイッチング素子１１より遅れて動作しているため、ステップ２０３（Ｓ２０３）およびステップ２０８（Ｓ２０８）の処理を行うことで、図５の状態のように各半導体スイッチング素子１１、１２の動作のずれが修正され、損失が均等化される。

しかし、容量性負荷において、理想状態の図６ではなく、各半導体スイッチング素子１１、１２のスイッチングタイミングにばらつきが生じた状態である図７の場合を想定すると、逆に各半導体スイッチング素子１１、１２の動作のずれが広がる。すなわち、各半導体スイッチング素子１１、１２のスイッチングタイミングを変更した状態である図８のように、各半導体スイッチング素子１１、１２のずれが更に広がる。このため、各半導体スイッチング素子１１、１２の損失が悪化し、より少ない出力電力条件でフェール信号ｆ１１、ｆ１２が出力される。

このような場合に対応するために、二回目以降の処理ではステップ２０４（Ｓ２０４）からステップ２０５（Ｓ２０５）に移行する。
ステップ２０５（Ｓ２０５）においてフェール信号検知時の出力電力Ｐｏｕｔが前回の値以下かどうかの判定を行う。出力電力Ｐｏｕｔが前回の値以下でフェール信号を検知した場合は、ステップ２０６（Ｓ２０６）に移行する。
ステップ２０６（Ｓ２０６）において、ステップ２０３（Ｓ２０３）でシフトさせた半導体スイッチング素子のゲート信号のスイッチングタイミングを反対方向にシフトする処理を行う。具体的には、半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ進める方向にシフトさせる。
その後、ステップ２０７（Ｓ２０７）において、ステップ２０３（Ｓ２０３）で行うシフトさせる方向を変更する。次のステップ２０３（Ｓ２０３）での処理では、ステップ２０６（Ｓ２０６）で行ったスイッチングタイミングのシフト、即ち半導体スイッチング素子１１のゲート信号ｇ１１を任意時間Ｔａだけ早める方向にシフトが維持される。

次に、ステップ２０８（Ｓ２０８）において、半導体スイッチング素子１１、１２のゲート信号ｇ１１、ｇ１２の出力を再開し、ステップ２０９（Ｓ２０９）に移行する。

なお、ステップ２０５（Ｓ２０５）においてフェール信号検知時の出力電力Ｐｏｕｔが前回より大きい場合は、そのままステップ２０８（Ｓ２０８）に移行する。

ここで、ステップ２０５（Ｓ２０５）およびステップ２０６（Ｓ２０６）の処理を一般化して、説明する。
制御部１は、今回制御周期の温度超過検知時の電力変換装置２００の出力電力が、前回制御周期の温度超過検知時の出力電力以下の場合は、今回制御周期の温度超過検知時における半導体スイッチング素子１１または半導体スイッチング素子１２のスイッチングタイミングの変更を前回制御周期の温度超過検知時での半導体スイッチング素子１１または半導体スイッチング素子１２のスイッチングタイミングの変更でシフトした方向と反対方向にスイッチングタイミングをシフトする。

以上説明したように、容量性負荷を想定した各半導体スイッチング素子１１、１２のスイッチングタイミングにばらつきが生じた状態である図７のような場合でも、半導体スイッチング素子１１、１２のゲート信号ｇ１１、ｇ１２を早めるか、または遅らせるかを判別し、半導体スイッチング素子１１、１２の素子温度を均等化されることができる。

また、ステップ２０３（Ｓ２０３）およびステップ２０６（Ｓ２０６）にて変更する半導体スイッチング素子１１、１２のスイッチングタイミングを、オン時のみ、またはオフ時のみ、あるいは両者とするかは、例えば、あらかじめ損失を予測して小さい順に優先順位を設定しておくとしても良い。

また、図１１のフローチャートにおいて、ステップ２０１（Ｓ２０１）〜ステップ２０９（Ｓ２０９）の繰り返し処理は、温度が飽和状態となる時間毎に実行させるとしても良い。

また、ステップ２０３（Ｓ２０３）は、半導体スイッチング素子１１、１２をそれぞれ、オンのみ、オフのみ、オンオフ両方を任意時間Ｔａだけ早める、または遅らせる全てのパターンで電力変換動作を行い、フェール信号が発生しないパターンを選択する。すべてのパターンでフェール信号が発生した場合は、最も出力電力が大きいパターンを選択するとしても良い。

また、ステップ２０５（Ｓ２０５）において、半導体スイッチング素子１１、１２のゲート信号変更前よりもスイッチングタイミングのずれが減少しているか否かは、電力変換装置２００の入力電力で判断するとしても良い。すなわち、先に説明した出力電力Ｐｏｕｔと同様に、入力電力の大小関係で判定するとしてもよい。
また、入力電圧、入力電流、出力電圧、または出力電流の何れかで判断することもできる。

以上説明したように、実施の形態２においては、過熱保護回路７ａ、７ｂの検知信号のみで半導体スイッチング素子１１、１２のスイッチングタイミングが一致するようにゲート信号をシフトさせることができる。このため、各半導体スイッチング素子１１、１２の損失が偏ることを防ぎ、半導体スイッチング素子の温度を均等化させることができる。

また、図１１のフローチャートのステップ２０５（Ｓ２０５）において、ゲート信号変更前より少ない出力電力条件でフェール信号が検知された場合は、ゲート信号をステップ２０３（Ｓ２０３）での処理と異なる方向にゲート信号をシフトさせる。このように、ゲート信号のシフト方向を変更することで、如何なる理由で各半導体スイッチング素子温度の偏りが発生したとしても、温度差が小さくなる方向にゲート信号をシフトさせることができる。

また、予め温度センサと過熱保護回路を備えた半導体モジュール１０ａ、１０ｂを用いることにより、追加部品なしで実施の形態２を実現することが可能となる。
近年はフェールセーフの観点から、ほとんどの場合において半導体スイッチング素子に過熱保護回路が設けられている。このため、このような半導体モジュールを用いた電力変換装置へ実施の形態２の手法を適用することで、コスト低減効果はより高くなる。

以上説明したように、実施の形態２の電力変換装置は、並列接続された半導体スイッチング素子の損失を均等化する制御を温度センサからの温度情報による制御から過熱保護回路のフェール信号による制御に変更したものである。
したがって、実施の形態２の電力変換装置は、共通の信号で駆動される並列接続された半導体スイッチング素子の損失を汎用的な駆動回路で均等化し、冷却器を小型化することで装置を小型化および低コスト化することができる。さらに温度センサと過熱保護回路を備えた半導体モジュールを用いることで追加部品なしで、並列接続された半導体スイッチング素子の損失を均等化することができる。

実施の形態３．
実施の形態３の電力変換装置は、フルブリッジ構成の電力変換装置に共通の信号で駆動される半導体スイッチング素子の損失を均等化する手法を適用したものである。

実施の形態３の電力変換装置の構成および動作について、電力変換装置における構成図である図１２、理想状態での各半導体スイッチング素子の動作の説明図である図１３、各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態での動作の説明図である図１４、各半導体スイッチング素子のスイッチングタイミングを変更した状態での動作の説明図である図１５、各半導体スイッチング素子のスイッチングタイミングにばらつきが生じた状態の異なる例の動作説明図である図１６、各半導体スイッチング素子のスイッチングタイミングを変更した状態の異なる例の動作説明図である図１７、および各半導体スイッチング素子のスイッチングタイミングを反対方向に変更した状態での動作の説明図である図１８に基づいて実施の形態１との差異を中心に説明する。
フローチャートは、実施の形態２の図１１と同じであるため、図１１を参照して説明する。
実施の形態３の構成図において、実施の形態１と同一あるいは相当部分は、同一の符号を付している。
なお、実施の形態１と区別するために、電力変換装置３００、制御部２１等としている。

まず、実施の形態３の電力変換装置３００の構成を図１２に基づいて説明する。
電力変換装置３００は、フルブリッジ回路３０を中心として、直流電源２７と、負荷２８と、電圧センサ３６と、電流センサ３７と、制御部２１と、を備える。
フルブリッジ回路３０の出力端の一端は、出力電流Ｉｏｕｔを測定する電流センサ３７を介して負荷２８の一端に接続され、フルブリッジ回路３０の出力端の他端は、負荷２８他端に接続されている。また、負荷２８と並列に出力電圧Ｖｏｕｔを測定する電圧センサ３６が接続されている。
電力変換装置３００において、フルブリッジ回路３０は制御部２１の制御に基づいて、直流電源２７を入力として、直流電圧Ｖｉｎを負荷２８に供給する交流電圧に変換する。

フルブリッジ回路３０は、４つの半導体モジュール３０ａ、３０ｂ、３０ｃ、３０ｄを備え、半導体モジュール３０ａ〜３０ｄは、フルブリッジ構成となるように接続されている。
半導体モジュール３０ａは、半導体スイッチング素子３１と、駆動回路２３ａと、半導体スイッチング素子３１の直近の温度センサ２４ａと、過熱保護回路２５ａと、を備える。
半導体モジュール３０ｂは、半導体スイッチング素子３２と、駆動回路２３ｂと、半導体スイッチング素子３２の直近の温度センサ２４ｂと、過熱保護回路２５ｂと、を備える。
半導体モジュール３０ｃは、半導体スイッチング素子３３と、駆動回路２３ｃと、半導体スイッチング素子３３の直近の温度センサ２４ｃと、過熱保護回路２５ｃと、を備える。
半導体モジュール３０ｄは、半導体スイッチング素子３４と、駆動回路２３ｄと、半導体スイッチング素子３４の直近の温度センサ２４ｄと、過熱保護回路２５ｄと、を備える。
ここで、半導体モジュール３０ａは、半導体スイッチング素子３１と、駆動回路２３ａと、温度センサ２４ａと、過熱保護回路２５ａと、を一体に包括した構成のモジュールである。半導体モジュール３０ｂ〜３０ｄも同様に各素子、回路を一体に包括した構成のモジュールである。

過熱保護回路２５ａは、温度センサ２４ａの検出値を読み取り、所定の温度以上であれば駆動回路２３ａの出力を停止する信号を駆動回路２３ａに出力するとともに、制御部２１へフェール信号ｆ３１を出力する。
過熱保護回路２５ｂは、温度センサ２４ｂの検出値を読み取り、所定の温度以上であれば駆動回路２３ｂの出力を停止する信号を駆動回路２３ｂに出力するとともに、制御部２１へフェール信号ｆ３２を出力する。
過熱保護回路２５ｃは、温度センサ２４ｃの検出値を読み取り、所定の温度以上であれば駆動回路２３ｃの出力を停止する信号を駆動回路２３ｃに出力するとともに、制御部２１へフェール信号ｆ３３を出力する。
過熱保護回路２５ｄは、温度センサ２４ｄの検出値を読み取り、所定の温度以上であれば駆動回路２３ｄの出力を停止する信号を駆動回路２３ｄに出力するとともに、制御部２１へフェール信号ｆ３４を出力する。

制御部２１は、ゲート信号発生器２６ａ、２６ｂと、ゲート信号発生器２６ａ、２６ｂが発生するゲート信号のスイッチングタイミングを変更するスイッチングタイミング制御部２２ａ、２２ｂ、２２ｃ、２２ｄと、を備える。

ゲート信号発生器２６ａは、半導体スイッチング素子３１、３４に対して、共通のゲート信号を発生する。
スイッチングタイミング制御部２２ａは、ゲート信号発生器２６ａが発生したゲート信号のスイッチングタイミングを変更し、ゲート信号ｇ３１として半導体モジュール３０ａの駆動回路２３ａに出力する。
スイッチングタイミング制御部２２ｄは、ゲート信号発生器２６ａが発生したゲート信号のスイッチングタイミングを変更し、ゲート信号ｇ３４として半導体モジュール３０ｄの駆動回路２３ｄに出力する。

ゲート信号発生器２６ｂは、半導体スイッチング素子３２、３３に対して、共通のゲート信号を発生する。
スイッチングタイミング制御部２２ｂは、ゲート信号発生器２６ｂが発生したゲート信号のスイッチングタイミングを変更し、ゲート信号ｇ３２として半導体モジュール３０ｂの駆動回路２３ｂに出力する。
スイッチングタイミング制御部２２ｃは、ゲート信号発生器２６ｂが発生したゲート信号のスイッチングタイミングを変更し、ゲート信号ｇ３３として半導体モジュール３０ｃの駆動回路２３ｃに出力する。

駆動回路２３ａは、スイッチングタイミング制御部２２ａから送られたゲート信号ｇ３１を半導体スイッチング素子３１のゲート端子に伝達する。
駆動回路２３ｂは、スイッチングタイミング制御部２２ｂから送られたゲート信号ｇ３２を半導体スイッチング素子３２のゲート端子に伝達する。
駆動回路２３ｃは、スイッチングタイミング制御部２２ｃから送られたゲート信号ｇ３３を半導体スイッチング素子３３のゲート端子に伝達する。
駆動回路２３ｄは、スイッチングタイミング制御部２２ｄから送られたゲート信号ｇ３４を半導体スイッチング素子３４のゲート端子に伝達する。

半導体スイッチング素子３１〜３４は、例えばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体スイッチング素子を用いる。また、制御部２１は例えば演算処理を実行するマイクロコンピュータと、プログラムデータ、固定値データ等のデータを記憶するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）と、格納されているデータを更新して順次書き換えられるＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とによって実現される。
また、負荷２８はモータ等の誘導性負荷、あるいはフィルタ回路等のコンデンサを含む容量性負荷で構成される。

次に、実施の形態３における電力変換装置３００におけるフルブリッジ回路３０の対角上に配置され、共通の信号で駆動される半導体スイッチング素子３１、３４、あるいは半導体スイッチング素子３２、３３の損失を均等化する制御について、図１３〜図１８の各半導体スイッチング素子のゲート信号および波形動作の説明図、および実施の形態２の図１１のフローチャートに基づいて説明する。

図１３は、実施の形態３による電力変換装置３００において理想状態での半導体スイッチング素子３１、３２、３３、３４のゲート信号およびドレイン〜ソース間電圧（Ｖｄｓ）波形、およびドレイン電流（Ｉｄ）波形の説明図である。
理想状態では、図１３に示すように時刻Ｔ０、Ｔ１において、ゲート信号ｇ３１、ｇ３４の切り替わりと同じタイミングで半導体スイッチング素子３１、３４のオン状態、オフ状態が切り替わり、ドレイン電流Ｉｄ３１、Ｉｄ３４は同じ波形となる。
また、時刻Ｔ２、Ｔ３において、ゲート信号ｇ３２、ｇ３３の切り替わりと同じタイミングで半導体スイッチング素子３２、３３のオン状態、オフ状態が切り替わり、ドレイン電流Ｉｄ３２、Ｉｄ３３は同じ波形となる。

しかし、実際には図１４に示すように理想状態とは異なる。図１４は、半導体スイッチング素子３１、３２、３３、３４のスイッチングタイミングにばらつきが生じた状態でのゲート信号及び動作波形の説明図である。
また、図１５は、半導体スイッチング素子３４のスイッチングタイミングを変更した場合のゲート信号および動作波形の説明図である。

以降の説明は、ゲート信号発生器２６ａが発生するゲート信号を元に駆動される半導体スイッチング素子３１、３４の動作を例に説明するが、それぞれゲート信号発生器２６ｂが発生するゲート信号を元に駆動される半導体スイッチング素子３２、３３に置き換えても同様である。
また、図１１のフローチャートは制御部２１に実装されており、制御部２１はフローチャートのステップ２０１（Ｓ２０１）〜ステップ２０８（Ｓ２０８）の処理を一定制御周期毎に実行する。

図１４のゲート信号および動作波形の例では、ターンオンは半導体スイッチング素子３１、３４共に同時にオン状態となるが、駆動回路の遅延誤差等によりターンオフ時は半導体スイッチング素子３１が時刻Ｔ３にて、半導体スイッチング素子３４が時刻Ｔ４にてオフ状態となる。
この場合は、先にオフした半導体スイッチング素子３１に入力電圧Ｖｉｎがかかるため、大きなスイッチング損失が発生する。一方、半導体スイッチング素子３４の電流Ｉｄ３４はターンオフ前に零となるため、スイッチング損失は発生しない。この結果、半導体スイッチング素子３１の方が高温となる。

なお、図１４では、半導体スイッチング素子３２、３３は共に、ゲート信号ｇ３２、ｇ３３に対して、半導体スイッチング素子３１と同様のターンオン、ターンオフの遅れが発生するとしている。すなわち、時刻Ｔ５のゲート信号ｇ３２、ｇ３３ターンオンに対して、時刻Ｔ６で半導体スイッチング素子３２、３３はオン状態となる。時刻Ｔ７のゲート信号ｇ３２、ｇ３３ターンオフに対して、時刻Ｔ８で半導体スイッチング素子３２、３３はオフ状態となる。

この場合、図１１に示すステップ２０１（Ｓ２０１）においてフェール信号ｆ３１が検知されると、ステップ２０２（Ｓ２０２）において制御部２１は全ゲート信号を停止する処理を行う。具体的には、制御部２１は、ゲート信号発生器２６ａ、２６ｂからゲート信号の出力を停止する。
次に、ステップ２０３（Ｓ２０３）に移行し、スイッチングタイミング制御部２２ｄを用いてゲート信号ｇ３４のターンオフを任意時間Ｔａだけ早める処理を行う。
その後、ステップ２０４（Ｓ２０４）にて初回ループかを判定する。初回ループの場合はステップ２０８（Ｓ２０８）に移行してゲート信号の出力を再開する処理を行い、ステップ２０９（Ｓ２０９）において再びフェール信号検知判定を行う。
実施の形態３では、制御部２１はステップ２０９（Ｓ２０９）においてフェール信号が検知されなくなるまで、ステップ２０２（Ｓ２０２）〜ステップ２０９（Ｓ２０９）を繰り返し行う。

ステップ２０３（Ｓ２０３）の処理を実施したことで、図１５に示す通り半導体スイッチング素子３４のターンオフは半導体スイッチング素子３１と同じタイミングで行われる。この結果、半導体スイッチング素子３４に係る電圧は、入力電圧Ｖｉｎを半導体スイッチング素子３３とで分圧されるため、入力電圧Ｖｉｎ／２となりターンオフ時のスイッチング損失も変更前の１／２となる。

図１４のゲート信号および動作波形の例では、半導体スイッチング素子３１が先にオフ状態となる場合を想定した。しかし、半導体スイッチング素子３４が先にオフ状態となる場合は、ステップ２０３（Ｓ２０３）の処理では半導体スイッチング素子３１、３４の素子温度の偏りは解消されない。
図１６に半導体スイッチング素子３４が先にオフ状態となる場合での図１４に対応するゲート信号および動作波形を示す。また、図１７に図１６の状態からステップ２０３（Ｓ２０３）の処理を実施した後でのゲート信号および動作波形を示す。
ステップ２０３（Ｓ２０３）の処理は半導体スイッチング素子３４のターンオフを更に早めることとなるため、図１７に示す時刻Ｔ３〜Ｔ４の通り、半導体スイッチング素子３１、３４のターンオフタイミングのズレは解消されず、半導体スイッチング素子３４の高温状態は解消されない。

そこで、二回目以降のループにおいてステップ２０４（Ｓ２０４）からステップ２０５（Ｓ２０５）に移行し、前回の出力電力以下でフェール信号が検知されたかの判定を行う。
前回の出力電力以下でフェール信号が検知された場合は、ステップ２０６（Ｓ２０６）において、ステップ２０３（Ｓ２０３）でシフトさせたゲート信号のスイッチングタイミングを反対方向にシフト、即ち半導体スイッチング素子３４のゲート信号ｇ３４のターンオフを遅らせる方向にシフトさせる。その結果、図１８に示す通り半導体スイッチング素子３１、３４のターンオフタイミングのズレは短縮され、時刻Ｔ４において半導体スイッチング素子３１、３４のターンオフが一致することとなる。

ステップ２０６（Ｓ２０６）の処理後は、ステップ２０７（Ｓ２０７）において、ステップ２０３（Ｓ２０３）で行うシフトさせる方向を変更する。次のステップ２０３（Ｓ２０３）での処理では、ステップ２０６（Ｓ２０６）で行ったスイッチングタイミングのシフト、即ち半導体スイッチング素子３４のゲート信号ｇ３４を任意時間Ｔａだけ遅らせる方向にシフトが維持される。
その後、ステップ２０８（Ｓ２０８）にてゲート信号出力を再開し、ステップ２０９（Ｓ２０９）に移行する。なお、ステップ２０５（Ｓ２０５）において前回より大きな出力電力でフェール信号を検知した場合は、ステップ２０８（Ｓ２０８）に移行する。

ここで、ステップ２０５（Ｓ２０５）およびステップ２０６（Ｓ２０６）の処理を一般化して、説明する。
制御部２１は、今回制御周期の温度超過検知時の電力変換装置３００の出力電力が、前回制御周期の温度超過検知時の出力電力以下の場合は、今回制御周期の温度超過検知時における半導体スイッチング素子３１または半導体スイッチング素子３４のスイッチングタイミングの変更を前回制御周期の温度超過検知時での半導体スイッチング素子３１または半導体スイッチング素子３４のスイッチングタイミングの変更でシフトした方向と反対方向にスイッチングタイミングをシフトする。

なお、ステップ２０３（Ｓ２０３）およびステップ２０６（Ｓ２０６）において変更する半導体スイッチング素子３１、３４のスイッチングタイミングを、オン時のみ、またはオフ時のみ、あるいは両方とするかは、例えば、あらかじめスイッチング損失を予測して小さい順に優先順位を設定しておくとしてもよい。

例えば、半導体スイッチング素子３１、３４のゲート抵抗がオン時は小さく、オフ時は大きな値とした場合、損失の大きさは（ターンオン時の損失）＜（ターンオフ時の損失）となる。このため、半導体スイッチング素子３１、３４のスイッチングタイミング変更によるスイッチング損失への影響度は、（オン時のみ変更）＜（オフ時のみ変更）＜（両方変更）となる。
この影響度が小さい順に優先度を高く設定しておくことができる。

以上説明した手法によれば、フルブリッジ構成の電力変換装置において対角の半導体スイッチング素子の損失も、並列接続構成と同様に損失を均等化させることができる。

また、この実施の形態１〜実施の形態３の電力変換装置は、半導体スイッチング素子にＳｉＣ（Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ）およびＧａＮ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ）等のワイドバンドギャップ半導体を用いた電力変換装置としてもよい。ワイドバンドギャップ半導体を用いた場合、半導体スイッチング素子の駆動周波数を高く設定できる一方、ゲート信号ずれに対してスイッチング時間が相対的に短いため、片方に電流が流れる期間が長くなる。このため、半導体スイッチング素子の損失差が大きくなることから、この手法の適用による電力変換装置の効率改善効果はより高くなる。

以上説明したように、実施の形態３の電力変換装置は、フルブリッジ構成の電力変換装置に共通の信号で駆動される半導体スイッチング素子の損失を均等化する手法を適用したものである。
したがって、実施の形態３の電力変換装置は、フルブリッジ構成の電力変換装置に対して、共通の信号で駆動される半導体スイッチング素子の損失を汎用的な駆動回路で均等化し、冷却器を小型化することで装置を小型化および低コスト化することができる。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるものではなく、単独で、または様々な組合せで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組合せる場合が含まれるものとする。

１，２１ 制御部、
２，２ａ，２ｂ，２２ａ，２２ｂ，２２ｃ，２２ｄ スイッチングタイミング制御部、
５，２６ａ，２６ｂ ゲート信号発生器、
１１，１２，３１，３２，３３，３４ 半導体スイッチング素子、
３ａ，３ｂ，２３ａ，２３ｂ，２３ｃ，２３ｄ 駆動回路、
４ａ，４ｂ，２４ａ，２４ｂ，２４ｃ，２４ｄ 温度センサ、
７ａ，７ｂ，２５ａ，２５ｂ，２５ｃ，２５ｄ 過熱保護回路、
１３，３６ 電圧センサ、１４，３７ 電流センサ、１５ リアクトル、
１６ ダイオード、１７ コンデンサ、１８ 昇圧チョッパ回路、２７ 直流電源、
２８ 負荷、３０ フルブリッジ回路、
１０ａ，１０ｂ，３０ａ，３０ｂ，３０ｃ，３０ｄ 半導体モジュール、
ｆ１１，ｆ１２，ｆ３１，ｆ３２，ｆ３３，ｆ３４ フェール信号、
ｇ１１，ｇ１２，ｇ３１，ｇ３２，ｇ３３，ｇ３４ ゲート信号、
１００，２００，３００ 電力変換装置。

Claims (10)

1. 共通の信号で駆動される第一の半導体スイッチング素子と、第二の半導体スイッチング素子と、
   前記第一の半導体スイッチング素子を駆動する第一の駆動回路と、前記第二の半導体スイッチング素子を駆動する第二の駆動回路と、前記第一の半導体スイッチング素子の温度を測定する第一の温度測定回路と、前記第二の半導体スイッチング素子の温度を測定する第二の温度測定回路と、前記第一の駆動回路および前記第二の駆動回路を制御する制御部とを備え、
   前記制御部は、前記第一の温度測定回路の測定値または前記第二の温度測定回路の測定値に基づき、前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングを変更する電力変換装置。
2. 前記制御部は、前記第一の温度測定回路の測定値と前記第二の温度測定回路の測定値との差を小さくするように前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングを変更する請求項１に記載の電力変換装置。
3. 前記制御部は、前回制御周期の前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングの変更で前記第一の温度測定回路の測定値と前記第二の温度測定回路の測定値との差が変更前よりも大きくなる場合は、今回制御周期の前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングの変更時に前記前回制御周期のタイミング変更にてシフトした方向と反対方向にスイッチングタイミングをシフトして、前記第一の温度測定回路の測定値と前記第二の温度測定回路の測定値との差を小さくする請求項１または請求項２に記載の電力変換装置。
4. 前記第一の温度測定回路の測定値に基づき前記第一の半導体スイッチング素子の温度超過を検知する第一の過熱保護回路と、前記第二の温度測定回路の測定値に基づき前記第二の半導体スイッチング素子の温度超過を検知する第二の過熱保護回路とを備え、
   前記制御部は、前記第一の過熱保護回路または前記第二の過熱保護回路において、温度超過を検知したときに電力変換を停止し、再起動時に前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングを変更する請求項１に記載の電力変換装置。
5. 前記電力変換装置の出力電力または入力電力を測定する測定回路を備え、
   前記制御部は、今回制御周期の温度超過検知時の前記電力変換装置の前記出力電力または前記入力電力が、前回制御周期の温度超過検知時の前記出力電力または前記入力電力以下の場合は、前記今回制御周期の温度超過検知時における前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングの変更を前記前回制御周期の温度超過検知時での前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングの変更でシフトした方向と反対方向にスイッチングタイミングをシフトする請求項４に記載の電力変換装置。
6. 前記スイッチングタイミングの変更は、前記第一の半導体スイッチング素子または前記第二の半導体スイッチング素子のスイッチングタイミングを早める、または遅らせる請求項１、請求項２または請求項４のいずれか１項に記載の電力変換装置。
7. 前記第一の半導体スイッチング素子、前記第一の温度測定回路、および前記第一の過熱保護回路はモジュール内に集積化されており、
   前記第二の半導体スイッチング素子、前記第二の温度測定回路、および前記第二の過熱保護回路はモジュール内に集積化されている請求項４または請求項５に記載の電力変換装置。
8. 前記第一の半導体スイッチング素子および前記第二の半導体スイッチング素子は、並列に接続されている請求項１から請求項７のいずれか１項に記載の電力変換装置。
9. 一対の半導体スイッチング素子を直列に接続した第一の直列回路と、一対の半導体スイッチング素子を直列に接続した第二の直列回路とが並列に接続されたフルブリッジ回路において、
   前記第一の半導体スイッチング素子は前記第一の直列回路の上アーム、前記第二の半導体スイッチング素子は前記第二の直列回路の下アーム、または前記第一の半導体スイッチング素子は前記第一の直列回路の下アーム、前記第二の半導体スイッチング素子は前記第二の直列回路の上アームである請求項１から請求項７のいずれか１項に記載の電力変換装置。
10. 前記第一の半導体スイッチング素子および前記第二の半導体スイッチング素子は、ワイドバンドギャップ半導体素子である請求項１から請求項９のいずれか１項に記載の電力変換装置。

Images