JP6869660B2 - 情報処理装置、及び情報処理装置の制御方法 - Google Patents

情報処理装置、及び情報処理装置の制御方法 Download PDF

Info

Publication number
JP6869660B2
JP6869660B2 JP2016151027A JP2016151027A JP6869660B2 JP 6869660 B2 JP6869660 B2 JP 6869660B2 JP 2016151027 A JP2016151027 A JP 2016151027A JP 2016151027 A JP2016151027 A JP 2016151027A JP 6869660 B2 JP6869660 B2 JP 6869660B2
Authority
JP
Japan
Prior art keywords
data
processing unit
packet
chip
received
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016151027A
Other languages
English (en)
Other versions
JP2018022205A5 (ja
JP2018022205A (ja
Inventor
実 神戸川
実 神戸川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016151027A priority Critical patent/JP6869660B2/ja
Priority to US15/662,151 priority patent/US11418384B2/en
Publication of JP2018022205A publication Critical patent/JP2018022205A/ja
Publication of JP2018022205A5 publication Critical patent/JP2018022205A5/ja
Application granted granted Critical
Publication of JP6869660B2 publication Critical patent/JP6869660B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06Management of faults, events, alarms or notifications
    • H04L41/0677Localisation of faults
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/50Testing arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/08Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852Delays
    • H04L43/0864Round trip delays
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/16Threshold monitoring

Description

本発明は、情報処理装置、及び情報処理装置の制御方法に関する。
従来、複数のデータ処理部をデータバスによってリング状に接続し、データをリング状のデータバスの一方向に送信することにより、複数のデータ処理部間でデータのやり取りを行うシステムが提案されている(特許文献1参照)。
特開2010−245953号公報
従来のリング状に接続されたバスの自己診断方法(データの転送路を自己診断する方法)は、データをメインチップから送信し、リング状のバスを介してデータが戻ってきた場合には正常(OK)、データが戻ってこなかった場合には異常(NG)と判断していた。
しかし、異常と判断された場合、リング状のバスのどの部分に故障が発生しているのか、すなわち故障箇所を判断できないといった問題があった。このため、故障個所の解析に時間がかかり多くのコストがかかるなど、保守性が良いとは言えなかった。
本発明は、上記の問題点を解決するためになされたものである。本発明の目的は、リング状のバスに故障が生じた場合であっても、故障の箇所などを特定することができる仕組みを提供することである。
本発明は、少なくとも第1の処理ユニットと第2の処理ユニットを有する情報処理装置であって、前記第1の処理ユニットは、データを送信する第1の送信手段と、前記第2の処理ユニットが送信したデータを受信する第1の受信手段と、前記第1の受信手段が受信した前記データに基づき、前記データの転送路の故障箇所を特定する特定手段と、を有し、前記第2の処理ユニットは、前記第1の送信手段が送信した前記データを受信することが出来る第2の受信手段と、前記第2の受信手段により受信されたデータを前記第1の処理ユニットへ送信することができ、かつ、前記第2の受信手段によるデータの受信がなされていない状態で他のデータを前記第1の処理ユニットへ送信することができる第2の送信手段と、を有し、前記第1の受信手段は、前記第2の送信手段が送信した前記データを受信することができ、かつ、前記第2の送信手段が送信した前記他のデータを受信することができることを特徴とする。
本発明によれば、リング状のバスに故障が生じた場合であっても、故障の箇所などを特定することができる。この結果、故障個所の解析コストの削減や、装置の保守性を向上することが可能となる。
本実施例の画像処理装置の構成を例示するブロック図 メインチップ内の送信部の詳細を例示するブロック図 サブチップ内の受信部の詳細を例示するブロック図 実施例1のサブチップ内の送信部の詳細を例示するブロック図 メインチップ内の受信部の詳細を例示するブロック図 本実施例のパケット構成を説明する図 実施例1のサブチップの制御処理を例示するフローチャート 実施例1のメインチップの制御処理を例示するフローチャート リングバス自己診断動作でNGパケットが生成された場合の各チップの入出力の波形を説明する図 リングバス自己診断動作でNGパケットが生成されなかった場合の各チップの入出力の波形を説明する図 実施例2におけるサブチップ内の送信部の詳細を例示する図 実施例2におけるサブチップの制御処理を例示するフローチャート 実施例2におけるメインチップの制御処理を例示するフローチャート
以下、図面を参照して本発明を実施するための形態について説明する。
図1は、本発明の一実施例を示す情報処理装置を適用可能な画像処理装置100の構成を例示するブロック図である。
本実施例の画像処理装置100は、メインチップ110、サブチップ120、サブチップ130、サブチップ140がリングバス191、192、193、194によりリング状に接続され、この順番でデータが転送される構成を有する。なお、リング状のバスにより接続されるサブチップの数は3つに限定されるものではなく、1以上であればよい。すなわち、メインチップと、1以上のサブチップがリング状のバスを介して順次データ転送可能に接続される構成であればよい。
なお、上記各チップ間を転送されるデータは、パケットという既定の単位で転送される。ここでパケットの構成について図6(a)を用いて説明する。
図6(a)は、実施例1のパケット構成を説明する図である。
実施例1においては、各パケットは、図6(a)のような構成を有する。即ち、各パケットは、チップID領域、パケットタイプ領域、パケットサイズ領域、データ領域を有する。
チップID領域は、パケットの送信先を指定するチップID情報を格納する。パケットタイプ領域は、リングバス自己診断動作において使用されるパケット(OKパケット、NGパケット)であるか、通常のパケットであるかを明示的に示すパケットタイプを格納する。なお、リングバス自己診断動作とは、画像処理装置100がリング状のバスにおけるデータの転送路を自己診断してリング状のバスのどこが故障しているかを検出するための動作を示し、詳細は後述する。
パケットタイプは、例えば、通常パケットの場合は「0」、OKパケット(OK属性を有するパケット)の場合は「1」、NGパケット(NG属性を有するパケット)の場合は「2」とする。パケットサイズ領域は、パケットの大きさを示すパケットサイズを格納する。データ領域は、パケットにより送信するデータを格納する。なお、後述のリングバス自己診断動作においてパケットタイプ領域に格納されるパケットタイプがNGの場合には、すなわちNGパケットでは、データ領域にデバッグ情報が格納される。
以下、図1の説明に戻る。
各チップの受信部(123、133、143,113)は、パケットのチップIDを参照してパケットが自分宛であれば内部ブロック(112,122,132,142)へ転送し、自分宛でなければパケットを各チップの送信部(114,124,134,144)を介して、そのまま次のチップ(下流のチップ)へ転送する。
任意のチップ(110,120,130,140)は、送るべきデータが存在する場合、データを含むパケットを生成し、該パケットに送り先の情報(チップID)を付加することにより、任意のチップへデータを送信することができる。つまり、リングバスにより各チップ(110,120,130,140)は互いにデータを送受信可能な構成である。
また、メインチップ110は、ユーザインタフェース部(UI部)170を介してユーザからのコピー、印刷、読み取り等のコマンドを受け付けたり、ユーザに対するメッセージ等の表示を出力する。また、メインチップ110は、ネットワーク180とも接続されており、ネットワークに接続された他のホストコンピュータ等から印刷データ等を受信する。
サブチップ120は、メインチップ110から送られた画像データに対し、色変換、2値化等印刷部150に適した画処理を印刷画処理部122で施し、処理後の画像データを印刷部150へ送信する。印刷部150は、画像データに基づき、例えば電子写真方式により画像をシート紙上に形成する。
サブチップ130は、メインチップ110から送られた画像データに対し、回転、縮小などの処理を編集画処理部132で行い、処理後のデータをメインチップ110へ送信する。
サブチップ140は、読取部160から送られた画像データに対し、色補正、フィルタ処理等読取用の画像処理を読取画処理部142で施し、処理後のデータをメインチップ110へ送信する。読取部160は、原稿等の画像を光学的にスキャンしデジタルデータへ変換する。
サブチップ130、サブチップ140から送られた画像データは、メインチップ110を介して格納部190に格納される。
以上のように構成された画像処理装置100において、メインチップ110は、各部を統括制御してコピー、印刷、読み取り等の機能を実現する。
また、メインチップ110のメイン制御部112には、後述するフローチャートに示すメインチップにおけるリングバス自己診断動作を実現するための構成が実装(例えばプログラムとして実装)されており、後述のフローチャートに示す制御を行う。
以下、各チップの送信部及び受信部についてデータ転送順に説明する。
まず、メインチップ110内の送信部114から説明を行う。
図2は、メインチップ110内の送信部114の詳細を例示するブロック図である。本実施例では、チップ間接続に高速シリアルインタフェースを使用した例を示すが、これに限定されるものではない。
図2に示す送信部114において、パケット生成部220は、OKパケットを生成するためのものである。OKパケットは、本発明の特徴となるリングバス自己診断動作においてメインチップ110から出力されるパケットである。OKパケット生成部220は、OKパケットのパケットタイプ領域に、OKパケットであることを示すパケットタイプである「1」を設定する。OKパケットは、このパケットタイプによりNGパケットと区別される。また、OKパケット生成部220は、OKパケットがメインチップ110へ戻るように、OKパケットのチップID領域にメインチップのチップIDである「0」を設定する。
セレクタ230は、メイン制御部112からのパケットとOKパケットの何れかを選択し、出力する。送信PHY210は、セレクタ230により選択されたパケットを、シリアルデータへ変換し高周波数で出力する。本実施例では、パケットは、8ビット単位で送信PHY210へ入力される。送信PHY210内の8B10B符号化部215は、既定のルールで8ビットを10ビットに変換する。パラシリ変換部213は、8B10B符号化部215で変換された10ビットデータをシリアルに変換する。差動ドライバ211は、パラシリ変換部213で変換されたシリアルデータを差動出力する。なお、8B10B符号化部215は、シリアルデータのハイ(High)とロウ(Low)が均等であり且つ一つのレベルが長く続かないことを保証する。これにより、後述する図3に示す受信部123の受信PHY310内のCDR312でクロックを復元されることが可能になる。
メインチップ110内の送信部114から出力された差動信号は、サブチップ120内の受信部123で受信されることになる。
次に、サブチップ120内の受信部123について説明する。
図3は、サブチップ120内の受信部123の詳細を例示するブロック図である。なお、受信部123は、サブチップ130内の受信部133、サブチップ140内の受信部143と共通の構成をとるものとする。
受信PHY310は、上流のチップの送信部から送信された差動信号を受信し、パケットを復元する。受信PHY310内の差動レシーバ311は、差動信号を受信する。CDR(Clock Data Recovery)312は、差動レシーバ311が受信した差動信号からクロックを復元し、シリアルデータを出力する。シリパラ変換部313は、CDR312から出力されたシリアルデータをパラレルに変換する。このデータは、送信部と受信部との周波数差を吸収するエラスティック(Elastic)バッファ314を通って、8B10B復号化部315で、10ビットから8ビットのデータへ復号される。以上のように、メインチップ110の送信部114で送信PHY210へ入力されたパケットは、サブチップ120の受信PHY310の出力として復元される。
なお、PHY310は、エラーステータス370を常時出力する。以下、エラーステータスの要素(エラー要素)について説明する。
「信号検出エラー」は、差動レシーバ(例えば311)が差動信号のレベル差を検出できないことを示し、差動ドライバ(例えば211)が不良であるか、チップ間(例えば191)が断線していること等が想定される。
「8B10Bデコードエラー」は、既定の10ビットデータ以外の信号列(シンボル)を受信したことを示す。チップ間の差動信号路のノイズマージンが少ない、信号路でノイズが加わった等の原因で転送エラーが発生したことが予想される。
「エラスティックバッファオーバーフロー」は、送信部の送信周波数が受信部の受信周波数よりも高すぎてエラスティックバッファがあふれてしまったことを示す。
「エラスティックバッファアンダーフロー」は、送信部の送信周波数が受信部の受信周波数よりも低すぎてエラスティックバッファが空になり受信データが途切れてしまったことを示す。
例えば、上記の何れのエラー要素に対応するエラーも無い状態では、エラーステータス370は、信号検出エラー:0(無し)、8B10Bデコードエラー:0(無し)、エラスティックバッファオーバーフロー:0(無し)、エラスティックバッファアンダーフロー:0(無し)に対応する情報(例えばビット列「0000」等)となる。また、信号検出エラーのみが有る状態では、エラーステータス370は、信号検出エラー:1(有り)、8B10Bデコードエラー:0(無し)、エラスティックバッファオーバーフロー:0(無し)、エラスティックバッファアンダーフロー:0(無し)に対応する情報(例えばビット列「1000」等)となる。
スイッチ360は、受信PHY310から出力されたパケットの送信先を、そのパケットのチップIDによって、印刷画処理部122または送信部124へ振り分ける。つまり、パケットのチップIDが「1」のときは印刷画処理部122へ、それ以外の時はスイッチ350を介して送信部124へ振り分けられ送信される。リングバス自己診断動作時は、OKパケット、NGパケットのいずれのパケットもチップIDが「0」であるため、送信先がメインチップ110となるので、パケットは送信部124へ送信される。
次に、サブチップ120内の送信部124について説明する。
図4は、サブチップ120内の送信部124の詳細を例示するブロック図である。なお、送信部124は、サブチップ130内の送信部134、サブチップ140内の送信部144と共通の構成とする。
NGパケット生成部420は、NGパケットを生成するためのものである。NGパケット生成部420は、受信部123が出力するエラーステータス370及びチップ特定情報格納部430が出力するチップ特定情報を基にNGパケットを生成する。NGパケット生成部420は、NGパケットのパケットタイプ領域に、NGパケットであることを示すパケットタイプである「2」を設定する。NGパケットは、このパケットタイプによりOKパケットと区別される。
調停部450は、受信部123からのパケットと印刷画処理部122からのパケットの何れかのパケット受信を行うか調停を行う。セレクタ440は、調停部450からのパケットとNGパケットの何れかを選択し出力する。
送信制御部401には、後述するフローチャートに示すサブチップにおけるリングバス自己診断動作を実現するための構成が実装(例えばプログラムとして実装)されており、後述のフローチャートに示す制御を行う。
送信PHY410は、図2に示した送信PHY210と同一の構成であるので説明を省略する。
サブチップ120内の送信部124からの出力はサブチップ130内の受信部133で受信され、サブチップ130内の送信部134からの出力はサブチップ140内の受信部143で受信され、サブチップ140内の送信部144からの出力はメインチップ110内の受信部113で受信されることになる。
最後に、メインチップ110内の受信部113について説明する。
図5は、メインチップ110内の受信部113の詳細を例示するブロック図である。
受信PHY510は、受信PHY310と同の一構成であるので説明を省略する。なお、エラーステータス570は、メイン制御部112へ送信される。
受信PHY510から出力されたパケットは、メイン制御部112へ送信される。また、OK、NGのいずれのパケットもテストパケット格納部530に格納される。
以上の構成でのリングバス自己診断動作を以下に説明する。
以下のフローチャートに示す処理は、画像処理装置100に電源が投入され、図示しないシステムスタート信号が各チップへ伝えられた時点(図9、図10に時刻t0で示す所定タイミング)で、各チップにおいて開始されるものであり、コピー、プリント、読み取り等の通常動作と同時には行われないものとする。リングバスの自己診断動作は、メインチップ110とサブチップ120、130、140がそれぞれの制御を実行することによって実現する。例えば、メインチップ110は図8に示す制御、サブチップ120は図7(a)に示す制御、サブチップ130は図7(b)に示す制御、サブチップ140は図7(b)に類似する不図示の制御を実行することによって実現する。
以下、リングバスの自己診断動作について説明する。
まず、リングバスの自己診断動作において、NGパケットが生成された場合と、NGパケットが生成されなかった場合の各チップの入出力の波形等について、図9、図10を用いて説明する。
リングバスの自己診断動作においてNGパケットが生成された場合の各チップの入出力の波形を図9(a)、メインチップ110で受信したパケット(NGパケット)を図9(b)に例示する。
また、リングバスの自己診断動作においてNGパケットが生成されなかった場合の各チップの波形を図10(a)、メインチップ110で受信したパケット(OKパケット)を図10(b)に例示する。
次に、各チップにおける動作について図7、図8を用いて説明する。
〔サブチップ120における制御〕
図7(a)は、サブチップ120の制御処理を例示するフローチャートである。このフローチャートの処理は、サブチップ120の送信制御部401の制御により実行される。
本フローチャートの処理を開始すると(図9、図10の時刻t0)、S701において、送信制御部401は、受信部123から受信パケットが転送されてきたか否かを判断する。そして、受信パケットが転送されてきていないと判断した場合(S701でNoの場合)、送信制御部401は、S702に処理を進める。S702において、送信制御部401は、本処理を開始してからTw1の時間が経過したか否かを判断する。そして、まだTw1の時間が経過していないと判断した場合(S702でNoの場合)、S701に処理を戻す。すなわち、送信制御部401は、本処理を開始すると、受信部123から受信パケットが転送されてくるのをTw1の時間、待機(監視)する(S701、S702)。なお、Tw1は、サブチップ120がOKパケット又はNGのパケットを受信し終えるために十分な待ち時間として予め定められてサブチップ120に設定されているものである。
Tw1の時間が経過しても受信部123から受信パケットが転送されてこないと判断した場合(S701でNo且つS702でYesの場合)、送信制御部401は、S703に処理を進める。S703において、送信制御部401は、エラーステータス370及びチップ特定情報格納部430からのチップ特定情報を含むNGパケットを、NGパケット生成部420で生成するように制御する。この際、セレクタ440は、送信制御部401の制御により、常にNGパケット生成部420の出力を選択する。この結果、サブチップ120は、NGパケットを出力する。
一方、Tw1の時間が経過する前に受信部123から受信パケットが転送されてきたと判断した場合(S701でYesの場合)、送信制御部401は、その受信パケットをそのまま送信PHY410を介して出力するように制御する(S705)。すなわち、この場合、セレクタ440は、送信制御部401の制御により、調停部450の出力(受信パケット)を選択する。この結果、サブチップ120は、受信パケットをそのまま出力する。
〔サブチップ130における制御〕
図7(b)は、サブチップ130の制御処理を例示するフローチャートであり、図7(a)と同一のステップには同一のステップ番号を付してある。このフローチャートの処理は、サブチップ130の送信制御部401の制御により実行される。
サブチップ130における制御(図7(b))と、サブチップ120における制御(図7(a))との差分は、S712における待ち時間のみである。つまり、サブチップ120がS702において「Tw1」の時間、パケットの受信を待機したのに対し、サブチップ130はS712において「Tw1+α」の時間、パケットの受信を待機する。なぜなら、時刻「t0+Tw1」でサブチップ120がNGパケットを出力した場合、サブチップ130がそのパケットを検出可能になるためには、さらにパケットの転送時間分(α)を要するためである。なお、Tw1+αは、サブチップ130がOKパケット又はNGのパケットを受信し終えるために十分な待ち時間として予め定められてサブチップ130に設定されているものである。
なお、S701でパケット受信の有無を判断した後の処理(S705)は、サブチップ120の制御と共通である。
〔サブチップ140における制御〕
サブチップ140における制御に関しても、サブチップ120における制御との差分は待ち時間のみである。したがって、サブチップ140における制御を示すフローチャートは省略する。サブチップ140の場合は、先に述べた理由でサブチップ130に対しさらにαの時間待機する必要があるため、時刻t0からはTw1+2αの時間監視する必要がある。すなわち、サブチップ140における制御は、図7(b)のS712の「Tw1+α」を「Tw1+2α」としたものとなる。なお、Tw1+2αは、サブチップ140がOKパケット又はNGのパケットを受信し終えるために十分な待ち時間として予め定められてサブチップ140に設定されているものである。
すなわち、各サブチップは、電源投入時等のタイミングからサブチップごとに定められた待機時間内にバスからパケット受信が有った場合には受信パケットをバスに出力し、待機時間内にバスからパケット受信が無かった場合にはNGパケットを生成してバスに出力する。
〔メインチップ110における制御〕
図8は、メインチップ110の制御処理を例示するフローチャートである。このフローチャートの処理は、メインチップ110のメイン制御部112の制御により実行される。
本フローチャートの処理を開始すると(図9、図10の時刻t0)、S801において、メイン制御部112は、OKパケットを、OKパケット生成部220で生成し出力するように制御する。この際、セレクタ230は、メイン制御部112の制御により、常にOKパケット生成部220の出力を選択する。結果としてメインチップ110はOKパケット1つ出力する。
次に、S802において、メイン制御部112は、既定の期間Tw2の間待機する。なお、Tw2はリングバスからOKパケット又はNGのパケットがメインチップ110へ返る場合にパケットを受信し終えるために十分な待ち時間として予め定められてメイン制御部112に設定されているものである。なお、S802で待機している間、メインチップ110の受信部113はパケットを受信すると、該パケットをテストパケット格納部530へ格納する。
Tw2待機後(時刻t2)、S803において、メイン制御部112は、テストパケット格納部530を確認し、上記待機時間中にパケットの受信があったか否かを判断する。そして、パケットの受信がなかったと判断した場合(S803でNoの場合)、メイン制御部112は、S804に処理を進める。
S804において、メイン制御部112は、サブチップ140の送信部144からメインチップ110の受信部113までの経路に故障が有ると判定する。さらに、メイン制御部112は、受信部113が出力するエラーステータス570からエラーの要因を推定する。エラー要因は図3の説明で述べたとおりである。例えば、信号検出エラー:1(有り)の場合、メイン制御部112は、サブチップ140の差動ドライバ411が不良であるか、リングバス194の断線を推定する。
次に、S808において、メイン制御部112は、UI部170に、上記S804の判定結果及びエラーの要因の推定結果を表示し、本フローチャートの処理を終了する。
一方、上記S803において、上記S802の待機時間中にパケットの受信があったと判断した場合(S803でYesの場合)、メイン制御部112は、S805に処理を進める。
S805において、メイン制御部112は、テストパケット格納部530に格納されたパケット(テストパケット)を検査し、該テストパケットがNGパケットであるか否かを判断する。そして、テストパケットがNGパケットであると判断した場合(S805でYesの場合)、メイン制御部112は、S806に処理を進める。
上記S806において、メイン制御部112は、リングバス転送経路に故障があると判定し、上記受信したNGパケットに含まれるNGパケット生成チップの情報及びエラーステータスの情報(NGパケットの生成元のサブチップのステータス情報)などから故障個所や要因を推定する。以下、故障個所や要因の推定について具体例を用いて説明する。
例えば、リングバス192に断線故障が有った場合を例に説明する。この場合の各チップの入出力波形を図9(a)に示す。この場合、サブチップ130は、パケットを受信しないので図7(b)に示したサブチップの制御に従って、NGパケットを送信する(時刻t1)。後続のサブチップ140は受信したNGパケットを上述したサブチップの制御に従って、そのまま後段のリングバスへ送信する。結果としてメインチップ110のテストパケット格納530にNGパケットが格納される。テストパケット格納部530に格納されたNGパケットの例を図9(b)に示す。メイン制御部112は、パケットタイプが「2」(NG)であること、NGパケット生成チップ情報(図9(b)の例では「2」)からNGパケットがサブチップ130で生成されたことを検出する。さらに、メイン制御部112は、エラーステータスの情報「信号検出エラー:1(有り)」から信号検出エラーが起きていることを検出する。そして、メイン制御部112は、サブチップ120の差動ドライバ411が不良であるか、リングバス192の断線をエラー要因と推定する。
次に、S809において、メイン制御部112は、UI部170に、上記S806の判定結果及び推定結果を表示し、本フローチャートの処理を終了する。
一方、上記S805において、テストパケット格納部530に格納されたテストパケットがNGパケットでないと判断した場合(S805でNoの場合)、メイン制御部112は、テストパケットがOKパケットと判断し、S807に処理を進める。
上記S807において、メイン制御部112は、リングバス転送経路に故障はなかったと判定する。以下、故障がなかった場合について具体例を用いて説明する。
メイン制御部112がOKパケットを受信していた場合、図10(a)に示すように、OKパケットが各サブチップ120,130,140を通過している筈なので、メイン制御部112は、リングバス転送経路に故障はなかったと判定する。テストパケット格納部530に格納されたOKパケットを図10(b)に示す。
上記S807の処理の後、メイン制御部112は、本フローチャートの処理を終了する。
すなわち、メインチップ110は、電源投入時等のタイミングでOKパケットをバスに出力し、Tw2時間内のバスからのデータの受信の有無、及び、Tw2時間内にバスから受信したNGパケットに含まれるNGパケットの生成元のチップID及びステータス情報に基づいて、リング状のバスの故障個所の判定や故障要因の推定を行う。
以上説明したように、実施例1の画像処理装置100によれば、リング状のバスに故障が生じた場合でも、電源投入時等のタイミングに、自動で故障の箇所を検出し、故障の要因を自律的に推定することができる。この結果、画像処理装置100の保守性を向上することが可能となる。
なお、上述したリングバスの自己診断動作の実行は、画像処理装置100への電源投入時に限定されるものではなく、UI部170からの操作や、ネットワーク180を介して接続される外部装置(パーソナルコンピュータ(PC)等)からの指示でも実行可能である。この場合、判定結果及び推定結果は、指示元(UI部170やPC等)で表示されるものとする。このような構成により、リング状のバスに故障が生じた場合でも、ユーザ等の指示により、故障の箇所を検出し、要因を推定することができる。この結果、画像処理装置100の保守性を向上することが可能となる。
また、メイン制御部112は、上記S807の処理の後にも、すなわちリングバス転送経路に故障はなかったと判定された場合でも、その旨(上記S807の判定結果)をUI部170等に出力するようにしてもよい。例えば、UI部170からリングバスの自己診断動作が指示された場合には、上記S807の判定結果もUI部170に表示するようにしてもよい。また、ネットワーク180を介してPC等からリングバスの自己診断動作が指示された場合には、上記S804、S806又はS807の判定結果をネットワーク180を介して指示元(PC等)に通知するようにしてもよい。
上述した実施例1では、各サブチップの送信部がチップ特定情報格納部430を備え、チップ特定情報格納部430が出力するチップ特定情報を基にNGパケット発生チップを特定可能なNGパケットを生成する構成について説明した。実施例2では、チップ特定情報格納部430を備えていない送信部を含むサブチップがリング状のバスによりメインチップに接続された画像処理装置100であっても、NGパケット発生チップを特定可能なリングバスの自己診断動作について説明する。なお、エラーステータス370,570から要因を推定することは実施例1と同じなので以降の説明では省略する。
図11は、実施例2におけるサブチップ120内の送信部124の詳細を例示するブロック図である。なお、送信部124は、サブチップ130内の送信部134、サブチップ140内の送信部144と共通の構成とする。図11と図4に示した実施例1に対する差分は、チップ特定情報格納部430を備えていない点と、NGパケット変更部1160を備える点である。また、実施例2のNGパケット生成部420は、パケットの通過番号が「0」のNGパケット(NG_0パケット)を生成する点で実施例1とは異なる。パケットの通過番号は、後述する図6(b)に示すように、テストパケットの通過番号領域に格納されている。なお、通過番号領域が「n」のパケットを、以下「NG_nパケット」と表現する。
NGパケット変更部1160は、受信パケットとしてのNGパケットが入力されると、そのパケットの通過番号を1加算する。なお、NGパケット変更部1160は、NGパケット以外のパケットが入力された場合には、該パケットをそのまま出力する。
ここで実施例2のテストパケットの構成について図6(b)を用いて説明する。
図6(b)は、実施例2のテストパケット構成を説明する図である。
図6(b)に示すように、実施例2のテストパケットは、通過番号領域を有する。通過番号領域は、パケットの通過番号を示す情報を格納する。
なお、実施例2のリングバスの自己診断動作は、実施例1と同様に、メインチップ110とサブチップ120、130、140がそれぞれの制御を実行することによって実現する。実施例2では、メインチップ110は図13に示す制御、サブチップ120は図12に示す制御、サブチップ130、サブチップ140は図12に類似する不図示の制御を実行することによって実現する。
以下、実施例2におけるリングバスの自己診断動作について説明する。
〔サブチップ120における制御〕
図12は、実施例2におけるサブチップ120の制御処理を例示するフローチャートである。このフローチャートの処理は、サブチップ120の送信制御部401の制御により実行される。
まず、S1201、S1202の処理は、図7のS701、S702の処理と同一であるので説明を省略する。ただし、Tw1の時間が経過しても受信部123から受信パケットが転送されてこないと判断した場合(S1201でNo且つS1202でYesの場合)、送信制御部401は、S1203に処理を進める。S1203において、送信制御部401は、エラーステータス370を含むNG_0パケットを、NGパケット生成部420で生成するように制御する。この際、セレクタ440は、送信制御部401の制御により、常にNGパケット生成部420の出力を選択する。この結果、サブチップ120は、NG_0パケットを出力する。
また、上記S1201において、送信制御部401が、Tw1の時間が経過する前に受信部123から受信パケットが転送されてきたと判断した場合(S1201でYesの場合)、S1204に処理を進める。
S1204において、送信制御部401は、上記受信パケットのパケットタイプを検査して、受信パケットがNG_nパケットであるか否かを判断する。そして、受信パケットがNG_nパケットであると判断した場合(S1204でYesの場合)、送信制御部401は、S1205に処理を進める。
S1205において、送信制御部401は、NGパケット変更部1160でパケットの通過番号領域の値を1加算して変更する。結果としてサブチップ120はNG_(n+1)のパケットを出力する。
一方、上記S1204において、受信パケットがNG_nパケットでないと判断した場合(S1204でNoの場合)、送信制御部401は、S1206に処理を進める。S1206の処理は、図7のS705の処理と同一であるので説明を省略する。
〔サブチップ130,140における制御〕
実施例2においても、サブチップ130,140における制御と、サブチップ120における制御との差分は待ち時間のみである。したがって、サブチップ130,140における制御を示すフローチャートは省略する。サブチップ130の場合は、実施例1で述べた理由でサブチップ120に対しさらにαの時間待機する必要があるため、時刻t0からはTw1+αの時間監視する必要がある。また、サブチップ140の場合も、実施例1で述べた理由でサブチップ130に対しさらにαの時間待機する必要があるため、時刻t0からはTw1+2αの時間監視する必要がある。すなわち、サブチップ130における制御は、図12のS1202の「Tw1」を「Tw1+α」としたものとなる。また、サブチップ140における制御は、図12のS1202の「Tw1」を「Tw1+2α」としたものとなる。
〔メインチップ110における制御〕
図13は、実施例2におけるメインチップ110の制御処理を例示するフローチャートである。このフローチャートの処理は、メインチップ110のメイン制御部112の制御により実行される。
まず、S1301〜S1304の処理は、図8のS801〜S804の処理と同一であるので説明を省略する。ただし、上記S1303において、S1302の待機時間中にパケットの受信があったと判断した場合(S1303でYesの場合)、メイン制御部112は、S1305に処理を進める。
S1305において、メイン制御部112は、テストパケット格納部530に格納されたパケット(テストパケット)を検査し、該テストパケットがNG_0パケットであるか否かを判断する。そして、テストパケットがNG_0パケットであると判断した場合(S1305でYesの場合)、メイン制御部112は、S1306に処理を進める。
S1306において、メイン制御部112は、受信パケットがNG_0パケットである場合、直前のサブチップ140がNG_0パケットを生成したことを示すことから、さらにその直前のサブチップ130の送信部134からサブチップ140の受信部143までの経路に故障が有ると判定し、上記受信したNG_0パケットに含まれるエラーステータスの情報などから故障個所や要因を推定する。
一方、上記S1305において、テストパケットがNG_0パケットでないと判断した場合(S1305でNoの場合)、メイン制御部112は、S1307に処理を進める。
S1307において、メイン制御部112は、テストパケットがNG_1パケットであるか否かを判断する。そして、テストパケットがNG_1パケットであると判断した場合(S1307でYesの場合)、メイン制御部112は、S1308に処理を進める。
S1308において、メイン制御部112は、受信パケットがNG_1パケットである場合、2つ前のサブチップ130がNG_0パケットを生成したことを示すことから、3つ前のサブチップ120の送信部124からサブチップ130の受信部133までの経路に故障が有ると判定し、上記受信したNG_1パケットに含まれるエラーステータスの情報などから故障個所や要因を推定する。
一方、上記S1307において、テストパケットがNG_1パケットでないと判断した場合(S1307でNoの場合)、メイン制御部112は、S1309に処理を進める。
S1309において、メイン制御部112は、テストパケットがNG_2パケットであるか否かを判断する。そして、テストパケットがNG_2パケットであると判断した場合(S1309でYesの場合)、メイン制御部112は、S1310に処理を進める。
S1310において、メイン制御部112は、受信パケットがNG_2パケットである場合、3つ前のサブチップ120がNG_0パケットを生成したことを示すことから、メインチップ110の送信部114からサブチップ120の受信部123までの経路に故障が有ると判定し、上記受信したNG_2パケットに含まれるエラーステータスの情報などから故障個所や要因を推定する。
一方、上記S1309において、テストパケットがNG_2パケットでないと判断した場合(S1309でNoの場合)、メイン制御部112は、S1311に処理を進める。
S1311において、メイン制御部112は、リングバス転送経路に故障はなかったと判定し、本フローチャートの処理を終了する。
また、上記S1304、S1306、S1308又はS1310の処理の後、S1312において、メイン制御部112は、UI部170に、上記S1304、S1306、S1308又はS1310の判定結果及び推定結果を表示し、本フローチャートの処理を終了する。
以上説明したように、実施例2のようなチップ特定情報格納部430を備えていない送信部を含むサブチップがリング状のバスによりメインチップに接続された画像処理装置100であっても、リング状のバスに故障が生じた場合、故障の箇所を検出し、要因を推定することができる。
なお、上記図12に示したサブチップの制御では、S1205において、送信制御部401が、NGパケット変更部1160でパケットの通過番号領域の値(通過番号)を1加算して変更する構成について説明した。しかし、NGパケットを受け取ったサブチップが行う通過番号の変更は、「1加算」に限定されるものではない。所定の初期値(0に限定されるものではない)で生成された通過番号を、一定の規則で変更してNGパケットをバスに出力する構成であれば、どのような構成であってもよい。例えば、NGパケット生成時の通過番号の初期値を「100」とし、通過するサブチップにおいて1減算させる構成等であってもよい。
また、OKパケットにも通過番号領域を設け、各サブチップの送信部124がOKパケットの通過番号を変更して送信するように構成してもよい。
なお、上記各実施例では、リング状のバスの故障個所を特定するために、NGパケットに該NGパケットの生成元のサブチップを特定するための情報(特定情報)を含める構成について説明した。上記実施例1ではNGパケットに該NGパケットの生成元の固有のID(チップID)を含め、実施例2ではNGパケットに通過番号を含め、これらを用いてNGパケットの生成元のサブチップを特定し、リング状のバスの故障個所を特定する構成について説明した。しかし、NGパケットに含める特定情報は、NGパケットの生成元のサブチップを特定可能な情報であれば、チップIDや通過番号に限定されるものではなく、その他の情報であってもよい。
また、上記各実施例では、本発明を画像処理装置に適用する構成について説明したが、メインモジュール(メインチップ110等)と、1以上のサブモジュール(サブチップ120〜140等)がリングバスによりリング状に接続される構成を有する装置であれば、どのような装置にも適用可能である。例えば、各種家電等の各種の情報処理装置にも本発明は適用可能である。
以上示したように、本発明によれば、リング状のバスに故障が生じた場合でも、故障の箇所、要因を特定することができる。この結果、故障個所の解析コストの削減や、装置の保守性を向上することが可能となる。
なお、上述した各種データの構成及びその内容はこれに限定されるものではなく、用途や目的に応じて、様々な構成や内容で構成されていてもよい。
以上、一実施形態について示したが、本発明は、例えば、システム、装置、方法、プログラムもしくは記憶媒体等としての実施態様をとることが可能である。具体的には、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用しても良い。
また、上記各実施例を組み合わせた構成も全て本発明に含まれるものである。
(その他の実施例)
本発明は、上述の実施例の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
また、本発明は、複数の機器から構成されるシステムに適用しても、1つの機器からなる装置に適用してもよい。
本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形(各実施例の有機的な組合せを含む)が可能であり、それらを本発明の範囲から除外するものではない。即ち、上述した各実施例及びその変形例を組み合わせた構成も全て本発明に含まれるものである。
100 画像処理装置
110 メインチップ
120,130,140 サブンチップ
191,192,193,194 リングバス

Claims (16)

  1. 少なくとも第1の処理ユニットと第2の処理ユニットを有する情報処理装置であって、
    前記第1の処理ユニットは、
    データを送信する第1の送信手段と、
    前記第2の処理ユニットが送信したデータを受信する第1の受信手段と、
    前記第1の受信手段が受信した前記データに基づき、前記データの転送路の故障箇所を特定する特定手段と、を有し、
    前記第2の処理ユニットは、
    前記第1の送信手段が送信した前記データを受信することが出来る第2の受信手段と、
    前記第2の受信手段により受信されたデータを前記第1の処理ユニットへ送信することができ、かつ、前記第2の受信手段によるデータの受信がなされていない状態で他のデータを前記第1の処理ユニットへ送信することができる第2の送信手段と、を有し、
    前記第1の受信手段は、前記第2の送信手段が送信した前記データを受信することができ、かつ、前記第2の送信手段が送信した前記他のデータを受信することができることを特徴とする情報処理装置。
  2. 前記特定手段は、前記第1の送信手段が前記データを送信してから所定時間経過するまでに前記第1の受信手段が受信したデータに基づいて、前記転送路の故障箇所を特定することを特徴とする請求項1に記載の情報処理装置。
  3. 前記所定時間は、前記情報処理装置が起動されてから計測される時間である、ことを特徴とする請求項2に記載の情報処理装置。
  4. 前記他のデータは、エラーを識別する情報を含むデータであることを特徴とする請求項1乃至3のいずれか一項に記載の情報処理装置。
  5. 前記第2の送信手段は、前記第1の送信手段が送信した前記データをそのまま前記第1の処理ユニットへと送信することを特徴とする請求項1乃至4のいずれか一項に記載の情報処理装置。
  6. 前記特定手段は、前記第1の受信手段が前記データを受信したことに基づき、前記データの転送路に故障はなかったことを特定することを特徴とする請求項1乃至5のいずれか一項に記載の情報処理装置。
  7. 前記第2の処理ユニットは、前記第2の処理ユニットに所定の信号を入力する入力手段をさらに有し、
    前記第2の送信手段は、
    前記所定の信号が入力されてから前記第1の処理ユニットが送信した前記データを所定の期間以内に受信しなかったことに基づき、前記第2の処理ユニットの識別情報を含む前記他のデータを送信することを特徴とする請求項6に記載の情報処理装置。
  8. 前記情報処理装置は、
    前記特定手段により特定された前記故障の箇所を表示する表示手段をさらに有することを特徴とする請求項1乃至7のいずれか一項に記載の情報処理装置。
  9. 前記第1の処理ユニットは一つのチップであり、前記第2の処理ユニットは前記第1の処理ユニットと異なる一つのチップであることを特徴とする請求項1乃至8のいずれか一項に記載の情報処理装置。
  10. 情報処理装置であって、
    前記情報処理装置の起動に従って、第1のデータを送信する第1の処理ユニットと、
    前記第1の処理ユニットにより送信された前記第1のデータを受信し、前記受信した第1のデータを前記第1の処理ユニットへと送信する第2の処理ユニットと、を有し、
    前記第2の処理ユニットは、前記情報処理装置が起動してから前記第1のデータを受信していない状態で、第2のデータを前記第1の処理ユニットへと送信し、
    前記第1の処理ユニットは、前記第1のデータを受信せずに前記第2のデータを受信したことに基づき、前記第1の処理ユニットと前記第2の処理ユニットを結ぶデータ転送路上の故障箇所を特定することを特徴とする情報処理装置。
  11. 前記第2の処理ユニットは、受信した前記第1のデータをそのまま第1の処理ユニットへと送信することを特徴とする請求項10に記載の情報処理装置。
  12. 前記第1の処理ユニットにより特定された前記故障箇所を表示する表示手段をさらに有することを特徴とする請求項10または11に記載の情報処理装置。
  13. 前記第1の処理ユニットは、前記第1のデータと前記第2のデータのいずれも受信しなかった場合に、故障箇所は前記第2の処理ユニットが送信したデータを前記第1の処理ユニットが受信するときに用いられるデータ転送路であると特定することを特徴とする請求項10乃至12のいずれか一項に記載の情報処理装置。
  14. 前記第1の処理ユニットは、送信した前記第1のデータを受信したことに基づき、データの転送路の故障はないと判定することを特徴とする請求項10乃至13のいずれか一項に記載の情報処理装置。
  15. 前記第1のデータは、前記第1の処理ユニットを示す情報が含まれており、
    前記第2のデータは、前記第2の処理ユニットを示す情報が含まれていることを特徴とする請求項10乃至14のいずれか一項に記載の情報処理装置。
  16. 少なくとも第1の処理ユニットと第2の処理ユニットを有する情報処理装置の制御方法であって、
    前記第1の処理ユニットが、
    データを送信する第1の送信ステップと、
    前記第2の処理ユニットが送信したデータを受信する第1の受信ステップと、
    前記第1の受信ステップにおいて受信した前記データに基づき、前記データの転送路の故障箇所を特定する特定ステップと、を有し、
    前記第2の処理ユニットが、
    前記第1の送信ステップにおいて送信した前記データを受信することが出来る第2の受信ステップと、
    前記第2の受信ステップにおいて受信されたデータを前記第1の処理ユニットへ送信することができ、かつ、前記第2の受信ステップにおいてデータの受信がなされていない状態で他のデータを前記第1の処理ユニットへ送信することができる第2の送信ステップと、を有し、
    前記第1の受信ステップは、前記第2の送信ステップにおいて送信した前記データを受信することができ、かつ、前記第2の送信ステップが送信した前記他のデータを受信することができることを特徴とする情報処理装置の制御方法。
JP2016151027A 2016-08-01 2016-08-01 情報処理装置、及び情報処理装置の制御方法 Active JP6869660B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016151027A JP6869660B2 (ja) 2016-08-01 2016-08-01 情報処理装置、及び情報処理装置の制御方法
US15/662,151 US11418384B2 (en) 2016-08-01 2017-07-27 Information processing apparatus and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016151027A JP6869660B2 (ja) 2016-08-01 2016-08-01 情報処理装置、及び情報処理装置の制御方法

Publications (3)

Publication Number Publication Date
JP2018022205A JP2018022205A (ja) 2018-02-08
JP2018022205A5 JP2018022205A5 (ja) 2019-09-12
JP6869660B2 true JP6869660B2 (ja) 2021-05-12

Family

ID=61010311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016151027A Active JP6869660B2 (ja) 2016-08-01 2016-08-01 情報処理装置、及び情報処理装置の制御方法

Country Status (2)

Country Link
US (1) US11418384B2 (ja)
JP (1) JP6869660B2 (ja)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951186B2 (ja) * 1979-10-19 1984-12-12 日本電信電話株式会社 制御装置
JPH02239354A (ja) * 1989-03-14 1990-09-21 Fujitsu Ltd 情報転送側ユニットへの障害通知方式
JPH04182766A (ja) * 1990-11-16 1992-06-30 Mitsubishi Electric Corp 分散処理システム
US5838899A (en) * 1994-09-20 1998-11-17 Stratus Computer Digital data processing methods and apparatus for fault isolation
JPH11120155A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd モジュール間接続装置
JP2003501880A (ja) * 1999-05-14 2003-01-14 ダンティ・コーポレーション パケット化セキュリティ・コード、パリティ交換、および優先伝送スキームをもつモジュラ・スイッチを介する分散ルーティングを有する相対的階層通信ネットワーク
DE19923569B4 (de) * 1999-05-21 2004-08-19 Phoenix Contact Gmbh & Co. Kg Vorrichtung zur elektronischen Überwachung des Versorgungsstromes von an einen Bus angeschlossene Baugruppen
US6505317B1 (en) * 2000-03-24 2003-01-07 Sun Microsystems, Inc. System and method for testing signal interconnections using built-in self test
JP4274140B2 (ja) * 2005-03-24 2009-06-03 日本電気株式会社 ホットスワップ機能付きメモリシステム及びその障害メモリモジュールの交換方法
JP2006285519A (ja) * 2005-03-31 2006-10-19 Hitachi Global Storage Technologies Netherlands Bv データ転送システムの障害診断方法、データ転送システム及びデータ記憶装置
JP2007025880A (ja) * 2005-07-13 2007-02-01 Canon Inc データ転送方式
JP4421593B2 (ja) * 2006-11-09 2010-02-24 株式会社ソニー・コンピュータエンタテインメント マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体
JP5528001B2 (ja) 2009-04-08 2014-06-25 キヤノン株式会社 情報処理装置、情報処理方法
JP5720470B2 (ja) * 2011-07-27 2015-05-20 富士通株式会社 処理装置,試験信号生成装置及び試験信号生成方法

Also Published As

Publication number Publication date
US11418384B2 (en) 2022-08-16
JP2018022205A (ja) 2018-02-08
US20180034687A1 (en) 2018-02-01

Similar Documents

Publication Publication Date Title
JP4697924B2 (ja) データ転送方法
US11132323B2 (en) System, apparatus and method for extended communication modes for a multi-drop interconnect
US9201623B2 (en) Control device and image forming apparatus with two controllers
US20130326286A1 (en) Data transfer apparatus and data transfer method
JP4630766B2 (ja) プライマリシステムとセカンダリシステムを有するシステム
US10158771B2 (en) Information processing apparatus that transfers diagnosis information on a unit to another unit through a communication line for CPU to CPU communication, method of controlling an information processing apparatus, and storage medium
US7522662B2 (en) Electronic device including image forming apparatus
JP6869660B2 (ja) 情報処理装置、及び情報処理装置の制御方法
JP2009116732A (ja) 情報処理装置及び情報処理方法
JP3740483B2 (ja) 電子機器およびその異常を診断する方法
JP6136754B2 (ja) 通信制御装置及び画像形成装置
JP2007026196A (ja) Usbテストモニタ回路
US8245089B2 (en) Transmission device, image data transmission system and transmission method
JP2008078800A (ja) 画像形成装置
US20170091601A1 (en) Control device, image forming apparatus, and control method
JP5669419B2 (ja) 画像形成装置
JP5299443B2 (ja) I2cバス通信制御システム、及びi2cバス通信制御方法
JP6163941B2 (ja) 制御装置及び画像形成装置
JP2016115045A (ja) 通信モジュールおよびモジュール試験システム
JP5920370B2 (ja) 電子制御装置
JP6107499B2 (ja) 通信制御装置及び画像形成装置
JP6213029B2 (ja) 通信装置、及び通信システム
JP6217206B2 (ja) 通信制御装置、画像処理装置、転送制御プログラム
JP2011186582A (ja) データ転送制御装置及び電子機器
JP2006209304A (ja) バスシステム、バス接続機器、及び、リセット方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210414

R151 Written notification of patent or utility model registration

Ref document number: 6869660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151