JPH04182766A - 分散処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、複数の処理モジュールが共通バスによって
接続された分散処理システム、特にその処理モジュール
中の１つより他の複数の処理モジュールを指定してそれ
らに同報通信を行う分散処理システムに関するものであ
る。

【従来の技術】

従来、この種の分散処理システムにおける同報通信では
、確認応答を行わないシステムと行うシステムとが存在
するが、確認応答を行わないシステムでは同報通信が確
実に行えたか否かを確認することができないという問題
点があった。 一方、確認応答を行うシステムとしては、同報通信に対
する確認応答を単一宛先の通信に対する応答と逆の極性
にし、正常時はハイレベル、異常時はローレベルをオー
プンコレクタの信号線にのせ、発信元ではその応答信号
がハイレベルとなったことで全処理モジュールの正常受
信を判定する、いわゆるツユ−チャーバス（Ｆｕｔｕｒ
ｅ　Ｂｕｓ）などがある。しかしながら、このツユ−チ
ャーバスの方式ではどの処理モジュールで受信異常が発
生したか、発信元では判断できないといった問題点があ
った。 第４図はそれらを解決した従来の分散処理システムを示
すシステム構成図である。図において、１ａ〜Ｉｎは複
数の処理モジュールであり、２はこれら各処理モジュー
ル１ａ〜１ｎを接続している共通バスである。３は各処
理モジュール１ａ〜１ｎの送信権の競合を防止す盃ため
に共通ノース２に接続されたアービタ回路である。 また、第５図は各処理モジュール１ａ〜Ｉｎに内蔵され
た同報送信回路と同報受信回路を示すブロック図である
。図において１，２は制御信号バス２０、アドレスバス
２１、およびデータバス２２より成る前記共通バスであ
る。４はアドレスバス２１に接続された同報応答受信回
路４１および同報アドレス生成回路４２、データバス２
２に接続されたドライバ４３、このドライバ４３に接続
されたパリティ生成回路４４および３つのレジスタ４５
〜４７などを含む同報送信回路である。５はアドレス２
１に接続された同報アドレス検出回路５１、データバス
２２に接続されたレシーノＸ５２、このレシーバ５２と
制御信号バス２０に接続されたパリティチエツク回路５
３、同報アドレス検出回路５１とパリティチエツク回路
５３および制御信号バス２０からの入力の論理積をとっ
てアドレスバス２１に出力するオープンコレクタ出力付
アンド回路５４、レシーバ５２に接続された３つのレジ
スタ５５〜５７などを含む同報受信回路である。 次に動作について説明する。第６図は各信号の時間関係
を示すタイムチャートである。 送信側の処理モジュール、例えば処理モジュール１ａの
同報送信側回路４は、第６図に示すＢＲＱ信号とＢＡＫ
信号により共通バス２の使用権を獲得すると、同報アド
レス生成回路４２により同報アドレス生成し、それを共
通バス２のアドレスバスバス２１に出力する。そしてそ
の後レジスタ４５〜４７に蓄積されている３バイトのデ
ータにパリティ生成回路４４で生成したパリティビット
を付加し、ドライバ４３を介してデータバス２２に送出
する。 一方、受信側の処理モジュール、例えば処理モジュール
１ｂと１ｎの同報受信側５では、同報アドレス検出回路
５工によりアドレス２１上の同報アドレスを取り込んで
同報アドレス値と比較し、同報アドレスであることを検
知して検知信号を出力する。この検知信号はオープンコ
レクタ出力付アンド回路５４の一つの入力と、レシーバ
５２に送出される。レシーバ５２はこの検知信号を受信
すると、その後にデータバス２２上に送られてくる３バ
イトのデータを取込む。この３バイトのデータは最初の
１バイトがレジスタ′５５に、次の１バイトがレジスタ
５６に、最後の１バイトがレジスタ５７にそれぞれ格納
される。このとき、そのデータに付加されているパリテ
ィ信号もパリティチエツク回路５３に取込まれ、パリテ
ィチエツクが行なわれる。 オープンコレクタ出力行ＡＮＤ回路５４の入力には、制
御信号バス２０からの制御信号と、このパリティチエツ
クの結果を示す信号、および前記同報アドレス検出回路
５１からの検知信号が入力されるので、ＢＡＫ信号が“
′１”から“０”変化するタイミングで正常／異常の結
果が、オーブンコレクタ出力付ＡＮＤ回路５４より確認
応答信号としてアドレスバス７１に送出される。 なお、このような従来の分散処理システムは、例えば特
開昭６４−１１４３８号公報などに示されている。

【発明が解決しようとする課題】

従来の分散処理システムは以上のように構成されている
ので、同報通信によるデータは全ての処理モジュール１
ａ〜Ｉｎで受信されてそれぞれのプロセッサに渡るので
、処理モジュール１ａ〜ｌｎ中の複数を指定して、それ
らにのみ同一のデータを送るために同報通信を利用した
場合には、情報データ中に相手先アドレスの詳細情報を
持たせ、プロセッサにて当該データが自処理モジュール
宛てのものであるか否かを判定することが必要となり、
プロセッサの負荷が大きくなるという課題があった。 この発明は上記のような課題を解消するためになされた
もので、同報通信における確認応答が可能で異常が発生
した処理モジュールの特定もでき、さらに、プロセッサ
の負荷の増大を伴わず同報通信の相手先を任意に指定で
きる分散処理システムを得ることを目的とする。

【課題を解決するための手段】

この発明に係る分散処理システムは、処理モジュールに
、同報通信の送信側の機能として、複数の手先モジュー
ルをあらかしめ指定し、バス占有後、同報アドレス、さ
らには同報データの送信を行い、指定された複数の相手
先アト・レスを順次時系列に共通バスに送出し、複数の
受信側処理モジュールからの確認応答の結果を共通バス
より受け取って、全ての指定された相手先から応答確認
動作をした後共通バスを解放する機能を持たせ、同報受
信側の機能として受信データを一旦受信データバッファ
内に蓄積し、データ受信後、送信元から送られて（る相
手先アドレスが自モジュールのアドレスと一致した場合
確認応答結果の共通バスへの送出を行い、さらに、デー
タが正しく受信され、確認応答も行われたときに受信デ
ータバッファ内の受信データをプロセッサに渡し、デー
タ受信が異常であった場合、あるいは確認応答がなくバ
スが解放された場合には、前記受信データバッファ内の
受信データを棄却する機能を持たせたものである。

【作用］ この発明における確認応答付き同報通信方式は、あらか
じめ送信側にて複数の任意の相手先の処理モジュールを
設定し、設定された処理モジュールのみから確認応答を
とり、確認応答がとられなかった処理モジュールはデー
タを棄却するので、データを送る必要のない処理モジュ
ールのプロセッサに不要な負荷を与えることがなく、同
報通信によって任意に指定した複数の処理モジュールに
同一のデータを一回で送ることができ、さらに、相手先
処理モジュール−つ一つの確認応答を行っているので、
受信が異常であったモジュールの特定ができ、異常のあ
ったモジュールに対してのみ再送などの回復処理を行う
ことも可能な分散処理システムを実現する。 【実施例】 以下、この発明の一実施例を図について説明する。第１
図において、１ａ〜Ｉｎおよび２は従来のそれらに相当
する処理モジュールと共通バスである。また、５は各処
理モジュール１８〜１ｎが内蔵する確認応答付き同報通
信回路である。 第２図はその確認応答付き同報通信回路５の構成を示す
ブロック図である。図において、２３は情報データ、相
手先と同報を意味するアドレスデータ、および受信が正
常に行われたか否かを示す応答データを伝送するために
使用されるデータバス信８号線であり、２４はデータバ
ス信号線２３の信号が前記アドレスデータを表示してい
ることを示すアドレスタグ線、２５はデータバス信号線
２３の信号が前記応答データを表示していることを示す
応答タグ線、２６はデータバス信号線２３の信号が前記
情報データを表示していることを示すデータタグ線であ
る。２７は前記情報データのサンプリングタイミングを
受信側に与えるためのクロック線、２８は当該共通バス
２をいずれかの処理モジュールｌａ〜１ｎが使用中であ
ることを示すビジー線であり、２９は占を制御線である
。共通バス２はこれらによって構成されている。 また、確認応答付き同報通信回路５において、５１は当
該確認応答付き同報通信回路５のプロセッサであり、５
２は確認応答付き同報通信を制御する通信制御回路であ
る。５３はプロセッサ５１が準備した送信データを蓄積
し、通信制御回路５２に中継する送信データバッファで
あり、５４は通信制御回路５２が受信したデータを蓄積
し、プロセッサ５１に中継するための受信データバッフ
ァである。５５は共通バス２の信号をドライブするため
のドライバ、５６は共通バス２の信号を受信するレシー
バであり、５７はプロセッサ５１と送信バッファ５３、
受信バッファ５４、および通信制御回路５２を結合する
内部バス、５８はプロセッサ５１にたいして受信完了を
通知する受信割込信号である。 次に動作について説明する。ここで、第３図はその共通
バス２上の基本動作を示すタイムチャートであり、ある
処理モジュール、例えば処理モジュールＩｎが、モジュ
ールアドレス“′０工°“。 “０３“′および“０５゛の処理モジュールｌａ。 １ｃおよび１ｅに対して、同報通信でＤ１〜Ｄ４のデー
タを送る際の時間関係を示している。以下、この図を基
にこの発明による確・認応答付き同報通信の動作を説明
する。 （１）送信元の処理モジュール１ｎのプロセッサ５１は
、送信バッファ５３に送信データを準備し、複数の相手
先処理モジュールｌ’ａ、Ｉｃ、ｌｅのアドレスおよび
送信データ長を通信制御回路５２に設定し、同報アドレ
スで送信するよう送信起動を通信制御回路５２に発行す
る。送信起動を受けた通信制御回路５２は、共通バス２
の占有制御線２９を使用してバス裁定手段（図示省略）
により共通バス２を獲得すると、共通バス２が使用中で
あることを示すビジー線２８を有意（図中ローレベル）
にする。その後、この送信動作が、同報通信であること
を示す同報アドレス値をデータバス信号線２３に乗せ、
共通バス２上の他の処理モジュール１ａ〜１ｍに同報ア
ドレス値を検出させるため、アドレスタグ線２４をオン
・オフする。 （２）共通バス２上の他の処理モジュール１ａ〜１ｍの
通信制御回路は、アドレスタグ線２４の信号の立ち上が
りでデータバス信号線２３の情報をサンプリングし、当
該送信動作が同報通信であることを検出する。 （３）送信元処理モジュールＩｎの通信制御回路５２は
、情報データを送信するため、データ受信中２６を有意
にし、送信データバッファ５３内の送信データにパリテ
ィビットを付加しデータバス信号線２３上に順次乗せ（
第３図中Ｄ１〜Ｄ４）、共通バス２上の他の処理モジュ
ール１ａ〜１ｍに情報データをサンプリングさせるため
、クロック線２７の送信クロックをデータの変化に応じ
てオン・オフする。 （４）共通バス２上の各処理モジュールの１ａ〜１ｍの
通信制御回路５２は、同報通信であることを検出したこ
とから、受信バッファ５４に空きがあれば、情報データ
を送信クロックに同期して受信バッファ５４に蓄積する
。また、同時に受信データのパリティチエツクを行う。 （５）送信元の処理モジュール１ｎの通信制御回路５２
は、情報データ送信後、プロセッサ５１が予め設定した
相手先処理モジ、ニールｌａ、ｌｃ。 １ｅの特異アドレスを１つデータバス信号線２３上に乗
せ（図では“０１“）、アドレス線２４をオン・オフす
る。 （６）共通バス２上の各処理モジュ゛−ル１　ａ−１ｍ
の通信制御回路５２は、データバス信号線２３の信号を
アドレスタグ線２４上の信号の立上りでサンプリングし
、アドレスが一致した処理モジュール（この場合、処理
モジュールｌａ）の通信制御回路５２は、データ受信中
のパリティチエツク結果、受信バッファ５４が空きの状
態で受信したか空いていない状態で受信したかの情報を
データバス信号線２３に乗せ、応答タグ線２５をオン・
オフする。応答を返した通信制御回路５２は同時に受信
完了割込線５８を有意にし、プロセッサ５１にたいして
受信完了を通知する。 （７）送信元の処理モジュール１ｎの通信制御回路５２
は、応答タグ線２５の信号の立上りでデータバス信号線
２３の情報をサンプリングし、確認応答を取ったモジュ
ールアドレスの応答結果として保持する。そして、次の
相手先処理モジュールＩＣのアドレス゛’０３”をデー
タバス信号線２３に乗せ、アドレスタグ線２４をオン・
オフする。 （８）以下、共通バス２上の各モジュール１ａ〜１ｍは
、共通バス２が解放されるまで前記（６）の動作を繰り
返し、送信元の処理モジュール１ｎはプロセッサ５１が
設定した全宛先の確認応答を取るまで前記（７）の動作
を続け、確認応答動作の終了でビジー線２８を無意にし
て共通バス２を解放する。 （９）確認応答がビジー線２８が無意になるまでにとら
れなかった処理モジュールｌｂ、ｌｄ、１ｆ〜１ｎの各
通信制御回路５２は、受信データバッファ５４の内容を
捨て次の受信に備える。 即ち、プロセッサ５１には受信完了は通知しない。 なお、上記実施例では、確認応答がとられた受信側モジ
ュールはかならず受信完了割込をプロセッサに通知する
ものを示したが、パリティエラーのデータを受信した場
合及び受信ノ＼・ノファが空きでない状態で受信した場
合は、プロセンサに受信完了割込を通知しない方式にし
ても良い。 また、通信制御回路は、純粋なノ＼−ドウエアで構築し
ても良いし、ワンチップマイクロプロセ・ンサ等のマイ
クロコントローラを用いて構築しても良く、本発明は、
構成方法についてと（に規定するものではない。 【発明の効果］ 以上のように、この発明によれば、あらかじめ送信側に
て複数の任意の相手先処理モジュールを設定し、設定さ
れた相手先処理モジュールのみから確認応答をとり、確
認応答のとれなかった処理モジュールではデータを棄却
するように構成したので、同一のデータを任意に指定し
た複数の処理モジュールに送りたいとき、１回の送信で
データ転送ができて共通バスの使用効率が向上し、相手
先でない処理モジュールではデータが棄却されてプロセ
ッサに無用の負荷がかかることがなくなり、さらに、相
手先の処理モジュール１つ１つと確認応答が行われて、
信軌性の高い同報通信が行えるとともに、データ受信に
異常があった処理モジュールを特定することができ、当
該処理モジュールのみに対して再送処理等を行えばよく
、再試行・回復処理が容易になるなどの効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による分散処理システムを
示すシステム構成図、第２図はその確認応答付き同報通
信回路の構成を示すブロック図、第３図はその動作を示
すタイムチャート、第４図は従来の分散処理システムを
示すシステム構成図、第５図はその同報送信回路と同報
受信回路の構成を示すブロック図、第６図はその動作を
示すタイムチャートである。 １ａ〜１ｎは処理モジュール、２は共通バス、５は確認
応答付き同報通信回路、５１はプロセッサ、５２は通信
制御回路、５３は送信ハ・７フア、４３は受信バッファ
。 なお、図中、同一符号は同一、又は相当部分を示す。 ５ムーーー （外２名） 第４図 第６図

Claims (1)

【特許請求の範囲】
1. 　複数の処理モジュールと、前記処理モジュールを接続
   する共通バスとで構成され、前記複数の処理モジュール
   中の１つより他の複数の処理モジュールを指定してそれ
   らに同一のデータを送信する同報通信を行う分散処理シ
   ステムにおいて、前記処理モジュールに、前記同報通信
   の送信側の機能として、複数の前記相手先の処理モジュ
   ールをあらかじめ指定する機能、前記共通バス占有した
   後、同報アドレスを送信し、さらに同報データを送信す
   るとともに、前記指定された相手先の処理モジュールの
   アドレスを前記共通バスに順次時系列に送出する機能、
   受信側の複数の前記処理モジュールからの確認応答の結
   果を前記共通バスより受け取る機能、および、前記指定
   された相手先の処理モジュールの全てから前記確認応答
   の結果を受け取った後に前記共通バスを解放する機能を
   持たせ、前記同報通信の受信側の機能として、前記共通
   バスより受信したデータを、内蔵する受信データバッフ
   ァ内に一旦蓄積する機能、前記データの受信後、送られ
   てくる相手先のアドレスが自モジュールのアドレスと一
   致した場合、受信した前記データの正常／異常を判定し
   、その結果を前記確認応答の結果として前記共通バスを
   介して前記送信側の処理モジュールに宛てて送出する機
   能、および、前記データが正常に受信されて前記確認応
   答も行われた場合には、前記受信データバッファ内に蓄
   積されたデータを内蔵するプロセッサに渡し、前記デー
   タの受信に異常があるか、確認応答がないまま前記共通
   バスを解放された場合には、前記受信データバッファ内
   に蓄積されたデータを棄却する機能を持たせたことを特
   徴とする分散処理システム。