JP5528001B2 - 情報処理装置、情報処理方法 - Google Patents
情報処理装置、情報処理方法 Download PDFInfo
- Publication number
- JP5528001B2 JP5528001B2 JP2009094099A JP2009094099A JP5528001B2 JP 5528001 B2 JP5528001 B2 JP 5528001B2 JP 2009094099 A JP2009094099 A JP 2009094099A JP 2009094099 A JP2009094099 A JP 2009094099A JP 5528001 B2 JP5528001 B2 JP 5528001B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data
- processing unit
- processing
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Multi Processors (AREA)
Description
まず、複数の情報処理部をリング状バスに接続した情報処理装置において、処理速度が低下する一例について説明する。図1は、通信路(バス)と情報処理部(以降、データ処理部)をつなぐ通信処理部108の構成を示すものであり、通信処理部にはデータ処理部107が接続されている。入力データ受信部101は、リングバス上を流れるデータパケットを受信する。入力データ識別部102は、入力されたデータパケットの制御情報を確認し、入力されたデータが、自ノードにおいて処理すべきデータかどうかを識別する。ここで、処理すべきデータであると判断した場合、パケットから抽出したデータを処理データ出力部103へ送信し、データを抽出したパケットのバリッドビットを変更し空パケットにする。
次に本発明の一実施例である実施例1について説明する。なお、参考例と構成的、機能的にかわらないものについてはその説明を省略する。
ステップS407において、設定処理が完了したと判断した場合には、処理を終了する。ここで、処理が未終了であった場合には、再びステップS406へ戻り、終了確認処理を継続する。
実施例1と同一機能を有する構成や工程には同一符号を付すとともに、構成的、機能的にかわらないものについてはその説明を省略する。
統一IDはパケット毎に固有の識別子とする。
実施例1、2と同一機能を有する構成や工程には同一符号を付すとともに、構成的、機能的にかわらないものについてはその説明を省略する。本実施例ではどのデータ処理部でも利用可能な共用パケットを配置する。
ステップ1314ではパケットが共用を示しているかを確認する。共用を示していればステップ1315を実行する。共用を示していなければステップ1318を実行する。
なお、実施例1及び実施例2の場合と同様に保持フラグはデータ処理装置初期化時に0クリアされるものとする。
102 入力データ識別部
103 処理データ出力部
104 処理済みデータ入力部
105 出力データ生成部
106 出力データ送信部
107 データ処理部
Claims (11)
- 複数のモジュールがバスを介してパケットを送受信することで通信可能に接続されている情報処理装置において、
前記モジュールは、
受信したパケットのうち自ノードで処理したデータを格納するパケットを識別するための第1の識別情報を格納する格納手段と、
IDを有するパケットを前記バスに対して送受信する通信手段と、
前記パケットのうち、当該パケットが有効であることを示す有効フラグを有するパケットのデータを処理する処理手段とを備え、
前記通信手段が、前記有効フラグが無効で且つパケットのIDと前記格納手段に格納している第1の識別情報とが一致するパケット、あるいは、前記有効フラグが無効で且つ複数のモジュールでパケットを共用していることを示す情報が付加されたパケットに、前記処理手段により処理したデータを格納して送出し、
前記モジュールは第2の識別情報を保持する保持手段を更に有し、
前記通信手段は、前記有効フラグが有効で且つパケットのIDと前記保持手段に格納している第2の識別情報とが一致するパケットからデータを抽出して処理手段に送ることを特徴とする情報処理装置。 - 前記モジュールの夫々に前記第1の識別情報と前記第2の識別情報とを設定する設定手段を更に有することを特徴とする請求項1に記載の情報処理装置。
- 前記設定手段は、第1のモジュールに設定される第1の識別情報を第2のモジュールに第2の識別情報として設定することで、前記第1のモジュールと前記第2のモジュールとによってパイプライン処理を実行させるように設定することを特徴とする請求項2に記載の情報処理装置。
- 前記設定手段が前記モジュールの夫々の通信手段に、前記IDを有するパケットを割り当てることを特徴とする請求項2又は3に記載の情報処理装置。
- 前記設定手段が前記複数のモジュールの第1の識別情報の夫々に対応するIDを少なくとも1つのパケットに割り当てることを特徴とする請求項4に記載の情報処理装置。
- 前記モジュールの第1の識別情報と一致するIDをパケットに割り当てる際に、前記設定手段は配置間隔に応じて同じIDをパケットに割り当てることを特徴とする請求項4又は5に記載の情報処理装置。
- 前記通信手段は、データを格納したパケットの有効フラグを有効にして前記バスに送出することを特徴とする請求項1乃至6のいずれか1項に記載の情報処理装置。
- 前記通信手段は、データを抽出したパケットの有効フラグを無効にして前記バスに送出することを特徴とする請求項1乃至7のいずれか1項に記載の情報処理装置。
- 前記有効フラグが無効であれば、パケットのIDと前記保持手段に格納している第2の識別情報とが一致していなくても、所定数のパケットに前記処理手段の処理したデータを格納して送出することを特徴とする請求項1乃至8のいずれか1項に記載の情報処理装置。
- 前記格納手段がレジスタであることを特徴とする請求項1乃至9のいずれか1項に記載の情報処理装置。
- 複数のモジュールがバスを介してパケットを送受信することで通信可能に接続されている情報処理装置における情報処理方法であって、
前記モジュールが、
受信したパケットのうち自ノードで処理したデータを格納するパケットを識別するための第1の識別情報を格納する格納工程と、
IDを有するパケットを前記バスに対して送受信する通信工程と、
前記パケットのうち、当該パケットが有効であることを示す有効フラグを有するパケットのデータを処理する処理工程とを備え、
前記通信工程では、前記有効フラグが無効で且つパケットのIDと前記格納工程で格納している第1の識別情報とが一致するパケット、あるいは、前記有効フラグが無効で且つ複数のモジュールでパケットを共用していることを示す情報が付加されたパケットに、前記処理工程で処理したデータを格納して送出し、
さらに、前記モジュールは第2の識別情報を保持する保持工程と、
前記有効フラグが有効で且つパケットのIDと前記保持工程で格納している第2の識別情報とが一致するパケットからデータを抽出する抽出工程を有し、
前記処理工程は、前記抽出工程で抽出されたデータを処理することを特徴とする情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094099A JP5528001B2 (ja) | 2009-04-08 | 2009-04-08 | 情報処理装置、情報処理方法 |
US12/754,481 US8417835B2 (en) | 2009-04-08 | 2010-04-05 | Information processing apparatus, and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009094099A JP5528001B2 (ja) | 2009-04-08 | 2009-04-08 | 情報処理装置、情報処理方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010245953A JP2010245953A (ja) | 2010-10-28 |
JP2010245953A5 JP2010245953A5 (ja) | 2012-05-24 |
JP5528001B2 true JP5528001B2 (ja) | 2014-06-25 |
Family
ID=42935226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009094099A Expired - Fee Related JP5528001B2 (ja) | 2009-04-08 | 2009-04-08 | 情報処理装置、情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8417835B2 (ja) |
JP (1) | JP5528001B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5014362B2 (ja) * | 2009-02-25 | 2012-08-29 | キヤノン株式会社 | 情報処理装置及びその制御方法、コンピュータプログラム |
JP6869660B2 (ja) | 2016-08-01 | 2021-05-12 | キヤノン株式会社 | 情報処理装置、及び情報処理装置の制御方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4821174A (en) * | 1984-03-20 | 1989-04-11 | Westinghouse Electric Corp. | Signal processing system including a bus control module |
JP2522952B2 (ja) | 1987-07-20 | 1996-08-07 | 三洋電機株式会社 | リング状ネットワ−ク装置 |
US5388223A (en) * | 1991-09-05 | 1995-02-07 | International Business Machines Corporation | 1-bit token ring arbitration architecture |
US5699460A (en) * | 1993-04-27 | 1997-12-16 | Array Microsystems | Image compression coprocessor with data flow control and multiple processing units |
FR2737591B1 (fr) * | 1995-08-03 | 1997-10-17 | Sgs Thomson Microelectronics | Dispositif d'organisation d'acces a un bus memoire |
JP3658896B2 (ja) * | 1996-11-26 | 2005-06-08 | ソニー株式会社 | 情報信号伝送システム、再生装置及び表示装置 |
US6058449A (en) * | 1997-07-31 | 2000-05-02 | Motorola, Inc. | Fault tolerant serial arbitration system |
JP3983455B2 (ja) * | 2000-04-13 | 2007-09-26 | シャープ株式会社 | データ駆動型情報処理装置の実行制御装置 |
JP3780880B2 (ja) * | 2001-07-05 | 2006-05-31 | ソニー株式会社 | 通信システム、サーバ装置、クライアント装置、連携処理提供方法、連携処理方法、プログラムおよび記録媒体 |
US7117278B2 (en) * | 2001-07-12 | 2006-10-03 | Sun Micro Systems, Inc. | Method for merging a plurality of data streams into a single data stream |
JP2004248316A (ja) * | 2004-04-05 | 2004-09-02 | Nippon Telegr & Teleph Corp <Ntt> | 故障箇所同定方法 |
JP2006295690A (ja) * | 2005-04-13 | 2006-10-26 | Canon Inc | 情報処理装置 |
JP2007221394A (ja) * | 2006-02-15 | 2007-08-30 | Mitsumi Electric Co Ltd | 通信方法、及び、通信システム、並びに、通信装置 |
JP2008066971A (ja) * | 2006-09-06 | 2008-03-21 | Olympus Corp | データ処理装置 |
US20080168003A1 (en) * | 2007-01-10 | 2008-07-10 | Wald Thomas Robert | System and method for securitizing zero coupon bond and equity index portfolios in a target date exchange traded fund |
US8122279B2 (en) * | 2008-04-21 | 2012-02-21 | Kabushiki Kaisha Toshiba | Multiphase clocking systems with ring bus architecture |
-
2009
- 2009-04-08 JP JP2009094099A patent/JP5528001B2/ja not_active Expired - Fee Related
-
2010
- 2010-04-05 US US12/754,481 patent/US8417835B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010245953A (ja) | 2010-10-28 |
US8417835B2 (en) | 2013-04-09 |
US20100262719A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4083987B2 (ja) | 多重レベル接続識別を備えた通信システム | |
US8774234B2 (en) | Data processing apparatus, data processing method, and computer-readable storage medium | |
CN106844245B (zh) | 数据传输方法及装置 | |
US8725919B1 (en) | Device configuration for multiprocessor systems | |
KR20210033996A (ko) | 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간 | |
JPH1049507A (ja) | 並列計算機 | |
US9239811B2 (en) | Data processing apparatus and data processing method | |
JP2002342299A (ja) | クラスタシステム、コンピュータ及びプログラム | |
US9237097B2 (en) | Information processing apparatus and operation method thereof, computer program, and storage medium | |
JP2008310832A (ja) | 高レベル・データ・リンク・コントローラから多数個のディジタル信号プロセッサ・コアに信号を分配するための装置と方法 | |
CN115102780A (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
CN101169774B (zh) | 一种多处理器系统、共享控制装置及启动从处理器的方法 | |
JP5528001B2 (ja) | 情報処理装置、情報処理方法 | |
JP4869369B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
CN113168388A (zh) | 总线上的存储器请求链接 | |
KR102303424B1 (ko) | 랜덤 액세스 메모리를 포함하는 하나 이상의 처리 유닛을 위한 직접 메모리 액세스 제어 장치 | |
JP5460088B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
CN116204214A (zh) | Bmc升级方法、装置、系统、电子设备及存储介质 | |
CN112416053B (zh) | 多核架构的同步信号产生电路、芯片和同步方法及装置 | |
JP2010268241A (ja) | データ処理装置、その制御方法およびプログラム | |
JP3698959B2 (ja) | 情報処理装置 | |
JPH10320365A (ja) | データ交換装置およびその方法 | |
CN114915499A (zh) | 数据传输方法、相关装置、系统及计算机可读存储介质 | |
US20200192667A1 (en) | Arithmetic processing device, and control method for arithmetic processing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120329 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5528001 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |