JP3740483B2 - 電子機器およびその異常を診断する方法 - Google Patents
電子機器およびその異常を診断する方法 Download PDFInfo
- Publication number
- JP3740483B2 JP3740483B2 JP2003355388A JP2003355388A JP3740483B2 JP 3740483 B2 JP3740483 B2 JP 3740483B2 JP 2003355388 A JP2003355388 A JP 2003355388A JP 2003355388 A JP2003355388 A JP 2003355388A JP 3740483 B2 JP3740483 B2 JP 3740483B2
- Authority
- JP
- Japan
- Prior art keywords
- abnormality
- control unit
- unit
- sub
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimiles In General (AREA)
- Small-Scale Networks (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
本発明の更に別の側面によれば、特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有する電子機器であって、前記異常判定部から各機能実行部にテスト信号を伝送するための、前記一方向バスとは異なる信号線と、前記異常判定部から所定のパケットデータを前記一方向バスに送出する第1の送出手段と、各機能実行部において、前記パケットデータを受信して次段に転送する転送手段と、前記機能実行部が前記異常判定部に転送した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、前記判定手段によって異常があると判定された場合に、前記異常判定部から前記信号線を介して各機能実行部に前記テスト信号を送出する第2の送出手段と、前記テスト信号の送信先の機能実行部からそのテスト信号に応じて前記一方向バスを介して転送されるテストパケットを正常に受信したか否かに基づいて、この電子機器の異常箇所を特定する異常箇所特定手段とを有することを特徴とする電子機器が提供される。
本発明の更に別の側面によれば、特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有する電子機器であって、各機能実行部から前記異常判定部にテスト信号を伝送するための、前記一方向バスとは異なる信号線と、前記異常判定部から所定のパケットデータを前記一方向バスに送出する第1の送出手段と、各機能実行部において、前記パケットデータを受信して次段に転送する転送手段と、前記機能実行部が前記異常判定部に送信した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、前記判定手段によって異常があると判定された場合に、前記異常判定部からテスト用パケットを前記一方向バスに送出する第2の送出手段と、前記テスト用パケットに応じて前記各機能実行部から対応する前記信号線を介して伝送されるテスト信号の状態に基づいて、この電子機器の異常箇所を特定する異常箇所特定手段とを有することを特徴とする電子機器が提供される。
本発明の更に別の側面によれば、特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有する電子機器であって、各機能実行部と前記異常判定部との間を接続し、テスト信号を伝送するための、一方向バスとは異なる信号線と、前記異常判定部から所定のパケットデータを前記一方向バスに送出する送出手段と、各機能実行部において、前記パケットデータを受信して次段に転送する転送手段と、前記機能実行部が前記異常判定部に転送した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、前記判定手段によって異常があると判定された場合に、対応する前記信号線を介してこの電子機器の異常箇所を特定する異常箇所特定手段とを有することを特徴とする電子機器も提供される。
図1は、本発明に係る電子機器としてのデジタルカラー複写機(画像形成装置)の構成を示す図である。ここでは、デジタルカラー複写機について説明するが、これに限らずプリンタ、スキャナ、画像データを通信網を介して送信する画像通信装置、デジタルカメラなどであってもよい。
上述した実施形態1では、各サブプロセッサは、メインプロセッサから専用の信号線を介して伝送されてくるテスト信号に応じてテストパケットをシリアルバスに送出する構成であった。これは、メインプロセッサからのテスト信号とサブプロセッサが送出するテストパケットとの関係を逆にして、各サブプロセッサは、メインプロセッサからシリアルバス送出されたテストパケットに応じて、専用の信号線を介してテスト信号をメインプロセッサに発する構成にしても同様の効果が得られる。
以上、本発明の実施形態を詳述したが、本発明は、複数の機器から構成されるシステムに適用しても良いし、また、一つの機器からなる装置に適用してもよい。また、本発明は、電子機器の異常診断方法として特定することも可能であることはいうまでもない。
Claims (22)
- 機器全体を制御する主制御部と特定の機能を実行するための複数の副制御部とをループ状に接続する一方向バスを有する電子機器であって、
前記主制御部から各副制御部にテスト信号を伝送するための、前記一方向バスとは異なる信号線と、
前記主制御部から所定のパケットデータを前記一方向バスに送出する第1の送出手段と、
各副制御部において、前記パケットデータを受信して次段に転送する転送手段と、
前記副制御部が前記主制御部に転送した前記パケットデータを、前記主制御部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、
前記判定手段によって異常があると判定された場合に、前記主制御部から前記信号線を介して各副制御部に前記テスト信号を送出する第2の送出手段と、
前記テスト信号の送信先の副制御部からそのテスト信号に応じて前記一方向バスを介して転送されるテストパケットを正常に受信したか否かに基づいて、この電子機器の異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 機器全体を制御する主制御部と特定の機能を実行するための複数の副制御部とをループ状に接続する一方向バスを有する電子機器であって、
各副制御部から前記主制御部にテスト信号を伝送するための、前記一方向バスとは異なる信号線と、
前記主制御部から所定のパケットデータを前記一方向バスに送出する第1の送出手段と、
各副制御部において、前記パケットデータを受信して次段に転送する転送手段と、
前記副制御部が前記主制御部に送信した前記パケットデータを、前記主制御部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、
前記判定手段によって異常があると判定された場合に、前記主制御部からテスト用パケットを前記一方向バスに送出する第2の送出手段と、
前記テスト用パケットに応じて前記各副制御部から対応する前記信号線を介して伝送されるテスト信号の状態に基づいて、この電子機器の異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 機器全体を制御する主制御部と特定の機能を実行するための複数の副制御部とをループ状に接続する一方向バスを有する電子機器であって、
各副制御部と前記主制御部との間を接続し、テスト信号を伝送するための、一方向バスとは異なる信号線と、
前記主制御部から所定のパケットデータを前記一方向バスに送出する送出手段と、
各副制御部において、前記パケットデータを受信して次段に転送する転送手段と、
前記副制御部が前記主制御部に転送した前記パケットデータを、前記主制御部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、
前記判定手段によって異常があると判定された場合に、対応する前記信号線を介してこの電子機器の異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 前記異常箇所特定手段は、前記判定手段によって異常があると判定された場合に、前記一方向バスの下流側の副制御部より異常診断を行うことを特徴とする請求項1乃至3のいずれかに記載の電子機器。
- 機器全体を制御する主制御部と特定の機能を実行するための複数の副制御部とをループ状に接続する一方向バスを有するとともに、前記主制御部から各副制御部にテスト信号を伝送するための、前記一方向バスとは異なる信号線を有する電子機器における異常を診断する方法であって、
前記主制御部から所定のパケットデータを前記一方向バスに送出する第1の送出ステップと、
各副制御部において、前記パケットデータを受信して次段に転送する転送ステップと、
前記副制御部が前記主制御部に転送した前記パケットデータを、前記主制御部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定ステップと、
前記判定ステップによって異常があると判定された場合に、前記主制御部から前記信号線を介して各副制御部に前記テスト信号を送出する第2の送出ステップと、
前記テスト信号の送信先の副制御部からそのテスト信号に応じて前記一方向バスを介して転送されるテストパケットを正常に受信したか否かに基づいて、この電子機器の異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 機器全体を制御する主制御部と特定の機能を実行するための複数の副制御部とをループ状に接続する一方向バスを有するとともに、各副制御部から前記主制御部にテスト信号を伝送するための、前記一方向バスとは異なる信号線を有する電子機器における異常を診断する方法であって、
前記主制御部から所定のパケットデータを前記一方向バスに送出する第1の送出ステップと、
各副制御部において、前記パケットデータを受信して次段に転送する転送ステップと、
前記副制御部が前記主制御部に送信した前記パケットデータを、前記主制御部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定ステップと、
前記判定ステップによって異常があると判定された場合に、前記主制御部からテスト用パケットを前記一方向バスに送出する第2の送出ステップと、
前記テスト用パケットに応じて前記各副制御部から対応する前記信号線を介して伝送されるテスト信号の状態に基づいて、この電子機器の異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 機器全体を制御する主制御部と特定の機能を実行するための複数の副制御部とをループ状に接続する一方向バスを有するとともに、各副制御部と前記主制御部との間を接続し、テスト信号を伝送するための、一方向バスとは異なる信号線を有する電子機器における異常を診断する方法であって、
前記主制御部から所定のパケットデータを前記一方向バスに送出する送出ステップと、
各副制御部において、前記パケットデータを受信して次段に転送する転送ステップと、
前記副制御部が前記主制御部に転送した前記パケットデータを、前記主制御部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定ステップと、
前記判定ステップによって異常があると判定された場合に、対応する前記信号線を介してこの電子機器の異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 前記異常箇所特定ステップは、前記判定ステップによって異常があると判定された場合に、前記一方向バスの下流側の副制御部より異常診断を行うことを特徴とする請求項5乃至7のいずれかに記載の方法。
- 主制御部と、複数の副制御部とを含み、
前記主制御部および前記複数の副制御部のそれぞれは、
データ入力用バスを接続する第1のバス接続部と、
データ出力用バスを接続する第2のバス接続部と、
前記第1のバス接続部より入力した自身宛の処理要求パケットについては当該処理に応じた処理を行って前記第2のバス接続部より出力し、自身以外に宛てられた処理要求パケットについては前記第2のバス接続部にバイパスする処理手段と、を有し、
前記主制御部は更に、
前記複数の副制御部のそれぞれにテスト信号を送信するために、個々の副制御部と直接に接続されるテスト信号端子を有し、
前記複数の副制御部のそれぞれは更に、
前記テスト信号を入力するテスト信号入力部と、
当該テスト信号を受信した場合、前記第2のバス接続部を介してテスト用割り込みパケットを出力する手段と、を有し、
前記主制御部および複数の副制御部のそれぞれが有する第1および第2のバス接続部を互いに入出力の関係で接続することでループ状のデータバスを構成した電子機器であって、
前記主制御部は、
自身が有する第2のバス接続部に対して、前記複数の副制御部の全てがバイパスするコマンドパケットを出力して、自身が有する第1のバス接続部から当該コマンドパケットを受信したかどうかを判断することで、前記ループ状のデータバスにおける異常の有無を判定する判定手段と、
前記判定手段により異常があると判定された場合、前記テスト信号端子を介して個々の副制御部宛に前記テスト信号を送出し、それによる前記テスト用割り込みパケットを受信したかどうかを判断することで、異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 前記異常箇所特定手段は、前記判定手段により異常があると判定された場合、前記テスト信号を送出し、それによる前記テスト用割り込みパケットを受信したかどうかを判断することを、前記ループ状の構成における下流側の副制御部から順に行っていくことで異常箇所を絞り込んでいくことを特徴とする請求項9に記載の電子機器。
- 主制御部と、複数の副制御部とを含み、
前記主制御部および前記複数の副制御部のそれぞれは、
データ入力用バスを接続する第1のバス接続部と、
データ出力用バスを接続する第2のバス接続部と、
前記第1のバス接続部より入力した自身宛の処理要求パケットについては当該処理に応じた処理を行って前記第2のバス接続部より出力し、自身以外に宛てられた処理要求パケットについては前記第2のバス接続部にバイパスする処理手段と、を有し、
前記主制御部は更に、
前記複数の副制御部のそれぞれよりテスト信号を受信するために、個々の副制御部と直接に接続されるテスト信号端子を有し、
前記複数の副制御部のそれぞれは更に、
前記第1のバス接続部を介してテスト用割り込みパケットを受信した場合、前記主制御部に前記テスト信号を出力するテスト信号出力手段を有し、
前記主制御部および複数の副制御部のそれぞれが有する第1および第2のバス接続部を互いに入出力の関係で接続することでループ状のデータバスを構成した電子機器であって、
前記主制御部は、
自身が有する第2のバス接続部に対して、前記複数の副制御部の全てがバイパスするコマンドパケットを出力して、自身が有する第1のバス接続部から当該コマンドパケットを受信したかどうかを判断することで、前記ループ状のデータバスにおける異常の有無を判定する判定手段と、
前記判定手段により異常があると判定された場合、自身が有する第2のバス接続部に対して、前記テスト用割り込みパケットを出力し、それによる前記テスト信号を受信したかどうかを判断することで、異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 前記異常箇所特定手段は、前記判定手段により異常があると判定された場合、前記テスト用割り込みパケットを出力し、それによる前記テスト信号を受信したかどうかを判断することを、前記ループ状の構成における下流側の副制御部から順に行っていくことで異常箇所を絞り込んでいくことを特徴とする請求項11に記載の電子機器。
- 主制御部と、複数の副制御部とを含み、
前記主制御部および前記複数の副制御部のそれぞれは、
データ入力用バスを接続する第1のバス接続部と、
データ出力用バスを接続する第2のバス接続部と、
前記第1のバス接続部より入力した自身宛の処理要求パケットについては当該処理に応じた処理を行って前記第2のバス接続部より出力し、自身以外に宛てられた処理要求パケットについては前記第2のバス接続部にバイパスする処理手段と、を有し、
前記主制御部は更に、
前記複数の副制御部のそれぞれにテスト信号を送信するために、個々の副制御部と直接に接続されるテスト信号端子を有し、
前記複数の副制御部のそれぞれは更に、
前記テスト信号を入力するテスト信号入力部と、
当該テスト信号を受信した場合、前記第2のバス接続部を介してテスト用割り込みパケットを出力する手段と、を有し、
前記主制御部および複数の副制御部のそれぞれが有する第1および第2のバス接続部を互いに入出力の関係で接続することでループ状のデータバスを構成した電子機器における異常を診断する方法であって、
前記主制御部が、
自身が有する第2のバス接続部に対して、前記複数の副制御部の全てがバイパスするコマンドパケットを出力して、自身が有する第1のバス接続部から当該コマンドパケットを受信したかどうかを判断することで、前記ループ状のデータバスにおける異常の有無を判定する判定ステップと、
前記判定ステップにより異常があると判定された場合、前記テスト信号端子を介して個々の副制御部宛に前記テスト信号を送出し、それによる前記テスト用割り込みパケットを受信したかどうかを判断することで、異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 前記異常箇所特定ステップは、前記判定ステップにより異常があると判定された場合、前記テスト信号を送出し、それによる前記テスト用割り込みパケットを受信したかどうかを判断することを、前記ループ状の構成における下流側の副制御部から順に行っていくことで異常箇所を絞り込んでいくことを特徴とする請求項13に記載の方法。
- 主制御部と、複数の副制御部とを含み、
前記主制御部および前記複数の副制御部のそれぞれは、
データ入力用バスを接続する第1のバス接続部と、
データ出力用バスを接続する第2のバス接続部と、
前記第1のバス接続部より入力した自身宛の処理要求パケットについては当該処理に応じた処理を行って前記第2のバス接続部より出力し、自身以外に宛てられた処理要求パケットについては前記第2のバス接続部にバイパスする処理手段と、を有し、
前記主制御部は更に、
前記複数の副制御部のそれぞれよりテスト信号を受信するために、個々の副制御部と直接に接続されるテスト信号端子を有し、
前記複数の副制御部のそれぞれは更に、
前記第1のバス接続部を介してテスト用割り込みパケットを受信した場合、前記主制御部に前記テスト信号を出力するテスト信号出力手段を有し、
前記主制御部および複数の副制御部のそれぞれが有する第1および第2のバス接続部を互いに入出力の関係で接続することでループ状のデータバスを構成した電子機器における異常を診断する方法であって、
前記主制御部が、
自身が有する第2のバス接続部に対して、前記複数の副制御部の全てがバイパスするコマンドパケットを出力して、自身が有する第1のバス接続部から当該コマンドパケットを受信したかどうかを判断することで、前記ループ状のデータバスにおける異常の有無を判定する判定ステップと、
前記判定ステップにより異常があると判定された場合、自身が有する第2のバス接続部に対して、前記テスト用割り込みパケットを出力し、それによる前記テスト信号を受信したかどうかを判断することで、異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 前記異常箇所特定ステップは、前記判定ステップにより異常があると判定された場合、前記テスト用割り込みパケットを出力し、それによる前記テスト信号を受信したかどうかを判断することを、前記ループ状の構成における下流側の副制御部から順に行っていくことで異常箇所を絞り込んでいくことを特徴とする請求項15に記載の方法。
- 特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有する電子機器であって、
前記異常判定部から各機能実行部にテスト信号を伝送するための、前記一方向バスとは異なる信号線と、
前記異常判定部から所定のパケットデータを前記一方向バスに送出する第1の送出手段と、
各機能実行部において、前記パケットデータを受信して次段に転送する転送手段と、
前記機能実行部が前記異常判定部に転送した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、
前記判定手段によって異常があると判定された場合に、前記異常判定部から前記信号線を介して各機能実行部に前記テスト信号を送出する第2の送出手段と、
前記テスト信号の送信先の機能実行部からそのテスト信号に応じて前記一方向バスを介して転送されるテストパケットを正常に受信したか否かに基づいて、この電子機器の異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有する電子機器であって、
各機能実行部から前記異常判定部にテスト信号を伝送するための、前記一方向バスとは異なる信号線と、
前記異常判定部から所定のパケットデータを前記一方向バスに送出する第1の送出手段と、
各機能実行部において、前記パケットデータを受信して次段に転送する転送手段と、
前記機能実行部が前記異常判定部に送信した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、
前記判定手段によって異常があると判定された場合に、前記異常判定部からテスト用パケットを前記一方向バスに送出する第2の送出手段と、
前記テスト用パケットに応じて前記各機能実行部から対応する前記信号線を介して伝送されるテスト信号の状態に基づいて、この電子機器の異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有する電子機器であって、
各機能実行部と前記異常判定部との間を接続し、テスト信号を伝送するための、一方向バスとは異なる信号線と、
前記異常判定部から所定のパケットデータを前記一方向バスに送出する送出手段と、
各機能実行部において、前記パケットデータを受信して次段に転送する転送手段と、
前記機能実行部が前記異常判定部に転送した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定手段と、
前記判定手段によって異常があると判定された場合に、対応する前記信号線を介してこの電子機器の異常箇所を特定する異常箇所特定手段と、
を有することを特徴とする電子機器。 - 特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有するとともに、前記異常判定部から各機能実行部にテスト信号を伝送するための、前記一方向バスとは異なる信号線を有する電子機器における異常を診断する方法であって、
前記異常判定部から所定のパケットデータを前記一方向バスに送出する第1の送出ステップと、
各機能実行部において、前記パケットデータを受信して次段に転送する転送ステップと、
前記機能実行部が前記異常判定部に転送した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定ステップと、
前記判定ステップによって異常があると判定された場合に、前記異常判定部から前記信号線を介して各機能実行部に前記テスト信号を送出する第2の送出ステップと、
前記テスト信号の送信先の機能実行部からそのテスト信号に応じて前記一方向バスを介して転送されるテストパケットを正常に受信したか否かに基づいて、この電子機器の異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有するとともに、各機能実行部から前記異常判定部にテスト信号を伝送するための、前記一方向バスとは異なる信号線を有する電子機器における異常を診断する方法であって、
前記異常判定部から所定のパケットデータを前記一方向バスに送出する第1の送出ステップと、
各機能実行部において、前記パケットデータを受信して次段に転送する転送ステップと、
前記機能実行部が前記異常判定部に送信した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定ステップと、
前記判定ステップによって異常があると判定された場合に、前記異常判定部からテスト用パケットを前記一方向バスに送出する第2の送出ステップと、
前記テスト用パケットに応じて前記各機能実行部から対応する前記信号線を介して伝送されるテスト信号の状態に基づいて、この電子機器の異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。 - 特定の機能を実行するための複数の機能実行部と、前記複数の機能実行部の異常を判定する異常判定部とをループ状に接続する一方向バスを有するとともに、各機能実行部と前記異常判定部との間を接続し、テスト信号を伝送するための、一方向バスとは異なる信号線を有する電子機器における異常を診断する方法であって、
前記異常判定部から所定のパケットデータを前記一方向バスに送出する送出ステップと、
各機能実行部において、前記パケットデータを受信して次段に転送する転送ステップと、
前記機能実行部が前記異常判定部に転送した前記パケットデータを、前記異常判定部が正常に受信したか否かに応じて、この電子機器のいずれかの箇所で異常があるかどうかを判定する判定ステップと、
前記判定ステップによって異常があると判定された場合に、対応する前記信号線を介してこの電子機器の異常箇所を特定する異常箇所特定ステップと、
を有することを特徴とする方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003355388A JP3740483B2 (ja) | 2002-10-18 | 2003-10-15 | 電子機器およびその異常を診断する方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304494 | 2002-10-18 | ||
JP2003355388A JP3740483B2 (ja) | 2002-10-18 | 2003-10-15 | 電子機器およびその異常を診断する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004158000A JP2004158000A (ja) | 2004-06-03 |
JP3740483B2 true JP3740483B2 (ja) | 2006-02-01 |
Family
ID=32827992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003355388A Expired - Fee Related JP3740483B2 (ja) | 2002-10-18 | 2003-10-15 | 電子機器およびその異常を診断する方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3740483B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8251471B2 (en) | 2003-08-18 | 2012-08-28 | Fujifilm Dimatix, Inc. | Individual jet voltage trimming circuitry |
US7907298B2 (en) * | 2004-10-15 | 2011-03-15 | Fujifilm Dimatix, Inc. | Data pump for printing |
EP1983135A4 (en) * | 2006-02-08 | 2011-08-03 | Nabtesco Corp | AUTOMATIC TURNING UNIT |
JP5366600B2 (ja) | 2009-03-16 | 2013-12-11 | キヤノン株式会社 | 画像形成装置 |
JP5388667B2 (ja) * | 2009-04-16 | 2014-01-15 | キヤノン株式会社 | 画像形成装置 |
JP2014217146A (ja) * | 2013-04-24 | 2014-11-17 | トヨタ自動車株式会社 | 電池監視装置、及び、電池ユニット |
JP6833491B2 (ja) * | 2016-12-12 | 2021-02-24 | キヤノン株式会社 | 情報処理装置 |
JP6853479B2 (ja) * | 2017-07-04 | 2021-03-31 | 富士通株式会社 | 情報処理システム、情報処理装置、及び情報処理システムの制御方法 |
US20240182046A1 (en) * | 2021-03-30 | 2024-06-06 | Sumitomo Electric Industries, Ltd. | Vehicle-mounted communication system, switch device, abnormality detecting method, and abnormality detecting program |
-
2003
- 2003-10-15 JP JP2003355388A patent/JP3740483B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004158000A (ja) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100769612B1 (ko) | 데이터 전송방법 및 데이터 전송장치 | |
US7522662B2 (en) | Electronic device including image forming apparatus | |
JP3740483B2 (ja) | 電子機器およびその異常を診断する方法 | |
US7340544B2 (en) | Method of using bus and bus interface | |
US5142675A (en) | Monitor channel system in use with a recording apparatus | |
JP4426468B2 (ja) | メモリエミュレーションモジュールを用いて高速でテストできるエンベデッドmcu、及びそのテスト方法 | |
US6529979B1 (en) | Method and apparatus for a high-speed serial communications bus protocol with positive acknowledgement | |
US9804224B2 (en) | Integrated circuit and method of operating an integrated circuit | |
JP2017195534A (ja) | 情報処理装置、シリアル通信方法、シリアル通信プログラム | |
JP2006251895A (ja) | バスインタフェース回路 | |
US7558987B2 (en) | Token-based trace system | |
JP4806747B2 (ja) | シリアライザ/デシリアライザ・バスコントローラ・インターフェース | |
US20080123773A1 (en) | Transmission device, image data transmission system and transmission method | |
US7496093B2 (en) | Slave circuit and method for initializing a slave circuit | |
JP4476053B2 (ja) | プログラム及び記憶媒体 | |
US6286124B1 (en) | End to end walking print | |
JP2004046891A (ja) | データ処理システム、データ処理装置、外部装置及びデータ伝送方法 | |
JP6869660B2 (ja) | 情報処理装置、及び情報処理装置の制御方法 | |
JP2007265108A (ja) | バスブリッジ | |
JP2024122120A (ja) | 画像形成装置、画像形成装置の制御方法及びプログラム | |
JPH05108546A (ja) | プリンタ制御装置 | |
AU1846099A (en) | Large-scale integrated circuit(LSI), circuit for controlling electronic device including LSI, and method of controlling the circuit | |
CN116643142A (zh) | 一种芯片测试方法及系统 | |
JP2002007319A (ja) | データ転送方法および装置 | |
JPH11259381A (ja) | 計算機システムの初期化方法およびブリッジ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050722 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051024 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051107 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3740483 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |