JPH05108546A - プリンタ制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 プリンタ制御装置がビデオデータのチェック
及び周辺素子の自己診断を行なえるようにすることと、
プリンタ制御装置内のＤＭＡコントローラがＤＭＡの自
己診断を行なえるようにすること。 【構成】 ＣＰＵ９は、ビデオデータのチェック及び周
辺素子の自己診断を行なう場合には、ＲＡＭ１２上で作
成したビデオデータをＦＩＦＯ回路２１，ラッチ２３，
シフタ２４によって変換したシリアルデータを、発振器
２８及び分周器２９によって生成されるボーレートクロ
ックに同期させてシリアル／パラレル変換器２６に入力
させ、そこで変換されたパラレルデータとＦＩＦＯ回路
２１に書き込んだデータとの比較を行なう。また、ＤＭ
Ａコントローラを有する場合は、その自己診断モードの
時にはＤＭＡを行なったソースデータとディストネーシ
ョンデータとを比較して自己診断を行ない、ＤＭＡモー
ドの時にはＤＭＡ動作のみを行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、レーザプリンタ等の
光プリンタやデジタル複写機のプリンタ部等の画像形成
装置におけるプリンタ制御装置に関する。

【０００２】

【従来の技術】上記のようなプリンタ制御装置において
は、上位装置から受信したデータに基づいてビデオデー
タを作成し、そのビデオデータをシリアルデータに変換
してエンジンに出力するようにしている。このようなプ
リンタ制御装置においては、ビデオデータ出力用のバッ
ファとしてＦＩＦＯ回路を使用することが多く、このＦ
ＩＦＯ回路へのデータの書き込みはマイクロコンピュー
タあるいはＤＭＡコントローラによるダイレクトメモリ
アクセス（ＤＭＡ）によって行ない、そのデータの読み
出しはエンジンからの信号によって行なわれている。

【０００３】ところで、ＦＩＦＯ回路を用いたプリンタ
制御装置では、例えば特開平１−１９７８３５号公報に
見られるように、ＦＩＦＯ回路のデータ入力端子及びデ
ータ出力端子をデータ伝送用と監視用とに分け、監視用
の入力端子に監視用データを入力し、その入力データと
監視用の出力端子から出力されるデータとを照合するこ
とによってＦＩＦＯ回路が正常に動作している否かを判
断できるようにしたものがある。

【０００４】しかし、このようなプリンタ制御装置で
は、ＦＩＦＯ回路の入出力端子の一部を監視用としてし
か使用できないうえに、その監視用の入出力端子に対し
てのみ監視しており、監視用データのメモリ領域のビッ
ト破壊等は検出できるが、ビデオデータのメモリ領域の
ビット破壊等は検出できなかった。

【０００５】そこで、本出願人は先にＦＩＦＯ回路内の
データを読み出す毎にアップカウント又はダウンカウン
トし、そのカウント値が予め設定された値に達した時に
ＦＩＦＯ回路から読み出されたデータを記憶し、その記
憶されたデータの内容とＦＩＦＯ回路に入力される前の
対応するデータの内容とを照合することによって、ＦＩ
ＦＯ回路の全メモリ領域においてそれぞれビット破壊が
あるか否かを判定できると共に、ＦＩＦＯ回路内の書き
込みアドレスカウンタ及び読み出しアドレスカウンタに
よる各アドレス指定にズレがあるかないかということな
ども判定できるようにしたものを提案している（特願平
２−４０７３９号）。

【０００６】一方、プリンタ制御装置で使用されている
ＤＭＡコントローラは、外部デバイスが直接システム・
メモリと情報のやりとりを行なうことを可能にし、シス
テム性能を向上させるように設計されている。さらに、
プログラマブルなＤＭＡコントローラデバイスに関して
は、例えば以下の（１）〜（３）に示すように内部レジ
スタを用途に応じた値にセットして使用することが行な
われている。

【０００７】（１）外部端子からの入力によりＤＭＡを
一時中断し、再度ＤＡＭスタートを要求された場合は中
断した次のアドレスからＤＭＡを再開する。 （２）外部端子からの入力によりＤＭＡを直ちに中断さ
せて一度バスを解放し、まだＤＭＡ転送数が残っている
場合は自動的にＤＭＡを再開する。 （３）外部端子からの入力によりＤＭＡは中断せず、そ
の外部端子への入力後予め設定された分だけＤＭＡを実
行した後ＤＭＡを中断し、まだＤＭＡ転送数が残ってい
る場合は自動的にＤＭＡを再開する。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
たようなＦＩＦＯ回路を備えたプリンタ制御装置におい
ては、作成されたビデオデータはＦＩＦＯ回路、さらに
はその後に続く周辺素子（ラッチ，シフタ等）をも経由
してエンジンに出力されるため、そのエンジンに実際に
出力されるビデオデータをチェックするには、サマリシ
ートあるいは実際のキャラクタ等をエンジンに出力して
プリントさせ、その結果を確認しなければならなかっ
た。

【０００９】一方、上述したようなＤＭＡコントローラ
を備えたプリンタ制御装置では、プログラマブルなＤＭ
Ａコントローラデバイスを用いることによってさまざま
なモードの自動設定など、機能的にはシステム性能の向
上が期待できるようになってきているが、ＤＭＡを行な
う上でソース及びディストネーションのアドレスにおけ
るデータをチェックする手段がなく、仮に行なうとして
も、マイクロコンピュータがデータを取り込み、そこで
データの比較を行なわなければならず、システムが複雑
になるばかりでなく、その性能の低下につながってしま
うという問題があった。

【００１０】この発明は上記の点に鑑みてなされたもの
であり、作成したビデオデータがエンジンに出力される
までに経由する周辺素子の自己診断及びその周辺素子か
らエンジンに出力されるビデオデータをチェックできる
ようにすることと、ＤＭＡコントローラがＤＭＡの自己
診断を行なえるようにして、マイクロコンピュータの負
担を軽減できるようにすることを目的とする。

【００１１】

【課題を解決するための手段】この発明は上記の目的を
達成するため、上位装置から受信したデータに基づいて
ビデオデータを作成し、そのビデオデータをシリアルデ
ータに変換してエンジンに出力するプリンタ制御装置に
おいて、上記シリアルデータをパラレルデータに変換し
てビデオデータのチェック及び周辺素子の自己診断を行
なう手段と、上記シリアルデータを通常のビデオデータ
の出力とビデオデータのチェック及び周辺素子の自己診
断用出力とに制御信号により振り分ける手段とを設けた
ものである。

【００１２】また、メモリ間で直接データ転送を行なう
ダイレクトメモリアクセスの制御をするＤＡＭコントロ
ーラを備えたプリンタ制御装置において、ＤＭＡコント
ローラが、ダイレクトメモリアクセスを行なったソース
データとディストネーションデータとを比較する自己診
断手段を有し、上記ダイレクトメモリアクセスと自己診
断とを選択的に実行するようにしたものである。なお、
自己診断手段による自己診断結果がエラーと判断された
場合には、ダイレクトメモリアクセス動作を中止して他
の手段によってデータ転送を行なうようにするとよい。

【００１３】

【作用】第１の発明によれば、エンジンに出力されるシ
リアルデータをパラレルデータに変換してビデオデータ
のチェック及び周辺素子の自己診断を行なうと共に、上
記シリアルデータを通常のビデオデータの出力とビデオ
データのチェック及び周辺素子の自己診断用出力とに制
御信号により振り分けるようにしたので、エンジンへの
出力データのチェック及び周辺素子の自己診断をサマリ
シート等を出力せずに容易に行なうことができる。

【００１４】第２の発明によれば、ＤＭＡコントローラ
が、ダイレクトメモリアクセスを行なったソースデータ
とディストネーションデータとを比較して自己診断を行
ない、且つ上記ダイレクトメモリアクセスと自己診断と
を選択的に実行するので、マイクロコンピュータ側の負
担が軽減され、しかもＤＭＡコントローラの用途が拡張
する。なお、自己診断結果がエラーと判断された場合に
は、ダイレクトメモリアクセス動作を中止して他の手段
によってデータ転送を行なうようにすれば、メモリ間の
データ転送を確実に行なうことができる。

【００１５】

【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。図２は、この発明の一実施例であるレ
ーザプリンタの構成を示すブロック図であり、プリンタ
コントローラ（プリンタ制御装置）２，プリンタエンジ
ン３，及びオペレーションパネル（パネル装置）４によ
って構成されている。そのうち、プリンタコントローラ
２は上位装置であるホスト１５から受信したデータ（印
字データ及び印字制御データ等）に基づいてビデオデー
タを作成し、そのビデオデータをシリアルデータ（ビデ
オ信号）に変換してプリンタエンジン３に出力する。

【００１６】このプリンタコントローラ２は、ホストイ
ンタフェース５，パネルインタフェース６，バスバッフ
ァ７，エンジンインタフェース８の各インタフェース回
路と、中央処理装置（以下「ＣＰＵ」と略称する）９，
プログラムＲＯＭ１０，フォントＲＯＭ１１，ＲＡＭ１
２，オプションＲＡＭ１３とを備えている。なお、上記
各部はアドレスバス，制御バス，及びデータバスからな
るバスライン１４によって相互に接続されている。

【００１７】ホストインタフェース５は、ホスト１５と
の間で各種の制御命令やデータの送受信を司るためのイ
ンタフェース回路であり、接続するホストに合わせて各
種のシリアルインタフェースあるいはパラレルインタフ
ェースを選択する。パネルインタフェース６は、オペレ
ーションパネル４との間で表示制御データの送信と各キ
ー情報の受信を行なっている。

【００１８】バスバッファ７は、フォントカード１６を
バスライン１４に接続して、フォントデータの受信を司
る。エンジンインタフェース８は、プリンタエンジン３
との間で命令コマンドやステータス情報等のデータの送
受信を司る。

【００１９】ＣＰＵ９は、汎用の１６又は３２ビットの
中央処理装置であり、プログラムＲＯＭ１０内のプログ
ラムに従ってプリンタコントローラ全体の統括制御を司
る。プログラムＲＯＭ１０はＣＰＵ９を動作させるため
の制御プログラムを、フォントＲＯＭ１１は常駐フォン
トのデータをそれぞれ格納している。

【００２０】ＲＡＭ１２はランダムアクセスメモリであ
り、ＣＰＵ９がデータを処理する際に使用するワークメ
モリ，ホスト１５からのデータをページ単位に管理して
一時記憶するバッファ，そのバッファに記憶されたデー
タを実際の印字パターンに変換し、ビデオデータとして
記憶するビットマップメモリ，ホスト１５からのダウン
ロードフォントデータあるいはフォントカード１６から
のフォントデータを格納するフォントファイル等に使用
される。

【００２１】オプションＲＡＭ１３は、例えば不揮発性
メモリであり、設定されているモード情報（プリントフ
ォーマット，フォントの選択，エミュレーションの選
択，解像度の選択，ホストインタフェースの選択等）
や、サービス情報（エラー情報，稼働情報等）などを記
憶する。

【００２２】ホスト１５は、オフィスコンピュータ，パ
ーソナルコンピュータ，ワードプロセッサ，データ処理
装置等のホストマシンであり、ここで作成された文書情
報等をプリントするために、プリンタ１へ対応する印字
データ及び印字制御データ等を送信する。

【００２３】オペレーションパネル４は、各種情報を入
出力するための各種の操作キー及び表示器を備えている
フォントカード１６は、オプションのフォントデータを
格納したＲＡＭあるいはＲＯＭを内蔵しており、これを
図示しないプリンタ外面に設けられたスロットに挿着す
ることによって、そのフォントデータを使用してプリン
トを行なわせることができる。

【００２４】プリンタエンジン３は、内部の図示しない
感光体上をビデオ信号に応じて変調されるレーザ光によ
り光学的に走査するレーザ書込ユニット，感光体とその
周囲の各プロセス機器から構成される画像形成ユニッ
ト，並びにレジストローラ対等の各ローラ等からなる用
紙搬送部などからなる機構部と、その制御部であるエン
ジンドライバとからなり、プリンタコントローラ２から
のコマンド及びビデオ信号によって、エンジンドライバ
が画像形成ユニット及び用紙搬送部のシーケンス動作と
レーザ書込ユニットへのビデオ変調信号を制御してプリ
ントを実行する。

【００２５】ここで、ホストインタフェース５を通して
ホスト１５から送られてくるデータは、ＣＰＵ９により
印字データ及び印字制御データ（ＳＰ，ＣＲ，ＬＦ，Ｈ
Ｔ，ＶＴ等）とその他に分けられ、印字データはバッフ
ァに記憶される。ホスト１５からのプリント命令又はホ
スト１５から受け取ったデータが１ページ分を超えた
時、ＣＰＵ９はエンジンインタフェース８を通してプリ
ンタエンジン３にプリントスタートの命令を出す。以上
のような一連の流れで、ホスト１５からの印字データが
プリンタエンジン３を介して印字される。

【００２６】図１は、この実施例の主要部を示すブロッ
ク回路図であり、ＣＰＵ９及びＲＡＭ１２を除く各回路
はエンジンインタフェース８に設けられている。図１の
回路において、ＦＩＦＯ回路２１の初期化を行なうため
に、ＣＰＵ９からリセット信号ＲＥＳＥＴが入力され
る。その後、ＦＩＦＯ回路２１へのデータ書き込みスト
ローブ信号であるライト信号／ＷＲＩＴＥ（「／」は負
論理を意味し、図中では信号名にオーバラインを付して
示す）により、ＣＰＵ９あるいはＲＡＭ１２から転送さ
れたデータ（ビデオデータ）が、バスライン１４中のＣ
ＰＵデータバス１４ａを介してＦＩＦＯ回路２１に書き
込まれ、この動作が繰り返される。

【００２７】またＦＩＦＯ回路２１からのデータの読み
出しは、プリンタエンジン３からのライトクロック信号
ＰＷＣＬＫに同期して行なわれ、シリアルデータとして
プリンタエンジン３に出力される。なお、この実施例に
おけるＦＩＦＯ回路２１は、８又は１６ビットのデータ
を出力し得る数の出力端子を備えている。

【００２８】ＦＩＦＯ回路２１内のデータが実際にプリ
ンタエンジン３に出力されるまでの過程を具体的に説明
すると、まずＦＩＦＯ回路２１にリード信号／ＲＥＡＤ
（ＦＩＦＯ回路２１のデータの読み出しを制御する入力
信号で、この場合ＣＰＵ９からの制御信号とプリンタエ
ンジン３から供給されるライトクロック信号ＰＷＣＬＫ
とによって制御回路２２内で生成される）を入力して得
られる出力データを、リード信号／ＲＥＡＤの立ち上が
りでＤ型フリップフロップ回路からなるラッチ２３がラ
ッチする。

【００２９】次に、そのラッチしたパラレルデータを、
制御回路２２から出力されるシフト／ロード信号Ｓ／Ｌ
がローレベル“Ｌ”になった時にシフタ２４にロード
し、その後後述するセレクタ２５によって選択されたプ
リンタエンジン３からのライトクロック信号ＰＷＣＬＫ
に同期して、シフタ２４の出力端子ＱH からシリアルデ
ータとしてプリンタエンジン３に出力させる。このプリ
ンタエンジン３への出力は、ＦＩＦＯ回路２１にデータ
が存在している間リード信号／ＲＥＡＤによって継続す
る。

【００３０】通常は、このようなシリアルデータ転送の
場合、そのデータはプリンタエンジン３にのみ転送され
る。そこで、この実施例においては、シフタ２４からの
シリアルデータがＦＩＦＯ回路２１に書き込まれたデー
タと一致するか否かを検証するために、そのシリアルデ
ータを再度パラレルデータに変換してＣＰＵデータバス
１４ａを介してＣＰＵ９内で比較し、プリントされるべ
きビデオデータのチェック及びその周辺素子の自己診断
をプリンタコントローラ２内で行なえるようにするため
の回路を備えている。

【００３１】また、上述したプリンタエンジン３に出力
すべきシリアルデータを生成する回路と、ホストインタ
フェース（例えばＲＳ−２３２Ｃ）５，パネルインタフ
ェース６，あるいはエンジンインタフェース８で使用さ
れているシリアル／パラレル変換器（例えばＵＡＲＴ
等）２６とを、新たに設けた２つのセレクタ２５，２７
によって使い分けし、機能の共有化を図れるようにして
いる。

【００３２】ここで、通常の場合はシフタ２４からのシ
リアルデータをプリンタエンジン３に直接出力する。こ
の場合、シフタ２４に供給されるクロックはプリンタエ
ンジン３からのライトクロック信号ＰＷＣＬＫがセレク
タ２５によって選択される。セレクタ２５は、発振器２
８及び分周器２９によって生成されたクロック信号とラ
イトクロック信号ＰＷＣＬＫのいずれか一方をＣＰＵ９
からのセレクト信号Ａによって選択して出力する。

【００３３】セレクタ２７は、シフタ２４からのシリア
ルデータあるいはシリアル受信信号のいずれか一方をＣ
ＰＵ９からのセレクト信号Ｂによって選択して出力す
る。このとき、シリアル受信信号が選択された場合には
その信号がシリアル／パラレル変換器２６に入力され
て、通常の動作を継続する。

【００３４】一方、ビデオデータのチェック及びその周
辺素子の自己診断を行なう場合のシフタ２４へのクロッ
クは、シリアル転送時のボーレートに対応したものにな
る。すなわち、セレクタ２５がセレクト信号Ａにより発
振器２８及び分周器２９によって生成されたクロックを
選択してシフタ２４に出力する。そして、そのクロック
に同期してシフタ２４から出力されるシリアルデータを
セレクタ２７がセレクト信号Ｂによって選択してシリア
ル／パラレル変換器２６のシリアル入力端子（ＲｘＤ）
に入力する。

【００３５】シリアル／パラレル変換器２６は、その入
力されたシリアルデータをパラレルデータに変換し、Ｃ
ＰＵデータバス１４ａを介してＣＰＵ９に転送し、ＣＰ
Ｕ９はそのパラレルデータとＦＩＦＯ回路２１に書き込
まれたデータ（ビデオデータ）との比較を行なう。

【００３６】なお、この実施例におけるセレクタ２７
は、内部にそれぞれの入力に対して３ステートバッファ
Ｇ１，Ｇ２を設けており、ＣＰＵ９からのセレクト信号
Ｂがイネーブル端子になるような回路となっている。す
なわち、セレクト信号Ｂがハイレベル“Ｈ”の時に開く
ビデオデータのチェック用、ローレベル“Ｌ”の時に開
く通常のシリアル受信用の２つの３ステートバッファＧ
１，Ｇ２により切り替えられる。また、セレクタ２５と
２７は１つにまとめることも可能である。

【００３７】以上の手順でビデオデータのチェックが行
なわれるが、その結果が元のデータと異なる場合には、
ＦＩＦＯ回路２１あるいは周辺素子に何らかの原因があ
ると考えられ、回路の自己診断も同時に行なえる。な
お、データの比較を行なうのはＣＰＵ９に限らない。図
３に、この実施例におけるＣＰＵ９による上述したこの
発明に係わる処理の流れを示す。

【００３８】このように、この実施例によれば、プリン
タエンジン３に出力されるシリアルデータをパラレルデ
ータに変換してビデオデータのチェック及び周辺素子の
自己診断を行なうと共に、上記シリアルデータを通常の
ビデオデータの出力とビデオデータのチェック及び周辺
素子の自己診断用出力とに制御信号により振り分けるよ
うにしたので、プリンタエンジン３への出力データのチ
ェック及び周辺素子の自己診断をサマリシート等を出力
せずに容易に行なえる。

【００３９】図４はこの発明の他の実施例であるレーザ
プリンタの構成を示すブロック図であり、図２と同じ部
分には同一符号を付して説明を省略する。ＤＭＡコント
ローラ（ＤＭＡＣ）３１は、外部デバイス（ＲＯＭ，Ｒ
ＡＭ等）がＣＰＵ９を介さずに直接システムメモリと情
報の転送（以下「ＤＭＡ」という）を行なえるように
し、システムの性能を向上させる機能を持つ。また、こ
れにはプログラム可能なものもあり、多様な動作モード
の自動設定も行なえる。

【００４０】図５はＤＭＡコントローラ３１の構成例を
示すブロック回路図、図６はこの実施例による処理動作
を示すフローチャートであり、その各図を用いてこの実
施例の作用を説明する。なお、通常ＤＭＡ動作が開始さ
れるまでには、図６のフローの５，６，７，８のステッ
プを要する（ここではブルーポイント社製のＢＰ１００
ＡというＩＣを用いた場合）。図７乃至図９にそのＩＣ
のＤＭＡ動作のタイミングチャートを示す。

【００４１】この実施例では、あるフォントをフォント
ＲＯＭ１１からＲＡＭ１２へＤＭＡコントローラ３１を
用いてダウンロードする場合において、そのＤＭＡコン
トローラ３１が通常のＤＭＡ動作と自己診断を行なう方
法について考える。いま、ソースデータの領域をフォン
トＲＯＭ１１（ＲＡＭ１２でもよい）のアドレスＡ１−
Ａ２とし、ディストネーションデータの領域をＲＡＭ１
２のアドレスＡ１´−Ａ２´とすると、この実施例の動
作は図６の各ステップ毎に以下のようになる。

【００４２】まず、ステップ１でＣＰＵ９が制御回路３
２へＤＭＡコントローラ３１を起動させるための制御信
号を送り、ステップ２でタイミング制御回路３３がセレ
クト信号を出力してソースアドレスレジスタ（ＳＡＲ）
３４を選択する。そして、ＣＰＵ９がＤＭＡコントロー
ラ３１を介してソースデータの領域の先頭アドレスＡ１
をソースアドレスレジスタ３４に書き込む。

【００４３】また、ソースアドレスレジスタ（ＳＡＲ）
３５を選択し、ソースデータの領域の最後尾アドレスＡ
２をソースアドレスレジスタ３５に書き込む。さらに、
タイミング制御回路３３がセレクト信号を切り替え、Ｃ
ＰＵ９がディストネーションアドレスレジスタ（ＤＡ
Ｒ）３６にディストネーションデータの領域の先頭アド
レスＡ１´を書き込む。この時、ディストネーション側
の最後尾アドレスは、ソース側でアドレスのカウント値
を設定すれば必然的に決まる。

【００４４】次いで、ステップ３でＣＰＵ９がカウント
バリューレジスタ（ＣＶＲ）３７にソースデータの領域
に相当するアドレスのカウント値Ｎ（Ｎ＝（Ａ２−Ａ
１）／Ｍ＋１）をセットする。但し、Ｍはバイト，ハー
フワード（例えばＲＩＳＫ型プロセッサのＡｍ２９００
０で用いられ、１６ビット転送となる），ワード（３２
ビット）転送のいずれかによってその値が異なる。

【００４５】例えばＡ１＝０ｘ１００００００，Ａ２＝
０ｘ１００００２Ｃであるような領域を持ち、ワード転
送であれば、 Ｍ＝３２ビット／８ビット＝４となるから、 Ｎ＝（０ｘ１００００２Ｃ−０ｘ１００００００）／４
＋１（１は先頭アドレスを含めた分） Ｎ＝０ｘ２Ｃ／４＋１＝１２ となり、この値がカウントバリューレジスタ３７にセッ
トされる。

【００４６】ステップ４では、制御回路３２からのモー
ド切替え信号により、タイミング制御回路３３はＤＭＡ
コントローラ３１のモードを自己診断モードあるいはＤ
ＭＡモードのいずれかに切り替える。ここまでの初期設
定は、ＤＭＡコントローラ３１のもつアイドルサイクル
（ＮＥＣ製のＤＭＡコントローラでμＰＤ８２３７Ａの
もつ動作サイクルの一つ）の中で行なっておく。

【００４７】ステップ５では、タイミング制御回路３３
がＤＭＡリクエスト信号ＤＭＡＲＥＱの入力を持ち、そ
の信号ＤＭＡＲＥＱが入力されると、ステップ６で図示
しないバスリクエスト信号／ＢＲＥＱＬを“Ｌ”にセッ
トしてステップ７へ進み、図示しないバスグラント信号
／ＢＧＮＴＬが“Ｌ”か否かを判断し、その信号／ＢＧ
ＮＴＬが“Ｌ”になると、ステップ８でバスグラントア
クノリッジ信号／ＢＬＡＣＫＬを“Ｌ”にセットし、ス
テップ９へ移行する。

【００４８】ステップ９では、カウントバリューレジス
タ３７の値をアドレスカウンタ（ＡＣ）３８にロード
し、ステップ１０でカウントアップによる１回目のＤＭ
Ａ動作を行ない、ステップ１１でＤＭＡモードか自己診
断モードかを判断し、自己診断モードならば、ステップ
１２でフォントＲＯＭ１１及びＲＡＭ１２へそれぞれデ
ータ読み出し制御信号（チップセレクト信号，出力イネ
ーブル信号等）を送出する。

【００４９】それによって、ＲＯＭ１１及びＲＡＭ１２
の各先頭アドレス（または任意に指定したアドレス）か
らデータを読み出し、その各データをステップ１３で比
較器３９が内部のソースデータレジスタ（ＳＤＲ）３９
ａ，ディストネーションデータレジスタ（ＤＤＲ）３９
ｂにそれぞれ格納し、その後ステップ１４で比較器３９
内の比較回路３９ｃがその各レジスタ３９ａ，３９ｂの
各データの内容を比較する。

【００５０】そして、各レジスタ３９ａ，３９ｂの各デ
ータの内容が一致しないと判断すると、エラー検知回路
３９ｄがＤＭＡリクエスト信号ＤＭＡＲＥＱ信号等を生
成する制御回路３２へエラー信号を出力し、ステップ１
７では制御回路３２がＣＰＵ９へエラーを示すインタラ
プト信号を送信してＤＭＡ動作及びそれに伴う自己診断
を中止し、ステップ１８ではＤＭＡの代わりにシステム
を停止させずにデータ転送を行なえるようにする。

【００５１】このデータ転送手段としては、例えばＣＰ
Ｕ９を介してデータを転送することがあげられ、多少時
間はかかるが比較的データ量が少ない場合は、むしろそ
のままデータ処理を継続させた方が良い場合もある。な
お、上記の比較器３９によるデータ比較は、任意のアド
レスに対して部分的に行なっても、全ての領域に対して
行なってもよい。

【００５２】ステップ１４で各レジスタ３９ａ，３９ｂ
のデータの内容が一致すると判断した場合には、ステッ
プ１５でアドレスカウンタ３８よりキャリーが発生した
否か、すなわちＤＭＡが終了したか否かを判断するが、
最初はキャリーは発生しないので、制御回路３２及びタ
イミング制御回路３３によりアドレスカウンタ（ＡＣ）
３８をカウントアップ（＋１）させてＤＭＡを続行さ
せ、ステップ１２に戻る。 上述の動作を繰り返し、ア
ドレスカウンタ３８からキャリーが発生した時にＤＭＡ
動作及び自己診断を終了する。

【００５３】一方、タイミング制御回路３３がＤＭＡ動
作のみを実行し自己診断を行なわないＤＭＡモードを使
用する場合には、ステップ４でＣＰＵ９が制御回路３２
から出力されるモード切替信号を通常のＤＭＡ動作用に
設定し、その後ステップ１１まで上述と同様の動作が行
なわれ、ステップ１１ではタイミング制御回路３３がＤ
ＭＡモードと判断するので、アドレスカウンタ３８から
キャリーが発生するまでＤＭＡ動作のみを実行する。こ
の場合、データ読み出し制御信号は外部メモリであるフ
ォントＲＯＭ１１及びＲＡＭ１２に送出しない。

【００５４】このように、この実施例によれば、ＤＭＡ
コントローラ３１が、自己診断モードの時にはＤＭＡを
行なったソースデータとディストネーションデータとを
比較して自己診断を行ない、ＤＭＡモードの時にはＤＭ
Ａ動作を行なうので、マイクロコンピュータ側の負担が
軽減され、しかもＤＭＡコントローラの用途が拡張す
る。また、自己診断結果がエラーと判断された場合に
は、ＤＭＡ動作を中止して他の手段によってデータ転送
を行なうので、システムの機能を中断させることなくデ
ータ転送が確実に行なえるというメリットが期待でき
る。

【００５５】以上、この発明をレーザプリンタにおける
プリンタ制御装置（プリンタコントローラ）に適用した
実施例について説明したが、この発明はこれに限らず、
ＬＥＤプリンタ，液晶シャッタプリンタ等の他の光プリ
ンタには勿論、デジタル複写機のプリンタ部などの画像
形成装置で用いられるプリンタ制御装置に適用し得るも
のである。

【００５６】

【発明の効果】以上説明したように、この発明によれ
ば、作成したビデオデータがエンジンに出力されるまで
に経由する周辺素子の自己診断及びその周辺素子からエ
ンジンに実際に出力されるビデオデータが正常か否かを
チェックできる。また、ＤＭＡコントローラがＤＭＡの
自己診断を行なえるので、マイクロコンピュータの負担
を軽減できる。

【図面の簡単な説明】

【図１】図２の実施例の主要部を示すブロック回路図で
ある。

【図２】この発明の一実施例であるレーザプリンタの構
成を示すブロック図である。

【図３】図２のＣＰＵ９によるこの発明に係わる処理を
示すフロー図である。

【図４】この発明の他の実施例であるレーザプリンタの
構成を示すブロック図である。

【図５】図４のＤＭＡコントローラ３１の構成例を示す
ブロック回路図である。

【図６】図５の実施例による処理動作を示すフロー図で
ある。

【図７】ＢＰ１００ＡのＤＭＡコントローラにおけるＤ
ＭＡ要求タイミングに係わる動作を示すタイミング図で
ある。

【図８】同じくそのＤＭＡコントローラにおけるＤＭＡ
時のリードタイミングに係わる動作を示すタイミング図
である。

【図９】同じくそのＤＭＡコントローラにおけるＤＭＡ
解放タイミングに係わる動作を示すタイミング図であ
る。

【符号の説明】

１ レーザプリンタ ２ プリンタコ
ントローラ ３ プリンタエンジン ８ エンジンイ
ンタフェース ９ 中央処理装置（ＣＰＵ） １０ プログラ
ムＲＯＭ １１ フォントＲＯＭ １２ ＲＡＭ １３ オプションＲＡＭ １５ ホスト １６ フォントカード ２１ ＦＩＦＯ
回路 ２２ 制御回路 ２３ ラッチ ２４ シフタ ２５，２７ セ
レクタ ２６ シリアル／パラレル変換器 ２８ 発振器 ２９ 分周器 ３１ ＤＭＡコ
ントローラ ３２ 制御回路 ３３ タイミン
制御回路 ３４，３５ソースアドレスレジスタ（ＳＡＲ） ３６ ディストネーションアドレスレジスタ（ＤＡＲ） ３７ カウントバリューレジスタ（ＣＶＲ） ３８ アドレスカウンタ ３９ 比較器 ３９ａ ソースデータレジスタ（ＳＤＲ） ３９ｂ ディストネーションデータレジスタ（ＤＤＲ） ３９ｃ 比較回路 ３９ｄ エラー
検知回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 上位装置から受信したデータに基づいて
   ビデオデータを作成し、そのビデオデータをシリアルデ
   ータに変換してエンジンに出力するプリンタ制御装置に
   おいて、 前記シリアルデータをパラレルデータに変換してビデオ
   データのチェック及び周辺素子の自己診断を行なう手段
   と、前記シリアルデータを通常のビデオデータの出力と
   ビデオデータのチェック及び周辺素子の自己診断用出力
   とに制御信号により振り分ける手段とを設けたことを特
   徴とするプリンタ制御装置。
2. 【請求項２】 メモリ間で直接データ転送を行なうダイ
   レクトメモリアクセスの制御をするＤＡＭコントローラ
   を備えたプリンタ制御装置において、 前記ＤＭＡコントローラが、ダイレクトメモリアクセス
   を行なったソースデータとディストネーションデータと
   を比較する自己診断手段を有し、前記ダイレクトメモリ
   アクセスと自己診断とを選択的に実行するようにしたこ
   とを特徴とするプリンタ制御装置。
3. 【請求項３】 請求項２記載のプリンタ制御装置におい
   て、自己診断手段による自己診断結果がエラーと判断さ
   れた場合には、ダイレクトメモリアクセス動作を中止し
   て他の手段によってデータ転送を行なうようにしたこと
   を特徴とするプリンタ制御装置。