JPH11259381A

JPH11259381A - 計算機システムの初期化方法およびブリッジ回路

Info

Publication number: JPH11259381A
Application number: JP10057721A
Authority: JP
Inventors: Akiyoshi Hashimoto; 顕義橋本; Hiroki Kanai; 宏樹金井; Naoki Watanabe; 直企渡邊
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1998-03-10
Filing date: 1998-03-10
Publication date: 1999-09-24

Abstract

(57)【要約】【課題】ＰＣＩバスなどの計算機システムのシステムバ
スにおいて、従来のバス規格と互換性を保ちつつ信頼性
を向上させる。【解決手段】ＰＣＩエージェント１１０，１１１がデー
タを送信する場合には当該データをＰＣＩバス１０８の
ビット幅の大きさのデータ単位に分割して送信するが、
各データ単位の同一バス信号線に送出されるビット群に
対して排他的論理和演算を施して、垂直パリティを生成
する。この垂直パリティから構成される検査データ単位
をすべてのデータ単位の最後に送信する。受信したＰＣ
Ｉエージェント１１０，１１１は受信したデータ単位と
検査データ単位からＰＣＩバス１０８上を当該データが
正しく送信できたか検査する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、計算機システムに
おける初期化方法およびシステムバス、特にPCIバスに
関する。

【０００２】

【従来の技術】近年、計算機システムにおいて、マイク
ロプロセッサと周辺装置の間のデータ転送を行うシステ
ムバスの高速化が図られている。その中で、ＰＣＩバス
は、１９９２年に米Intel(Ｒ）社を中心に規格が策定さ
れた、代表的な高速システムバスである。ＰＣＩバス
は、ＰＣ(Personal Computer）用のシステムバスとして
規格が策定され、米Intel（Ｒ）社のマイクロプロセッ
サPentium（ＴＭ）がＰＣ用マイクロプロセッサの主流
として普及したのを契機にＰＣの標準システムバスとし
ての地位を確立した。

【０００３】近年、マイクロプロセッサの性能向上に伴
い、企業，官公庁等において、性能，信頼性が要求され
るデータベース，ＷＷＷ（World Wide Web）サーバなど
の業務にハイエンドのＰＣが使用されるようになってき
た。このようなハイエンドＰＣを一般にＰＣサーバと呼
ぶ。これらＰＣサーバのシステムバスもＰＣＩバスが標
準的に採用されている。

【０００４】ＰＣサーバは、ＰＣと同じくＰＣＩバスを
採用しているが、ＰＣとは異なり高い信頼性が要求され
る。従来、データベース，ＷＷＷサーバに使用されてき
たＵＮＩＸサーバの内部バスは、図１４に示すように、
データ線８ビットに対して１ビットのパリティが付加さ
れているものが多い。米ＳＧＩ（Ｒ）社のＵＮＩＸサー
バChallengeに搭載されたPOWERpath−２や、米Sun Micr
osystems（Ｒ）社のＳＰＡＲＣ center ２０００に搭載
されたＸＤＢｕｓはその例である。一方、現在最も普及
している３２ビットＰＣＩバス規格では３２ビットのア
ドレス，データ線であるＡ／Ｄ線とコマンド線である４
ビットのＣ／ＢＥ＃線（ＰＣＩバス規格では、＃は負論
理の信号線を表す）のあわせて３６ビットに対して１ビ
ットのパリティ線ＰＡＲが定義されており、同様の業務
に使用されるＵＮＩＸサーバのシステムバスに比べ信頼
性が低いといえる。

【０００５】ＰＣＩバスに対してＵＮＩＸサーバの内部
バスと同様の方法によって信頼性を向上させることは、
信号線数の変更につながり、従来のＰＣＩバス規格との
互換性の面から好ましくない。ＰＣＩバスの信号線数を
変更せずに、信頼性を向上させる方法として、垂直パリ
ティをバス上のデータに付加する方法が知られている。
以下、垂直パリティによる信頼性向上方法について説明
する。

【０００６】図１４に示すように、従来のＰＣＩバスに
みられるパリティによるデータ保護は、同一バスサイク
ルにＰＣＩバスに送出されたＡ／Ｄ線とＣ／ＢＥ＃線の
ビット列に対して排他的論理和演算を施し、１ビットの
パリティを得ていた。このようなパリティを水平パリテ
ィと呼ぶ。ＰＣＩバス規格を逸脱できない以上、水平方
向のパリティを増やすことはできない。

【０００７】ところで、ＰＣＩバスに接続されたＰＣＩ
エージェントがＰＣＩバスにデータを送出する際には、
ＰＣＩバス規格で定義された３２ビットあるいは６４ビ
ットの単位にデータを分割して転送する。

【０００８】図１５は、転送されるデータが、ｎ個の３
２ビットデータ単位１５０１，1504，…，１５０７に分
割して転送されている状態を表している。ここで、デー
タ単位ｉ(ｉ＝０，１，…，ｎ−１)の各ビットをＤ
(ｉ，ｊ)(ｊ＝０，１，…，３１)と表記する。また、こ
のデータ単位の転送時のＣ／ＢＥ＃［０：３］線のビッ
ト列をＢ(ｉ，ｊ)（ｊ＝０，１，２，３）とすると、デ
ータ単位ｉの水平パリティＰ(ｉ)は数１で与えられる。

【０００９】

【数１】Ｐ(ｉ)＝Ｄ(ｉ，０)＋Ｄ(ｉ，１)＋…＋Ｄ
(ｉ，３１)＋Ｂ(ｉ，０)＋…＋Ｂ（ｉ，３）ただし、＋は排他的論理和演算を表す。図１５の点線で
囲まれた部分が水平パリティによるデータの保護単位で
ある。従来は、この水平パリティでのみデータを保護し
ていた。一方、複数のデータ単位にまたがって数２なる
パリティＱ(ｊ)を生成することができる。

【００１０】

【数２】Ｑ(ｊ)＝Ｄ(０，ｊ)＋Ｄ(１，ｊ)＋…＋Ｄ(ｎ
−１，ｊ) このパリティＱ(ｊ)を垂直パリティという。垂直パリテ
ィＱ(ｊ)によって、ｊ番信号線に送出されたビット列の
うち、１ビットのエラーを検出することができる。この
垂直パリティもデータ単位を形成する。このデータ単位
を検査データ単位と呼ぶことにする。

【００１１】図１６に示すようにＰＣＩエージェント
は、予定のｎ個のデータ単位１５０１，１５０４,…,１
５０７をＰＣＩバスに送出した後、この垂直パリティ１
６０８，…，１６１２により形成される検査データ単位
１６０１をＰＣＩバスに送出すれば、受信側ＰＣＩエー
ジェントでデータが正しく転送されたか検査できる。こ
の場合、図１６の点線で囲まれた部分が垂直パリティに
よるデータ保護単位である。

【００１２】垂直パリティによってＰＣＩバスの信号線
の数は変わらず、検査データ単位はデータ単位の１つと
してＰＣＩバスに送出されるため、バスプロトコルの変
更も必要ない。このように、垂直パリティによって、Ｐ
ＣＩバス規格との互換性を保ちつつ、信頼性を向上させ
ることができる。このような垂直パリティによりバス上
のデータの信頼性を向上させる方法は、従来より知られ
ており、その例として、米国特許5,182,752号がある。

【００１３】

【発明が解決しようとする課題】前記「従来の技術」に
おいて述べたように、垂直パリティによりＰＣＩバス上
のデータの信頼性を向上させることができるが、計算機
システムにおける実際の使用環境を考慮すると、本方法
がそのままＰＣＩバスに適用できるわけではない。ＰＣ
あるいはＰＣサーバでは、さまざまなハードウェアベン
ダが周辺装置（エージェント）を提供している。そのた
め、ＰＣＩバス上で前記機能をサポートする周辺装置と
サポートしない周辺装置が混在することが当然のように
おこる。前記機能をサポートしない周辺装置に対して検
査データ単位を付加してデータを送出した場合、検査デ
ータ単位も通常のデータとして認識されるため、誤動作
がおこる。

【００１４】以上の理由から、実際の使用環境におい
て、垂直パリティにより信頼性を向上させる方法をその
ままＰＣＩバスに適用するのは困難である。

【００１５】

【課題を解決するための手段】そこで、本発明では、既
存のＰＣＩバス規格の特徴の１つであるプラグアンドプ
レイ(Plug and Play）機能を利用して上記環境において
も、垂直パリティ付加方式を実現可能にする。

【００１６】ＰＣＩバス規格では、計算機システムの初
期化プログラムが、電源投入，リセット時にＰＣＩバス
に接続されたすべてのエージェントの検査を行い各種設
定を行うプラグアンドプレイ機能を持つ。そこで、本初
期化プログラムが初期化処理の一環として、各エージェ
ントに検査データ単位付加機能を持つかどうか検査し
て、当該ＰＣＩバスに接続されたエージェントのうち１
つでも本機能をサポートしない場合、本機能を不使用と
することで、従来のＰＣＩバス規格と完全な互換性を保
つことができる。

【００１７】本発明の計算機システムの初期化方法およ
びそのためのブリッジ回路においては、マイクロプロセ
ッサと、プログラム，データを格納するメモリと、メモ
リを制御するメモリコントローラと、電源投入時に初期
化を行う初期化プログラムを格納したブートＲＯＭと、
マイクロプロセッサとメモリコントローラとブートＲＯ
Ｍが接続されるＭＰローカルバスと、周辺装置あるいは
周辺装置制御回路（以下、エージェントという）が接続
される単一あるいは複数のＰＣＩバスと、上記ＭＰロー
カルバスと上記システムバスを接続するＭＰブリッジ回
路から構成され、上記エージェントは上記ＰＣＩバスに
データを送出する際に、上記データをＰＣＩバスのデー
タビット幅の大きさのデータ単位に分割し、上記データ
単位ずつＰＣＩバスに送出し、上記複数のデータ単位の
同一バス信号線に送出されるビット列に対して排他的論
理和演算を行い、前記演算により得られた検査データ単
位を前記データの最後に付加して送出し、上記エージェ
ントは上記ＰＣＩバスからデータを受信する際に、上記
データと上記検査データ単位から上記データがＰＣＩバ
ス上を正しく転送されたか検査する計算機システムにお
いて、計算機システムの初期化の際に、初期化プログラ
ムに従い前記マイクロプロセッサが上記ＰＣＩバスに接
続されたすべてのエージェントを検査し、少なくとも１
つのエージェントが上記検査データ単位の送出と検査機
能を持たないことが判明した場合には、上記の検査デー
タ単位の送出と検査機能を使用しないよう、上記機能を
持つエージェントに指示する。

【００１８】

【発明の実施の形態】（実施例１）本実施例では、シス
テムバスとして３２ビットＰＣＩバスを採用した場合に
ついて説明する。図１は、本発明を適用した計算機シス
テムの構成図である。本計算機システム１０１には、本
計算機システム全体を制御するマイクロプロセッサ１０
２とマイクロプロセッサ１０２のプログラム，データを
格納するメモリ103とそれを制御するメモリコントロー
ラ１０４，電源投入時あるいはリセット時に計算機シス
テム１０１を初期化する初期化プログラム１０５を格納
したブートＲＯＭ１０６があり、これらを接続するＭＰ
ローカルバス１０７がある。ＭＰローカルバス１０７に
は、ＰＣＩバス１０８とＭＰローカルバス１０７を接続
し、ＰＣＩバス１０８を制御するＭＰ−ＰＣＩブリッジ
回路１０９も接続される。

【００１９】ＰＣＩバス１０８には、周辺装置あるいは
その制御装置であるＰＣＩエージェント１１０，１１１
が接続される。

【００２０】初期化プログラム１０５は、電源投入ある
いはリセット時にマイクロプロセッサ１０２にロードさ
れ、計算機システムの初期化を行う。このとき、通常の
初期化以外に、ＰＣＩエージェント１１０，１１１が前
記検査データ単位の送出，検査機能を持つかどうか検査
する点を特徴とする。

【００２１】ＭＰ−ＰＣＩブリッジ回路１０９は、上記
検査データ単位の送出，検査機能の他に、ＰＣＩエージ
ェント１１０，１１１からメモリ１０３へデータを転送
する場合、検査データ単位を削除する機能を有し、ＰＣ
Ｉエージェント１１０，111は、検査データ単位の送出
と検査を行う。

【００２２】図２は、ＭＰ−ＰＣＩブリッジ回路１０９
の構成図である。ＭＰ−ＰＣＩブリッジ回路１０９は、
ＭＰ−ＰＣＩブリッジ制御部２０１，ＭＰ側バッファメ
モリ２０２，ＰＣＩ側バッファメモリ２０３，検査デー
タ（垂直パリティ）生成部２０４，検査データ（垂直パ
リティ）検査部２０５，コンフィグレーションレジスタ
２０６からなる。検査データ生成部２０４は、データを
ＰＣＩバス１０８へ送出する際に付加する検査データ単
位を生成する。検査データ単位の生成は、前記数２によ
る。また、検査データ検査部は、受信したデータと付加
された検査データ単位から、ＰＣＩバス上を正しくデー
タが転送されたか検査する。

【００２３】一般に、ＭＰローカルバス１０７上では前
記検査データ単位を付加しない。従って、ＰＣＩエージ
ェント１１０，１１１がメモリ１０３へデータを転送す
る場合、ＭＰ−ＰＣＩブリッジ１０９は検査データ単位
を削除して当該データをメモリ１０３へ転送する。

【００２４】コンフィグレーションレジスタ２０６は、
ＰＣＩバス規格で定義されたレジスタである。ＰＣＩバ
ス規格では、初期化プログラムがシステム起動時にＰＣ
Ｉバス接続されたＰＣＩエージェント，ブリッジ回路な
どの設定をユーザの介在なしに行うプラグアンドプレイ
(Plug and Play）を特徴としている。そのため、ブリッ
ジ回路，ＰＣＩエージェントには、初期設定に用いる情
報を格納するコンフィグレーションレジスタを持ち、初
期化プログラムがその情報を収集し、設定する。本発明
に関する部分では、初期設定プログラム１０５が、前記
検査データ単位の付加，検査機能の使用，不使用もコン
フィグレーションレジスタ２０６に設定する。

【００２５】図３に、ＰＣＩエージェント１１０の構成
を示す。ＰＣＩエージェント１１１の構成も同様であ
る。ＰＣＩエージェント１１０は、その主な機能を担う
主機能部３０１とＰＣＩバス１０８の制御を行うＰＣＩ
バスインタフェース部３０２から構成される。ＰＣＩバ
スインタフェース部３０２は、ＰＣＩバスインタフェー
ス制御部３０３,ＰＣＩ側バッファメモリ３０４,主機能
側バッファメモリ３０５，検査データ生成部３０６，検
査データ検査部３０７，コンフィグレーションレジスタ
３０８から構成される。ＰＣＩインタフェース部３０２
の機能は、ＭＰ−ＰＣＩブリッジ回路１０９と同様であ
る。

【００２６】計算機システム１０１の起動時の初期化の
フローチャートを図４に示す。

【００２７】ステップ４０１：電源投入あるいはリセッ
トによる起動がなされる。ステップ４０２：ブートＲＯＭ１０６に格納された初期
化プログラム１０５がマイクロプロセッサ１０２にロー
ドされる。ステップ４０３：初期化プログラム１０５に従いマイク
ロプロセッサ１０２が初期化を開始する。

【００２８】ステップ４０４：各ＰＣＩエージェント、
ＭＰ−ＰＣＩブリッジ回路１０９のコンフィグレーショ
ンレジスタ２０６，３０８を読み出して、情報を収集と
設定を行う。この時、本発明に関する部分では、当該Ｐ
ＣＩエージェントが検査データの付加，検査機能をサポ
ートしているか検査する。詳細は図５に示す。

【００２９】ステップ４０５：ＰＣＩバス１０９に接続
されたＰＣＩエージェントの初期化がすべて完了した
か、判定する。ステップ４０６：ステップ４０４，４０５の初期化の結
果、ＰＣＩバス１０８に接続されたすべてのＰＣＩエー
ジェントが検査データ単位の付加，検査機能をサポート
しているか判定する。ＰＣＩエージェントのうち１つで
も前記機能をサポートしない場合、ＰＣＩバス１０９上
では本機能は使用しないで運転を開始するためである。

【００３０】ステップ４０７：ステップ４０６でＰＣＩ
バス１０８に接続されたすべてのＰＣＩエージェントが
検査データの付加，検査機能をサポートしていた場合、
マイクロプロセッサ１０２が、本機能の使用をＰＣＩエ
ージェント１１０，１１１とＭＰ−ＰＣＩブリッジに通
知する。通知の方法の一例としては、コンフィグレーシ
ョンレジスタ２０６，３０８の特定ビットを本機能の使
用，不使用を示すビットとし、本ビットを設定すること
で、通知する方法がある。

【００３１】ステップ４０８：ステップ４０６でＰＣＩ
バス１０９に接続されたうち、少なくとも１つは検査デ
ータの付加，検査機能をサポートしていない場合、本機
能の不使用を通知する。通知の方法の一例としては、ス
テップ４０７で説明した、コンフィグレーションレジス
タ２０６，３０８への設定がある。

【００３２】ステップ４０９：初期化の終了。

【００３３】図５にステップ４０４の初期化の詳細を示
す。

【００３４】ステップ５０１：（ステップ４０３よりつ
づく）ステップ５０２：コンフィグレーションレジスタ３０８
を読み取り、運転に必要な設定を行う。

【００３５】ステップ５０３：ＰＣＩバス規格では、バ
スコマンドの発行はＣ／ＢＥ＃［０：３］を用いる。Ｃ
／ＢＥ＃［０：３］は４ビットあるため、１６種類のコ
マンドが定義可能である。現在ＰＣＩバス規格で定義さ
れているコマンドは１２種類であり、４種類は予約とな
っている。ＰＣＩバス規格では、上記１２種類以外のコ
マンドを受信した場合、ＰＣＩエージェントは応答して
はならないと定められている。従って、前記４種類のう
ち１つを特殊コマンドとして割り当て、ＰＣＩエージェ
ントに送出する。本発明による検査データ単位の付加，
検査機能をサポートしたＰＣＩエージェントは、この特
殊コマンドに対して応答するが、前記機能をサポートし
ないＰＣＩエージェントは応答できない。このようにし
て、ＰＣＩバス１０８に接続されたＰＣＩエージェント
が検査データ単位の付加，検査機能をサポートしている
か検査することができる。

【００３６】ステップ５０４：当該ＰＣＩエージェント
からの前記特殊コマンドに対する応答があるか判定す
る。設定された時間内に応答があれば、ステップ５０５
へ、応答がなければステップ５０６へ処理を進める。

【００３７】ステップ５０５：応答があったため、当該
ＰＣＩエージェントが検査データ単位の付加機能をサポ
ートしていると判定する。

【００３８】ステップ５０６：応答がなかったため、当
該ＰＣＩエージェントが検査データ単位の付加機能をサ
ポートしていないと判定する。

【００３９】ステップ５０７：当該ＰＣＩエージェント
の初期化を完了させる。

【００４０】ステップ５０８：（ステップ４０５へつづ
く）初期化の結果、検査データ単位の付加，検査機能を使用
する場合、ＰＣＩエージェント１１０，１１１がデータ
を送出するフローチャートを図６に示す。

【００４１】ステップ６０１：データ転送に先立って、
ＰＣＩバス１０８の調停に参加し、バス権を獲得し、デ
ータ転送を開始する。

【００４２】ステップ６０２：ＰＣＩバスインタフェー
ス制御部３０３が転送されるデータを複数のｎ個のデー
タ単位に分割し、ＰＣＩバス１０８に送出。同時に検査
データ生成部で垂直パリティを計算する。詳細は図７に
示す。

【００４３】ステップ６０３：データ単位をすべて送出
すると、垂直パリティの計算は終了し、検査データ単位
が得られる。そして、この検査データ単位をＰＣＩバス
１０８に送出する。

【００４４】ステップ６０４：ＰＣＩバスインタフェー
ス部３０３が受信側ＰＣＩエージェントからエラーの報
告があるか判定する。エラー報告があれば、転送をやり
直す。

【００４５】ステップ６０５：エラー報告がなければ、
バス権を解放する。

【００４６】ステップ６０６：データ転送の終了。

【００４７】図７にステップ６０２の詳細を示す。

【００４８】ステップ７０１：（ステップ６０１よりつ
づく）ステップ７０２：ＰＣＩバスインタフェース部３０３が
垂直パリティＱ(ｊ)(ｊ＝０，…，３１)と転送済みデー
タ単位のカウント数ｉを初期化する。垂直パリティＱ
(ｊ)から検査データ単位が形成される。Ｑ(ｊ)（ｊ＝
０，…，３１）は検査データ生成部３０６に、ｉはＰＣ
Ｉバスインタフェース制御部３０３に保持される。

【００４９】ステップ７０３：データ単位ｉを送出す
る。以下、データ単位ｉのｊ番ビットをＤ(ｉ，ｊ)と表
記する。

【００５０】ステップ７０４：検査データ生成部３０６
が垂直パリティを計算する。計算は数３に従って実行さ
れる。

【００５１】

【数３】Ｑ(ｊ)＝Ｑ(ｊ)＋Ｄ(ｉ，ｊ) ただし、＋は排他的論理和演算を表し、上記計算は、す
べてのｊ（＝０，…，３１）について実行される。

【００５２】ステップ７０５：カウント数ｉに１を加
算。

【００５３】ステップ７０６：カウント数ｉと転送予定
のデータ単位数ｎを比較して、予定のデータ単位をすべ
て転送したか判定する。すべて転送していない場合は、
次のデータ単位を転送する。

【００５４】ステップ７０７：（ステップ６０３へつづ
く）データ受信時のＰＣＩエージェント１１０のフローチャ
ートを図８に示す。

【００５５】ステップ８０１：（処理のはじまり）ステップ８０２：ＰＣＩインタフェース制御部３０３が
垂直パリティを初期化する。垂直パリティＱ′(ｊ)（ｊ
＝０，…，３１）は検査データ検査部３０７に保持され
る。

【００５６】ステップ８０３：データ受信を開始する。
ＰＣＩバスインタフェース制御部３０３は受信データを
ＰＣＩ側バッファメモリ３０４から主機能側バッファメ
モリ３０５と検査データ検査部３０７に転送される。以
下、受信データ単位のｊ番ビット(ｊ＝０，…,３１）を
Ｄ′(ｊ)と表記する。

【００５７】ステップ８０４：検査データ検査部３０７
が数４に従って垂直パリティを計算する。

【００５８】

【数４】Ｑ′(ｊ)＝Ｑ′(ｊ)＋Ｄ′(ｊ) ステップ８０５：データ転送が終了したか判定する。Ｐ
ＣＩバス規格では、制御信号のアサート，ディアサート
により転送の終了を通知する方法が定義されており、本
実施例もそれに従う。

【００５９】ステップ８０６：データの転送が終了する
と、ステップ８０４で計算したＱ′(ｊ)(ｊ＝０，…,３
１）が０かどうか判定する。Ｑ′(ｊ)はその計算方法か
ら、数５である。

【００６０】

【数５】Ｑ′(ｊ)＝Ｄ(０，ｊ)＋Ｄ(１，ｊ)＋…＋Ｄ(ｎ−１，ｊ)＋Ｑ(ｊ) ＝Ｑ(ｊ)＋Ｑ(ｊ) 排他的論理和演算の性質から、データが正しく転送され
ているならばＱ′(ｊ)＝０である。従って、Ｑ′(ｊ)＝
０かどうかすべてのｊに関して判定すれば、エラーのチ
ェックが可能である。

【００６１】ステップ８０７：少なくとも１つのｊに関
してＱ′(ｊ)が０でない場合、エラーを送信元に報告す
る。ＰＣＩバス規格ではエラー報告用の信号線としてＰ
ＥＲＲ＃とＳＥＲＲ＃が定義されている。ＰＥＲＲ＃
は、前記「従来の技術」で説明した水平パリティのエラ
ーを表す。ＳＥＲＲ＃は、システムの致命的なエラー、
あるいは回復不能なエラーの発生を表す。本発明におけ
る垂直パリティエラーの報告方法としては、既存のＰＣ
Ｉバス規格との互換性を保つ方法が望ましい。例えば、
ＰＥＲＲ＃とＳＥＲＲ＃を同時にアサートする方法等が
ある。

【００６２】ステップ８０８：データ受信の終了。

【００６３】以上、ＰＣＩエージェント１１０，１１１
のデータ送信、受信時の手順を説明したが、ＭＰ−ＰＣ
Ｉブリッジ回路１０９のデータ送受信の手順も同様であ
る。

【００６４】（実施例２）ＰＣＩバス規格では、ＰＣＩ
バス間を接続するブリッジ回路を用いて、計算機システ
ムを拡張できる方法が規定されている。本実施例では、
３２ビットＰＣＩバスを例に、バスを拡張した計算機シ
ステムにおいて本発明を詳細に説明する。

【００６５】図９に本実施例で説明する計算機システム
を示す。計算機システム９０１は、実施例１で説明した
計算機システムと同様に、マイクロプロセッサ１０２，
メモリ１０３，メモリコントローラ，初期化プログラム
１０５を格納するブートＲＯＭ１０６，ＭＰローカルバ
ス１０７，ＭＰ−ＰＣＩブリッジ回路１０９，１次ＰＣ
Ｉバス９０２，ＰＣＩエージェント１１０，１１１を持
つ。以下、ＰＣＩバスどうしを接続するブリッジ回路を
ＰＣＩ−ＰＣＩブリッジ回路という。１次ＰＣＩバス９
０２にＰＣＩ−ＰＣＩブリッジ９０３を接続し、さらに
２次ＰＣＩバス９０４を接続し、計算機システム９０１
を拡張する。そして、２次ＰＣＩバス９０４にはＰＣＩ
エージェント９０５，９０６が接続されている。１次Ｐ
ＣＩバス９０２，２次ＰＣＩバス９０４には、なんら異
なる点はなく、区別するため、この名称を使用する。

【００６６】図１０にＰＣＩ−ＰＣＩブリッジ回路９０
３の構成図を示す。ＰＣＩ−ＰＣＩブリッジ回路９０３
は、１次ＰＣＩバス９０２，２次ＰＣＩバス９０４間を
接続し、本ＰＣＩ−ＰＣＩブリッジ回路９０３を制御す
るＰＣＩ−ＰＣＩブリッジ制御部１００１，送受信デー
タを一時的に格納する１次ＰＣＩ側バッファメモリ１０
０２，２次ＰＣＩ側バッファメモリ１００３，垂直パリ
ティを生成する垂直パリティ生成部１００４，受信デー
タの垂直パリティを検査する垂直パリティ検査部１００
５，設定情報を格納するコンフィグレーションレジスタ
１００６から構成される。本ＰＣＩ−ＰＣＩブリッジ回
路９０３は、１次ＰＣＩバス９０２と２次ＰＣＩバス９
０３の間を転送されるデータを中継するが、いずれか一
方のＰＣＩバスでのみ前記検査データ単位の付加，検査
機能を使用する場合、前記機能を使用するＰＣＩバス側
から前記機能を使用しないＰＣＩバス側へ転送されるデ
ータを中継するときには、検査データ単位を削除し、逆
に前記機能を使用しないＰＣＩバス側から前記機能を使
用するＰＣＩバス側に転送されるデータを中継するとき
には、中継するデータに検査データ単位を付加すること
を特徴とする。

【００６７】以下、本計算機システムの初期化の手順を
図１１のフローチャートを用いて説明する。

【００６８】ステップ１１０１：電源投入あるいは、リ
セットによる起動。

【００６９】ステップ１１０２：図４のステップ４０２
と同様に、ブートＲＯＭ１０６に格納された初期化プロ
グラム１０５をマイクロプロセッサ１０２にロードす
る。

【００７０】ステップ１１０３：図４のステップ４０３
と同様に、初期化プログラム１０５に従いマイクロプロ
セッサ１０２がＭＰ−ＰＣＩブリッジ回路１０７に初期
化の開始を指示する。

【００７１】ステップ１１０４：図４，図５で説明した
手順に従い１次ＰＣＩバスの初期化を行う。

【００７２】ステップ１１０５：１次ＰＣＩバスの初期
化の終了後、１次ＰＣＩバス９０３にＰＣＩ−ＰＣＩブ
リッジ回路が接続されているか判定する。

【００７３】ステップ１１０６：ＰＣＩ−ＰＣＩブリッ
ジ回路９０３を検出した場合、さらに、２次ＰＣＩバス
９０４が接続されているため、ステップ１１０４と同様
の手順で２次ＰＣＩバス９０４の初期化を行う。このと
き、２次ＰＣＩバス上にＰＣＩ−ＰＣＩブリッジ回路を
検出した場合には、さらに３次ＰＣＩバスの初期化を行
う。

【００７４】ステップ１１０７：初期化の終了。上記初
期化の手順では、各ＰＣＩバスごとに前記検査データ単
位の付加，検査機能の使用，不使用を決定することがで
きる。そのため、ＰＣＩエージェントのうち１つだけが
本機能をサポートしていない場合、当該ＰＣＩエージェ
ントの接続されたＰＣＩバスのみで本機能を使用せず、
他のＰＣＩバスでは本機能を使用することができる。

【００７５】図１１に示した初期化の結果、１次，２次
ＰＣＩバス９０２，９０４両方で前記検査データ単位の
付加，検査機能を使用する場合には、ＰＣＩ−ＰＣＩブ
リッジ回路９０３は、そのままデータを中継すればよ
い。また、１次，２次ＰＣＩバス９０２，９０４の両方
で前記機能を使用しない場合も同様である。しかし、１
次，２次ＰＣＩバス９０２，９０４のいずれか一方での
み前記機能を使用する場合には、異なる制御が必要であ
る。以下、初期化の結果、１次ＰＣＩバス９０２では、
前記機能を使用し、２次ＰＣＩバス９０４では前記機能
を使用しない場合において、ＰＣＩエージェント１１０
がＰＣＩエージェント９０５に対してデータを書き込む
ときのＰＣＩ−ＰＣＩブリッジ９０３の動作を図１２を
用いて説明する。

【００７６】ステップ１２０１：ＰＣＩエージェント１
１０が書き込み先アドレスと書き込みコマンドを発行す
る。

【００７７】ステップ１２０２：ＰＣＩ−ＰＣＩブリッ
ジ回路９０３は前記アドレスをデコードし、ＰＣＩエー
ジェント９０５に対するアクセスであることを判定する
と、本アドレス，書き込みコマンドを２次ＰＣＩバス９
０４に送出する。

【００７８】ステップ１２０３：ＰＣＩエージェント１
１０が発行したコマンドをデコードし、当該コマンドが
書き込みコマンドであることを判定する。このとき、検
査データ単位の付加，検査機能の使用，不使用の設定に
あわせて、データ中継時動作を決定する。初期設定の結
果、ＰＣＩエージェント１１０が送信するデータには検
査データ単位が付加されているが、２次ＰＣＩバス９０
４では検査データ単位の付加，検査機能を使用しないた
め、当該データを中継するＰＣＩ−ＰＣＩブリッジ回路
９０３は、検査データ単位を削除して２次ＰＣＩバス９
０４に送出しなくてはならない。以上のように、ＰＣＩ
−ＰＣＩブリッジ回路９０３はデータ中継時に検査デー
タ単位を削除して２次ＰＣＩバス９０４にデータを送出
することを決定する。また、本ステップはステップ１２
０２と同時に実行可能である。

【００７９】ステップ１２０４：ＰＣＩエージェント１
１０からデータが送信される。本データをＰＣＩ−PCI
ブリッジ回路９０３が受信する。受信時の手順は図８の
ステップ８０２からステップ８０５と同様に垂直パリテ
ィを計算しつつデータを受信する。

【００８０】ステップ１２０５：垂直パリティエラーか
どうか判定する。判定は図８のステップ８０６と同様で
ある。

【００８１】ステップ１２０６：垂直パリティエラーの
場合、ＰＣＩ−ＰＣＩブリッジ回路９０３は、送信元Ｐ
ＣＩエージェント１１０にエラーを報告する。

【００８２】ステップ１２０７：エラーが発見されなか
った場合、検査データ単位を削除して当該データを２次
ＰＣＩバス９０４へ送出する。ステップ１２０８：処理
の終了。

【００８３】次にＰＣＩエージェント１１０がＰＣＩエ
ージェント９０５に対してデータを読み込むときのＰＣ
Ｉ−ＰＣＩブリッジ９０３の動作を図１３を用いて説明
する。

【００８４】ステップ１３０１：ＰＣＩエージェント１
１０がＰＣＩエージェント９０５に対して発行した読み
込みアドレスと読み込みコマンドをＰＣＩ−ＰＣＩブリ
ッジ回路９０３が受信する。

【００８５】ステップ１３０２：ステップ１２０２と同
様にアドレスをデコードし、ＰＣＩエージェント９０５
へのアクセスであることを判定すると、本アドレス，読
み込みコマンドを２次ＰＣＩバス９０４へ送出する。

【００８６】ステップ１３０３：ステップ１２０３と同
様にデータ中継時の動作を決定する。この場合、データ
は２次ＰＣＩバス９０４から１次ＰＣＩバス１１０へ転
送されるため、ＰＣＩ−ＰＣＩブリッジ回路９０３は、
当該データを１次ＰＣＩバス９０２へ送出する際に、検
査データ単位を付加することを決定する。また、本ステ
ップはステップ１３０２と同時に実行可能である。

【００８７】ステップ１３０４：ＰＣＩエージェント９
０４が送信したデータをＰＣＩ−ＰＣＩブリッジ回路９
０３が受信する。受信の手順は、従来のＰＣＩ−ＰＣＩ
ブリッジ回路と同様である。

【００８８】ステップ１３０５：当該データを１次ＰＣ
Ｉバス側へ送出する。送出の手順は、図６，図７で説明
した手順と同様に、検査データ単位を計算しつつデータ
単位を送信し、すべてのデータ単位を送信すると検査デ
ータ単位を送信する。

【００８９】ステップ１３０６：転送の終了。

【００９０】以上、読み込み，書き込み時のＰＣＩ−Ｐ
ＣＩブリッジ回路の動作を説明したが、ＰＣＩエージェ
ント１１０，１１１，９０５，９０６の動作は実施例１
と同様である。

【００９１】

【発明の効果】以上、発明の実施の形態で詳細に説明し
たように、本発明により既存のシステムバス規格と互換
性を保ちつつ、送信側エージェントが転送されるデータ
に検査データ単位を付加し、受信側で検査することがで
き、信頼性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例のバスを用いた計算機システ
ムのブロック図。

【図２】本発明によるＭＰ−ＰＣＩブリッジ回路の詳細
を示したブロック図。

【図３】本発明によるＰＣＩエージェントの詳細を示し
たブロック図。

【図４】図１の計算機システムの初期化処理のフローチ
ャート。

【図５】図４のフローチャートのステップ４０４の詳細
を示したフローチャート。

【図６】ＰＣＩエージェントがデータを転送する処理の
フローチャート。

【図７】図６のステップ６０２の詳細を示したフローチ
ャート。

【図８】ＰＣＩエージェントのデータ受信処理のフロー
チャート。

【図９】本発明を採用した計算機システムの他の実施例
を示すブロック図。

【図１０】本発明の実施例によるＰＣＩ−ＰＣＩブリッ
ジ回路の詳細を示したブロック図。

【図１１】図９の計算機システムの初期化処理のフロー
チャート。

【図１２】一方のＰＣＩエージェントから他方のＰＣＩ
エージェントに書き込みを行う処理のフローチャート。

【図１３】一方のＰＣＩエージェントから他方のＰＣＩ
エージェントに書き込みを行う際のＰＣＩ−ＰＣＩブリ
ッジ回路の処理フローチャート。

【図１４】従来のＵＮＩＸサーバとＰＣＩバスのデータ
保護について比較した説明図。

【図１５】従来のＰＣＩバスにおいて複数のデータ単位
を転送する状態を示した説明図。

【図１６】転送されるデータ単位から検査データ単位を
生成してＰＣＩバスに送出した状態を示した説明図。

【符号の説明】

１０１…計算機システム、１０２…マイクロプロセッ
サ、１０３…メモリ、１０４…メモリコントローラ、１
０５…初期化プログラム、１０６…ブートROM、１０７
…ＭＰローカルバス、１０８…ＰＣＩバス、１０９…Ｍ
Ｐ−ＰＣＩブリッジ回路、１１０…ＰＣＩエージェン
ト、１１１…ＰＣＩエージェント、２０１…ＭＰ−ＰＣ
Ｉブリッジ制御部、２０２…ＭＰ側バッファメモリ、２
０３…PCI側バッファメモリ、２０４…垂直パリティ検
査部、２０５…垂直パリティ生成部、２０６…コンフィ
グレーションレジスタ。

Claims

【特許請求の範囲】

【請求項１】マイクロプロセッサと、プログラム，デー
タを格納するメモリと、メモリを制御するメモリコント
ローラと、電源投入時に初期化を行う初期化プログラム
を格納したブートＲＯＭ（Read Only Memory）と、マイ
クロプロセッサとメモリコントローラとブートＲＯＭが
接続されるＭＰ(Micro Processor）ローカルバスと、周
辺装置あるいは周辺装置制御回路（以下、エージェント
という）が接続される単一あるいは複数のＰＣＩ(Perip
heral Component Interconnect）バスと、上記ＭＰロー
カルバスと上記システムバスを接続するＭＰブリッジ回
路から構成され、上記エージェントは上記ＰＣＩバスに
データを送出する際に、上記データをＰＣＩバスのデー
タビット幅の大きさのデータ単位に分割し、上記データ
単位ずつＰＣＩバスに送出し、上記複数のデータ単位の
同一バス信号線に送出されるビット列に対して排他的論
理和演算を行い、前記演算により得られた検査データ単
位を前記データの最後に付加して送出し、上記エージェ
ントは上記ＰＣＩバスからデータを受信する際に、上記
データと上記検査データ単位から上記データがＰＣＩバ
ス上を正しく転送されたか検査する計算機システムにお
いて、計算機システムの初期化の際に、初期化プログラ
ムに従い前記マイクロプロセッサが上記ＰＣＩバスに接
続されたすべてのエージェントを検査し、少なくとも１
つのエージェントが上記検査データ単位の送出と検査機
能を持たないことが判明した場合には、上記の検査デー
タ単位の送出と検査機能を使用しないよう、上記機能を
持つエージェントに指示することを特徴とする計算機シ
ステムの初期化方法。
【請求項２】請求項１記載の計算機システムにおいて、
エージェントがメモリに検査データ単位を付加してデー
タを転送する際に、上記ＭＰブリッジ回路が上記データ
を受信し、上記検査データ単位を削除してメモリへ上記
データを転送することを特徴とするＭＰブリッジ回路。
【請求項３】２つのＰＣＩバスを接続するＰＣＩバスブ
リッジ回路を請求項１記載の計算機システムのＰＣＩバ
ス（以下、１次ＰＣＩバスという）に接続して、さらに
上記ＰＣＩバスブリッジ回路に新たなＰＣＩバス（以
下、２次ＰＣＩバスという）を接続して拡張した計算機
システムにおいて、計算機システムの初期化の際に前記
マイクロプロセッサが上記２次ＰＣＩバスに接続された
すべてのエージェントを検査し、少なくとも１つのエー
ジェントが請求項１記載の検査データ単位の送出と検査
機能を持たないことが判明した場合には、請求項１記載
の検査データ単位の送出と検査機能を使用しないよう、
上記機能を持つエージェントに指示することを特徴とす
る計算機システムの初期化方法。
【請求項４】請求項１または３記載の計算機システムに
おいて、システムの初期化の結果、１次ＰＣＩバス，２
次ＰＣＩバスのいずれか一方でのみ請求項１記載の検査
データ単位の送出と検査機能を使用する場合、請求項１
記載の検査データ単位の送出と検査機能を使用するＰＣ
Ｉバスに接続されたエージェントが、上記機能を使用し
ないＰＣＩバスに接続したエージェントにデータを転送
する場合には、ＰＣＩバスブリッジ回路が上記データと
請求項１記載の検査データ単位の送出機能によって付加
された検査データ単位を受信，検査し、検査データ単位
を削除して上記機能を使用しないエージェントに上記デ
ータを転送し、上記機能を使用しないＰＣＩバスに接続
されたエージェントから上記機能を使用するＰＣＩバス
に接続されたエージェントにデータを転送する場合、Ｐ
ＣＩバスブリッジ回路が上記データを受信し、請求項１
記載の検査データ単位を付加して上記機能を使用するＰ
ＣＩバスに接続されたエージェントに転送することを特
徴とするＰＣＩバスブリッジ回路。
【請求項５】請求項１または３記載の計算機システムに
おいて、受信したデータと検査データ単位から、ＰＣＩ
バス上をデータが正しく転送されたか検査し、その結果
PCIバス上でデータが改変されたことを検出した場合、
上記データを送信したエージェントに対して転送の失敗
を報告することを特徴とするエージェント。
【請求項６】請求項１または３記載の計算機システムに
おいて、エージェントのデータ転送コマンドとして、請
求項１記載の検査データ単位を付加した転送を指示する
コマンドと、検査データ単位を付加しない転送を指示す
るコマンドを持ち、請求項１記載の検査データ単位の付
加，検査機能を持たないエージェントは、上記検査デー
タ単位を付加しない転送を指示するコマンドのみに応答
し、上記機能を持つエージェントと上記機能を持たない
エージェントが同一ＰＣＩバス上で共存することを特徴
とするＰＣＩバス。