JP2001202295A - サブシステム - Google Patents
サブシステムInfo
- Publication number
- JP2001202295A JP2001202295A JP2000010277A JP2000010277A JP2001202295A JP 2001202295 A JP2001202295 A JP 2001202295A JP 2000010277 A JP2000010277 A JP 2000010277A JP 2000010277 A JP2000010277 A JP 2000010277A JP 2001202295 A JP2001202295 A JP 2001202295A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- host computer
- transfer
- magnetic disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】磁気ディスクアレイ装置からの伝送データの正
常／異常を示すステータス報告は、マイクロプログラム
により制御されるＣＰＵにより行うため、高速なデータ
転送を行う際には、そのオーバヘッドが無視できない。 【解決手段】伝送データの正常報告はＣＰＵ２０３でな
く、コントローラ２０２にて行えるように、データ転送
が終了した場合には正常報告を行うような設定とする。
そしてＬＡ／ＬＲＣチェック回路２０７にて整合性のチ
ェックが終了するまではデータ転送が終了しないよう
に、データの最終部分をラストデータバッファ２０８に
保留しておく。異常時には、ラストデータバッファ２０
８からデータの最終部分を送信せずに、ＰＣＩバス２１
４にエラーを生じさせて異常報告を行う。
常／異常を示すステータス報告は、マイクロプログラム
により制御されるＣＰＵにより行うため、高速なデータ
転送を行う際には、そのオーバヘッドが無視できない。 【解決手段】伝送データの正常報告はＣＰＵ２０３でな
く、コントローラ２０２にて行えるように、データ転送
が終了した場合には正常報告を行うような設定とする。
そしてＬＡ／ＬＲＣチェック回路２０７にて整合性のチ
ェックが終了するまではデータ転送が終了しないよう
に、データの最終部分をラストデータバッファ２０８に
保留しておく。異常時には、ラストデータバッファ２０
８からデータの最終部分を送信せずに、ＰＣＩバス２１
４にエラーを生じさせて異常報告を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、磁気ディスクアレ
イ装置とそれをコントロールするホストコンピュータと
の間が汎用のインタフェース（ＳＣＳＩ、ファイバチャ
ネル等）で接続されるデータ転送システムに関する。
イ装置とそれをコントロールするホストコンピュータと
の間が汎用のインタフェース（ＳＣＳＩ、ファイバチャ
ネル等）で接続されるデータ転送システムに関する。
【０００２】
【従来の技術】磁気ディスクアレイ装置からホストコン
ピュータに転送されるデータのステータスは、通常、デ
ータを転送しながら磁気ディスクアレイ装置内のコント
ローラ（Ｄ−ＣＴＬ）で、ハードウェア的に計算・判定
され、その結果がコントローラ（Ｄ−ＣＴＬ）内のレジ
スタに書き込まれる。この情報を、磁気ディスクアレイ
装置のＣＰＵ（マイクロプロセッサ）が、コントローラ
（Ｄ−ＣＴＬ）からデータ転送終了の報告を受けたこと
を契機に参照し、そのステータス情報を読み取ったＣＰ
Ｕは、ホストコンピュータに対して転送したデータの有
効／無効（正常／異常）を磁気ディスクアレイ装置のＩ
／Ｆを介して報告する。それを受け取ったホストコンピ
ュータは、データの処理（処理に移るか、破棄するか）
を決定する。
ピュータに転送されるデータのステータスは、通常、デ
ータを転送しながら磁気ディスクアレイ装置内のコント
ローラ（Ｄ−ＣＴＬ）で、ハードウェア的に計算・判定
され、その結果がコントローラ（Ｄ−ＣＴＬ）内のレジ
スタに書き込まれる。この情報を、磁気ディスクアレイ
装置のＣＰＵ（マイクロプロセッサ）が、コントローラ
（Ｄ−ＣＴＬ）からデータ転送終了の報告を受けたこと
を契機に参照し、そのステータス情報を読み取ったＣＰ
Ｕは、ホストコンピュータに対して転送したデータの有
効／無効（正常／異常）を磁気ディスクアレイ装置のＩ
／Ｆを介して報告する。それを受け取ったホストコンピ
ュータは、データの処理（処理に移るか、破棄するか）
を決定する。
【０００３】従来のコンピュータシステムに用いられて
きたＣＰＵの処理能力においては、データを転送してい
る時間に比べて、ステータス報告処理の時間はわずかな
時間でありデータ転送全体にかかる時間に対し微小なた
め無視していた。
きたＣＰＵの処理能力においては、データを転送してい
る時間に比べて、ステータス報告処理の時間はわずかな
時間でありデータ転送全体にかかる時間に対し微小なた
め無視していた。
【０００４】
【発明が解決しようとする課題】コンピュータに使用さ
れるＣＰＵの性能が飛躍的に向上している近年、データ
転送する部分にかかる時間が短縮されている。その結
果、ステータス報告処理の時間がデータ転送全体に与え
る影響を無視できなくなってきた。
れるＣＰＵの性能が飛躍的に向上している近年、データ
転送する部分にかかる時間が短縮されている。その結
果、ステータス報告処理の時間がデータ転送全体に与え
る影響を無視できなくなってきた。
【０００５】データ転送終了時に磁気ディスクアレイ装
置がホストコンピュータに対して行うデータのステータ
ス報告は、ステータス処理のためのＣＰＵへの割り込み
要求、コントローラ（Ｄ−ＣＴＬ）内レジスタのエラー
参照、コマンドのセット、コマンドの送信といったステ
ップ数を改善しない限りは、その処理全体にかかる時間
はほとんど短縮されない。
置がホストコンピュータに対して行うデータのステータ
ス報告は、ステータス処理のためのＣＰＵへの割り込み
要求、コントローラ（Ｄ−ＣＴＬ）内レジスタのエラー
参照、コマンドのセット、コマンドの送信といったステ
ップ数を改善しない限りは、その処理全体にかかる時間
はほとんど短縮されない。
【０００６】本願発明の目的は、このデータステータス
報告に必要とされる時間を短縮することで、データ転送
全体の転送効率を向上させることである。
報告に必要とされる時間を短縮することで、データ転送
全体の転送効率を向上させることである。
【０００７】
【課題を解決するための手段】磁気ディスクアレイ装置
等からホストコンピュータに伝送されるデータのステー
タス報告において、磁気ディスクアレイ装置のＣＰＵが
ホストコンピュータに報告するステータスの設定を、常
に「正常」という報告をするように設定する。そして、
ＣＰＵはコントローラ（Ｄ−ＣＴＬ）からデータ転送の
終了報告を受けると同時に、コントローラ（Ｄ−ＣＴ
Ｌ）のレジスタに書きこまれた情報を参照することな
く、ホストコンピュータに対して「正常」というステー
タス報告する。
等からホストコンピュータに伝送されるデータのステー
タス報告において、磁気ディスクアレイ装置のＣＰＵが
ホストコンピュータに報告するステータスの設定を、常
に「正常」という報告をするように設定する。そして、
ＣＰＵはコントローラ（Ｄ−ＣＴＬ）からデータ転送の
終了報告を受けると同時に、コントローラ（Ｄ−ＣＴ
Ｌ）のレジスタに書きこまれた情報を参照することな
く、ホストコンピュータに対して「正常」というステー
タス報告する。
【０００８】これらの一連の動作は、データステータス
報告をするために必要としていた時間を短縮するととも
に、従来一回の転送に対してマイクロプロセッサの処理
によるＣＰＵの起動を、データ転送とステータス報告の
二回行っていたものを、データ転送の指示一回だけの処
理で済むため、データ転送時間を短縮することができ
る。
報告をするために必要としていた時間を短縮するととも
に、従来一回の転送に対してマイクロプロセッサの処理
によるＣＰＵの起動を、データ転送とステータス報告の
二回行っていたものを、データ転送の指示一回だけの処
理で済むため、データ転送時間を短縮することができ
る。
【０００９】単に上記構成としたのみでは、コントロー
ラ（Ｄ−ＣＴＬ）がデータ転送終了時に、ＣＰＵに対し
て終了を報告すると、ＣＰＵはステータス報告をホスト
コンピュータに対して、常に「正常」を報告するように
セットされているため、異常な場合でも「正常」と誤っ
て報告されてしまう。そのため、コントローラ（Ｄ−Ｃ
ＴＬ）はデータの「正常」「異常」が判定されるまで、
送信するデータのうち最後のデータをコントローラ（Ｄ
−ＣＴＬ）内のバッファに溜めておく。
ラ（Ｄ−ＣＴＬ）がデータ転送終了時に、ＣＰＵに対し
て終了を報告すると、ＣＰＵはステータス報告をホスト
コンピュータに対して、常に「正常」を報告するように
セットされているため、異常な場合でも「正常」と誤っ
て報告されてしまう。そのため、コントローラ（Ｄ−Ｃ
ＴＬ）はデータの「正常」「異常」が判定されるまで、
送信するデータのうち最後のデータをコントローラ（Ｄ
−ＣＴＬ）内のバッファに溜めておく。
【００１０】そして、最後のデータをコントローラ（Ｄ
−ＣＴＬ）内のバッファに溜めている間に、コントロー
ラ（Ｄ−ＣＴＬ）は転送するデータのステータスを判定
し、「正常」の場合はＣＰＵにデータ転送終了報告を返
し前記の手順に従い、溜めていた最後のデータを送信す
る。一方、「異常」を報告する場合は、インタフェース
をハード的に異常発生状態に遷移させることで、データ
転送を異常終了させる。その後、ＣＰＵに対して異常処
理終了を行う要求を出し、それを受けたＣＰＵはホスト
コンピュータに対して送信データの「異常」を報告す
る。
−ＣＴＬ）内のバッファに溜めている間に、コントロー
ラ（Ｄ−ＣＴＬ）は転送するデータのステータスを判定
し、「正常」の場合はＣＰＵにデータ転送終了報告を返
し前記の手順に従い、溜めていた最後のデータを送信す
る。一方、「異常」を報告する場合は、インタフェース
をハード的に異常発生状態に遷移させることで、データ
転送を異常終了させる。その後、ＣＰＵに対して異常処
理終了を行う要求を出し、それを受けたＣＰＵはホスト
コンピュータに対して送信データの「異常」を報告す
る。
【００１１】
【発明の実施の形態】図１〜図６を用いて本願発明の一
実施例を説明する。
実施例を説明する。
【００１２】本願発明は、図1のように磁気ディスクア
レイ装置（２０１）と、それにデータを読み書きするホ
ストコンピュータ（２３０）とが、ファイバチャネル等
の外部インタフェース（２２０）により接続されるよう
なシステムに適用される。尚、磁気ディスクアレイ装置
（２０１）はサブシステムの一例として示すものであ
り、磁気ディスクアレイ装置でなくとも本願発明に何ら
差し障りはない。
レイ装置（２０１）と、それにデータを読み書きするホ
ストコンピュータ（２３０）とが、ファイバチャネル等
の外部インタフェース（２２０）により接続されるよう
なシステムに適用される。尚、磁気ディスクアレイ装置
（２０１）はサブシステムの一例として示すものであ
り、磁気ディスクアレイ装置でなくとも本願発明に何ら
差し障りはない。
【００１３】初めに磁気ディスクアレイ装置（２０１）
の構成について説明する。磁気ディスクアレイ（２０
１）内のデータの制御は、ＬＳＩという形で提供される
Ｄ−ＣＴＬ（２０２）と、このＤ−ＣＴＬ（２０２）の
動きを制御するＣＰＵ（２０３）を中心に行われる。
の構成について説明する。磁気ディスクアレイ（２０
１）内のデータの制御は、ＬＳＩという形で提供される
Ｄ−ＣＴＬ（２０２）と、このＤ−ＣＴＬ（２０２）の
動きを制御するＣＰＵ（２０３）を中心に行われる。
【００１４】Ｄ−ＣＴＬ（２０２）は、磁気ディスクア
レイ装置に内蔵されるコントローラで、主にＬＳＩ等で
実装される。その機能は、磁気ディスクアレイ装置内の
データ制御である。具体的には、レジスタ（２０５）、
ＤＭＡ（２０６）、ＬＡ／ＬＲＣ生成・チェック回路
（２０７）、Last Data Buffer（２０８）、Buffer（以
下Buff.）等の制御である。これら、レジスタ（２０
５）、ＤＭＡ（２０６）、ＬＡ／ＬＲＣ生成・チェック
回路（２０７）、Last Data Buffer（２０８）、Buffer
（以下Buff.）は、本実施例のようにＤ−ＣＴＬ（２０
２）内に一体化して備えてもよいし、Ｄ−ＣＴＬ（２０
２）とは別個に設けてもよい。
レイ装置に内蔵されるコントローラで、主にＬＳＩ等で
実装される。その機能は、磁気ディスクアレイ装置内の
データ制御である。具体的には、レジスタ（２０５）、
ＤＭＡ（２０６）、ＬＡ／ＬＲＣ生成・チェック回路
（２０７）、Last Data Buffer（２０８）、Buffer（以
下Buff.）等の制御である。これら、レジスタ（２０
５）、ＤＭＡ（２０６）、ＬＡ／ＬＲＣ生成・チェック
回路（２０７）、Last Data Buffer（２０８）、Buffer
（以下Buff.）は、本実施例のようにＤ−ＣＴＬ（２０
２）内に一体化して備えてもよいし、Ｄ−ＣＴＬ（２０
２）とは別個に設けてもよい。
【００１５】レジスタ（２０５）は、磁気ディスクアレ
イ装置（２０１）が通電中は信号情報を保持し、ＣＰＵ
（２０３）と情報の受け渡しをする。そして、ＣＰＵ
（２０３）がＤ−ＣＴＬ（２０２）に対して行う転送命
令の保持や、ＣＰＵ（２０３）がこのレジスタを一定周
期で監視することで、Ｄ−ＣＴＬ（２０２）がデータ転
送の終了の報告をＣＰＵ（２０３）に伝える信号や、デ
ータ転送時に検出したエラーをＣＰＵ（２０３）に報告
をする信号を受け渡す。
イ装置（２０１）が通電中は信号情報を保持し、ＣＰＵ
（２０３）と情報の受け渡しをする。そして、ＣＰＵ
（２０３）がＤ−ＣＴＬ（２０２）に対して行う転送命
令の保持や、ＣＰＵ（２０３）がこのレジスタを一定周
期で監視することで、Ｄ−ＣＴＬ（２０２）がデータ転
送の終了の報告をＣＰＵ（２０３）に伝える信号や、デ
ータ転送時に検出したエラーをＣＰＵ（２０３）に報告
をする信号を受け渡す。
【００１６】ＤＭＡ（２０６）は、レジスタ（２０５）
にＣＰＵ（２０３）が書きこんだ命令を実際の動作とし
て制御する機能を有する。この機能とは、具体的にはデ
ータ転送やエラーチェック等である。
にＣＰＵ（２０３）が書きこんだ命令を実際の動作とし
て制御する機能を有する。この機能とは、具体的にはデ
ータ転送やエラーチェック等である。
【００１７】ＬＡ／ＬＲＣ生成・チェック回路（２０
７）は、ホストコンピュータ（２３０）から受信したデ
ータにここで生成したチェックコード（ＬＡ／ＬＲＣ）
を付加し、記録媒体たるＨＤＤ（２１１）に書きこむ。
また、ＨＤＤ（２１１）から読み出したデータのチェッ
クコードをここで検算（チェック）し、その整合性を確
認してホストコンピュータ（２３０）に送信する。
７）は、ホストコンピュータ（２３０）から受信したデ
ータにここで生成したチェックコード（ＬＡ／ＬＲＣ）
を付加し、記録媒体たるＨＤＤ（２１１）に書きこむ。
また、ＨＤＤ（２１１）から読み出したデータのチェッ
クコードをここで検算（チェック）し、その整合性を確
認してホストコンピュータ（２３０）に送信する。
【００１８】ＣＰＵ（２０３）はＦＤ等の媒体からＦＤ
Ｄ（２１５）等を通して磁気ディスクアレイ装置（２０
１）に書き込まれるマイクロプログラム（２１３）によ
って制御される。Ｄ−ＣＴＬ（２０２）はＣＰＵ（２０
３）によってその動作を決めるコマンドを、レジスタ
（２０５）にセットされる事によって動作する。このレ
ジスタ（２０５）はＤ−ＣＴＬ（２０２）の状態をＣＰ
Ｕ（２０３）に伝えるためにも用いられる。レジスタ
（２０５）に設定されたコマンドによってＤ−ＣＴＬ
（２０２）のＤＭＡ（２０６）が起動され、磁気ディス
クアレイ装置（２０１）はホストコンピュータ（２３
０）からの要求により、データをＨＤＤ（２１１）へ書
きこみ、またはＨＤＤ（２１１）から読み出す。
Ｄ（２１５）等を通して磁気ディスクアレイ装置（２０
１）に書き込まれるマイクロプログラム（２１３）によ
って制御される。Ｄ−ＣＴＬ（２０２）はＣＰＵ（２０
３）によってその動作を決めるコマンドを、レジスタ
（２０５）にセットされる事によって動作する。このレ
ジスタ（２０５）はＤ−ＣＴＬ（２０２）の状態をＣＰ
Ｕ（２０３）に伝えるためにも用いられる。レジスタ
（２０５）に設定されたコマンドによってＤ−ＣＴＬ
（２０２）のＤＭＡ（２０６）が起動され、磁気ディス
クアレイ装置（２０１）はホストコンピュータ（２３
０）からの要求により、データをＨＤＤ（２１１）へ書
きこみ、またはＨＤＤ（２１１）から読み出す。
【００１９】Last Data Buffer（２０８）は、通常デー
タを制御するBuff.（２０９）とは別に設けたバッファ
である。磁気ディスクアレイ装置（２０１）からホスト
コンピュータ（２３０）に対してデータを送信する時、
本願発明の方式ではＬＡ／ＬＲＣ生成・チェック回路
（２０７）にて送信するデータの整合性が確認されるま
では、全データをホストコンピュータ（２３０）に送信
して転送終了とすることができない。そのため、データ
の整合性が確認されるまで、最後のデータ（１バイト分
程度）をここに溜めておき、データ転送終了としない。
タを制御するBuff.（２０９）とは別に設けたバッファ
である。磁気ディスクアレイ装置（２０１）からホスト
コンピュータ（２３０）に対してデータを送信する時、
本願発明の方式ではＬＡ／ＬＲＣ生成・チェック回路
（２０７）にて送信するデータの整合性が確認されるま
では、全データをホストコンピュータ（２３０）に送信
して転送終了とすることができない。そのため、データ
の整合性が確認されるまで、最後のデータ（１バイト分
程度）をここに溜めておき、データ転送終了としない。
【００２０】また、ホストコンピュータ（２３０）と接
続するための外部インタフェース（２２０）と接続する
ためのインタフェース（２０４）とＤ−ＣＴＬ（２０
２）とはＰＣＩ（Peripheral Component Interconnect)
バス（２１４）等の内部通信路により接続する。
続するための外部インタフェース（２２０）と接続する
ためのインタフェース（２０４）とＤ−ＣＴＬ（２０
２）とはＰＣＩ（Peripheral Component Interconnect)
バス（２１４）等の内部通信路により接続する。
【００２１】インタフェース（２０４）は、磁気ディス
クアレイ装置（２０１）の外部へのインタフェースとな
るコネクタを有する部品である。インタフェース（２０
４）に汎用のＰＣＩ−Ｆｉｂｒｅ Ｃｈａｎｎｅｌコン
トローラ（２１２）や、ＰＣＩ−ＳＣＳＩコントローラ
等を用いることで、汎用的な部品によって構成すること
ができるとともに、汎用のＦｉｂｒｅ Ｃｈａｎｎｅｌ
やＳＣＳＩといった、さまざまな外部インタフェース
（２２０）を用いてホストコンピュータ（２３０）との
接続を可能にする。
クアレイ装置（２０１）の外部へのインタフェースとな
るコネクタを有する部品である。インタフェース（２０
４）に汎用のＰＣＩ−Ｆｉｂｒｅ Ｃｈａｎｎｅｌコン
トローラ（２１２）や、ＰＣＩ−ＳＣＳＩコントローラ
等を用いることで、汎用的な部品によって構成すること
ができるとともに、汎用のＦｉｂｒｅ Ｃｈａｎｎｅｌ
やＳＣＳＩといった、さまざまな外部インタフェース
（２２０）を用いてホストコンピュータ（２３０）との
接続を可能にする。
【００２２】ホストコンピュータ（２３０）とのインタ
フェースである外部インタフェース（２２０）はＳＣＳ
Ｉ、Ｆｉｂｒｅ Ｃｈａｎｎｅｌ、ＩＥＥＥ１３９４等
の標準インタフェース、インタフェース（２０４）はＳ
ＣＳＩ、Ｆｉｂｒｅ Ｃｈａｎｎｅｌ、ＰＣＩ等で構成
している。本実施例ではインタフェース（２０４）にＰ
ＣＩ、外部インタフェース（２２０）にＦｉｂｒｅ Ｃ
ｈａｎｎｅｌと異なるインタフェースで構成しているた
め、ＰＣＩ−Ｆｉｂｒｅ Ｃｈａｎｎｅｌ ＣＴＬ（２１
２）を搭載して、インタフェースを変換している。
フェースである外部インタフェース（２２０）はＳＣＳ
Ｉ、Ｆｉｂｒｅ Ｃｈａｎｎｅｌ、ＩＥＥＥ１３９４等
の標準インタフェース、インタフェース（２０４）はＳ
ＣＳＩ、Ｆｉｂｒｅ Ｃｈａｎｎｅｌ、ＰＣＩ等で構成
している。本実施例ではインタフェース（２０４）にＰ
ＣＩ、外部インタフェース（２２０）にＦｉｂｒｅ Ｃ
ｈａｎｎｅｌと異なるインタフェースで構成しているた
め、ＰＣＩ−Ｆｉｂｒｅ Ｃｈａｎｎｅｌ ＣＴＬ（２１
２）を搭載して、インタフェースを変換している。
【００２３】このようなシステムにおいて、ホストコン
ピュータ（２３０）から外部インタフェース（２２０）
を通して磁気ディスクアレイ装置（２０１）にデータが
書き込まれるとき、磁気ディスクアレイ装置（２０１）
のＤ−ＣＴＬ（２０２）は、磁気ディスクアレイ装置
（２０１）内部でのデータを保証するために、磁気ディ
スクアレイ装置（２０１）固有のデータ保証コードを、
ＬＡ／ＬＲＣ生成・チェック回路（２０７）にて生成
し、ホストコンピュータ（２３０）から受け取ったデー
タに付加する。
ピュータ（２３０）から外部インタフェース（２２０）
を通して磁気ディスクアレイ装置（２０１）にデータが
書き込まれるとき、磁気ディスクアレイ装置（２０１）
のＤ−ＣＴＬ（２０２）は、磁気ディスクアレイ装置
（２０１）内部でのデータを保証するために、磁気ディ
スクアレイ装置（２０１）固有のデータ保証コードを、
ＬＡ／ＬＲＣ生成・チェック回路（２０７）にて生成
し、ホストコンピュータ（２３０）から受け取ったデー
タに付加する。
【００２４】そのデータ保証コードを付加したデータを
キャッシュメモリ（２１０）へ書き込むと、Ｄ−ＣＴＬ
（２０２）は転送終了の情報をレジスタ（２０５）に書
き込むことでＣＰＵ（２０３）に知らせ、ＣＰＵ（２０
３）はインタフェース（２０４）を通してホストコンピ
ュータ（２３０）へデータ受信終了を知らせ、ホストコ
ンピュータ（２３０）からのデータ転送は終了となる。
キャッシュメモリ（２１０）に書き込まれたデータは、
ホストコンピュータ（２３０）に依存せず、磁気ディス
クアレイ装置（２０１）のＣＰＵ（２０３）がＤ−ＣＴ
Ｌ（２０２）を介してＨＤＤ（２１１）に書き込む。
キャッシュメモリ（２１０）へ書き込むと、Ｄ−ＣＴＬ
（２０２）は転送終了の情報をレジスタ（２０５）に書
き込むことでＣＰＵ（２０３）に知らせ、ＣＰＵ（２０
３）はインタフェース（２０４）を通してホストコンピ
ュータ（２３０）へデータ受信終了を知らせ、ホストコ
ンピュータ（２３０）からのデータ転送は終了となる。
キャッシュメモリ（２１０）に書き込まれたデータは、
ホストコンピュータ（２３０）に依存せず、磁気ディス
クアレイ装置（２０１）のＣＰＵ（２０３）がＤ−ＣＴ
Ｌ（２０２）を介してＨＤＤ（２１１）に書き込む。
【００２５】それとは逆に、ホストコンピュータ（２３
０）が磁気ディスクアレイ装置（２０１）からデータを
読み出すとき、ホストコンピュータ（２３０）から転送
要求のコマンドを受けた磁気ディスクアレイ装置（２０
１）のＣＰＵ（２３０）は、読み出すデータがキャッシ
ュメモリ（２１０）にある場合はキャッシュメモリ（２
１０）から、読み出すデータがキャッシュメモリ（２１
０）に無い場合はＨＤＤ（２１１）からキャッシュメモ
リ（２１０）に読み出し、Ｄ−ＣＴＬ（２０２）を介
し、ＬＡ／ＬＲＣ生成・チェック回路（２０７）にて、
データを磁気ディスクアレイ装置（２０１）に書き込む
ときに付加したデータ保証コードにより、そのデータの
整合性をチェックし、インタフェース（２０４）から外
部インタフェース（２２０）を通して、ホストコンピュ
ータ（２３０）に送られる。
０）が磁気ディスクアレイ装置（２０１）からデータを
読み出すとき、ホストコンピュータ（２３０）から転送
要求のコマンドを受けた磁気ディスクアレイ装置（２０
１）のＣＰＵ（２３０）は、読み出すデータがキャッシ
ュメモリ（２１０）にある場合はキャッシュメモリ（２
１０）から、読み出すデータがキャッシュメモリ（２１
０）に無い場合はＨＤＤ（２１１）からキャッシュメモ
リ（２１０）に読み出し、Ｄ−ＣＴＬ（２０２）を介
し、ＬＡ／ＬＲＣ生成・チェック回路（２０７）にて、
データを磁気ディスクアレイ装置（２０１）に書き込む
ときに付加したデータ保証コードにより、そのデータの
整合性をチェックし、インタフェース（２０４）から外
部インタフェース（２２０）を通して、ホストコンピュ
ータ（２３０）に送られる。
【００２６】図２を用いて磁気ディスクアレイ装置内で
のデータ保証コードについて説明する。ホストコンピュ
ータ（２３０）から送信されるデータは、磁気ディス
クアレイ装置（２０１）に入るとＤ−ＣＴＬ（２０２）
の上位側にあるＬＡ／ＬＲＣ生成・チェック回路（２０
７）にてデータ保証コード（ＬＡ／ＬＲＣ）が付加され
る。
のデータ保証コードについて説明する。ホストコンピュ
ータ（２３０）から送信されるデータは、磁気ディス
クアレイ装置（２０１）に入るとＤ−ＣＴＬ（２０２）
の上位側にあるＬＡ／ＬＲＣ生成・チェック回路（２０
７）にてデータ保証コード（ＬＡ／ＬＲＣ）が付加され
る。
【００２７】ＬＡ（Logical Address）はマイクロプロ
グラム（２１３）が、ホストコンピュータ（２３０）か
ら受け取ったデータの先頭に適当に割り当てる初期値
を、５１２バイトに区切られる１ブロックごとのデータ
に１ずつ加算していく。検査時はそのデータの初期値を
検査する時にマイクロプログラムにより、ＬＡ付加時と
同じ初期値を与え比較し、５１２バイトごとに１ずつ加
算しながら比較、一致確認することでデータの連続性を
確認できる。ＬＲＣ（Longitudinal RedundancyCheck）
は５１２バイト単位の１ブロック内の１バイト目から５
１２バイト目までを、水平方向に排他的論理和をとって
いき、５１２バイト目まで計算して得たデータである。
検査時は付加時と同様の計算を行い、得たＬＲＣの値を
検査するデータに付加されていたＬＲＣと比較、一致確
認することで、磁気ディスクアレイ装置（２０１）内で
のハードウェア的なデータ化けを確認する。
グラム（２１３）が、ホストコンピュータ（２３０）か
ら受け取ったデータの先頭に適当に割り当てる初期値
を、５１２バイトに区切られる１ブロックごとのデータ
に１ずつ加算していく。検査時はそのデータの初期値を
検査する時にマイクロプログラムにより、ＬＡ付加時と
同じ初期値を与え比較し、５１２バイトごとに１ずつ加
算しながら比較、一致確認することでデータの連続性を
確認できる。ＬＲＣ（Longitudinal RedundancyCheck）
は５１２バイト単位の１ブロック内の１バイト目から５
１２バイト目までを、水平方向に排他的論理和をとって
いき、５１２バイト目まで計算して得たデータである。
検査時は付加時と同様の計算を行い、得たＬＲＣの値を
検査するデータに付加されていたＬＲＣと比較、一致確
認することで、磁気ディスクアレイ装置（２０１）内で
のハードウェア的なデータ化けを確認する。
【００２８】ＬＡ／ＬＲＣ生成・チェック回路（２０
７）にてＬＡ／ＬＲＣを付加されたデータは、ＥＣＣ
生成・チェック回路にてＥＣＣを付加され、キャッシ
ュメモリ（２１０）に書き込まれる。キャッシュメモリ
（２１０）から読み出されたデータは、ＥＣＣ生成・
チェック回路にてＥＣＣデータをチェックされ、ＥＣＣ
を外されてＢｕｆｆ．（２０９）を通して、ＨＤＤ
（２１１）に書き込まれる。ＨＤＤ（２１１）から読
み出されたデータはＢｕｆｆ．（２０９）を通してＬ
Ａ／ＬＲＣ生成・チェック回路（２０７）に送られ、Ｌ
Ａ／ＬＲＣをチェックされ、ＬＡ／ＬＲＣを外してホス
トコンピュータ（２３０）に送信される。
７）にてＬＡ／ＬＲＣを付加されたデータは、ＥＣＣ
生成・チェック回路にてＥＣＣを付加され、キャッシ
ュメモリ（２１０）に書き込まれる。キャッシュメモリ
（２１０）から読み出されたデータは、ＥＣＣ生成・
チェック回路にてＥＣＣデータをチェックされ、ＥＣＣ
を外されてＢｕｆｆ．（２０９）を通して、ＨＤＤ
（２１１）に書き込まれる。ＨＤＤ（２１１）から読
み出されたデータはＢｕｆｆ．（２０９）を通してＬ
Ａ／ＬＲＣ生成・チェック回路（２０７）に送られ、Ｌ
Ａ／ＬＲＣをチェックされ、ＬＡ／ＬＲＣを外してホス
トコンピュータ（２３０）に送信される。
【００２９】従来のシステムの動作を図３を用いて説明
する。磁気ディスクアレイ装置（２０１）は、ホストコ
ンピュータ（２３０）からの要求を受けた磁気ディスク
アレイ装置（２０１）は、マイクロプログラム（２１
３）がＣＰＵ（２０３）にコマンドを発行し、データ転
送を開始する（３０１）。コマンドを受けたＣＰＵ（２
０３）は、ホストコンピュータ（２３０）に転送するデ
ータをキャッシュメモリ（２１０）から読み出して、Ｐ
ＣＩバス（２１４）に出力するようなデータ転送をレジ
スタ（２０５）を介してＤＭＡ（２０６）に命令する
（３１１）。
する。磁気ディスクアレイ装置（２０１）は、ホストコ
ンピュータ（２３０）からの要求を受けた磁気ディスク
アレイ装置（２０１）は、マイクロプログラム（２１
３）がＣＰＵ（２０３）にコマンドを発行し、データ転
送を開始する（３０１）。コマンドを受けたＣＰＵ（２
０３）は、ホストコンピュータ（２３０）に転送するデ
ータをキャッシュメモリ（２１０）から読み出して、Ｐ
ＣＩバス（２１４）に出力するようなデータ転送をレジ
スタ（２０５）を介してＤＭＡ（２０６）に命令する
（３１１）。
【００３０】ＤＭＡ（２０６）に起動命令のかかったＤ
−ＣＴＬ（２０２）は、キャッシュメモリ（２１０）か
らデータを読み出し、ＰＣＩバス（２１４）に出力する
（３２１）。
−ＣＴＬ（２０２）は、キャッシュメモリ（２１０）か
らデータを読み出し、ＰＣＩバス（２１４）に出力する
（３２１）。
【００３１】そのデータ転送を行いながら、そのデータ
の書きこみ時にＬＡ／ＬＲＣ生成・チェック回路（２０
７）で付加されたデータ保証コードを、ＬＡ／ＬＲＣ生
成・チェック回路（２０７）で計算する。そしてデータ
をホストコンピュータ（２３０）に送信し終えると、レ
ジスタ（２０５）に転送終了を書きこむことで、ＣＰＵ
（２０３）にそれを伝える（３２２）。それと同時にデ
ータ保証コードを計算した結果を、データに付加されて
いたデータ保証コードと比較一致確認しエラーチェック
を行い（３２３）、その結果をレジスタ（２０５）に書
きこむ（３２４）。
の書きこみ時にＬＡ／ＬＲＣ生成・チェック回路（２０
７）で付加されたデータ保証コードを、ＬＡ／ＬＲＣ生
成・チェック回路（２０７）で計算する。そしてデータ
をホストコンピュータ（２３０）に送信し終えると、レ
ジスタ（２０５）に転送終了を書きこむことで、ＣＰＵ
（２０３）にそれを伝える（３２２）。それと同時にデ
ータ保証コードを計算した結果を、データに付加されて
いたデータ保証コードと比較一致確認しエラーチェック
を行い（３２３）、その結果をレジスタ（２０５）に書
きこむ（３２４）。
【００３２】一方、レジスタ（２０５）を監視し、デー
タ転送の終了を待っていたＣＰＵ（２０３）は、データ
転送終了を確認すると、ホストコンピュータ（２３０）
にステータス報告するための動作に移る（３１２）。Ｃ
ＰＵ（２０３）はステータスを確認するために、レジス
タ（２０５）に書きこまれた情報（正常／異常）（３２
４）を参照する。そして、そこで確認された情報をホス
トコンピュータ（２３０）に報告し（３１３）、データ
転送は終了する。３００ＭＨｚで動作するＣＰＵ（２０
３）を用いた時、マイクロプログラム（２１３）がコマ
ンドを発行してから、ＣＰＵ（２０３）がホストコンピ
ュータ（２３０）にステータスを報告するまでの時間は
約８０μｓｅｃであり、その中でデータステータス処理
に要する時間は約２０μｓｅｃである。
タ転送の終了を待っていたＣＰＵ（２０３）は、データ
転送終了を確認すると、ホストコンピュータ（２３０）
にステータス報告するための動作に移る（３１２）。Ｃ
ＰＵ（２０３）はステータスを確認するために、レジス
タ（２０５）に書きこまれた情報（正常／異常）（３２
４）を参照する。そして、そこで確認された情報をホス
トコンピュータ（２３０）に報告し（３１３）、データ
転送は終了する。３００ＭＨｚで動作するＣＰＵ（２０
３）を用いた時、マイクロプログラム（２１３）がコマ
ンドを発行してから、ＣＰＵ（２０３）がホストコンピ
ュータ（２３０）にステータスを報告するまでの時間は
約８０μｓｅｃであり、その中でデータステータス処理
に要する時間は約２０μｓｅｃである。
【００３３】ホストコンピュータ（２３０）はデータの
整合性の結果が磁気ディスクアレイ装置（２０１）から
報告されるまで、受け取ったデータを一時的にホストコ
ンピュータ（２３０）内部のInput Buffer（２３１）で
保持し、磁気ディスクアレイ装置（２０１）から「正
常」の報告を得るまでそのデータを利用することができ
ない。また、その結果が「異常」であった場合はそのデ
ータを破棄し、磁気ディスクアレイ装置（２０１）に対
して再度同じデータを要求する。
整合性の結果が磁気ディスクアレイ装置（２０１）から
報告されるまで、受け取ったデータを一時的にホストコ
ンピュータ（２３０）内部のInput Buffer（２３１）で
保持し、磁気ディスクアレイ装置（２０１）から「正
常」の報告を得るまでそのデータを利用することができ
ない。また、その結果が「異常」であった場合はそのデ
ータを破棄し、磁気ディスクアレイ装置（２０１）に対
して再度同じデータを要求する。
【００３４】本願発明では従来のシステムの中で、デー
タ転送終了後にＣＰＵ（２０３）がレジスタ（２０５）
を参照し、ホストコンピュータ（２３０）に送信したデ
ータの整合性を参照していた部分を（３１２）、Ｄ−Ｃ
ＴＬ（２０２）によりハードウェア的に処理するしくみ
を作り、データ転送時間を短縮する。
タ転送終了後にＣＰＵ（２０３）がレジスタ（２０５）
を参照し、ホストコンピュータ（２３０）に送信したデ
ータの整合性を参照していた部分を（３１２）、Ｄ−Ｃ
ＴＬ（２０２）によりハードウェア的に処理するしくみ
を作り、データ転送時間を短縮する。
【００３５】実際の装置動作の中で、磁気ディスクアレ
イ装置（２０１）から送信されるデータの「正常」か
「異常」かの割合を見ると、ほとんどの場合が「正常」
なデータである。
イ装置（２０１）から送信されるデータの「正常」か
「異常」かの割合を見ると、ほとんどの場合が「正常」
なデータである。
【００３６】図４を用いて本願発明による転送方式を説
明する。データ転送の開始時の動作は従来と同様であ
る。ＣＰＵ（２０３）がホストコンピュータ（２３０）
にデータの整合性を報告がする時、Ｄ−ＣＴＬ（２０
２）から転送終了の報告を受けた時、常に「正常」を報
告するようなマイクロプログラム（２１３）を設定す
る。そうすることによって、データが「正常」であった
場合、ＣＰＵ（２０３）はＤ−ＣＴＬ（２０２）からデ
ータ転送終了の報告を受けると（４２２）同時に、レジ
スタ（２０５）に書きこまれたデータの整合性を確認に
行くことなく、ホストコンピュータ（２３０）に「正
常」の報告を送信することができる（４１２，４１
３）。
明する。データ転送の開始時の動作は従来と同様であ
る。ＣＰＵ（２０３）がホストコンピュータ（２３０）
にデータの整合性を報告がする時、Ｄ−ＣＴＬ（２０
２）から転送終了の報告を受けた時、常に「正常」を報
告するようなマイクロプログラム（２１３）を設定す
る。そうすることによって、データが「正常」であった
場合、ＣＰＵ（２０３）はＤ−ＣＴＬ（２０２）からデ
ータ転送終了の報告を受けると（４２２）同時に、レジ
スタ（２０５）に書きこまれたデータの整合性を確認に
行くことなく、ホストコンピュータ（２３０）に「正
常」の報告を送信することができる（４１２，４１
３）。
【００３７】こうすることで、図３のＣＰＵ（２０３）
によるデータの整合性の報告処理にかかっていた時間
（３１２）を短縮することができる。マイクロプログラ
ム（２１３）のステップを踏んで動作していたステータ
ス報告処理（３１２）は約２０μｓｅｃ要するが、ハー
ドウェアに依存させ、「正常」を報告するだけの処理で
は、Ｄ−ＣＴＬ（２０２）の動作クロック数クロックか
ら１０クロック程度で実現可能なため、数１００ｎ（ナ
ノ）ｓｅｃとほとんど無視できる時間となり、従来方式
のステータス報告処理に要していた時間（３１２）が短
縮される。
によるデータの整合性の報告処理にかかっていた時間
（３１２）を短縮することができる。マイクロプログラ
ム（２１３）のステップを踏んで動作していたステータ
ス報告処理（３１２）は約２０μｓｅｃ要するが、ハー
ドウェアに依存させ、「正常」を報告するだけの処理で
は、Ｄ−ＣＴＬ（２０２）の動作クロック数クロックか
ら１０クロック程度で実現可能なため、数１００ｎ（ナ
ノ）ｓｅｃとほとんど無視できる時間となり、従来方式
のステータス報告処理に要していた時間（３１２）が短
縮される。
【００３８】ここで問題となるのはデータが異常であっ
たときである。上記のようなシステムにした場合、ＣＰ
Ｕ（２０３）はＤ−ＣＴＬ（２０２）からデータ転送終
了の報告を受けると、ホストコンピュータ（２３０）に
対して必ず「正常」の報告をしてしまう。そこで、ホス
トコンピュータ（２３０）に送信するデータが「異常」
であることをＤ−ＣＴＬ（２０２）がＬＡ／ＬＲＣ生成
・チェック回路（２０７）で検出したとき、ＣＰＵ（２
０３）はホストコンピュータ（２３０）に対して、「正
常」を報告することなく、「異常」をホストコンピュー
タ（２３０）に対して知らせる方法が必要となる。
たときである。上記のようなシステムにした場合、ＣＰ
Ｕ（２０３）はＤ−ＣＴＬ（２０２）からデータ転送終
了の報告を受けると、ホストコンピュータ（２３０）に
対して必ず「正常」の報告をしてしまう。そこで、ホス
トコンピュータ（２３０）に送信するデータが「異常」
であることをＤ−ＣＴＬ（２０２）がＬＡ／ＬＲＣ生成
・チェック回路（２０７）で検出したとき、ＣＰＵ（２
０３）はホストコンピュータ（２３０）に対して、「正
常」を報告することなく、「異常」をホストコンピュー
タ（２３０）に対して知らせる方法が必要となる。
【００３９】そこで、本願発明では磁気ディスクアレイ
装置（２０１）が転送したデータの「異常」をホストコ
ンピュータ（２３０）に報告する手段として、磁気ディ
スクアレイ装置（２０１）内部のＰＣＩバスやＳＣＳＩ
等のバスインタフェースのエラー信号を報告する信号に
強制的にエラーを発生させることでデータ転送を中止さ
せる方法をとる。本実施例においては、ＰＣＩバス（２
１４）の信号線に存在するＳ−ＥＲＲ、Ｐ−ＥＲＲなど
のＰＣＩバスの異常を知らせる信号に着目する。
装置（２０１）が転送したデータの「異常」をホストコ
ンピュータ（２３０）に報告する手段として、磁気ディ
スクアレイ装置（２０１）内部のＰＣＩバスやＳＣＳＩ
等のバスインタフェースのエラー信号を報告する信号に
強制的にエラーを発生させることでデータ転送を中止さ
せる方法をとる。本実施例においては、ＰＣＩバス（２
１４）の信号線に存在するＳ−ＥＲＲ、Ｐ−ＥＲＲなど
のＰＣＩバスの異常を知らせる信号に着目する。
【００４０】これらの信号線は本来ＰＣＩバスで転送さ
れるデータの異常を報告するために、ＰＣＩバスの仕様
として組み込まれている信号である。Ｄ−ＣＴＬ（２０
２）がＬＡ／ＬＲＣ生成・チェック回路（２０７）で、
ホストコンピュータ（２３０）に送信するデータに異常
を発見した時、Ｓ−ＥＲＲ、Ｐ−ＥＲＲなどの信号に対
して、Ｄ−ＣＴＬ（２０２）によって強制的にエラーを
発生させる。インタフェース（２０４）上にあるＰＣＩ
−Ｆｉｂｒｅ Ｃｈａｎｎｅｌ ＣＴＬ（２１２）はＰＣ
Ｉバス（２１４）上にそれらのエラーを発見すると、そ
のとき転送されていたデータの送信元であるＤ−ＣＴＬ
（２０２）に対して、データを再度転送するように要求
する。その時、外部インタフェース（２２０）上はデー
タが転送されないだけで、特にエラーの発生は見られな
い。
れるデータの異常を報告するために、ＰＣＩバスの仕様
として組み込まれている信号である。Ｄ−ＣＴＬ（２０
２）がＬＡ／ＬＲＣ生成・チェック回路（２０７）で、
ホストコンピュータ（２３０）に送信するデータに異常
を発見した時、Ｓ−ＥＲＲ、Ｐ−ＥＲＲなどの信号に対
して、Ｄ−ＣＴＬ（２０２）によって強制的にエラーを
発生させる。インタフェース（２０４）上にあるＰＣＩ
−Ｆｉｂｒｅ Ｃｈａｎｎｅｌ ＣＴＬ（２１２）はＰＣ
Ｉバス（２１４）上にそれらのエラーを発見すると、そ
のとき転送されていたデータの送信元であるＤ−ＣＴＬ
（２０２）に対して、データを再度転送するように要求
する。その時、外部インタフェース（２２０）上はデー
タが転送されないだけで、特にエラーの発生は見られな
い。
【００４１】ここで、Ｄ−ＣＴＬ（２０２）がホストコ
ンピュータ（２３０）に送信するデータを全て送信して
しまった後に、ＬＡ／ＬＲＣ生成・チェック回路（２０
７）で送信データに「異常」検出し、ＰＣＩバス（２１
４）に強制的にエラーを発生させても、ＣＰＵ（２０
３）に対してデータ転送終了が報告されてしまうため、
ホストコンピュータ（２３０）に対して「正常」が報告
されてしまう。そこで、Ｄ−ＣＴＬ（２０２）はデータ
転送を終了する前にＰＣＩバス（２１４）にエラーを発
生させる必要がある。
ンピュータ（２３０）に送信するデータを全て送信して
しまった後に、ＬＡ／ＬＲＣ生成・チェック回路（２０
７）で送信データに「異常」検出し、ＰＣＩバス（２１
４）に強制的にエラーを発生させても、ＣＰＵ（２０
３）に対してデータ転送終了が報告されてしまうため、
ホストコンピュータ（２３０）に対して「正常」が報告
されてしまう。そこで、Ｄ−ＣＴＬ（２０２）はデータ
転送を終了する前にＰＣＩバス（２１４）にエラーを発
生させる必要がある。
【００４２】そのために本願発明では、ＬＡ／ＬＲＣ生
成・チェック回路（２０７）でホストコンピュータ（２
３０）に送信するデータの整合性が判定されるまで（４
２４，４５４）、送信するデータの最後のデータを一時
的にＤ−ＣＴＬ（２０２）内のLast Data Buffer（２０
８）に保留する（４２３，４５３）。保留している間に
整合性を判定し、その結果、データが「正常」であれ
ば、Last Data Buffer（２０８）内のデータをＰＣＩバ
ス（２１４）上に送信し（４２５）、ホストコンピュー
タ（２３０）に対してデータ転送を終了させると同時
に、データ転送終了の報告をＣＰＵ（２０３）に送り
（４２２）、ＣＰＵ（２０３）から自動的に「正常」の
ステータスがホストコンピュータ（２３０）に送られて
（４４３）データ転送は終了する（４４２）。
成・チェック回路（２０７）でホストコンピュータ（２
３０）に送信するデータの整合性が判定されるまで（４
２４，４５４）、送信するデータの最後のデータを一時
的にＤ−ＣＴＬ（２０２）内のLast Data Buffer（２０
８）に保留する（４２３，４５３）。保留している間に
整合性を判定し、その結果、データが「正常」であれ
ば、Last Data Buffer（２０８）内のデータをＰＣＩバ
ス（２１４）上に送信し（４２５）、ホストコンピュー
タ（２３０）に対してデータ転送を終了させると同時
に、データ転送終了の報告をＣＰＵ（２０３）に送り
（４２２）、ＣＰＵ（２０３）から自動的に「正常」の
ステータスがホストコンピュータ（２３０）に送られて
（４４３）データ転送は終了する（４４２）。
【００４３】一方、データが「異常」であった場合はLa
st Data Buffer（２０８）内のデータはそのままで（４
５５）、データ転送の終了をＣＰＵ（２０３）に報告せ
ずに、Ｄ−ＣＴＬ（２０２）がＰＣＩバス（２１４）に
強制的にエラーを発生させれば（４５６）、「異常」の
あったデータ転送を途中で止めることができる。Ｄ−Ｃ
ＴＬ（２０２）はＰＣＩバス（２１４）に強制的にエラ
ーを発生させた後、エラーの生じた終了であることをＣ
ＰＵ（２０３）に報告する（４５２）。それを受けたＣ
ＰＵ（２０３）はホストコンピュータ（２３０）に「異
常」を報告するように設定し直した後、ホストコンピュ
ータ（２３０）に対して「異常」を報告する（４４
３）。
st Data Buffer（２０８）内のデータはそのままで（４
５５）、データ転送の終了をＣＰＵ（２０３）に報告せ
ずに、Ｄ−ＣＴＬ（２０２）がＰＣＩバス（２１４）に
強制的にエラーを発生させれば（４５６）、「異常」の
あったデータ転送を途中で止めることができる。Ｄ−Ｃ
ＴＬ（２０２）はＰＣＩバス（２１４）に強制的にエラ
ーを発生させた後、エラーの生じた終了であることをＣ
ＰＵ（２０３）に報告する（４５２）。それを受けたＣ
ＰＵ（２０３）はホストコンピュータ（２３０）に「異
常」を報告するように設定し直した後、ホストコンピュ
ータ（２３０）に対して「異常」を報告する（４４
３）。
【００４４】ＣＰＵ（２０３）に異常終了を報告する方
法を図５に示す。従来Ｄ−ＣＴＬ（２０２）は１ビット
の信号をレジスタ（２０５）に書きこむことで、データ
転送の終了か否かをＣＰＵ（２０３）に報告していた。
本願発明ではこの終了報告のレジスタを２ビットにする
ことで、転送中、転送終了（初期設定で正常を報告）、
転送終了（異常設定のため設定を変更）の３通りの対処
方法をＣＰＵ（２０３）にとらせることができる。
法を図５に示す。従来Ｄ−ＣＴＬ（２０２）は１ビット
の信号をレジスタ（２０５）に書きこむことで、データ
転送の終了か否かをＣＰＵ（２０３）に報告していた。
本願発明ではこの終了報告のレジスタを２ビットにする
ことで、転送中、転送終了（初期設定で正常を報告）、
転送終了（異常設定のため設定を変更）の３通りの対処
方法をＣＰＵ（２０３）にとらせることができる。
【００４５】異常転送が行われた場合、次の転送を開始
する時には、再びＣＰＵ（２０３）のステータス報告の
設定を「正常」に戻しておく。
する時には、再びＣＰＵ（２０３）のステータス報告の
設定を「正常」に戻しておく。
【００４６】このLast Data Buffer（２０８）でデータ
の一部を一旦保留することで、データ転送の終了をＣＰ
Ｕ（２０３）に報告するまでの時間は、ハードウェア的
に数クロック分遅れる形となるが、ＣＰＵ（２０３）が
整合性をレジスタ（２０５）で参照するのに要する、マ
イクロプログラム（２１３）の制御に要する時間と比べ
たとき、無視できる程度のものとなる。また、「異常」
発生時は通常の時間よりもＰＣＩバス（２１４）にエラ
ーを発生させる分複雑となり遅れるが、データ転送に占
める「正常」と「異常」の比率を比べれば、希少なケー
スであるから大量のデータ転送をした時の性能は「正
常」なケースの処理時間に依存し、転送時間は短縮され
る。
の一部を一旦保留することで、データ転送の終了をＣＰ
Ｕ（２０３）に報告するまでの時間は、ハードウェア的
に数クロック分遅れる形となるが、ＣＰＵ（２０３）が
整合性をレジスタ（２０５）で参照するのに要する、マ
イクロプログラム（２１３）の制御に要する時間と比べ
たとき、無視できる程度のものとなる。また、「異常」
発生時は通常の時間よりもＰＣＩバス（２１４）にエラ
ーを発生させる分複雑となり遅れるが、データ転送に占
める「正常」と「異常」の比率を比べれば、希少なケー
スであるから大量のデータ転送をした時の性能は「正
常」なケースの処理時間に依存し、転送時間は短縮され
る。
【００４７】以上は、本発明を磁気ディスクアレイ装置
とそれを制御するホストコンピュータからなるシステム
に適用した例について説明したものであるが、本発明は
磁気ディスク装置等を含めた、データの制御をマイクロ
プロセッサを用いて行うデータ制御装置を用いたシステ
ムに適用することも可能である。
とそれを制御するホストコンピュータからなるシステム
に適用した例について説明したものであるが、本発明は
磁気ディスク装置等を含めた、データの制御をマイクロ
プロセッサを用いて行うデータ制御装置を用いたシステ
ムに適用することも可能である。
【００４８】本願発明を用いたことによる、磁気ディス
クアレイ装置からホストコンピュータにデータを転送す
る時の、正常転送と異常転送のそれぞれを外部インタフ
ェース（２２０）上で観察したものを図６に示す。図６
に示される転送は、図３、図４の転送において、ハード
ウェアによるデータ転送の部分（３２１，４２１，４５
１）と、ＣＰＵの行うステータス報告の部分（３１３，
４１３，４４３）だけである。
クアレイ装置からホストコンピュータにデータを転送す
る時の、正常転送と異常転送のそれぞれを外部インタフ
ェース（２２０）上で観察したものを図６に示す。図６
に示される転送は、図３、図４の転送において、ハード
ウェアによるデータ転送の部分（３２１，４２１，４５
１）と、ＣＰＵの行うステータス報告の部分（３１３，
４１３，４４３）だけである。
【００４９】本発明を用いて正常な転送が行われた場
合、ステータスの報告までが短時間に行われる。異常な
転送が行われた場合は、従来通りのステータス報告まで
の時間が見られ、正常時と、異常時にステータス報告ま
での時間が異なる。本発明を用いたシステムに対して、
意図的に正常な転送と、異常な転送を発生させた場合、
その転送方式に図６に示す差異が見られる。
合、ステータスの報告までが短時間に行われる。異常な
転送が行われた場合は、従来通りのステータス報告まで
の時間が見られ、正常時と、異常時にステータス報告ま
での時間が異なる。本発明を用いたシステムに対して、
意図的に正常な転送と、異常な転送を発生させた場合、
その転送方式に図６に示す差異が見られる。
【００５０】
【発明の効果】磁気ディスクアレイからホストコンピュ
ータに転送されるデータのステータスが「正常」である
確率と、「異常」である確率を比べた場合、「正常」で
ある転送がほとんどである。本願発明を用いることで、
ほとんどデータは「正常」報告の方式で転送されるた
め、システムとしてのデータ転送効率は大幅に向上す
る。
ータに転送されるデータのステータスが「正常」である
確率と、「異常」である確率を比べた場合、「正常」で
ある転送がほとんどである。本願発明を用いることで、
ほとんどデータは「正常」報告の方式で転送されるた
め、システムとしてのデータ転送効率は大幅に向上す
る。
【図１】本願発明の基本構成図である。
【図２】データに付加されるチェックコードである。
【図３】従来の転送方式である。
【図４】本発明による転送方式である。
【図５】転送終了を知らせる信号である。
【図６】外部データバスに見る転送方式の違いである。
２０１…磁気ディスクアレイ装置、２０２…Ｄ−ＣＴ
Ｌ、２０３…ＣＰＵ、２０４…インタフェース、２０５
…レジスタ、２０６…ＤＭＡ、２０７…ＬＡ／ＬＲＣ生
成・チェック回路、２０８…Last Data Buffer、２０９
…Buffer、２１０…キャッシュメモリ、２１１…ＨＤ
Ｄ、２１２…ＰＣＩ−Ｆｉｂｒｅ Ｃｈａｎｎｅｌ ＣＴ
Ｌ、２１３…マイクロプログラム、２１４…ＰＣＩバ
ス、２１５…ＦＤＤ、２２０…外部インタフェース、２
３０…ホストコンピュータ、２３１…Input Buffer。
Ｌ、２０３…ＣＰＵ、２０４…インタフェース、２０５
…レジスタ、２０６…ＤＭＡ、２０７…ＬＡ／ＬＲＣ生
成・チェック回路、２０８…Last Data Buffer、２０９
…Buffer、２１０…キャッシュメモリ、２１１…ＨＤ
Ｄ、２１２…ＰＣＩ−Ｆｉｂｒｅ Ｃｈａｎｎｅｌ ＣＴ
Ｌ、２１３…マイクロプログラム、２１４…ＰＣＩバ
ス、２１５…ＦＤＤ、２２０…外部インタフェース、２
３０…ホストコンピュータ、２３１…Input Buffer。
フロントページの続き (72)発明者 八木沢 育哉 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 Ｆターム(参考） 5B065 BA01 CA30 CC08 EK10 5B083 AA01 BB02 CE01 DD13 EE07 EF11 GG04
Claims (3)
- 【請求項１】データを記録する記録媒体と、この記録媒
体からデータを読み出し上位装置に送信する命令を出す
ＣＰＵと、このＣＰＵからの命令を実行するＤＭＡと、
前記ＣＰＵからの命令を前記ＤＭＡに受け渡すレジスタ
と、前記ＤＭＡに制御され前記記録媒体から読み出した
データの整合性を確認して前記上位装置に送信するＬＡ
／ＬＲＣ生成・チェック回路と、前記ＤＭＡ，前記レジ
スタ，前記ＬＡ／ＬＲＣ生成・チェック回路を制御する
コントローラとを備え、 前記ＬＡ／ＬＲＣ生成・チェック回路にてデータの整合
性を確認した場合には、前記コントローラが前記上位装
置に前記データの正常を報告するサブシステム。 - 【請求項２】前記コントローラから前記上位装置に送信
するデータの最終部分を保留するバッファを備え、前記
ＬＡ／ＬＲＣ生成・チェック回路にてこのデータの整合
性を確認した後に前記最終部分を前記上位装置に送信す
る請求項１に記載のサブシステム。 - 【請求項３】前記ＬＡ／ＬＲＣ生成・チェック回路にて
このデータの整合性が確認出来ないときに、前記コント
ローラは前記上位装置接続される通信路にエラーを発生
させる請求項１に記載のサブシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000010277A JP2001202295A (ja) | 2000-01-17 | 2000-01-17 | サブシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000010277A JP2001202295A (ja) | 2000-01-17 | 2000-01-17 | サブシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001202295A true JP2001202295A (ja) | 2001-07-27 |
| JP2001202295A5 JP2001202295A5 (ja) | 2007-02-08 |
Family
ID=18538314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000010277A Pending JP2001202295A (ja) | 2000-01-17 | 2000-01-17 | サブシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001202295A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004037092A1 (de) * | 2004-05-24 | 2005-12-29 | Hitachi, Ltd. | WORM-Garantie-Speichervorrichtung |
| US7039758B2 (en) | 2003-03-25 | 2006-05-02 | Hitachi, Ltd. | Disk array system based on disks with a fixed-length unit of access |
| JP2006252239A (ja) * | 2005-03-11 | 2006-09-21 | Fujitsu Ltd | ファイル制御装置 |
| JP2007058286A (ja) * | 2005-08-22 | 2007-03-08 | Hitachi Ltd | 記憶装置のフォーマットを不要としたストレージシステム及び記憶制御方法 |
| JP2007513394A (ja) * | 2003-05-14 | 2007-05-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ホスト・バス・アダプタからステータスを与えるための方法、装置、及びプログラム記憶装置 |
| EP1873649A1 (en) | 2006-06-28 | 2008-01-02 | Hitachi, Ltd. | Storage system and data protection method therefor |
| US7398448B2 (en) | 2004-08-31 | 2008-07-08 | Hitachi, Ltd. | Storage system has the function of preventing drive write error |
| EP2042980A2 (en) | 2007-09-26 | 2009-04-01 | Hitachi, Ltd. | Storage sub-system and method for controlling the same |
| US8402210B2 (en) | 2004-11-11 | 2013-03-19 | Hitachi, Ltd. | Disk array system |
| US8407517B2 (en) | 2010-04-08 | 2013-03-26 | Hitachi, Ltd. | Methods and apparatus for managing error codes for storage systems coupled with external storage systems |
| US8713251B2 (en) | 2009-05-27 | 2014-04-29 | Hitachi, Ltd. | Storage system, control method therefor, and program |
-
2000
- 2000-01-17 JP JP2000010277A patent/JP2001202295A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039758B2 (en) | 2003-03-25 | 2006-05-02 | Hitachi, Ltd. | Disk array system based on disks with a fixed-length unit of access |
| JP2007513394A (ja) * | 2003-05-14 | 2007-05-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | ホスト・バス・アダプタからステータスを与えるための方法、装置、及びプログラム記憶装置 |
| KR100968314B1 (ko) * | 2003-05-14 | 2010-07-08 | 인터내셔널 비지네스 머신즈 코포레이션 | 프로그램 저장 디바이스, 호스트, 호스트 버스 어댑터,입력/출력 시스템 및 호스트 버스 어댑터로부터의 상태자동 표현 방법 |
| US7024522B2 (en) | 2004-05-24 | 2006-04-04 | Hitachi, Ltd. | Worm guarantee storage device employing block write inhibition information |
| DE102004037092A1 (de) * | 2004-05-24 | 2005-12-29 | Hitachi, Ltd. | WORM-Garantie-Speichervorrichtung |
| US7398448B2 (en) | 2004-08-31 | 2008-07-08 | Hitachi, Ltd. | Storage system has the function of preventing drive write error |
| US8402210B2 (en) | 2004-11-11 | 2013-03-19 | Hitachi, Ltd. | Disk array system |
| JP2006252239A (ja) * | 2005-03-11 | 2006-09-21 | Fujitsu Ltd | ファイル制御装置 |
| JP2007058286A (ja) * | 2005-08-22 | 2007-03-08 | Hitachi Ltd | 記憶装置のフォーマットを不要としたストレージシステム及び記憶制御方法 |
| EP1873649A1 (en) | 2006-06-28 | 2008-01-02 | Hitachi, Ltd. | Storage system and data protection method therefor |
| US7574554B2 (en) | 2006-06-28 | 2009-08-11 | Hitachi, Ltd. | Storage system and data protection method therefor |
| EP2042980A2 (en) | 2007-09-26 | 2009-04-01 | Hitachi, Ltd. | Storage sub-system and method for controlling the same |
| US8209595B2 (en) | 2007-09-26 | 2012-06-26 | Hitachi, Ltd. | Storage sub-system and method for controlling the same |
| US8051367B2 (en) | 2007-09-26 | 2011-11-01 | Hitachi, Ltd. | Storage sub-system and method for controlling the same |
| US8713251B2 (en) | 2009-05-27 | 2014-04-29 | Hitachi, Ltd. | Storage system, control method therefor, and program |
| US8407517B2 (en) | 2010-04-08 | 2013-03-26 | Hitachi, Ltd. | Methods and apparatus for managing error codes for storage systems coupled with external storage systems |
| US8738963B2 (en) | 2010-04-08 | 2014-05-27 | Hitachi, Ltd. | Methods and apparatus for managing error codes for storage systems coupled with external storage systems |
| US9361177B2 (en) | 2010-04-08 | 2016-06-07 | Hitachi, Ltd. | Methods and apparatus for managing error codes for storage systems coupled with external storage systems |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205501B1 (en) | Apparatus and method for handling universal serial bus control transfers | |
| US7093043B2 (en) | Data array having redundancy messaging between array controllers over the host bus | |
| US6157975A (en) | Apparatus and method for providing an interface to a compound Universal Serial Bus controller | |
| US5499346A (en) | Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus | |
| JP2846837B2 (ja) | 障害を早期検出するためのソフトウェア制御方式のデータ処理方法 | |
| US7620747B1 (en) | Software based native command queuing | |
| JP2001202295A (ja) | サブシステム | |
| US7171583B2 (en) | For PPRC backup systems | |
| US9542251B2 (en) | Error detection on a low pin count bus | |
| JPH08335204A (ja) | 双方向同期マルチドロップ・データ・バスを有するデータ処理システム | |
| US6189117B1 (en) | Error handling between a processor and a system managed by the processor | |
| US7437593B2 (en) | Apparatus, system, and method for managing errors in prefetched data | |
| CN116501536A (zh) | Axi互连模块检查、校验与保护方法、装置及存储介质 | |
| US7213180B2 (en) | Bus bridge circuit, bus connection system, and data error notification method for bus bridge circuit | |
| US7085859B2 (en) | Method, apparatus and program storage device for automatically presenting status from a host bus adapter until an error is detected | |
| US6412060B2 (en) | Method and apparatus for supporting multiple overlapping address spaces on a shared bus | |
| US5687310A (en) | System for generating error signal to indicate mismatch in commands and preventing processing data associated with the received commands when mismatch command has been determined | |
| US6799293B2 (en) | Sparse byte enable indicator for high speed memory access arbitration method and apparatus | |
| JP2002312416A (ja) | メモリ制御回路の論理検証装置及び方法 | |
| US7343522B2 (en) | Apparatus having a transfer mode abnormality detecting function, storage controlling apparatus, and interface module for the storage controlling apparatus | |
| GB2457147A (en) | Reading back data on an I2C bus to detect transmission errors | |
| US20060106957A1 (en) | Method and system for performance enhancement in a polled data storage environment | |
| JP2810265B2 (ja) | データ蓄積装置及び情報処理システム | |
| JPH0541041A (ja) | 磁気デイスクライト・リード診断方式 | |
| US20020166039A1 (en) | Method and apparatus for supporting multiple overlapping address spaces on a shared bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061215 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061215 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070731 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100128 |