CN116643142A - 一种芯片测试方法及系统 - Google Patents

Abstract

本发明揭示了一种芯片测试方法及系统，其中芯片测试方法包括：接收测试模式选择信号，判断所述模式选择信号是否指示待测芯片进入在线测试模式；若是，则保持所述待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试。本发明提供的芯片测试方法，无需启动中央处理器，故不需要提前对测试程序进行烧录，能够优化芯片的测试过程，降低测试成本和周期。

Description

一种芯片测试方法及系统

技术领域

本发明涉及集成电路测试技术领域，尤其涉及一种芯片测试方法及系统。

背景技术

随着半导体技术的发展，单一芯片上的集成度不断提高，SoC(System on Chip，片上系统)的技术得到了极大地发展。其中，SIP(Silicon Intellectual Property，硅智产)是指芯片行业内一种事先定义、经验证可以重复使用的、能完成特定功能的模块。随着芯片复杂度和集成度的提升，处理器、存储器、I/O端口以及模拟电路都集成在一个硅片上，如此，组成一个完整的SoC。当然，IP核不局限于SIP。

SIP可以被具体分为：IP软核(Soft IP)，一种使用RTL(寄存器传送级别，RegisterTransfer Level)或者更高级别进行描述的SIP；IP硬核(Hard IP)，一种具有固定的层结构，并且针对特定过程中的特定应用进行了定制的优化过的IP核；IP固核(Firm IP)，一种已经做了描述但是提供了参数供设计人员进行应用定制的IP核。

现有技术在对芯片进行测试的过程中，特别是对IP硬核进行测试的过程中，通常需要将代码烧录到芯片的闪存或SRAM(Static Random-Access Memory，静态随机存取存储器)中，通过boot启动CPU(中央处理器，Central Processing Unit；以下简称CPU)，通过CPU对其中的测试程序编程，完成IP硬核的测试过程。然而，这种方式需要在测试前将测试程序预先烧录至待测芯片中，极大地浪费了加工工时。在需要对多个待测芯片执行同测时，此种弊端则更为显著。

发明内容

本发明的目的之一在于提供一种芯片测试方法，以解决现有技术中测试之前需要逐个将代码烧录到待测芯片中，测试成本高且测试周期场的技术问题。

本发明的目的之一在于提供一种芯片测试系统。

为实现上述发明目的之一，本发明一实施方式提供一种芯片测试方法，所述方法包括：接收测试模式选择信号，判断所述测试模式选择信号是否指示待测芯片进入在线测试模式；若是，则保持所述待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试。

作为本发明一实施方式的进一步改进，所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”具体包括：直接根据片上寄存器中的外部测试指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试。

作为本发明一实施方式的进一步改进，所述待测芯片包括编程测试模块，所述编程测试模块包括设置有所述片上寄存器的配置单元以及串行外设接口；在所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”之前，所述芯片测试方法还包括：通过所述串行外设接口接收来自测试机的所述测试指令，并在所述测试指令符合预设条件时，将其存入所述片上寄存器。

作为本发明一实施方式的进一步改进，所述测试指令包括状态指令和/或写操作指令所述“通过所述串行外设接口接收来自测试机的所述测试指令，并将所述测试指令存入所述片上寄存器”具体包括：在所述串行外设接口接收到所述测试指令时，控制所述编程测试模块输出低电平的应答信号，解析判断所述状态指令是否指示所述片上寄存器解锁；若是，则控制所述编程测试模块输出高电平的应答信号，开始接受所述写操作指令并存储；其中，所述写操作指令包括地址信息高字节、地址信息低字节、测试数据高字节和测试数据低字节；所述“直接根据片上寄存器中的外部测试指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试”具体包括：直接根据所述片上寄存器中的写操作指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试。

作为本发明一实施方式的进一步改进，所述测试指令作为所述编程测试模块的输入数据信号，其数据位中心与时钟信号的上升沿对齐；所述应答反馈信号作为所述编程测试模块的输出数据信号，其数据位中心与所述时钟信号的下降沿对齐；其中，所述时钟信号至少用于指导所述编程测试模块与所述测试机之间的数据信号传输。

作为本发明一实施方式的进一步改进，在所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”之后，所述芯片测试方法还包括：控制所述IP硬核将测试结果直接输出至测试机；其中，所述测试机用于调整并输出所述外部测试指令。

作为本发明一实施方式的进一步改进，在所述“判断所述测试模式选择信号是否指示待测芯片进入在线测试模式”之后，所述芯片测试方法还包括：若否，则启动所述中央处理器，编程预先烧录的测试代码，对所述待测芯片的至少一个IP硬核执行测试。

为实现上述发明目的之一，本发明一实施方式提供一种芯片测试系统，包括至少一个待测芯片；所述待测芯片包括：中央处理器；至少一个IP硬核；模式选择模块，第一输入端连接所述中央处理器，选择输出端连接所述至少一个IP硬核；所述模式选择模块用于接收测试模式选择信号，判断所述测试模式选择信号是否指示待测芯片进入在线测试模式，且用于在所述测试模式选择信号指示进入在线测试模式时，保持所述中央处理器关闭；编程测试模块，指令输出端连接所述模式选择模块的第二输入端，用于在所述测试模式选择信号指示进入在线测试模式时，根据外部测试指令对所述至少一个IP硬核执行测试。

作为本发明一实施方式的进一步改进，所述芯片测试系统包括测试机，用于输出所述外部测试指令；所述编程测试模块包括相互连接的配置单元和串行外设接口，所述配置单元包括至少一个片上寄存器；所述测试机的输出端连接所述串行外设接口，所述编程测试模块通过所述配置单元连接至所述IP硬核。

作为本发明一实施方式的进一步改进，所述芯片测试系统包括测试机，用于输出所述外部测试指令；所述IP硬核串接于所述模式选择模块和所述测试机之间。

作为本发明一实施方式的进一步改进，所述IP硬核设置有多个，多个所述IP硬核之间相互并联。

作为本发明一实施方式的进一步改进，所述芯片测试系统包括测试机，用于输出所述外部测试指令；所述待测芯片设置有多个，多个所述待测芯片并联于所述测试机的外部指令输出侧。

与现有技术相比，本发明提供的芯片测试方法和系统，在判断进入在线测试模式后，避免使用中央处理器对IP硬核执行测试，转而直接根据外部指令执行测试，并保持中央处理器与IP硬核之间不发生测试信号上的通信，无需在测试前将中央处理器能够执行的测试程序烧录到每个待测芯片内，实现了对测试过程的优化和多芯片同测需求的满足。

附图说明

图1是本发明一实施方式中芯片测试方法的步骤流程图；

图2是本发明另一实施方式中芯片测试方法的步骤流程图；

图3是本发明再一实施方式中芯片测试方法的步骤流程图；

图4是本发明再一实施方式中在执行芯片测试方法时的信号时序图；

图5是本发明又一实施方式中芯片测试方法的步骤流程图；

图6是本发明一实施方式中芯片测试系统的结构示意图；

图7是本发明另一实施方式中芯片测试系统的结构示意图。

具体实施方式

以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

实施例1

本发明实施例提供了一种芯片测试方法，请参照图1，本发明的芯片测试方法包括：

步骤S1，接收测试模式选择信号，判断测试模式选择信号是否指示待测芯片进入在线测试模式；

若是，则跳转步骤S3，保持待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对待测芯片的至少一个IP硬核执行测试。

需要说明的是，本实施例中的测试模式选择信号可以来自芯片外部，也可以来自芯片内部。对于前者，可以来自测试机或其他待测芯片。对于后者，可以随外部测试指令一起来自于后文所述的编程测试模块，或复用外部测试指令作为所述测试模式选择信号。

而通信断开表征中央处理器在IP硬核测试层面不对IP硬核形成控制，并不限定两者实际不具有数据通信关系或电性连接关系。

具体地，本实施例中的外部测试指令表征来自外部诸如测试机等测试装置的指令，仅表示其最初来源自外部，其也可以在进入待测芯片后经过芯片内部其他器件存储并转发。

需要说明的是，在本领域的惯用做法中，常通过基于中央处理器(CPU)的测试模式进行芯片测试，然而，这种方式需要在测试前将测试程序预先烧录至待测芯片中，极大地浪费了加工工时。除此之外，使用CPU的测试模式进行芯片测试时，由于需要对芯片进行调试，故需要额外的器件实现，会加大软硬件成本，因此本申请采用中央处理器和IP硬核通信断开的方式，不仅降低了测试成本，还提高了测试效率。

具体地，本实施例“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”具体包括：

直接根据片上寄存器中的外部测试指令，对待测芯片的至少一个IP硬核执行系统内编程测试。

需要说明的是，本实施例的片上寄存器表征设置于待测芯片之上的寄存器，编程测试模块内有多个寄存器，这些寄存器分别对应各个IP硬核。通过配置对应的寄存器，变成测试模块可以在待测芯片内配置所有的IP硬核。

实施例2

在实施例1的基础上，请参阅图2所示，本发明的测试方法还包括：

步骤S1，接收测试模式选择信号，判断测试模式选择信号是否指示待测芯片进入在线测试模式；

若是，则跳转步骤S2，通过串行外设接口接收来自测试机的测试指令，并在测试指令符合预设条件时，将其存入片上寄存器；

步骤S3，保持待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对待测芯片的至少一个IP硬核执行测试。

其中，所述预设条件表征所述测试指令与待测芯片或其中若干IP硬核的匹配情况。在判断测试指令符合所述预设条件时，可以认为测试指令是指向待测芯片或若干IP硬核至少其中之一的，或者可以认为，测试指令能够被所述待测芯片或若干IP硬核至少其中之一所接收并执行。反之，在判断所述测试指令不符合所述预设条件时，则表征当前测试指令并不能应用与该待测芯片或该IP硬核，所述待测芯片选择不对其进行存储。

需要说明的是，测试指令与模式选择信号做区分解释时，可以检验测试指令是否指示对IP硬核进行测试操作，以及测试指令本身是否有效，若否，则排斥将测试指令存入寄存器。

复用测试指令作为模式选择信号时，还可以同时检验芯片是否进入在线测试模式。

实施例3

在实施例2的基础上，请参阅图3所示，本申请的测试指令包括状态指令和/或写操作指令，实施例2中设置于步骤S1之后的步骤S2“通过所述串行外设接口接收来自测试机的测试指令，并将测试指令存入所述片上寄存器”，具体包括：

步骤S21，在串行外设接口接收到测试指令时，控制编程测试模块输出低电平的应答信号，解析判断状态指令是否指示片上寄存器解锁；

若是，则跳转步骤S22，控制编程测试模块输出高电平的应答信号，开始接收写操作指令并存储；其中，所述写操作指令包括地址信息高字节、地址信息低字节、测试数据高字节和测试数据低字节；

上述步骤S3“保持待测芯片中的中央处理器和IP硬核通信断开，直接根据片上寄存器中的外部测试指令，对待测芯片的至少一个IP硬核执行系统内编程测试”具体包括：

步骤S31，保持待测芯片中的中央处理器和IP硬核通信断开，直接根据片上寄存器中的写操作指令，对待测芯片的至少一个IP硬核执行系统内编程测试。

其中，测试机和被测芯片使用SPI通信协议传输数据，待测芯片使用指定管脚与测试机通过SPI协议进行通信，从而进行测试，此处需要说明的是SPI通信协议为一种同步串行传输规范，是一种高速、全双工、同步通信总线，所以可以在同一时间发送和接收数据。

结合图4所示，SPI协议包括是MISO(主设备数据输入)、MOSI(主设备数据输出)、SCLK(时钟)，编程那个测试模块命令通过串行外设接口的MOSI进入模块，发送顺序为编码从左至右依次发送。MISO用于输出命令完成情况和状态信息，复位无效时为低电平。

需要说明的是，在上述步骤中，低电平应答信号输出至测试机，用于指示当前待测芯片状态为开始接收测试指令。高电平应答信号输出至测试机，用于指示当前待测芯片状态为片上寄存器解锁并开始存储写操作指令。

写操作指令的命名是相对于测试机而言的，对于待测芯片而言，其为包含IP硬核测试相关数据的指令。

优选地，写操作指令包括的地址信息高字节、地址信息低字节、测试数据高字节和测试数据低字节依次排列。其中，所述测试数据高字节和所述测试数据低字节，还可以根据其包含于写操作指令而被分别定义为写数据高字节和写数据低字节。

具体地，上述直接根据片上寄存器中的写操作指令，也即，对IP硬核执行系统内编程测试的过程，主要依靠写操作指令的指导，特别是依靠测试数据高字节和测试数据低字节的指导。

具体地，请参阅图4所示，测试指令作为所述编程测试模块的输入数据信号，其数据位中心与时钟信号的上升沿对齐；所述应答信号作为所述编程测试模块的输出数据信号，其数据位中心与所述时钟信号的下降沿对齐；其中，所述时钟信号至少用于指导所述编程测试模块与所述测试机之间的数据信号传输。如此，方可保持数据传输的稳定性。

总结而言，所述在线测试模式在执行过程中，至少能够支持解锁状态指令和写操作指令，两者的编码情况、功能以及待测芯片对相关指令的应答，可以如下表1所示。

表1

实施例4

在实施例3的基础上，请参阅图5所示，在步骤S3“直接根据外部测试指令对待测芯片的至少一个IP硬核执行测试”之后，芯片测试方法还包括：

控制IP硬核将测试结果直接输出至测试机；其中，所述测试机用于调整并输出外部测试指令。

在一具体实现方式中，测试结果和外部测试指令可具有如下表2所示的关系：

表2

需要说明的是，上述测试结果为ok，指的是，当硬件模块有两个功能时，即对于第一个功能的测试结果为ok，则下一个操作指令为测试机继续测试另一个功能；当硬件模块只有一个功能时候，则无下一个操作指令，完成测试。

如此，可根据硬件模块的测试结果，进行芯片的实时监控。

如图5所示，可选地，本实施例在步骤S1的“判断测试模式选择信号是否指示待测芯片进入在线测试模式”之后，芯片测试方法还包括：

若否，则跳转步骤S3’，启动中央处理器，编程预先烧录的测试代码，对待测芯片的至少一个IP硬核执行测试。

需要说明的是，在判断无需进入在线测试模式，特别是对待测芯片除IP硬核以外其他组分进行测试时，可以在测试模式选择信号的控制下，转用中央处理器来代为执行测试过程。

当然，本实施例提供的技术方案，由于在待测芯片内做了两条测试通道，还为同时实现IP硬核测试和上述其他测试提供了可能性。

具体地，模式选择信号可以指示进入兼容模式，在此种模式下，待测芯片通过编程测试模块对IP硬核执行在线测试，且通过中央处理器对芯片内其他部分执行测试。

实施例5

请参阅图6所示，本实施例还提供了一种芯片测试系统，包括待测芯片；待测芯片包括：

中央处理器；

至少一个IP硬核；

模式选择模块，第一输入端连接所述中央处理器，选择输出端连接至少一个IP硬核；模式选择模块用于接收测试模式选择信号，判断测试模式选择信号是否指示待测芯片进入在线测试模式，且用于在测试模式选择信号指示进入在线测试模式时，保持所述中央处理器关闭；

编程测试模块，指令输出端连接模式选择模块的第二输入端，用于在测试模式选择信号指示进入在线测试模式时，根据外部测试指令对至少一个IP硬核执行测试。

需要说明的是，上述芯片测试系统包括测试机，用于输出所述外部测试指令；所述编程测试模块包括相互连接的配置单元和串行外设接口，配置单元包括至少一个片上寄存器；配置单元通过串行外设接口采用SPI协议与测试机连接。

测试机的输出端连接所述串行外设接口，编程测试模块通过配置单元连接至所述IP硬核，编程测试模块与IP硬核之间的通讯连接可采用模式选择模块切换，具体的，常规通讯下中央处理器与IP硬核通讯连接，基于检测到的待测芯片在线检测命令断开中央处理器与IP硬核通讯连接，转而连接配置单元与IP硬核的通讯连接。

芯片测试系统包括测试机，用于输出外部测试指令；IP硬核串接于所述模式选择模块和测试机之间。

IP硬核设置有多个，多个IP硬核之间相互并联。

芯片测试系统包括测试机，用于输出外部测试指令。

如此，上述系统可应用实施例1～4任一所提供的测试方法。

实施例6

本发明还提供了一种芯片测试系统，请参阅图7所示，与实施例5不同的是，本系统的待测芯片设置有多个，多个待测芯片并联于测试机的外部指令输出侧。

需要说明的是，在测试机管脚允许的情况下，一台测试机可实现多芯片同测需求。

具体地，再请参阅图7，本实施例的测试机有至少两个SPI(串行外设接口，SerialPeripheral Interface；以下简称SPI)接口，每个SPI接口可独立进行芯片的测试，也可以采用总线方式拓展接口。也即，本实施例的芯片测试系统，可独立地对ASIC2(待测芯片2)、ASIC3(待测芯片3)......ASICn(待测芯片n)进行测试，另外由于不经过CPU，故大大提高了芯片的测试效率。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (12)

1.一种芯片测试方法，其特征在于，所述方法包括：

接收测试模式选择信号，判断所述测试模式选择信号是否指示待测芯片进入在线测试模式；

若是，则保持所述待测芯片中的中央处理器和IP硬核通信断开，直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试。

2.根据权利要求1所述的芯片测试方法，其特征在于，所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”具体包括：

直接根据片上寄存器中的外部测试指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试。

3.根据权利要求2所述的芯片测试方法，其特征在于，所述待测芯片包括编程测试模块，所述编程测试模块包括设置有所述片上寄存器的配置单元以及串行外设接口；在所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”之前，所述芯片测试方法还包括：

通过所述串行外设接口接收来自测试机的所述测试指令，并在所述测试指令符合预设条件时，将其存入所述片上寄存器。

4.根据权利要求3所述的芯片测试方法，其特征在于，所述测试指令包括状态指令和/或写操作指令，所述“通过所述串行外设接口接收来自测试机的所述测试指令，并将所述测试指令存入所述片上寄存器”具体包括：

在所述串行外设接口接收到所述测试指令时，控制所述编程测试模块输出低电平的应答信号，解析判断所述状态指令是否指示所述片上寄存器解锁；

若是，则控制所述编程测试模块输出高电平的应答信号，开始接收所述写操作指令并存储；其中，所述写操作指令包括地址信息高字节、地址信息低字节、测试数据高字节和测试数据低字节；

所述“直接根据片上寄存器中的外部测试指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试”具体包括：

直接根据所述片上寄存器中的写操作指令，对所述待测芯片的至少一个IP硬核执行系统内编程测试。

5.根据权利要求4所述的芯片测试方法，其特征在于，所述测试指令作为所述编程测试模块的输入数据信号，其数据位中心与时钟信号的上升沿对齐；所述应答信号作为所述编程测试模块的输出数据信号，其数据位中心与所述时钟信号的下降沿对齐；其中，所述时钟信号至少用于指导所述编程测试模块与所述测试机之间的数据信号传输。

6.根据权利要求1所述的芯片测试方法，其特征在于，在所述“直接根据外部测试指令对所述待测芯片的至少一个IP硬核执行测试”之后，所述芯片测试方法还包括：

控制所述IP硬核将测试结果直接输出至测试机；其中，所述测试机用于调整并输出所述外部测试指令。

7.根据权利要求1所述的芯片测试方法，其特征在于，在所述“判断所述测试模式选择信号是否指示待测芯片进入在线测试模式”之后，所述芯片测试方法还包括：

若否，则启动所述中央处理器，编程预先烧录的测试代码，对所述待测芯片的至少一个IP硬核执行测试。

8.一种芯片测试系统，其特征在于，包括至少一个待测芯片；所述待测芯片包括：

中央处理器；

至少一个IP硬核；

模式选择模块，第一输入端连接所述中央处理器，选择输出端连接所述至少一个IP硬核；所述模式选择模块用于接收测试模式选择信号，判断所述测试模式选择信号是否指示待测芯片进入在线测试模式，且用于在所述测试模式选择信号指示进入在线测试模式时，保持所述中央处理器关闭；

编程测试模块，指令输出端连接所述模式选择模块的第二输入端，用于在所述测试模式选择信号指示进入在线测试模式时，根据外部测试指令对所述至少一个IP硬核执行测试。

9.根据权利要求8所述的芯片测试系统，其特征在于，所述芯片测试系统包括测试机，用于输出所述外部测试指令；所述编程测试模块包括相互连接的配置单元和串行外设接口，所述配置单元包括至少一个片上寄存器；

所述测试机的输出端连接所述串行外设接口，所述编程测试模块通过所述配置单元连接至所述IP硬核。

10.根据权利要求8所述的芯片测试系统，其特征在于，所述芯片测试系统包括测试机，用于输出所述外部测试指令；所述IP硬核串接于所述模式选择模块和所述测试机之间。

11.根据权利要求10所述的芯片测试系统，其特征在于，所述IP硬核设置有多个，多个所述IP硬核之间相互并联。

12.根据权利要求8所述的芯片测试系统，其特征在于，所述芯片测试系统包括测试机，用于输出所述外部测试指令；所述待测芯片设置有多个，多个所述待测芯片并联于所述测试机的外部指令输出侧。