JP2008078800A - 画像形成装置 - Google Patents

Abstract

【課題】コントローラソフト新規開発の必要性をなくし、消費地拠点における作り分け作業を簡略化する。
【解決手段】モノクロのプロッタ部に対しモノクロ用のスキャナ部とカラー用のスキャナ部のいずれかが組み合わせ可能な画像形成装置において、前記モノクロ用のスキャナ部及び前記カラー用のスキャナ部用のそれぞれ専用の読み取り装置Ａ’,Ａからインターフェース手段Ｂ’,Ｂを介して入力されるモノクロ画像データ及びカラー画像データを処理するモノクロ及びカラー共通の画像処理手段Ｃを備え、前記画像処理手段Ｃは、前記モノクロ用の読み取り装置Ａ’が接続されたときにはモノクロ画像データを処理し、前記カラー用の読み取り装置Ａが接続されたときにはカラー画像データを処理する。
【選択図】図２

Description

本発明は、スキャナ部とプロッタ部を合わせ持ち、コピー機能／プリンタ機能／スキャナ機能／ＦＡＸ機能、等の多機能を実現し、モノクロのプロッタ部に対しモノクロのスキャナ部とカラーのスキャナ部のいずれかが組み合わせ可能なデジタル方式の画像形成装置に関する。

従来、プリンタやコピー機などの画像形成装置では、画像処理用のＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ ＩＣ）やＣＰＵを含むコントローラをエンジン部に接続し、このコントローラを用いて画像形成処理を行うことが多い。例えば、コピー機の場合には、複数の画像処理用のハードウェア要素を有するＡＳＩＣをコントローラに搭載するとともに、このＡＳＩＣとエンジン部をＰＣＩインターフェースで接続し、更に同じコントローラに配設したＣＰＵとＡＳＩＣとを接続して、ＣＰＵの制御の下にコピー処理を行うことになる。そして、パフォーマンスに優れた新たな画像形成装置を作る場合には、かかる描画と制御を司るコントローラをユニット毎に高速なものに差し替えることになる。

このようなパフォーマンスのユニット交換に関する技術として特許文献１に記載の発明が知られている。

一方、パフォーマンスの優れた画像形成装置とは別に、カラー機とモノクロ機の需要比率の問題もある。デジタル複合機においてカラー機の需要は増加傾向にあるが、全体に占めるモノクロ機の比率は８０％以上あり、その中でも特に海外における需要は大きい。ここでモノクロ機とカラー機との展開において、モノクロ機に対し、ユーザのニーズに応じてスキャナ部のみをカラー化対応として、複写機能としてはモノクロであるがスキャナ機能としてはカラーである機種も考えられる。このような場合、同一機種内でモノクロスキャナ構成バージョンとカラースキャナ構成バージョンとを作り分けて対応する必要がある。特に、モノクロ機の需要が多い海外では、同一機種内でモノクロスキャナ構成バージョンとカラースキャナ構成バージョンとを作り分けて対応する要求は顕著である。
特許第３６８２４４３号公報

しかし、モノクロスキャナ構成バージョンとカラースキャナ構成バージョンのマシンのニーズの比率を予測することが困難であり、生産拠点で前記各バージョンのマシンを製造し、作り分けた完成品を出荷する場合、ニーズの少ないバージョンのマシン在庫を海外の倉庫に蓄積させてしまう虞がある。そこで、ベースとなるプロッタ部とモノクロスキャナ部とカラースキャナ部を各々必要数量のみ（マシンとしては半完成品の状態で）生産拠点から出荷し、海外の消費地拠点において、ユーザのニーズに応じてモノクロスキャナ構成もしくはカラースキャナ構成のマシンをできるだけ手間をかけることなく組み付けて完成品とすれば、前述のマシン在庫の蓄積を避けることができることが分かる。

ここで、スキャナ画像処理のコアとなるＩＰＵ部を含めて作り分けを行うことは、コントローラソフトに対し新規開発もしくはリソースの大幅な変更を余儀なくされることになる。このような新規開発、あるいはリソースの大幅な変更は、リスクと大きな開発時間を伴うことになり、製品をタイムリーに世の中に送り出すことができないということを意味する。更に、消費地拠点における作り分け時の手間も、ＩＰＵを含めた作り分けでは大きなものとなってしまい、製造上好ましいものではない。

しかし、カラースキャナとモノクロスキャナにおけるＩＰＵ間のインターフェースは、各々の特性及びコストに対して最適化されており差異が存在するため、ＩＰＵ部を共通化した場合、その差異を吸収する手段が必要となる。更に、モノクロ構成のマシンのコストを極力下げる必要があるため、ＩＰＵ部を共通化した場合においてもモノクロ構成のマシンに対してコスト最適化を図る必要がある。

そこで、本発明が解決すべき課題は、コントローラソフト新規開発の必要性をなくし、消費地拠点における作り分け作業を簡略化することができるようにすることにある。

前記課題を解決するため、第１の手段は、モノクロのプロッタ部に対しモノクロ用のスキャナ部とカラー用のスキャナ部のいずれかが組み合わせ可能な画像形成装置において、前記モノクロ用のスキャナ部及び前記カラー用のスキャナ部用のそれぞれ専用の読み取り手段からインターフェース手段を介して入力されるモノクロ画像データ及びカラー画像データを処理するモノクロ及びカラー共通の画像処理手段を備え、前記画像処理手段は、前記モノクロ用のスキャナ部が接続されたときにはモノクロ画像データを処理し、前記カラー用のスキャナ部が接続されたときにはカラー画像データを処理することを特徴とする。

第２の手段は、第１の手段において、前記モノクロ用のスキャナ部が接続されたときにはモノクロ用のインターフェース手段が、前記カラー用のスキャナ部が接続されたときにはカラー用のインターフェース手段がそれぞれ使用されることを特徴とする。

第３の手段は、第２の手段において、前記モノクロ用のインターフェース手段にはモノクロ用のスキャナ部を接続するためのインターフェース回路及びモノクロ画像処理に必要な容量の記憶手段が設けられ、前記カラー用のインターフェース手段にはカラー用を接続するためのインターフェース回路及びカラー画像処理に必要な容量の記憶手段が設けられていることを特徴とする。

第４の手段は、第２又は第３の手段において、前記モノクロ用のインターフェース手段にハーネスを介して前記モノクロ用のスキャナ部と接続するためのモノクロ用のインターフェース手段専用のインターフェースコネクタと、前記共通の画像処理手段と接続するためのモノクロ用及びカラー用共通のインターフェースコネクタを備え、前記カラー用のインターフェース手段にハーネスを介して前記カラー用のスキャナ部と接続するためのカラー用のインターフェース手段専用のインターフェースコネクタと、前記共通の画像処理手段と接続するためのモノクロ用及びカラー用共通のインターフェースコネクタを備えていることを特徴とする。なお、前記接続はいわゆるボードＴＯボードで行われる。

第５の手段は、第４の手段において、前記モノクロ用のインターフェース手段専用のインターフェースコネクタと、前記カラー用のインターフェース手段専用のインターフェースコネクタとが共通では使用不可のものであることを特徴とする。

第６の手段は、第２ないし第５のいずれかの手段において、前記モノクロ用のインターフェース手段はＴＴＬインターフェースであり、前記カラー用のインターフェース手段はＬＶＤＳインターフェースであることを特徴とする。

第７の手段は、第６の手段おいて、前記モノクロ用インターフェース手段が、前記モノクロ用のスキャナ部から全ビット同時にパラレル転送される画像データを、偶数ビットと奇数ビットに分け、交互に時分割して前記共通の画像処理手段に転送する信号形態変換手段を備えていることを特徴とする。

第８の手段は、第２ないし第７のいずれかの手段において、前記モノクロ用のインターフェース手段及び前記カラー用のインターフェース手段は、自身がモノクロ用のインターフェース手段であるのかカラー用のインターフェース手段であるのかを示す見分け信号を生成する見分け信号生成手段をそれぞれ備え、前記画像処理装置は前記見分け信号に基づいて接続された読み取り手段がモノクロ用のものかカラー用のものかを見分けることを特徴とする。

第９の手段は、第８のいずれかの手段において、前記モノクロ用の読み取り手段及び前記カラー用の読み取り手段は、自身が接続されていることを示す接続検知用の信号線をそれぞれ備え、前記モノクロ用の読み取り手段又は前記カラー用の読み取り手段が前記インターフェース手段に接続されたとき、前記画像処理手段は前記読み取り手段のいずれかの接続を検知することを特徴とする。

第１０の手段は、第９の手段において、前記画像処理手段は、前記見分け信号及び前記接続検知信号の状態を読み取り、現在の接続状態がモノクロ構成なのか カラー構成なのかを判別することを特徴とする。

第１１の手段は、第１の手段において、前記インターフェース手段がモノクロ用とカラー用共通であることを特徴とする。

第１２の手段は、第１１の手段において、前記インターフェース手段が前記画像処理手段に一体に設けられていることを特徴とする。

第１３の手段は、第１１又は第１２の手段において、前記モノクロ用の読み取り手段及び前記カラー用の読み取り手段は、自身が接続されていることを示す接続検知用の信号線をそれぞれ備え、前記モノクロ用の読み取り手段又は前記カラー用の読み取り手段が前記インターフェース手段に接続されたとき、前記画像処理装置は前記接続検知用の信号に基づいてモノクロ用又はカラー用のいずれの読み取り手段が接続されているのかを判別し、判別された結果に応じて前記インターフェース手段をモノクロ対応又はカラー対応に切り換えることを特徴とする。

なお、後述の実施形態では、モノクロのプロッタ部は符号１に、モノクロ用のスキャナ部は符号３に、画像形成装置はデジタル複合機４に、モノクロ専用の読み取り手段はモノクロＳＢＵ３１（もしくはモノクロスキャナＡ’）に、カラー用のスキャナ部は符号２に、カラー専用の読み取り手段はカラーＳＢＵ２１（もしくはカラースキャナＡ）に、共通の画像処理手段はＩＰＵ部１２に、モノクロ用のインターフェース手段はモノクロＳＵＩ部Ｂ’にカラー用のインターフェース手段はカラーＳＵＩ部Ｂに、モノクロ用のインターフェース回路はＴＴＬ Ｉ／Ｆ３２に、カラー用のインターフェース回路はＬＤＶＳ Ｉ／Ｆ２２に、記憶手段は、フレームメモリ（ＲＭ）２３，３３に、ハーネスは符号Ｈ１，Ｈ１’に、インターフェースコネクタはＨ２，Ｈ２’に、信号形態変換手段は信号形態変換部（回路）３４に、見分け信号生成手段は見分け信号生成回路１５に、接続検知信号線は符号１６に、モノクロ用とカラー用共通のインターフェース手段は共通ＳＵＩ部Ｂａに、インターフェース部が一体に設けられた画像処理手段は符号Ｃａに、それぞれ対応する。

本発明によれば、前記各手段の構成により、コントローラソフト新規開発の必要性をなくし、消費地拠点における作り分け作業を簡略化することができる。

以下、本発明の実施形態について図面を参照して説明する。

図１は本発明を実施するための背景を説明するための図である。各種の機能組み合わせが可能なデジタル複合機等を海外で輸出販売する場合、各構成ユニットを組み付けていない半完成状態で生産／集約拠点から出荷し、消費地拠点においてニーズに応じた機能構成にするために必要ユニットを組み合わせ、完成品状態にする。図１はモノクロ出力のプロッタ部に対して、モノクロ用又はカラー用のスキャナ部を任意に組み合わせ可能なデジタル複合機の例である。

図１において、集約拠点では、出荷時の形態としてプロッタ部１、カラースキャナ部２、及びモノクロスキャナ部３が各々単独のユニットとして存在する。これらのユニットは集約拠点から出荷された後、消費地拠点においてニーズに応じてプロッタ部１に対してカラースキャナ部２又はもしくはモノクロスキャナ部３のいずれかが組み付けられ、デジタル複合機４として完成する。

図２はカラースキャナ部２とプロッタ部１とを組み合わせたときの回路構成の概略を示すブロック図、図３はモノクロスキャナ部３とプロッタ部１とを組み合わせたときの回路構成の概略を示すブロック図である。

図２において、カラースキャナ部２は、カラー用読み取り装置（以下、カラースキャナと称す）Ａと、カラースキャナインターフェース部（以下、カラーＳＩＵ部と称す）Ｂとからなる。カラースキャナＡは集約地出荷前よりカラースキャナ部２に搭載されている。カラーＳＩＵ部Ｂは消費地拠点においカラースキャナ部２がプロッタ部１に組み付けられる際に当該プロッタ部１に搭載される。符号Ｃは共通の画像処理部（以下、ＩＰＵ部と称す）、符号Ｄはコントローラ、符号Ｅは書き込み部である。ＩＰＵ部Ｃは集約地出荷前より予めプロッタ部１に搭載されている。

図３において、モノクロスキャナ部３は、モノクロ用読み取り装置（以下、モノクロスキャナと称す）Ａ’と、モノクロスキャナインターフェース部（以下、モノクロＳＩＵ部と称す）Ｂ’とからなる。モノクロスキャナＡ’は、集約地出荷前より予めモノクロスキャナ部３に搭載されている。モノクロＳＩＵ部Ｂ’は消費地拠点においてモノクロスキャナ部３がプロッタ部１に組み付けられる際にプロッタ部１に搭載される。モノクロスキャナ部３の場合も、ＩＰＵ部Ｃ、コントローラＤ、書き込み部Ｅがカラースキャナ部２と同様に設けられている。ＩＰＵ部Ｃ、コントローラＤ、書き込み部Ｅはそれぞれモノクロ機、カラー機共通で、コントローラＤ、書き込み部Ｅも予めプロッタ部３に搭載されている。すなわち、本実施形態では、消費地拠点においてプロッタ部１にカラースキャナ部２あるいはモノクロスキャナ部３を組み付ける際に、各々に適合したカラーＳＩＵ部ＢあるいはモノクロＳＩＵ部Ｂ’をプロッタ部１内に取り付ける。

カラースキャナＡはカラー読み取り部（以下、カラーＳＢＵ部と称す）２１とＬＶＤＳ Ｉ／Ｆ２１ａを有し、読み取ったカラー画像に対しＲ／Ｇ／Ｂの３種類の画像データ信号をＬＶＤＳ出力でカラー用ＳＩＵ部Ｂに送出する。カラー画像信号Ｉ／ＦにＬＶＤＳ Ｉ／Ｆを採用するのは、Ｒ／Ｇ／Ｂの各信号群（各１０ビット程度）をパラレル→シリアル変換で転送するため信号線数を削減できること、高速転送が可能なこと、外来ノイズに強く信号劣化が少ないこと、自身もノイズを出し難くＥＭＩ（不要輻射）対策に有利なこと、等の理由からである。

カラーＳＩＵ部Ｂは、ＬＶＤＳのレシーバ２２及びＲＧＢ各色毎に設けられたフレームメモリ（図ではＦＭで示す）２３を備えている。ＬＶＤＳのレシーバ２２は、カラースキャナＡのカラーＳＢＵ部２１からシリアル転送されて来たＲ／Ｇ／Ｂの各信号を受け、パラレルデータ（各１０ビット程度）に変換する。フレームメモリ２３はカラーＳＢＵ部２１から転送されて来る画像データを一時的に取り込み、スキャニング画像処理部１１（図では画像処理１として示す）との処理速度の差を吸収する。カラーデータの場合は、Ｒ／Ｇ／Ｂの３色分のメモリ容量が必要となる。

スキャニング画像処理部１１はカラーＳＢＵ部２１から送られて来た画像信号をスキャナ信号として処理し、コントローラＤに送る機能と、プリント用信号として処理し、印刷用画像処理部１２（図では画像処理２として示す）に送る機能とを有する。印刷用画像処理部１２はスキャニング画像処理部１１から転送された画像データを、更に印刷用データとして処理するものである。印刷用画像処理部１２は処理した画像データを書き込み制御部１３に転送する。書き込み制御部１３は、印刷用画像処理部１２で処理された印刷用画像データを書き込み用信号に変換し、書き込み部Ｅに転送する機能を有する。なお、スキャニング画像処理部１１及び印刷用画像処理部１２は本実施形態ではそれぞれＡＳＩＣで構成されている。

前記スキャニング画像処理部１１の処理速度とカラーＳＢＵ部２１のデータ転送速度には差があるため、画像データをフレームメモリ２３に一時蓄積して吸収するが、カラーＳＢＵ部２１からフレームメモリ２３に対する画像データ取り込みは、カラーＳＢＵ部２１から送出されるデータ転送クロック信号２５に同期して行われ、フレームメモリ２３からスキャニング画像処理部１１に対する画像データの送出はスキャニング画像処理部１１から送出されるデータ取り込みクロック信号２６に同期して行われる。

一方、モノクロ機用の回路構成は、図３を参照すると分かるように図２に示した、カラー機のカラーＳＢＵ部２１に代えてモノクロＳＢＵ部３１と、ＬＤＶＳ Ｉ／Ｆ２１ａに代えてＴＴＬ Ｉ／Ｆ３１ａと、ＬＶＤＳ２２に代えてＴＴＬ３２と、３色のフレームメモリ２３に代えて一色のフレームメモリ３３とし、ＴＴＬ３２とフレームメモリ３３の間に信号形態変換部３４を設けたものである。ＩＰＵ部Ｃ、コントローラＤ、書き込みＥの構成は図２に示したカラー機と同一である。

モノクロＳＢＵ部３１はＴＴＬ Ｉ／Ｆ３１ａを備え、読み取ったカラー原稿に対し黒（Ｋ）の１種類の画像データ信号をＴＴＬ出力によってモノクロ用ＳＩＵ部Ｂ’に送出する。モノクロ画像信号Ｉ／ＦにＴＴＬ Ｉ／Ｆを採用するのは、Ｉ／Ｆを構成するＴＴＬ素子が安価であること、カラーに比べてモノクロは信号数が少ないので（約１／３）データ転送方式を全ビットパラレルで送出することが可能であり、その場合、データ転送速度も許容範囲内に収まること、等の理由からである。

ＴＴＬ３２のレシーバはモノクロスキャナＡ’からパラレル転送されて来たＫの信号を受け、信号形態変換部３４に受け渡す。信号形態変換部３４はモノクロＳＢＵ部３１から送出された全ビットパラレルの画像信号データを、スキャニング画像処理部１１が取り込むことができるデータ形態に変換する機能を有する。フレームメモリ３３は、Ｋ一色分のメモリ容量があれば良いので、必要容量はカラーの１／３である。

カラー構成の場合、カラーＳＩＵ部Ｂを介してＲ／Ｇ／Ｂの各データはスキャニング画像処理部１１のＲ／Ｇ／Ｂ各々のデータ入力口に転送される。モノクロ構成の場合、フレームメモリ３３出力後のデータはスキャニング画像処理部１１のＲ／Ｇ／Ｂ各データ入力口に対して同時に同じ内容のデータがモノクロＳＩＵ部Ｂ’内で入力されるように結線される。

これまでの説明において、カラー構成のフレームメモリ２３とモノクロ構成のフレームメモリ３３の搭載位置を共通ＩＰＵ部Ｃではなく、ＳＩＵ部Ｂ，Ｂ’と、フレームメモリ２３，３３のメモリについてモノクロ／カラー各々必要最小限の容量のものを搭載するようにし、特にモノクロ構成時のコストダウンを図っている。

図２において、符号Ｈ１はカラースキャナＡとカラーＳＩＵ部Ｂを接続するためのハーネスであり、本ハーネスＨ１とカラーＳＩＵ部ＢはカラーＳＩＵ専用コネクタＨ２によって接続される。また、カラー用ＳＩＵ部ＢとＩＰＵ部ＣはボードＴＯボードコネクタＨ３によって接続され、本コネクタＨ３はカラーＳＩＵ部ＢとモノクロＳＩＵ部Ｂ’とで共通である。
図３において、符号Ｈ１’は、モノクロスキャナＡ’とモノクロＳＩＵ部Ｂ’を接続するためのハーネスであり、本ハーネスＨ１’とモノクロＳＩＵ部Ｂ’はモノクロＳＩＵ専用コネクタＨ２’によって接続される。

このようにカラースキャナＡとカラーＳＩＵ部Ｂとの接続にハーネスＨ１、モノクロスキャナＡ’とモノクロＳＩＵ部Ｂ’との接続にハーネスＨ１’を使用することにより、プロッタ部１内部においてカラーＳＩＵ部Ｂ、モノクロＳＩＵ部Ｂ’の配置に自由度を増すことができる。また、ハーネスＨ１とカラーＳＩＵ部Ｂ、ハーネスＨ１’とモノクロＳＩＵ部Ｂ’、カラーＳＩＵ部ＢとＩＰＵ部Ｃ、モノクロＳＩＵ部Ｂ’とＩＰＵ部Ｃとを、それぞれボードＴＯボードコネクタで接続している。これにより、画像信号の劣化を防止することが可能となり、フレームメモリ２３、３３を含む画像信号回路をカラーＳＩＵ部Ｂ及びモノクロＳＩＵ部Ｂ’上に搭載することができる。

図４はモノクロＳＩＵ部Ｂ’の要部を示すブロック図、図５は図４に示したモノクロＳＩＵ部Ｂ’内の信号の出力タイミングを示すタイミングチャートである。図４において波線で囲んだブロックは信号形態変換部３４の要部の詳細を示している。また、図５におけるＴ１ないしＴ７のタイミングはそれぞれ図４に示したＴ１〜Ｔ７のタイミングに対応する。

図４において、ＴＴＬ Ｉ／Ｆ３１ａを介して、モノクロＳＢＵ３１から全ビットパラレルデータ（図４−Ｔ１）がモノクロＳＩＵ部Ｂ’に取り込まれる。このデータは一般的には１６ビット程度である。ＴＴＬ Ｉ／Ｆ３１ａからモノクロＳＩＵ部Ｂ’側には、データ転送クロックＴ２が送られる。このデータ転送クロックは図３に示したデータ転送クロック３５に相当する。前記データ転送クロックＴ２はモノクロＳＢＵ３１から発信され、全ビットパラレルデータ（図４−Ｔ１）の送出はこのデータ転送クロックＴ２（３５）に同期して行われる。図５においてＴ１は全ビットパラレルデータであり、Ｔ２の立ち上がりに同期して変化する。

図４において、信号形態変換部３４は第１及び第２のラッチ回路（図ではＬＡＴＣＨ Ａ、ＬＡＴＣＨ Ｂで示す）３４ａ，３４ｂ、インバータ３４ｃ、及び周波数変換回路３４ｄを備えている。第１のラッチ回路３４ａは、前記全ビットパラレルデータＴ１のうち、偶数ビットデータ（一般的には８ビット程度）のみを一時保持するラッチ回路であり、入力部には偶数ビットデータのデータ線のみが結線される。第２のラッチ回路３４ｂは前記全ビットパラレルデータＴ１のうち、奇数ビットデータ（一般的には８ビット程度）のみを一時保持するラッチ回路であり、入力部に奇数ビットデータのデータ線のみが結線される。更にこれらのラッチ回路３４ａ，３４ｂの出力Ｔ４は、各々の出力の同ビット線同士を結線したものである。すなわち、出力Ｔ４のビット１は第１のラッチ回路３４ａの出力ビット（線）１と第２のラッチ回路３４ｂの出力ビット（線）１が結線され、出力Ｔ４のビット２は第１のラッチ回路３４ａの出力ビット（線）２と第２のラッチ回路３４ｂの出力ビット（線）２が結線され、というように最終ビット（一般的には８ビット程度）まで各ビット線が同等に結線される。これらのラッチ回路３４ａ，３４ｂはＣＬＫ入力に入力されるクロック信号の立ち上がりエッジでデータを保持し、ＯＥ入力に入力される信号がＨｉｇｈの期間にその保持状態が出力され、Ｌｏｗの期間、出力はハイインピーダンス状態になるものである。

インバータ３４ｃは、データ転送クロックＴ２を反転する（Ｔ３）。すなわち、データ転送クロックＴ２に同期して転送された全ビットパラレルデータＴ１は、データ転送クロックＴ２の立ち上がりエッジにて第１のラッチ回路３４ａ及び第２のラッチ回路３４ｂに偶数ビット奇数ビットに分かれて保持され、第１のラッチ回路３４ａはその出力をデータ転送クロックＴ２がＨｉｇｈの期間に有効にし、第２のラッチ回路３４ｂは出力を反転クロックＴ３がＨｉｇｈの期間有効とする。その結果、出力Ｔ４の状態は図５に示すようになる。

周波数変換回路３４ｄは入力されたクロックの周波数を２倍にする周波数変換を行うもので、本実施形態ではＰＬＬ回路を用いている。ここで、前記周波数変換回路３４ｄにはデータ転送クロックＴ２が入力され、その２倍周波数クロックＴ５が出力される。このクロックＴ５の状態は図５に示すようになる。

フレームメモリ３６には、ラッチ出力データＴ４が入力データとして接続され、前述の２倍周波数クロックＴ５の立ち上がりエッジに同期して取り込まれる。また、フレームメモリ３６のデータ出力Ｔ７は、スキャニング画像処理部１１から送出されるデータ取り込みクロック信号Ｔ６に同期して出力される。その結果、図５に示すようにフレームメモリ３６のデータ入力Ｔ４とデータ出力Ｔ７は各々の必要速度に合わせて非同期に処理することができる。

なお、カラー対応が可能なスキャニング画像処理部１１の入力形態がＲ／Ｇ／Ｂ毎に各々偶数ビットと奇数ビットをシリアルに時分割して入力している理由は、画像信号数を削減するためである。スキャニング画像処理部１１をモノクロスキャナ時も共通で使用するためには、モノクロ画像データのデータ形態を当該カラー画像データ形態に変換する必要があり、そのために上述のように構成したものである。また、波線で囲んだ前記信号形態変換部（回路）３４部分は通常ＡＳＩＣ化される。

一方、図２及び図３において、ＳＩＵ部Ｂ，Ｂ’自身がカラーＳＩＵ部ＢであるのかモノクロＳＩＵ部Ｂ’であるのかを示す見分け信号生成回路１５がＩＰＵ部ＣにコネクタＨ３を介してスキャニング画像処理部１１に接続され、前記見分け信号生成回路１５によって生成された見分け信号が前記スキャニング画像処理部１１の入力部（ＩＮ２）に入力される。当該見分け信号回路１５は、カラーＳＩＵ部ＢにおいてはＧＮＤに接続され、モノクロＳＩＵ部Ｂ’においてはプルアップされているので、スキャニング画像処理部１１の入力部（ＩＮ２）には、カラーＳＩＵ部Ｂが接続されているときはＬｏｗが、モノクロＳＩＵ部Ｂ’が接続されているときはＨｉｇｈが入力される。

また、コネクタＨ２，Ｈ２’を各々専用化してカラーＳＩＵ部ＢにはカラーＳＢＵ部Ｂにしか物理的に接続することができず、モノクロＳＩＵ部Ｂ’にはモノクロＳＢＵ部Ｂ’にしか接続できないような構造にすることにより、各スキャナＡ，Ａ’と各ＳＩＵ部Ｂ，Ｂ’の誤組み合わせを防止している。

さらに、図２及び図３において、スキャナＡ，Ａ’及び各ＳＩＵ部Ｂ，Ｂ’とＩＰＵ部Ｃ，Ｃ’が接続されているかどうかを示す接続検知信号線１６がスキャニング画像処理部１１の入力部（ＩＮ１）に接続されている。この接続検知信号線１６は、カラーＳＢＵ部２１及びモノクロＳＢＵ部３１でＧＮＤに接続されており、カラー／モノクロ各々のハーネスＨ１及びカラー／モノクロ各々の専用コネクタＨ２，Ｈ２’を介してカラー／モノクロ各々のＳＩＵ部Ｂ，Ｂ’を経由し、コネクタＨ３を介してＩＰＵ部Ｃ，Ｃ’に接続され、スキャニング画像処理部１１の入力部（ＩＮ１）に入力される。

ここで、本接続検知信号線１６はＩＰＵ部Ｃ，Ｃ’内でプルアップされており、本信号はアクティブＬｏｗとする。従って、接続検知信号は、カラースキャナ構成時においてもモノクロスキャナ構成においても、カラー又はモノクロのＳＢＵ部２１，３１、及びカラー又はモノクロのＳＩＵ部Ｂ，Ｂ’がＩＰＵ部Ｃに確実に接続されている場合のみアクティブ状態（Ｌｏｗ）となり、直列に接続されるものが接続されていない場合は非アクティブ状態（Ｈｉｇｈ）となる。

図６は、現在の接続状態がカラー構成なのかモノクロ構成なのか判別する処理手順を示すフローチャートである。この判別はＩＰＵ部Ｃ内のスキャニング画像処理部１１が実行する。この処理手順は、判別結果に応じて各々に対応した処理に移行するためのもので、ソフトウェアとしてスキャニング画像処理部１１内部に備えられる。

図６において、装置の電源投入後、この判別処理が開始される。判別処理の開始によりスキャニング画像処理部１１は自身の入力部（ＩＮ１）の入力状態を読み込む（ステップＳ１０１）。次いで、入力部（ＩＮ１）の入力状態がＬｏｗでなければ（ステップＳ１０２−Ｎ）、カラー又はモノクロのＳＢＵ部２１，３１あるいはカラー又はモノクロのＳＩＵ部Ｂ，Ｂ’のいずれかが未接続と判断し、エラー処理に移行する（ステップＳ１０３）。入力部（ＩＮ１）の入力状態がＬｏｗの場合（ステップＳ１０２−Ｙ）はカラーのＳＢＵ部２１とカラーのＳＵＩ部Ｂが、あるいはモノクロのＳＢＵ部３１とモノクロのＳＩＵ部Ｂ’がＩＰＵ部Ｃに確実に接続されていると判断し、スキャニング画像処理部１１は自身の入力部（ＩＮ２）の入力状態を読み込む（ステップＳ１０４）。

次いで、スキャニング画像処理部１１は自身の入力部（ＩＮ２）の入力状態を判定し（ステップＳ１０５）、入力部（ＩＮ２）の入力状態がＬｏｗの場合はカラーＳＩＵ部Ｂが接続されているので、カラー構成であると判断し、カラースキャナ処理（ステップＳ１０６）に移行し、カラー構成の処理を実行する。一方、入力部（ＩＮ２）の入力状態がＬｏｗでない場合は、モノクロＳＩＵ部Ｂ’が接続され、モノクロ構成であると判断し、モノクロスキャナ処理（ステップＳ１０７）に移行し、モノクロ構成の処理を実行する。

以上のように本実施例によれば、
１）ＩＰＵ部Ｃを共通化し、かつカラー又はモノクロのＳＩＵ部Ｂ，Ｂ’を専用化し、モノクロＳＢＵ３１とカラーＳＢＵ２１のインターフェース差異を吸収してモノクロ構成とカラー構成を作り分けるようにしたので、コントローラソフト新規開発の必要性をなくし、消費地拠点における作り分け作業を簡略化することができる。
２）専用化したカラー又はモノクロのＳＩＵ部Ｂ，Ｂ’に対し、各々必要最小限の画像処理用メモリ（フレームメモリ）を搭載した回路構成としてＳＩＵ部Ｂ，Ｂ’を作り分けするので、モノクロ構成機に対してコストの最適化を図ることができる。
３）カラー又はモノクロのＳＢＵ２１，３１とカラー又はモノクロのＳＩＵＢ，Ｂ’間の接続をカラー／モノクロの各々専用コネクタＨ２，Ｈ２’を介したハーネス接続Ｈ１，Ｈ１’とすることによりプロッタ部１内のカラー又はモノクロＳＩＵ部Ｂ，Ｂ’の配置に自由度を増すことが可能となり、これにより消費地拠点における作り分け作業を簡略化することができる。また、カラー又はモノクロのＳＩＵ部Ｂ，Ｂ’とＩＰＵ部Ｃ間の接続をカラー／モノクロ共通のボードＴＯボードコネクタＨ３としたので、画像信号の劣化を防ぎフレームメモリ３６、２３、３３をＳＩＵ部Ｂ，Ｂ’に搭載することができる。
４）モノクロスキャナＩ／ＦはＴＴＬ Ｉ／Ｆ３１ａとし、カラースキャナＩ／ＦはＬＶＤＳ Ｉ／Ｆ２１ａとすることにより、各々の画像信号の特性に対し、コストを最適化することができる。
５）モノクロスキャナＡ’の画像転送形態をモノクロＳＩＵ部Ｂ’でカラースキャナの画像転送方式に変換するので、ＩＰＵ部Ｃを共通化しつつＲＧＢ各々の画像信号の特性に対し、コストを最適化することができる。
６）モノクロＳＩＵ部Ｂ’及びカラーＳＩＵ部Ｂの見分け信号生成回路１５を設け、当該見分け信号生成回路１５によって生成される見分け信号によりＩＰＵ部Ｃがデジタル複合機の現在の構成を知ることが可能となったので、ＩＰＵ部Ｃのハードウェアのみならずソフトウェアを共通化することができる。
７）モノクロＳＩＵ部Ｂ’及びカラーＳＩＵ部Ｂ上に各々搭載しているＳＢＵ Ｉ／ＦコネクタＨ２’、Ｈ２を物理的に非共通とし、共通に使用することができないものとしたので、カラー又はモノクロのＳＢＵ部Ａ’，Ａとカラー又はモノクロのＳＩＵ部Ｂ’，Ｂ間の誤接続を防止し、前述のカラー又はモノクロのＳＩＵ部Ｂ’，Ｂ見分け信号に対しカラー又はモノクロのＳＢＵ部Ａ’，Ａの接続が食い違わぬようにすることができる。
８）モノクロＳＢＵ３１とモノクロ用ＳＩＵＢ’、カラーＳＢＵ２１とカラー用ＳＩＵＢがそれぞれ確実に接続されているかどうかを検知する接続検知信号線１６を設け、接続検知信号により接続の有無を確認できるようにしたので、前記各部とＩＰＵ部Ｃ間の接続不良を防止し、ＳＩＵ見分け信号の信頼性を確保することができる。
９）モノクロＳＩＵ部Ｂ’及びカラーＳＩＵ部Ｂの見分け信号及び接続検知信号について、ＩＰＵ部Ｃのソフトウェアで接続状態を検知し、構成を判断するので、ＩＰＵ部Ｃのハードウェアのみならずソフトウェアを共通化することができる。
等の効果を奏する。

図７は実施例２に係るデジタル複合機の回路構成を示すブロック図である。
この実施例２は、実施例１におけるカラー及びモノクロのＳＩＵ部Ｂ，Ｂ’をカラーとモノクロで作り分けせずに共通ＳＩＵとした例である。基本的にはカラーＳＩＵ部ＢとモノクロＳＩＵ部Ｂ’を合成させた構成となっている。以下、実施例１と異なる点について説明する。なお、実施例１で説明した各部と同等な各部には同一の参照符号を付し、重複する説明は適宜省略する。

本実施例２では図２におけるカラー用ＳＩＵ部Ｂ及び図３におけるモノクロ用ＳＩＵ部Ｂ’を共通ＳＩＵ部Ｂａとし、それぞれカラーＳＢＵ部２１及びモノクロＳＢＵ部３１を共通ＳＩＵコネクタＨ２ａにより接続できるようにしている。共通ＳＩＵコネクタＨ２ａは、図２に示したコネクタＨ２と図３に示したコネクタＨ２’を合わせ、各々の信号を共通ＳＩＵコネクタＨ２ａ内のピンに割り付けしたものである。図７においてはハーネスＨ１、Ｈ１’のそれぞれの信号群を共通ＳＩＵコネクタＨ２ａ内の異なるピンに配置すること表すために、あえてハーネスＨ１、Ｈ１’のそれぞれ２つの信号群が同時に共通ＳＩＵコネクタＨ２ａに接続されているように図示しているが、実際は共通ＳＩＵコネクタＨ２ａに対してはカラー系信号群を送るハーネスＨ１、あるいはモノクロ系信号群を送るハーネスＨ１’の一方のみが接続される。

図７において、共通ＳＩＵ部Ｂａのフレームメモリ２３，３３の後段にはマルチプレクサ３７が配置されている。このマルチプレクサ３７はＳＥＬ１及びＳＥＬ２の各端子に入力された信号の状態に応じて、Ａ１，Ａ２，Ａ３に入力された信号群とＢ１，Ｂ２，Ｂ３に入力された信号群のうちの一方を選択してＳ１，Ｓ２，Ｓ３から出力するものである。本実施例では、ＳＥＬ１がＬｏｗでＳＥＬ２がＨｉｇｈの場合はＡ系列が選択され、ＳＥＬ１がＨｉｇｈでＳＥＬ２がＬｏｗの場合はＢ系列が選択されてＳ１，Ｓ２，Ｓ３から出力されるように設定されている。

すなわち、マルチプレクサ３７のＡ１，Ａ２，Ａ３入力にはモノクロＳＢＵ系の画像信号３８が接続されている。この画像信号３８は図３におけるフレームメモリ３３の出力に相当する。また、マルチプレクサ３７のＢ１，Ｂ２，Ｂ３入力にはカラーＳＢＵ系の画像信号３９が接続されており、この画像信号３９は図２のフレームメモリ３３の出力に相当する。

また、信号１６ａはカラーＳＢＵＡの接続検知信号であり、信号１６ｂはモノクロＳＢＵ部Ａ’の接続検知信号である。共通ＳＩＵコネクタＨ２ａに対しモノクロ系信号群（ハーネスＨ１’）が接続されている場合はモノクロＳＢＵＡ’の接続検知信号１６ｂはＬｏｗとなり、カラーＳＢＵＡの接続検知信号１６ａはＨｉｇｈとなる。また、共通ＳＩＵコネクタＨ２ａに対しカラー系信号群（ハーネスＨ１）が接続されている場合は、モノクロＳＢＵ部Ａ’の接続検知信号１６ｂはＨｉｇｈとなり、カラーＳＢＵ部Ａの接続検知信号１６ａはＬｏｗとなる。各々の接続検知信号１６ａ，１６ｂはマルチプレクサ３７のＳＥＬ１及びＳＥＬ２に接続されているので、モノクロ系信号群（ハーネスＨ１’）が接続されている場合はＡ１，Ａ２，Ａ３に接続されている信号３８がＳ１，Ｓ２，Ｓ３から出力され、カラー系信号群（ハーネスＨ１）が接続されている場合はＢ１，Ｂ２，Ｂ３に接続されている信号３９がＳ１，Ｓ２，Ｓ３から出力される。

Ｓ１，Ｓ２，Ｓ３からの出力は、コネクタＨ３ａを介してスキャニング画像処理部１１に入力される。また、スキャニング画像処理部１１は自身の入力部（ＩＮ１及びＩＮ２）の信号の状態を読み込むことによって現在の構成がモノクロ構成なのかカラー構成なのかを知ることができる。また、実施例１におけるＩＰＵ部Ｃは実施例２におけるＩＰＵ部Ｃと同等のものである。なお、実施例２における共通ＳＩＵ部Ｂａは、一般的にはＡＳＩＣ化される。

以上のように本実施例によれば、ＳＩＵ部Ｂ，Ｂ’をモノクロ／カラ−切り換え可能として共通化することにより、プロッタ部１についてＳＩＵを作り分けする必要がなくなる。これにより、消費地拠点の都合にてプロッタ部１の作り分けが不可な拠点と、プロッタ部１の作り分けが可能な拠点が存在する場合、作り分け可能な拠点に対してはコスト有利な実施例１のＳＩＵ作り分け構成機で対応し、不可の拠点に対しては本実施例のように共通ＳＩＵを予め生産拠点で搭載し、出荷することにより、作り分け拠点に対するコスト最適を保ちつつプロッタ部１をＩＰＵＣ以下共通とすることができる。

図８は実施例３に係るデジタル複合機の回路構成を示すブロック図である。
この実施例３は、実質的には実施例２におけるＩＰＵ部Ｃと共通ＳＩＵ部Ｂａを一体化したものである。実施例２におけるコネクタＨ３ａを省略し、機能ブロックを実施例２と全く同等の構成で共通ＩＰＵ部Ｃａに集約し、共通ＳＩＵ部Ｂａをユニット構成として削除したものである。その他、特に説明しない各部は実施例２と同等に構成され、同等に機能する。なお、図８における破線Ａ内の部分（図７の共通ＳＩＵ部Ｂａ）は、ＡＳＩＣ化される。

以上のように本実施例によれば、ＩＰＵ部Ｃａをモノクロ／カラ−切り換え可能として共通化することにより、本体プロッタ部について作り分けする必要がなくなる。

また、消費地拠点の都合にてプロッタ部の作り分けができず、他にプロッタ部の作り分けが可能な拠点が存在しない場合に、実施例２よりもコスト的に有利になる。

本発明を実施するための背景を説明するための図である。 実施例１におけるカラースキャナ部とプロッタ部とを組み合わせたときの回路構成の概略を示すブロック図である。 実施例１におけるモノクロスキャナ部とプロッタ部とを組み合わせたときの回路構成の概略を示すブロック図である。 モノクロＳＩＵ部の要部を示すブロック図である。 図４に示したモノクロＳＩＵ部Ｂ内の信号の出力タイミングを示すタイミングチャートである。 現在の接続状態がカラー構成なのかモノクロ構成なのか判別する処理手順を示すフローチャートである。 実施例２に係るデジタル複合機の回路構成を示すブロック図である。 実施例３に係るデジタル複合機の回路構成を示すブロック図である。

符号の説明

１ プロッタ部
２ カラースキャナ部
３ モノクロスキャナ部
４ デジタル複合機
１１ スキャニング画像処理部
１２ 印刷用画像処理部
１３ 書き込み制御部
１５ 見分け信号生成回路
１６ 接続検知信号線
２１ カラーＳＢＵ
２１ａ ＬＶＤＳ Ｉ／Ｆ
２２ ＬＶＤＳ
２３，３３，３６ フレームメモリ
３１ モノクロＳＢＵ
３１ａ ＴＴＬ Ｉ／Ｆ
３２ ＴＴＬ
３４ 信号形態変換部（回路）
Ａ カラースキャナ
Ａ’モノクロスキャナ
Ｂ カラー用ＳＩＵ部
Ｂ’モノクロ用ＳＩＵ部
Ｂａ 共通ＳＩＵ
Ｃ ＩＰＵ部
Ｃａ 共通ＩＰＵ部
Ｄ コントローラ
Ｅ 書き込み部
Ｈ１，Ｈ１’ ハーネス
Ｈ２，Ｈ２ａ，Ｈ３、Ｈ３ａ コネクタ

Claims (13)

1. モノクロのプロッタ部に対しモノクロ用のスキャナ部とカラー用のスキャナ部のいずれかが組み合わせ可能な画像形成装置において、
   前記モノクロ用のスキャナ部及び前記カラー用のスキャナ部用のそれぞれ専用の読み取り手段からインターフェース手段を介して入力されるモノクロ画像データ及びカラー画像データを処理するモノクロ及びカラー共通の画像処理手段を備え、
   前記画像処理手段は、前記モノクロ用の読み取り手段が接続されたときにはモノクロ画像データを処理し、前記カラー用の読み取り手段が接続されたときにはカラー画像データを処理することを特徴とする画像形成装置。
2. 前記モノクロ用の読み取り手段が接続されたときにはモノクロ用のインターフェース手段が、前記カラー用の読み取り手段が接続されたときにはカラー用のインターフェース手段がそれぞれ使用されることを特徴とする請求項１記載の画像形成装置。
3. 前記モノクロ用のインターフェース手段にはモノクロ用の読み取り手段を接続するためのインターフェース回路及びモノクロ画像処理に必要な容量の記憶手段が設けられ、前記カラー用のインターフェース手段にはカラー用の読み取り手段を接続するためのインターフェース回路及びカラー画像処理に必要な容量の記憶手段が設けられていることを特徴とする請求項２記載の画像形成装置。
4. 前記モノクロ用のインターフェース手段にハーネスを介して前記モノクロ用の読み取り手段と接続するためのモノクロ用のインターフェース手段専用のインターフェースコネクタと、前記画像処理手段と接続するためのモノクロ用及びカラー用共通のインターフェースコネクタを備え、
   前記カラー用のインターフェース手段にハーネスを介して前記カラー用の読み取り手段と接続するためのカラー用のインターフェース手段専用のインターフェースコネクタと、前記画像処理手段と接続するためのモノクロ用及びカラー用共通のインターフェースコネクタを備えていることを特徴とする請求項２又は３記載の画像形成装置。
5. 前記モノクロ用のインターフェース手段専用のインターフェースコネクタと、前記カラー用のインターフェース手段専用のインターフェースコネクタとが共通では使用不可のものであることを特徴とする請求項４記載の画像形成装置。
6. 前記モノクロ用のインターフェース手段はＴＴＬ Ｉ／Ｆであり、前記カラー用のインターフェース手段はＬＶＤＳ Ｉ／Ｆであることを特徴とする請求項２ないし５のいずれか１項に記載の画像形成装置。
7. 前記モノクロ用インターフェース手段が、前記モノクロ用の読み取り手段側から全ビット同時にパラレル転送される画像データを、偶数ビットと奇数ビットに分け、交互に時分割して前記画像処理手段に転送する信号形態変換手段を備えていることを特徴とする請求項６記載の画像形成装置。
8. 前記モノクロ用のインターフェース手段及び前記カラー用のインターフェース手段は、自身がモノクロ用のインターフェース手段であるのかカラー用のインターフェース手段であるのかを示す見分け信号を生成する見分け信号生成手段をそれぞれ備え、前記画像処理装置は前記見分け信号に基づいて接続された読み取り手段がモノクロ用のものかカラー用のものかを見分けることを特徴とする請求項２ないし７のいずれか１項に記載の画像形成装置。
9. 前記モノクロ用の読み取り手段及び前記カラー用の読み取り手段は、自身が接続されていることを示す接続検知用の信号線をそれぞれ備え、
   前記モノクロ用の読み取り手段又は前記カラー用の読み取り手段が前記インターフェース手段に接続されたとき、前記画像処理手段は前記読み取り手段のいずれかの接続を検知することを特徴とする請求項８記載の画像形成装置。
10. 前記画像処理手段は、前記見分け信号及び前記接続検知信号の状態を読み取り、現在の接続状態がモノクロ構成なのか カラー構成なのかを判別することを特徴とする請求項９記載の画像形成装置。
11. 前記インターフェース手段は、モノクロ用とカラー用共通であることを特徴とする請求項１記載の画像形成装置。
12. 前記インターフェース手段が前記画像処理手段に一体に設けられていることを特徴とする請求項１１記載の画像形成装置。
13. 前記モノクロ用の読み取り手段及び前記カラー用の読み取り手段は、自身が接続されていることを示す接続検知用の信号線をそれぞれ備え、
    前記モノクロ用の読み取り手段又は前記カラー用の読み取り手段が前記インターフェース手段に接続されたとき、前記画像処理装置は前記接続検知用の信号に基づいてモノクロ用又はカラー用のいずれの読み取り手段が接続されているのかを判別し、判別された結果に応じて前記インターフェース手段をモノクロ対応又はカラー対応に切り換えることを特徴とする請求項１１又は１２記載の画像形成装置。

Images