JP2010074615A - データ伝送回路、画像形成装置 - Google Patents

Abstract

【課題】データ同士のスキューを可及的に低減できるデータ伝送回路を提供する。
【解決手段】例えば複合機１の主電源がオンされると、或いは、画像形成動作を実施しない期間の或るタイミングで、当該複合機１のモードを、各差動ドライバ部２０５〜２０７のドライブ能力の設定処理を実施するキャリブレーションモードに設定するモード設定部４６と、前記差動ドライバ２０５〜２０７のドライブ能力の段階を順番に切り替えていくドライブ能力設定部４８と、前記ドライブ能力の各段階において、予め定められた補正用信号がパラシリ変換部２０１〜２０３から出力されるように送信制御回路２００に指示を与え、前記補正用信号を前記シリパラ変換部３０７〜３０９で受信したタイミングを、受信制御回路３００を用いて検出する検出部４７とを備えた。
【選択図】図２

Description

本発明は、データを伝送するデータ伝送回路及びこれを用いた画像形成装置に関する。

大容量のデータを取り扱う装置、例えば複写機、プリンタ、ファクシミリ装置、及びこれらの複合機等の画像形成装置では、例えば原稿画像を取得するスキャナと画像処理回路との間や、画像処理回路と画像形成回路との間等、装置内部で大量のデータを高速に伝送する必要がある。このような機器内部のデータ伝送には、従来からパラレルバスが一般的に用いられている。パラレルバスにおいてデータ伝送速度を向上させる方法として、バス幅を増大する方法と、データ伝送のクロック周波数を増大させる方法とがある。

しかし、画像形成装置で取り扱われる画像データは、例えばＲ、Ｇ、Ｂの３色に対応したデータで表され、各色８ビットから１０ビットで表されている。このような画像データをパラレルバスで伝送しようとすると、２４ビット〜３０ビットのバス幅が必要となる。さらに、このような信号を高速伝送するためには差動信号を用いることが望ましいが、差動信号を用いると、信号線が２倍必要となって、パラレルバスの信号線は４８本〜６０本となる。そうすると、信号ケーブルやコネクタのコストの増大を招くこととなる。また、信号本数の増大やクロック周波数の増大は、電磁波の不要輻射を増大させ、ＥＭＣ（Electro Magnetic Compatibility）の観点からも問題となる。

そこで、近年、このような装置内部におけるデータ伝送の用途に、信号線を少なくすることができるシリアルバスの活用が図られている。

なお、画像形成装置におけるデータの伝送技術に関連する文献として、下記特許文献１，２がある。下記特許文献１には、書込み密度に応じて周波数が変化するクロックを画像データの書込みクロックとして用い、この書込みクロックに同期して画像メモリより送られてくる画像データにより書込みを行なうようにした、画像形成装置の光書込み装置において、互いに位相の逆転した２つの書込みクロックにより画像データをラッチするラッチ回路を設け、一方の書込みクロックによりラッチされた画像データを書込みデータとして選択する選択手段を設ける技術が開示されている。

また、下記特許文献２には、外部からビデオデータを受信し、当該ビデオデータを画像形成手段に送信する画像処理装置において、第１のクロックを発生する第１のクロック発生手段と、前記第１のクロックと同じ周期の第２クロックを発生する第２のクロック発生手段と、前記第１のクロックに同期してＮ周期分のＮ個の前記ビデオデータをラッチするＮ個のラッチ手段と、前記第２のクロックに同期して、前記Ｎ個のラッチ手段を順次に選択する選択手段とを具え、前記選択手段により順次に選択されたラッチ手段にラッチされているビデオデータを前記画像形成手段に送信する記載がなされている。
特開平５−１１０８２２号公報 特開２００２−４４３１９号公報

ところで、前記データの伝送を行う送信側回路と受信側回路との間の伝送路の寄生容量の、各色のデータを伝送する伝送路間におけるばらつきや、装置内配線の伝送距離や、データ伝送用配線のバッファ特性のばらつきなどにより、データ同士にスキューが発生する。また、例えばケーブルの脱落などが発生している場合もある。このような状況が発生していると、適切な画像データが画像形成部に伝送されなくなり、原稿に忠実な色の画像を記録紙に形成することができなくなる。

本発明は、このような事情に鑑みて為された発明であり、データ同士のスキューを可及的に低減することのできるデータ伝送回路及び画像形成装置を提供することを目的とする。

請求項１に記載の発明は、予め定められた周期で出力されるクロック信号と同期して、第１及び第２シリアル信号をそれぞれ出力する第１及び第２シリアル信号出力部と、ドライブ能力が可変に構成され、前記第１シリアル信号出力部から出力される第１シリアル信号を差動信号に変換して出力する第１出力バッファ部と、ドライブ能力が可変に構成され、前記第２シリアル信号出力部から出力される第２シリアル信号を差動信号に変換して出力する第２出力バッファ部と、前記第１出力バッファ部から出力される第１差動信号を第１パラレル信号に変換して出力する第１パラレル信号出力部と、前記第２出力バッファ部から出力される第２差動信号を第２パラレル信号に変換して出力する第２パラレル信号出力部と、前記第１シリアル信号出力部、前記第１出力バッファ部及び前記第１パラレル信号出力部により構成される第１伝送路に予め定められた信号を伝送させ、該予め定められた信号が前記第１パラレル信号出力部により受信されるタイミングを検出する第１検出部と、前記第２シリアル信号出力部、前記第２出力バッファ部及び前記第２パラレル信号出力部により構成される第２伝送路に予め定められた信号を伝送させ、該予め定められた信号が前記第２パラレル信号出力部により受信されるタイミングを検出する第２検出部と、前記第１及び第２検出部によりそれぞれ検出されるタイミングと、予め定められた目標タイミングとの時間差が零又は最小となる前記第１及び第２出力バッファ部のドライブ能力を検出し、前記第１及び第２出力バッファ部のドライブ能力を、その検出したドライブ能力に設定するドライブ能力設定部とを備えるデータ伝送回路である。

前記第１及び第２出力バッファ部のドライブ能力を変更すると、前記第１及び第２バッファ部による差動信号の出力タイミングが変化する。

本発明では、これを利用し、前記第１及び第２伝送路にそれぞれ予め定められた信号を伝送させたときに、この予め定められた信号が前記第１及び第２パラレル信号出力部によりそれぞれ受信されるタイミングを検出し、前記第１及び第２出力バッファ部のドライブ能力を、その検出したタイミングと予め定められた目標タイミングとの時間差が零又は最小となるドライブ能力に設定するようにしたので、前記第１及び第２シリアル信号を前記第１及び第２伝送路に伝送させた場合の、前記第１及び第２パラレル信号出力部による前記差動信号の受信タイミングを略一致させることができる。これにより、各伝送路で伝送されるデータ同士にスキューが発生するのを未然に防止又は抑制することができる。

前記第１及び第２出力バッファの構成としては、例えば請求項２に記載の発明のように、ドライブ能力が互いに異なる複数のバッファ回路が並列接続されてなり、動作させるバッファ回路が選択可能に構成されたものや、請求項３に記載の発明のように、同一のドライブ能力を有する複数のバッファ回路が並列接続されてなり、動作させるバッファ回路が選択可能に構成されたものが想定される。

そして、前者の場合には、前記複数のバッファ回路の中から、前記第１及び第２検出部によりそれぞれ検出されるタイミングと前記目標タイミングとの時間差が零又は最小となるドライブ能力を有するバッファ回路を、動作させるバッファ回路として択一的に選択し、後者の場合には、前記複数のバッファ回路の中から、前記受信タイミングと前記目標タイミングとの時間差が零又は最小となるドライブ能力に相当する数のバッファ回路を、動作させるバッファ回路として選択することで、前記第１及び第２出力バッファ部のドライブ能力を変更することができる。

請求項４に記載の発明は、画像データを取得する画像取得部と、前記画像取得部により取得された画像データに基づき記録紙に画像を形成する画像形成部とを備え、前記画像取得部から前記画像形成部へ前記画像データを送信するデータ伝送経路の少なくとも一部に、請求項１乃至３のいずれか一項に記載のデータ伝送回路が用いられている画像形成装置である。

この発明によれば、画像データを取得する画像取得部と、前記画像取得部により取得された画像データに基づき記録紙に画像を形成する画像形成部とを備えた画像形成装置において、画像取得部から画像形成部へ画像データを送信するデータ伝送経路の少なくとも一部に用いられるデータ伝送回路について、データ同士にスキューが発生するのを未然に防止又は抑制することができる。

本発明によれば、データ同士にスキューが発生するのを未然に防止又は抑制することができるため、原稿に忠実な色の画像を記録紙に形成することができなくなるのを未然に防止することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１は、本発明に係るデータ伝送回路を備えた画像形成装置の一例としてのデジタル複合機の構成例を示すブロック図である。複合機とは、複写機能、プリンタ機能、ファクシミリ機能及びスキャナ機能等、画像形成に関する二以上の機能を兼ね備えた装置である。

複合機１は、スキャナ部１１、画像処理部２１、プリンタ部３１、制御部４１、操作パネル部５１、ファクシミリ通信部６１、ネットワークＩ／Ｆ部７１、パラレルＩ／Ｆ部７２、シリアルＩ／Ｆ部７３及びＨＤＤ（ハードディスクドライブ）７４及びデータ伝送回路２，３を備えて構成されている。

そして、スキャナ部１１、画像処理部２１、プリンタ部３１、データメモリ３６、制御部４１、操作パネル部５１及びファクシミリ通信部６１によって、ファクシミリ機能が実現される。また、画像処理部２１、プリンタ部３１、制御部４１、操作パネル部５１、ネットワークＩ／Ｆ部７１及びパラレルＩ／Ｆ部７２によって、プリンタ機能が実現される。また、スキャナ部１１、画像処理部２１、プリンタ部３１、制御部４１及び操作パネル部５１によって、複写機能が実現される。

操作パネル部５１は、使用者が複写機能、プリンタ機能、及びファクシミリ機能等に関する操作を行うために使用され、使用者による操作指示、例えば原稿画像の複写を指示する複写指示等を制御部４１に与えるものである。操作パネル部５１は、タッチパネル等を有する表示部５２と、スタートキーやテンキー等を有する操作キー部５３とを含む。

表示部５２は、例えばタッチパネルとＬＣＤ（Liquid Crystal Display）とを組み合わせたカラー表示可能なタッチパネルユニット等を有し、種々の操作画面を表示し、ユーザの入力操作を可能とする。表示部５２は、例えばファクシミリ機能実行の際に、ユーザ選択、送信先選択、送信設定等に関する情報を表示するとともに、使用者が当該部分をタッチすることで種々の操作指示を入力するための操作ボタン等を表示する。操作キー部５３は、使用者によるコピー実行開始指令、あるいはファクシミリ送信開始指令といった種々の指示入力を行うために用いられる。

スキャナ部１１は、原稿の画像を光学的に取得して画像データを生成するものである。スキャナ部１１は、露光ランプ１２及びＣＣＤ（電荷結合素子）１３を含んでいる。スキャナ部１１は、露光ランプ１２によって原稿を照射し、その反射光をＣＣＤ１３で受光することで、原稿画像を読み取る。そして、スキャナ部１１は、読み取った画像に対応する画像データを、例えば赤色の成分を示す８ビットの赤データＲＤ［７：０］、緑色の成分を示す８ビットの緑データＧＤ［７：０］、及び青色の成分を示す８ビットの青データＢＤ［７：０］として生成する。

そして、スキャナ部１１は、例えば赤データＲＤ［７：０］、緑データＧＤ［７：０］、及び青データＢＤ［７：０］と、赤データＲＤ［７：０］、緑データＧＤ［７：０］、及び青データＢＤ［７：０］が変化するタイミングと同期した基本クロック信号ＴｘＣＬＫと、赤データＲＤ［７：０］、緑データＧＤ［７：０］、及び青データＢＤ［７：０］における有効な垂直、水平同期タイミングを示す制御信号Ｓ１とを、データ伝送回路２によって画像処理部２１へ伝送させる。

画像処理部２１は、画像データに対する各種画像処理を行うものである。例えば、画像処理部２１は、スキャナ部１１で読み取られるなどして得られた画像データに対して、レベル補正、γ補正等の所定の補正処理、画像データの圧縮または伸張処理、拡大または縮小処理等の種々の画像処理（加工処理）を行う。画像処理部２１は、画像メモリ２２を含み、処理された画像データ等をこの画像メモリ２２に記憶したり、プリンタ部３１、ファクシミリ通信部６１又はネットワークＩ／Ｆ部７１等へ出力したりする。また、画像処理部２１は、例えば画像メモリ２２に記憶された画像データを、データ伝送回路３によってプリンタ部３１へ伝送させ、プリンタ部３１により画像形成を行わせる。

プリンタ部３１は、画像処理部２１からデータ伝送回路３によって伝送された画像データ、ネットワークＩ／Ｆ部７１を介して外部のパーソナルコンピュータ等から受信した画像データ及びファクシミリ通信部６１によって外部のファクシミリ装置から受信したファックスデータ等の画像データに基づく画像を所定の記録紙に印刷するものである。プリンタ部３１は、給紙カセット及び給紙ローラ等を有する用紙搬送部３２、中間転写体ローラ、感光体ドラム、露光装置及び現像装置等を有する画像形成部３３、転写ローラ等を有する転写部３４並びに定着ローラ等を有する定着部３５を含む。具体的には、用紙搬送部３２は記録紙を画像形成部３３へ搬送し、画像形成部３３は上記画像データに対応するトナー像を形成し、転写部３４はトナー像を記録紙に転写し、定着部３５はトナー像を記録紙に定着させて画像を形成する。

ファクシミリ通信部６１は、符号化／復号化部（図示せず）、変復調部（図示せず）及びＮＣＵ（Network Control Unit）（図示せず）を含み、スキャナ部１１によって読み取られた原稿の画像データを電話回線等の通信回線６１１を介して他のファクシミリ装置へ送信したり、他のファクシミリ装置から送信されてきた画像データを受信したりするものである。前記符号化／復号化部は、送信する画像データを圧縮・符号化し、受信した画像データを伸張・復号化するものであり、変復調部は、圧縮・符号化された画像データを音声信号に変調したり、受信した信号（音声信号）を画像データに復調したりするものである。また、ＮＣＵは、送信先となるファクシミリ装置との電話回線による接続を制御するものである。

ネットワークＩ／Ｆ部７１は、ネットワークインターフェース（例えば１０／１００base-TX）等を用い、ＬＡＮ（Local Area Network）やインターネット等の通信回線７１１を介して接続されたユーザ側サーバとの間での種々のデータの送受信を制御するものである。また、通信回線７１１にパーソナルコンピュータ等の図示しない１または複数の通信端末装置が接続されている場合に、ネットワークＩ／Ｆ部７１はこれらの通信端末装置との間での種々のデータの送受信を制御する。例えば、ネットワークＩ／Ｆ部７１は、スキャナ部１１によって読み取られた原稿画像データを通信端末装置へ電子メールとして送信したり、プリンタ部３１で印刷するために通信端末装置から送られた画像データを受信したりする。

パラレルＩ／Ｆ部７２は、高速双方向パラレルインターフェイス（例えばＩＥＥＥ１２８４準拠）等を用いて、複数の信号線を用いて複数ビット単位でデータを送信するパラレル伝送によって、外部機器等から印刷データ等を受信等するものである。シリアルＩ／Ｆ部７３は、シリアルインターフェイス（例えばＲＳ−２３２Ｃ）等を用い、単一の信号線を用いて１ビットずつ順次データを送るシリアル伝送によって、外部機器等から種々のデータ等を受信等するものである。

ＨＤＤ７４は、スキャナ部１１によって読み取られた画像データやネットワークを介して送信されてきた画像データ、あるいは当該画像データに設定されている出力形式等を記憶するものである。ＨＤＤ７４に記憶されている画像データは、該複合機１で使用されるだけでなく、ネットワークＩ／Ｆ部７１を介して通信端末装置によって確認されたり、通信端末装置の所定のフォルダへ転送されることによって、該通信端末装置での使用に供されたりする。

制御部４１は、図略のＣＰＵ（Central Processing Unit：中央演算処理部）、そのＣＰＵの動作を規定するプログラムを格納するＲＡＭ（Random Access Memory）やＲＯＭ（Read Only Memory）、ならびに一時的にデータを保管するＲＡＭや、これらの周辺装置等を有している。これによって、制御部４１は、操作パネル部５１等で受け付けられた指示情報や、複合機１の各所に設けられているセンサからの検出信号に応じて、該複合機１全体の制御を行う。より具体的には、制御部４１は、スキャナコントローラ４２、ファクシミリコントローラ４３、プリンタコントローラ４４、コピーコントローラ４５として機能する。

制御部４１としてのコンピュータが読み取ることによって上述の各機能を実現するためのプログラムは、ＨＤＤ７４等の不揮発性且つ大容量の外部記憶装置に格納しておき、前記ＲＡＭ等の主記憶装置に適宜転送することで、ＣＰＵによる実行に供することも可能である。前記プログラムは、ＲＯＭ或いはＣＤ―ＲＯＭ等の記録媒体を通じて供給することも、ネットワークＩ／Ｆ部７１に接続されるネットワーク等の伝送媒体を通じて供給することも可能である。伝送媒体は、有線の伝送媒体に限らず無線の伝送媒体であってもよい。また、伝送媒体には、通信線路のみでなく、通信線路を中継する中継装置、例えばルータ等の通信リンクをも含む。

プログラムがＲＯＭを通じて供給される場合には、当該プログラムが記録されたＲＯＭを制御部４１に搭載することによって、ＣＰＵによる実行に供することができる。プログラムがＣＤ−ＲＯＭを通じて供給される場合には、ＣＤ−ＲＯＭ読み取り装置を、例えばパラレルＩ／Ｆ部７２へ接続し、当該プログラムをＲＡＭ或いはＨＤＤ７４へ転送することによって、ＣＰＵによる実行に供することができる。また、プログラムが伝送媒体を通じて供給される場合には、ネットワークＩ／Ｆ部７１を通じて受信したプログラムをＲＡＭ或いはＨＤＤ７４へ転送することによって、ＣＰＵによる実行に供することができる。

スキャナコントローラ４２は、スキャナ機能を実現するために用いられる各部の動作を制御するものである。ここで、ＰＣ送信機能を実現する場合には、スキャナコントローラ４２は、ネットワークＩ／Ｆ部７１によって、スキャナ部１１により読み取られた原稿の画像データを、データメモリ３６に記憶されているＩＰアドレスで指定される通信端末装置へ通信回線７１１を介して直接送信させる。

ファクシミリコントローラ４３は、ファクシミリ機能を実現するために用いられる各部の動作を制御するものである。ファクシミリコントローラ４３は、ファクシミリの送信を行う際には、ファクシミリ通信部６１によって、スキャナ部１１により読み取られた原稿の画像データを、データメモリ３６に記憶されている電話番号を指定してファクシミリ装置等へ通信回線６１１を介して直接送信させる。

プリンタコントローラ４４は、プリンタ機能を実現するために用いられる各部の動作を制御するものである。コピーコントローラ４５は、複写機能を実現するために用いられる各部の動作を制御するものである。

データ伝送回路２は、スキャナ部１１から出力された画像データを画像処理部２１へ高速伝送する。データ伝送回路３は、画像処理部２１から出力された画像データを画像形成部３３へ高速伝送する。図２は、データ伝送回路２，３の構成の一例を示すブロック図である。なお、データ伝送回路２とデータ伝送回路３とは同様に構成されているため、両方とも図２で示している。

以下、データ伝送回路２の構成について説明する。図２に示すデータ伝送回路２は、送信側回路２０と、受信側回路３０とを備えている。データ伝送回路２における送信側回路２０は、スキャナ部１１の近傍に配設され、スキャナ部１１から出力された画像データを示す信号、すなわち赤データＲＤ［７：０］、緑データＧＤ［７：０］、青データＢＤ［７：０］、基本クロック信号ＴｘＣＬＫ及び制御信号Ｓ１を、画像処理部２１の近傍に配設された受信側回路３０へ送信する。

送信側回路２０は、パラシリ変換部２０１，２０２，２０３（パラレルシリアル変換部）、ＰＬＬ（Phase Locked Loop）回路２０４、差動ドライバ部２０５，２０６，２０７及び差動ドライバ２０８，２０９を備えている。

受信側回路３０は、差動レシーバ３０１，３０２，３０３，３０４，３０５、終端抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５、ＰＬＬ回路３０６及びシリパラ変換部３０７，３０８，３０９を備えている。

差動ドライバ部２０５と差動レシーバ３０１とは一対のケーブル２３１により接続され、差動ドライバ部２０６と差動レシーバ３０２とは一対のケーブル２３２により接続され、差動ドライバ部２０７と差動レシーバ３０３とは一対のケーブル２３３により接続され、差動ドライバ２０８と差動レシーバ３０４とは一対のケーブル２３４により接続され、差動ドライバ２０９と差動レシーバ３０５とは一対のケーブル２３５により接続されている。ケーブル２３１，２３２，２３３，２３４，２３５としては、例えばツイストペアケーブルが用いられる。

ＰＬＬ回路２０４は、基本クロック信号ＴｘＣＬＫを逓倍して同期クロック信号ＣＬＫ１を生成し、パラシリ変換部２０１，２０２，２０３へ出力する。パラシリ変換部２０１，２０２，２０３は、８ビットのパラレル信号をシリアル信号に変換するので、パラレル信号に同期した基本クロック信号ＴｘＣＬＫからシリアル信号の周期を示す同期クロック信号ＣＬＫ１を生成するべく逓倍倍率が８倍にされている。

例えば、スキャナ部１１が５０ＭＨｚのクロック周波数で動作しており、赤データＲＤ［７：０］、緑データＧＤ［７：０］、及び青データＢＤ［７：０］が５０ＭＨｚの基本クロック信号ＴｘＣＬＫと同期して変化する場合、ＰＬＬ回路２０４によって基本クロック信号ＴｘＣＬＫが８逓倍され、同期クロック信号ＣＬＫ１は４００ＭＨｚにされる。

パラシリ変換部２０１，２０２，２０３は、例えばシフトレジスタを用いて構成されている。そして、パラシリ変換部２０１は、８ビットのパラレル信号である赤データＲＤ［７：０］を、例えば同期クロック信号ＣＬＫ１と同期して１ビットずつシフトさせることで、シリアル信号ＴｘＯＵＴ２として差動ドライバ部２０５へ出力する。

パラシリ変換部２０２は、８ビットのパラレル信号である緑データＧＤ［７：０］を、例えば同期クロック信号ＣＬＫ１と同期して１ビットずつシフトさせることで、シリアル信号ＴｘＯＵＴ１を生成し、シリアル信号ＴｘＯＵＴ１を差動ドライバ部２０６へ出力する。

パラシリ変換部２０３は、８ビットのパラレル信号である青データＢＤ［７：０］を、例えば同期クロック信号ＣＬＫ１と同期して１ビットずつシフトさせることで、シリアル信号ＴｘＯＵＴ０として差動ドライバ部２０７へ出力する。

差動ドライバ部２０５〜２０７は、前記第１及び第２出力バッファ部の一例であり、差動ドライバ部２０５は、パラシリ変換部２０１から出力されたシリアル信号ＴｘＯＵＴ２を差動信号に変換し、該差動信号をケーブル２３１を介して差動レシーバ３０１へ送信する。差動ドライバ部２０６は、パラシリ変換部２０２から出力されたシリアル信号ＴｘＯＵＴ１を差動信号に変換し、該差動信号をケーブル２３２を介して差動レシーバ３０２へ送信する。差動ドライバ部２０７は、パラシリ変換部２０３から出力されたシリアル信号ＴｘＯＵＴ０を差動信号に変換し、該差動信号をケーブル２３３を介して差動レシーバ３０３へ送信する。

差動ドライバ部２０５〜２０７は、それぞれドライブ能力（駆動能力）が可変となっている。本実施形態では、差動ドライバ部２０５〜２０７は、それぞれ、図４に示すように、互いに異なるドライブ能力を有する複数の差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎが並列接続されてなり、これらの差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎのうち、動作させる差動ドライバ回路を、差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎの出力側にそれぞれ設けられたスイッチＳＷ_１，ＳＷ_２，・・・ＳＷ_ｎ−１，ＳＷ_ｎのオンオフにより択一的に選択することで、差動ドライバ部２０５〜２０７のドライブ能力をそれぞれ変えられるようになっている。動作させる差動ドライバ回路の選択（スイッチＳＷ_１，ＳＷ_２，・・・ＳＷ_ｎ−１，ＳＷ_ｎのオンオフ）は制御部４１により行われる。なお、本実施形態の差動ドライバ部２０５〜２０７は、１０段階のドライブ能力が設定されているものとするが、ドライブ能力の段階数は１０に限定されるものではない。図４は、差動ドライバ部２０５〜２０７の出力部分のみを抽出して示している。

図２に戻り、差動ドライバ２０８は、スキャナ部１１から出力された制御信号Ｓ１を差動信号に変換し、該差動信号をケーブル２３４を介して差動レシーバ３０４へ送信する。差動ドライバ２０９は、スキャナ部１１から出力された基本クロック信号ＴｘＣＬＫを差動信号に変換し、該差動信号をケーブル２３５を介して差動レシーバ３０５へ送信する。

差動レシーバ３０１，３０２，３０３，３０４，３０５の信号入力端子間には、終端抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５がそれぞれ設けられており、伝送路のインピーダンスが整合されている。そして、差動レシーバ３０１は、シリアル信号ＴｘＯＵＴ２を受信してシリアル信号ＲｘＩＮ２としてシリパラ変換部３０７へ出力する。差動レシーバ３０２は、シリアル信号ＴｘＯＵＴ１を受信してシリアル信号ＲｘＩＮ１としてシリパラ変換部３０８へ出力する。差動レシーバ３０３は、シリアル信号ＴｘＯＵＴ０を受信してシリアル信号ＲｘＩＮ０としてシリパラ変換部３０９へ出力する。差動レシーバ３０４は、制御信号Ｓ１を受信して画像処理部２１へ出力する。差動レシーバ３０５は、基本クロック信号ＴｘＣＬＫを受信して、クロック信号ＲｘＣＬＫとしてＰＬＬ回路３０６及び画像処理部２１へ出力する。

ＰＬＬ回路３０６は、クロック信号ＲｘＣＬＫを逓倍し、さらに反転して同期クロック信号ＣＬＫＢを生成し、同期クロック信号ＣＬＫＢをシリパラ変換部３０７，３０８，３０９へ出力する。ＰＬＬ回路３０６の逓倍倍率は、ＰＬＬ回路２０４の逓倍倍率と同一にされており、例えば８倍にされている。

シリパラ変換部３０７，３０８，３０９は、例えばシフトレジスタを用いて構成されている。そして、シリパラ変換部３０７は、シリアル信号ＲｘＩＮ２を、例えば同期クロック信号ＣＬＫＢと同期して１ビットずつシフトさせつつ取得することで、８ビットのパラレル信号である赤データＲＤ［７：０］に変換し、画像処理部２１へ出力する。

シリパラ変換部３０８は、シリアル信号ＲｘＩＮ１を、例えば同期クロック信号ＣＬＫＢと同期して１ビットずつシフトさせつつ取得することで、８ビットのパラレル信号である緑データＧＤ［７：０］に変換し、画像処理部２１へ出力する。

シリパラ変換部３０９は、シリアル信号ＲｘＩＮ０を、例えば同期クロック信号ＣＬＫＢと同期して１ビットずつシフトさせつつ取得することで、８ビットのパラレル信号である青データＢＤ［７：０］に変換し、画像処理部２１へ出力する。

データ伝送回路３は、画像処理部２１から出力された画像データを画像形成部３３へ送信する点を除き、データ伝送回路２と同様に構成されているのでその説明を省略する。

次に、上述のように構成された複合機１及びデータ伝送回路２の動作について説明する。

図３は、データ伝送回路２における画像データの伝送処理を説明するための信号波形図である。例えば、操作パネル部５１によって、ユーザからの複写を指示する操作指示が受け付けられると、コピーコントローラ４５からの制御信号に応じてスキャナ部１１によって、原稿から画像が読み取られ、スキャナ部１１から画像を示す信号、すなわち赤データＲＤ［７：０］、緑データＧＤ［７：０］、青データＢＤ［７：０］、基本クロック信号ＴｘＣＬＫ及び制御信号Ｓ１がデータ伝送回路２へ送信される。

図３においては、赤データＲＤ［７：０］、緑データＧＤ［７：０］、青データＢＤ［７：０］の各ビット単位でのデータの流れを示すために、赤データＲＤ［７：０］の各ビットを２３〜１６、緑データＧＤ［７：０］の各ビットを１５〜０８、青データＢＤ［７：０］の各ビットを０７〜００の番号で示している。

制御信号Ｓ１は、差動ドライバ２０８によって、ケーブル２３４及び差動レシーバ３０４を介して画像処理部２１へ送信される。

基本クロック信号ＴｘＣＬＫは、ＰＬＬ回路２０４に供給されると共に、差動ドライバ２０９によって、ケーブル２３５及び差動レシーバ３０５を介し、クロック信号ＲｘＣＬＫとしてＰＬＬ回路３０６及び画像処理部２１へ出力される。

そして、ＰＬＬ回路２０４によって基本クロック信号ＴｘＣＬＫから同期クロック信号ＣＬＫ１が生成されてパラシリ変換部２０１，２０２，２０３へ出力される。次いで、パラシリ変換部２０１，２０２，２０３によって、赤データＲＤ［７：０］、緑データＧＤ［７：０］、青データＢＤ［７：０］が同期クロック信号ＣＬＫ１と同期してシリアル信号ＴｘＯＵＴ２，ＴｘＯＵＴ１，ＴｘＯＵＴ０に変換される。

さらに、シリアル信号ＴｘＯＵＴ２，ＴｘＯＵＴ１，ＴｘＯＵＴ０は、差動ドライバ部２０５，２０６，２０７によって、ケーブル２３１，２３２，２３３、差動レシーバ３０１，３０２，３０３を介してそれぞれシリアル信号ＲｘＩＮ２，ＲｘＩＮ１，ＲｘＩＮ０としてシリパラ変換部３０７，３０８，３０９へ送信される。

次に、シリパラ変換部３０７，３０８，３０９によって、同期クロック信号ＣＬＫＢの立ち上りタイミングと同期して、シリアル信号ＲｘＩＮ２，ＲｘＩＮ１，ＲｘＩＮ０がそれぞれ１ビットずつ取得されてパラレル信号に変換され、赤データＲＤ［７：０］，緑データＧＤ［７：０］，青データＢＤ［７：０］が得られ、各データが画像処理部２１へ出力される。

次に、画像処理部２１によって、データ伝送回路２から出力された赤データＲＤ［７：０］、緑データＧＤ［７：０］、青データＢＤ［７：０］、制御信号Ｓ１、及びクロック信号ＲｘＣＬＫに各種画像処理が施された後、データ伝送回路３によって、これら画像処理の施された画像データが画像形成部３３へ送信される。データ伝送回路３の動作はデータ伝送回路２と同様であるのでその説明を省略する。

そして、画像形成部３３によって、データ伝送回路３から出力された画像データに基づいて、記録紙に画像が形成される。

以上のような構成を有する複合機１において、本実施形態では、データ同士のスキューを解消又は低減するための処理を実施するキャリブレーションモードを有している。以下、このキャリブレーションモードに関する説明を行う。

本実施形態では、前記キャリブレーションモードを実現するための構成として、前述したように、差動ドライバ部２０５〜２０７のドライブ能力が可変の構成を有している。すなわち、前述したように、差動ドライバ部２０５〜２０７は、それぞれ、差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎを備えている。前記差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎは、出力インピーダンスや寄生容量を有しており、或る信号が入力された場合に、その出力インピーダンスや寄生容量の存在に因り、入力タイミングから遅延して差動信号（パルス）を出力する。

ここで、その遅延の程度（遅延時間）は、前記出力インピーダンスや寄生容量の大小に応じて異なり、前記出力インピーダンスや寄生容量が小さいほど前記遅延の程度（遅延時間）が小さく、前記差動信号をより速やかに出力することができる。このように、前記差動信号を速やかに出力できる能力をドライブ能力といい、前記差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎは、このドライブ能力が互いに異なる。したがって、動作させる差動ドライバ回路、ひいてはドライブ能力を変えることで、差動ドライバ部２０５〜２０７による差動信号の出力タイミングを変化させることができる。

本実施形態は、これを用いて、差動ドライバ部２０５〜２０７による前記差動信号の出力タイミングを調整することで、シリパラ変換部３０７〜３０９による前記差動信号の受信タイミングを、予め定められた目標のタイミングに一致又は近似させ、これにより、送信側回路２０と受信側回路３０との間でデータの送受信が行われる場合に、各伝送路で伝送されるデータ同士のスキューを解消又は低減するようにしている。

前記キャリブレーションモードを実現するための構成として、差動ドライバ部２０５〜２０７がそれぞれドライブ能力可変の構成を有する他、図１に示すように、制御部４１は、モード設定部４６と、検出部４７と、ドライブ能力設定部４８とを機能的に備えている。モード設定部４６、検出部４７及びドライブ能力設定部４８は、以下に説明する、各差動ドライバ部２０５〜２０７のドライブ能力の設定処理を差動ドライバ部２０５〜２０７ごとに順番に実施する。

前記モード設定部４６は、例えば複合機１の主電源がオンされると、或いは、画像形成動作を実施しない期間の或るタイミングで、当該複合機１のモードを、各差動ドライバ部２０５〜２０７のドライブ能力の設定処理を実施する前記キャリブレーションモードに設定する。具体的には、前記モード設定部４６は、図６（ａ）に示すように、まず、前記差動ドライバ部２０５〜２０７のうち差動ドライバ部２０５についてのドライブ能力の設定処理を実施する旨を示すモード移行パターン信号がパラシリ変換部２０１から出力されるように前記送信制御回路２００に指示を与える。

次に、ドライブ能力設定部４８は、該差動ドライバ２０５のドライブ能力の段階を順番に切り替えていく。検出部４７は、各段階において、予め定められた信号（以下、補正用信号という）がパラシリ変換部２０１から出力されるように前記送信制御回路２００に指示を与え、前記補正用信号を前記シリパラ変換部３０７で受信したタイミングを、受信制御回路３００を用いて検出する。

図５及び図６（ｂ）〜（ｄ）は、差動ドライバ２０５のドライブ能力を各段階に設定した場合に前記補正用信号がシリパラ変換部３０７に受信されるタイミングを示すものである。なお、図５及び図６（ｂ）〜（ｄ）においては、前記ドライブ能力は１０段階設けられているが、段階ごとに異なる受信タイミングになったのではなく、３種類の受信タイミングが得られた状況が示されている。

すなわち、図５及び図６（ｂ）〜（ｄ）は、差動ドライバ２０５のドライブ能力を「１」，「２」に設定したときには、前記補正用信号は前記シリパラ変換部３０７によりタイミング「Ｔ１」で受信され、ドライブ能力を「３」〜「８」に設定したときには、前記補正用信号は前記シリパラ変換部３０７によりタイミング「Ｔ２」で受信され、ドライブ能力を「９」，「１０」に設定したときには、前記補正用信号は前記シリパラ変換部３０７によりタイミング「Ｔ３」で受信されたことを示している。

そして、ドライブ能力設定部４８は、前記検出部４７により前記各段階においてそれぞれ検出されたタイミングのうち、予め定められた目標のタイミングと一致するタイミング、又は、前記目標のタイミングに最も近いタイミングに対応するドライブ能力を検出する。

例えば、前記目標のタイミングがタイミング「Ｔ２」若しくは該タイミング「Ｔ２」に近似したタイミングであるものとする。このとき、ドライブ能力設定部４８は、前記差動ドライバ部２０５のドライブ能力を、前記タイミング「Ｔ２」に相当するドライブ能力に設定する。

なお、図５に示す場合には、受信タイミングが「Ｔ２」となるドライブ能力が複数存在し（ドライブ能力「３」〜「８」）、どのドライブ能力も採用可能ではあるが、例えばドライブ能力を「３」や「８」に設定した場合、何らかの要因により前記差動ドライバ部２０５のドライブ能力がドライブ能力「３」又は「８」から例えば「２」や「９」に変化して、受信タイミングが「Ｔ２」から「Ｔ１」や「Ｔ３」に変化する可能性がある。このような状況が発生するのを確実に回避するため、前記ドライブ能力の範囲「３」〜「８」の中央の値「５」又は「６」を採用するのが好ましい。

前記モード設定部４６は、図６（ｅ）に示すように、差動ドライバ部２０５〜２０７についてのドライブ能力の設定処理を終了する旨を示すモード終了パターン信号がパラシリ変換部２０１から出力されるように前記送信制御回路２００に指示を与える。

モード設定部４６、検出部４７及びドライブ能力設定部４８は、以上のような動作を他の差動ドライバ部２０６，２０７についても実施する。

これにより、前記補正用信号が同時にパラシリ変換部２０１〜２０３から出力された場合に、各差動ドライバ部２０５〜２０７から出力された補正用信号を、前記シリパラ変換部３０７〜３０９は同時又は略同時に受信することができる。

その結果、画像データを示す信号が各伝送路に伝送される場合にも、各差動ドライバ部２０５〜２０７から出力された差動信号を、前記シリパラ変換部３０７〜３０９は同時又は略同時に受信することができる。これにより、各伝送路で伝送されるデータ同士にスキューが発生するのを未然に防止又は抑制することができる。

本件は、前記実施形態に代えて、或いは前記実施形態に加えて次のような変形形態も採用可能である。

［１］前記実施形態では、差動ドライバ部２０５〜２０７のドライブ能力を可変とし、差動ドライバ部２０５〜２０７を、それぞれ、互いに異なるドライブ能力を有する複数の差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎを並列接続して構成し、これらの差動ドライバ回路Ｄ_１，Ｄ_２，・・・Ｄ_ｎ−１，Ｄ_ｎのうち、動作させる差動ドライバ回路を択一的に選択する構成としたが、この形態に限らず、図７に示すように、差動ドライバ部２０５〜２０７を、それぞれ、同一のドライブ能力を有する複数の差動ドライバ回路Ｄ’を有して構成し、これらの差動ドライバ回路Ｄ’のうち、動作させる差動ドライバ回路の数を、各差動ドライバ回路Ｄ’の出力側にそれぞれ設けられた各スイッチＳＷ’のオンオフにより変えることで、前記ドライブ能力の可変構成を実現するようにしてもよい。なお、図７においても、差動ドライバ部２０５〜２０７の出力部分のみを抽出して示している。

［２］データ伝送回路２をカラーの画像データの伝送に適用する例を示したが、白黒の画像データをシリアル信号ＴｘＯＵＴ２，ＴｘＯＵＴ１，ＴｘＯＵＴ０に分配して送信するようにしてもよい。

［３］データ伝送回路によるデータ伝送が行われる箇所は、スキャナ部１１と画像処理部２１との間、及び画像処理部２１と画像形成部３３との間に限られず、例えばファクシミリ通信部６１、ネットワークＩ／Ｆ部７１、パラレルＩ／Ｆ部７２、及びシリアルＩ／Ｆ部７３等の通信Ｉ／Ｆ部と画像処理部２１との間であってもよく、その他、いかなる箇所であってもよい。

［４］画像形成装置の一例として、複合機の例を示したが、例えば複写機、ファクシミリ、プリンタ等の画像形成装置の内部におけるデータの伝送にデータ伝送回路２をもちいてもよい。

［５］データ伝送回路２によって伝送されるデータは、画像データに限らず、いかなるデータであってもよく、画像形成装置以外の種々の装置におけるデータの伝送にデータ伝送回路２を用いてもよい。

本発明の一実施形態に係るデータ伝送回路を備えた画像形成装置の一実施形態であるデジタル複合機の構成の一例を示すブロック図である。 本発明の一実施形態に係るデータ伝送回路の構成の一例を示すブロック図である。 図２に示すデータ伝送回路における画像データの伝送処理を説明するための信号波形図である。 差動ドライバ部の構成例を示す図である。 差動ドライバのドライブ能力を各段階に設定した場合に補正用信号がシリパラ変換部に受信されるタイミングを表形式で示した図である。 （ａ）は、モード移行パターン信号の波形図、（ｂ）〜（ｄ）は、差動ドライバのドライブ能力を各段階に設定した場合に補正用信号がシリパラ変換部に受信されるタイミングを示すための波形図、（ｅ）は、モード終了パターン信号の波形図である。 差動ドライバ部の他の構成例を示す図である。

符号の説明

１ 複合機
２ データ伝送回路
３ データ伝送回路
１１ スキャナ部
２０ 送信側回路
２１ 画像処理部
３０ 受信側回路
３１ プリンタ部
３３ 画像形成部
４１ 制御部
４６ モード設定部
４７ 検出部
４８ ドライブ能力設定部

Claims (4)

1. 予め定められた周期で出力されるクロック信号と同期して、第１及び第２シリアル信号をそれぞれ出力する第１及び第２シリアル信号出力部と、
   ドライブ能力が可変に構成され、前記第１シリアル信号出力部から出力される第１シリアル信号を差動信号に変換して出力する第１出力バッファ部と、
   ドライブ能力が可変に構成され、前記第２シリアル信号出力部から出力される第２シリアル信号を差動信号に変換して出力する第２出力バッファ部と、
   前記第１出力バッファ部から出力される第１差動信号を第１パラレル信号に変換して出力する第１パラレル信号出力部と、
   前記第２出力バッファ部から出力される第２差動信号を第２パラレル信号に変換して出力する第２パラレル信号出力部と、
   前記第１シリアル信号出力部、前記第１出力バッファ部及び前記第１パラレル信号出力部により構成される第１伝送路に予め定められた信号を伝送させ、該予め定められた信号が前記第１パラレル信号出力部により受信されるタイミングを検出する第１検出部と、
   前記第２シリアル信号出力部、前記第２出力バッファ部及び前記第２パラレル信号出力部により構成される第２伝送路に予め定められた信号を伝送させ、該予め定められた信号が前記第２パラレル信号出力部により受信されるタイミングを検出する第２検出部と、
   前記第１及び第２検出部によりそれぞれ検出されるタイミングと、予め定められた目標タイミングとの時間差が零又は最小となる前記第１及び第２出力バッファ部のドライブ能力を検出し、前記第１及び第２出力バッファ部のドライブ能力を、その検出したドライブ能力に設定するドライブ能力設定部と
   を備えるデータ伝送回路。
2. 前記第１及び第２出力バッファ部は、ドライブ能力が互いに異なる複数のバッファ回路が並列接続されてなるとともに、動作させるバッファ回路が選択可能に構成されており、
   前記ドライブ能力設定部は、前記複数のバッファ回路の中から、前記第１及び第２検出部によりそれぞれ検出されるタイミングと前記目標タイミングとの時間差が零又は最小となるドライブ能力を有するバッファ回路を、動作させるバッファ回路として択一的に選択する請求項１に記載のデータ伝送回路。
3. 前記第１及び第２出力バッファ部は、同一のドライブ能力を有する複数のバッファ回路が並列接続されてなるとともに、動作させるバッファ回路が選択可能に構成されており、
   前記ドライブ能力設定部は、前記複数のバッファ回路の中から、前記受信タイミングと前記目標タイミングとの時間差が零又は最小となるドライブ能力に相当する数のバッファ回路を、動作させるバッファ回路として選択する請求項１に記載のデータ伝送回路。
4. 画像データを取得する画像取得部と、
   前記画像取得部により取得された画像データに基づき記録紙に画像を形成する画像形成部とを備え、
   前記画像取得部から前記画像形成部へ前記画像データを送信するデータ伝送経路の少なくとも一部に、請求項１乃至３のいずれか一項に記載のデータ伝送回路が用いられている画像形成装置。

Images