JP2022177705A - 画像形成装置、画像データ転送方法、及びプログラム - Google Patents

Abstract

【課題】転送される複数の分割画像データを、主走査同期信号と副走査同期信号とを用いて同期する。【解決手段】転送装置２００は、複数の分割画像データを送信デバイスから受信デバイスに転送する。受信デバイスは、複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成し送信デバイスに送る。第１の処理部は送信デバイスを介さずに入力される第１の副走査同期信号に基づき第１の処理を実行する。第２の処理部は送信デバイスを介して入力される第２の副走査同期信号に基づき、第２の処理を実行する。遅延部は、第１と第２の副走査同期信号の時間ずれに応じて、第１の副走査同期信号を遅延させる。送信デバイスは、副走査方向と直交する主走査方向において、複数の分割画像データを同期させる基準となる主走査同期信号を生成し、主走査同期信号と第２の副走査同期信号とのタイミングずれに応じ、副走査同期信号のタイミングを調整する。【選択図】図３

Description

本発明は、画像形成装置、画像データ転送方法、及びプログラムに関する。

１つの画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置では、複数の分割画像データと共に同期信号を送信することで、アナログ信号を用いた調整を行うことなく、転送される複数の分割画像データを同期させる技術が知られている。この同期信号には、主走査方向の同期信号である主走査同期信号と、主走査方向と直交する副走査方向の同期信号である副走査同期信号が含まれる。

また、転送される複数の分割画像データを、送信デバイスにより生成された共通の副走査同期信号を利用して同期させる技術が開示されている（例えば、特許文献１参照）。

しかしながら、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号と、を用いて同期させる場合には、従来の技術を適用できず、転送される複数の分割画像データを正確に同期させることに改善の余地がある。

本発明は、転送される複数の分割画像データを、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号と、を用いて正確に同期させることを課題とする。

本発明の一態様に係る画像形成装置は、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置であって、前記受信デバイスは、前記複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成する副走査同期生成部と、前記副走査同期信号のうち、前記送信デバイスを介さずに入力される第１の副走査同期信号に基づき、第１の処理を実行する第１の処理部と、前記副走査同期信号のうち、前記送信デバイスを介して入力される第２の副走査同期信号に基づき、第２の処理を実行する第２の処理部と、前記第１の副走査同期信号と、前記第２の副走査同期信号と、の時間ずれに応じて前記第１の副走査同期信号を遅延させる遅延部と、を有し、前記送信デバイスは、前記副走査方向と直交する主走査方向において、前記複数の分割画像データを同期させる基準となる主走査同期信号を生成する主走査同期生成部と、前記主走査同期信号と、前記第２の副走査同期信号と、のタイミングずれに応じて、前記副走査同期信号のタイミングを調整する調整部と、を有し、前記第２の処理部は、前記調整部によりタイミングが調整された前記第２の副走査同期信号に基づき、前記第２の処理を実行する。

本発明によれば、転送される複数の分割画像データを、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号と、を用いて正確に同期させることができる。

実施形態に係る画像形成装置のハードウェア構成例の図である。 実施形態に係る転送装置の構成例のブロック図である。 第１実施形態に係る転送装置の機能構成例のブロック図である。 第１実施形態に係る遅延部の動作例のタイミングチャートである。 タイミングずれがない場合のタイミングチャートである。 タイミングずれがある場合のタイミングチャートである。 調整部の作用を示すタイミングチャートである。 第１実施形態に係る画像形成装置による処理例のフロー図である。 比較例に係る転送装置の機能構成例のブロック図である。 第２実施形態に係るＣＰＵの機能構成例のブロック図である。 第２実施形態に係る画像形成装置による処理例のフロー図である。

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部には同一符号を付し、重複した説明を適宜省略する。

実施形態に係る画像形成装置は、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能なものである。また、該画像形成装置は、送信デバイスで生成される主走査同期信号に対する副走査同期信号のタイミングずれに応じて副走査同期信号のタイミングを調整することで、転送される複数の分割画像データを、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号と、を用いて正確に同期させるものである。

＜実施形態における用語について＞
（分割画像データ）
分割画像データとは、１つの画像データが複数に分割された結果の各々の画像データをいう。この分割画像データには、画像データの画像領域が複数の領域に分割されたものや、カラーの画像データが色毎に分けられたもの等が挙げられる。

（主走査方向）
主走査方向とは、２次元の画像データを構成する複数の画素データが配列する２つの方向のうちの一方の方向をいう。

（副走査方向）
副走査方向とは、２次元の画像データを構成する複数の画素データが配列する２つの方向のうちの他方の方向をいい、主走査方向とは直交する方向をいう。主走査方向に配列された画素データのライン（行）が副走査方向に配列することで、２次元の画像データが構成される。

（主走査同期信号）
主走査同期信号とは、転送される複数の分割画像データを主走査方向で同期させるための基準となる信号をいう。

（副走査同期信号）
副走査同期信号とは、副走査方向において複数の分割画像データの各々の有効領域を規定する信号をいう。また副走査同期信号には、送信デバイスを介さずに第１経路を通って副走査同期生成部から入力される信号である第１の副走査同期信号と、送信デバイスを介して第２経路を通って副走査同期生成部から入力される信号である第２の副走査同期信号と、が含まれる。

（副走査有効領域信号）
副走査有効領域信号とは、複数の分割画像データの副走査方向における有効領域の開始から終了までの期間を示す信号をいう。

（有効領域）
有効領域とは、画像データにおける画像領域のうちで有効な画像領域をいう。なお、無効領域は、画像データにおける画像領域のうちの端部領域等である。

（第１の処理、第２の処理）
第１の処理とは、複数の分割画像データに対して実行される処理のうち、第１の処理部により実行されるものをいう。第２の処理とは、複数の分割画像データに対して実行される処理のうち、第２の処理部により実行されるものをいう。第１及び第２の処理は何れも、画像処理や、ディスプレイ等に画像を表示させるための処理、外部装置に画像データを出力するための処理等である。実施形態では、第１の処理及び第２の処理が何れも画像処理である場合を一例として説明する。

（アサートエッジ）
アサートエッジとは、信号又は論理を有効にする信号の立ち上がりのタイミングをいう。

＜画像形成装置１００のハードウェア構成＞
まず、実施形態に係る画像形成装置１００のハードウェア構成を説明する。画像形成装置１００は、スキャン機能、コピー機能、印刷機能、ファクシミリ機能等を一つの筐体に搭載したＭＦＰ(Multifunction Peripheral/Printer/Product)や、プリンタ等の印刷機能を備える電子機器である。

図１は、画像形成装置１００のハードウェア構成の一例を示すブロック図である。図１に示すように、画像形成装置１００は、コントローラ９１０と、近距離通信回路９２０、エンジン制御部９３０と、操作パネル９４０と、ネットワークＩ／Ｆ９４５とを備えている。

これらのうち、コントローラ９１０は、コンピュータの主要部であるＣＰＵ（Central Processing Unit）９０１と、システムメモリ（ＭＥＭ－Ｐ）９０２と、ノースブリッジ（ＮＢ）９０３と、サウスブリッジ（ＳＢ）９０４とを備えている。また、ＡＳＩＣ(Application Specific Integrated Circuit)９０６と、記憶部であるローカルメモリ（ＭＥＭ－Ｃ）９０７と、ＨＤＤコントローラ９０８と、記憶部であるＨＤ９０９とを備えている。そして、ＮＢ９０３とＡＳＩＣ９０６との間をＡＧＰ(Accelerated Graphics Port)バス９２１で接続した構成となっている。

ＣＰＵ９０１は、画像形成装置１００の全体制御を行う制御部である。ＮＢ９０３は、ＣＰＵ９０１と、ＭＥＭ－Ｐ９０２、ＳＢ９０４及びＡＧＰバス９２１とを接続するためのブリッジである。ＮＢ９０３は、ＭＥＭ－Ｐ９０２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩ(Peripheral Component Interconnect)マスタ及びＡＧＰターゲットとを備えている。

ＭＥＭ－Ｐ９０２は、コントローラ９１０の各機能を実現させるプログラムやデータの格納用メモリであるＲＯＭ（Read Only Memory）９０２ａと、プログラムやデータの展開及びメモリ印刷時の描画用メモリ等として用いるＲＡＭ（Random Access Memory）９０２ｂとを備えている。なお、ＲＡＭ９０２ｂに記憶されているプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、ＣＤ－Ｒ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。

ＳＢ９０４は、ＮＢ９０３とＰＣＩデバイス及び周辺デバイスとを接続するためのブリッジである。ＡＳＩＣ９０６は、画像処理用のハードウェア要素を備える画像処理用途向けのＩＣ(Integrated Circuit)であり、ＡＧＰバス９２１、ＰＣＩバス９２２、ＨＤＤ（Hard Disk Drive）９０８及びＭＥＭ－Ｃ９０７をそれぞれ接続するブリッジの役割を備える。

このＡＳＩＣ９０６は、ＰＣＩターゲット及びＡＧＰマスタと、ＡＳＩＣ９０６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ－Ｃ９０７を制御するメモリコントローラとを備えている。また、ハードウェアロジック等により画像データの回転等を行う複数のＤＭＡＣ(Direct Memory Access Controller)と、スキャナ部９３１及びプリンタ部９３２との間でＰＣＩバス９２２を介したデータ転送を行うＰＣＩユニットとを備えている。

なお、ＡＳＩＣ９０６には、ＵＳＢ(Universal Serial Bus)のインターフェースや、ＩＥＥＥ１３９４(Institute of Electrical and Electronics Engineers 1394）のインターフェースを接続するようにしてもよい。

ＭＥＭ－Ｃ９０７は、コピー用画像バッファ及び符号バッファとして用いるローカルメモリである。ＨＤ９０９は、画像データの蓄積や、印刷時に用いるフォントデータの蓄積、フォームの蓄積等を行うためのストレージである。

ＨＤ９０９は、ＣＰＵ９０１の制御に従ってＨＤ９０９に対するデータの読出又は書込を制御する。ＡＧＰバス９２１は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレータカード用のバスインタフェースである。ＭＥＭ－Ｐ９０２に高スループットで直接アクセスすることにより、グラフィックスアクセラレータカードを高速にすることができる。

また近距離通信回路９２０は、通信部９２０ａを備えている。近距離通信回路９２０は、ＮＦＣ（Near Field Communication）、Ｂｌｕｅｔｏｏｔｈ（登録商標）等の通信回路である。

更に、エンジン制御部９３０は、スキャナ部９３１と、プリンタ部９３２とを備えている。また、操作パネル９４０は、現在の設定値や選択画面等を表示させ、操作者からの入力を受け付けるタッチパネル等のパネル表示部９４０ａと、濃度の設定条件等の画像形成に関する条件の設定値を受け付けるテンキー及びコピー開始指示を受け付けるスタートキー等からなる操作パネル９４０ｂとを備えている。

コントローラ９１０は、画像形成装置１００全体の制御を行い、例えば、描画、通信、操作パネル９４０からの入力等を制御する。スキャナ部９３１又はプリンタ部９３２には、誤差拡散やガンマ変換などの画像処理部分が含まれている。

なお、画像形成装置１００は、操作パネル９４０のアプリケーション切り替えキーにより、ドキュメントボックス機能、コピー機能、プリンタ機能及びファクシミリ機能を順次に切り替えて選択することが可能となる。

ドキュメントボックス機能の選択時にはドキュメントボックスモードとなり、コピー機能の選択時にはコピーモードとなり、プリンタ機能の選択時にはプリンタモードとなり、ファクシミリモードの選択時にはファクシミリモードとなる。

また、ネットワークＩ／Ｆ９５０は、通信ネットワークを利用してデータ通信をするためのインターフェースである。近距離通信回路９２０及びネットワークＩ／Ｆ９５０は、ＰＣＩバス９２２を介して、ＡＳＩＣ９０６に電気的に接続されている。

さらに、画像形成装置１００は、コントローラ転送部９５０と、ＣＰＵ９６０とを備えている。コントローラ転送部９５０は、スキャナ部９３１で読み取った原稿の画像データ（原稿データ）をコントローラ９１０に転送する電気回路である。スキャナ部９３１からコントローラ転送部９５０への画像データの転送は、次述する転送装置２００により行われる。ＣＰＵ９６０は、転送装置２００によるスキャナ部９３１からコントローラ転送部９５０への画像データの転送等を制御するプロセッサである。

＜転送装置２００の構成＞
図２は、画像形成装置１００に含まれている転送装置２００の構成の一例を示すブロック図である。図２は、破線で囲って示した転送装置２００と、画像形成装置１００における転送装置２００の周辺構成と、を併せて示している。

図２において送信デバイス３００から受信デバイス４００に送信される信号のうち、破線の矢印で示した信号は、複数の分割画像データを表し、一点鎖線の矢印で示した信号は主走査同期信号を表し、二点鎖線で示した信号は副走査同期信号を表す。

図２に示すように、スキャナ部９３１は、送信デバイス３００と、読取部９７０とを備えている。またコントローラ転送部９５０は、受信デバイス４００と、メモリ９８０とを備えている。スキャナ部９３１に含まれている送信デバイス３００と、コントローラ転送部９５０に含まれている受信デバイス４００は、転送装置２００を構成している。

読取部９７０は、原稿台に載置された原稿をレンズ等の光学系を用いて読み取り、読み取ったアナログデータを送信デバイス３００に出力する。

送信デバイス３００は、読取部９７０から入力したアナログデータをデジタルの画像データに変換し、ＬＶＤＳ（Low voltage differential signaling）フォーマットでコントローラ転送部９５０に転送する電子回路である。ここで、ＬＶＤＳとは、短距離伝送に好適なデジタル有線伝送方式であり、小振幅、低消費電力で高速の差動インターフェースをいう。

送信デバイス３００は、画像データを分割した複数の分割画像データを振り分けて、複数のチャンネルのそれぞれに送信する。また送信デバイス３００は、複数の分割画像データと共に、複数のチャンネル間で分割画像データを同期させるための主走査同期信号及び副走査同期信号を、複数のチャンネルからＬＶＤＳ差動信号により受信デバイス４００に転送する。

受信デバイス４００は、複数の分割画像データを複数のチャンネル毎に受信し、受信した複数の分割画像データの各々に対して画像処理を実行するとともに、メモリ転送のインターフェース機能を備える電子回路である。

メモリ９８０は、画像処理を実行するために受信した複数の分割画像データを一時格納する。コントローラ転送部９５０は、メモリ９８０から順次読み出した複数の分割画像データの各々に対して画像処理を実行した後、受信デバイス４００からコントローラ９１０に転送する。

［第１実施形態］
＜転送装置２００の機能構成＞
図３は、転送装置２００の機能構成の一例を説明するブロック図である。

転送装置２００は、０ｃｈ系統と１ｃｈ系統の２つのチャンネルを使用して、画像データが分割された複数（ここでは２つ）の分割画像データを、送信デバイス３００から受信デバイス４００に高速シリアル転送するものである。なお、「ｃｈ」は「チャンネル」の略称標記である。

まず受信デバイス４００の機能構成から説明する。図３に示すように、受信デバイス４００は、０ｃｈ受信部４１と、１ｃｈ受信部４２と、フォーマット変換部４３と、副走査同期生成部４４と、遅延部４５と、０ｃｈ処理部４６と、１ｃｈ処理部４７と、メモリ制御部４８と、共通画像処理部４９とを備えている。

０ｃｈ受信部４１は、０ｃｈ送信部３５が送信したＬＶＤＳ差動信号を受信し、１ｃｈ受信部４２は、１ｃｈ送信部３６が送信したＬＶＤＳ差動信号を受信する。０ｃｈ受信部４１及び１ｃｈ受信部４２のそれぞれの機能は、ＬＶＤＳレシーバ回路等により実現される。

フォーマット変換部４３は、０ｃｈ受信部４１及び１ｃｈ受信部４２の各々により受信されたＬＶＤＳフォーマットを順次画像データに変換し、後段の０ｃｈ処理部４６及び１ｃｈ処理部４７が画像処理を実行できるようにする。また、フォーマット変換部４３は、転送装置２００の外部から入力される６０ＭＨｚの信号を２００ＭＨｚの信号に周波数変調する場合等に生じる非同期成分を吸収する機能も備える。

副走査同期生成部４４は、副走査同期信号を生成し、送信デバイス３００及び０ｃｈ処理部４６の各々に出力する。実施形態における副走査同期信号は、副走査方向における有効領域の開始から終了までの期間を示す副走査有効領域信号である。

ここで、副走査同期生成部４４で生成される副走査同期信号の伝送経路には、第１経路２０１（破線太矢印）と第２経路２０２（実線太矢印）の２つがある。副走査同期信号は、第１の副走査同期信号と、第２の副走査同期信号と、を含む。第１の副走査同期信号は、送信デバイス３００を経由せず、受信デバイス４００内の第１経路２０１を通って０ｃｈ処理部４６に入力される信号である。第２の副走査同期信号は、送信デバイス３００を経由する第２経路２０２を通って１ｃｈ処理部４７に入力する信号である。

第１経路２０１では特段の処理が行われることなく、第１の副走査同期信号が０ｃｈ処理部４６に入力する。一方の第２経路２０２では、送信デバイス３００における前段画像処理部３３及びフォーマット変換部４３等で処理が実行された後、第２の副走査同期信号が１ｃｈ処理部４７に入力する。これらの処理を実行する分だけ、第１の副走査同期信号に対して第２の副走査同期信号の入力時期が遅くなり、遅延による時間ずれが生じる。

遅延部４５は、０ｃｈ処理部４６へ入力される第１の副走査同期信号の入力を遅延させることで、１ｃｈ処理部４７へ入力される第２の副走査同期信号の第１の副走査同期信号に対する遅延をなくし、両者の時間ずれを補償する。遅延の補償はライン数を増減させることで行うことができ、遅延を補償するためのライン数は、第１の副走査同期信号と、第２の副走査同期信号と、の時間ずれに応じて予め定められている。

０ｃｈ処理部４６は、第１の副走査同期信号に基づき、０ｃｈ系統を使用して転送される分割画像データに対して画像処理を実行する第１の処理部の一例である。

１ｃｈ処理部４７は、第２の副走査同期信号に基づき、１ｃｈ系統を使用して転送される分割画像データに対して画像処理を実行する第２の処理部の一例である。１ｃｈ処理部４７は、送信デバイス３００における調整部３４によりタイミングが調整された第２の副走査同期信号に基づいて画像処理を実行する。

より詳しくは、０ｃｈ処理部４６は、メモリ制御部４８を介してメモリ９８０にアクセスしながら、０ｃｈ受信部４１が受信する分割画像データに対して画像処理を実行する。１ｃｈ処理部４７は、メモリ制御部４８を介してメモリ９８０にアクセスしながら、１ｃｈ受信部４２が受信する分割画像データに対して画像処理を実行する。

色版が異なる場合等には、０ｃｈ受信部４１が受信する分割画像データと、１ｃｈ受信部４２が受信する分割画像データとでは、適用する画像処理が色版に応じて異なる画像処理を実行する。チャンネル毎に０ｃｈ処理部４６及び１ｃｈ処理部４７を設けることで、２つの分割画像データに対して異なる画像処理を実行できる。実行される画像処理としては、画像の変倍処理やシェーディング補正処理、ライン間補正処理等が挙げられる。

０ｃｈ処理部４６及び１ｃｈ処理部４７の各々は、画像処理を実行後、処理後の分割画像データをメモリ制御部４８に出力する。

メモリ制御部４８は、メモリ９８０に対してアクセス制御やＤＭＡ（Direct Memory Access）を行う。副走査同期信号をトリガとして、分割画像データをメモリ９８０にライト（書き込み）するが、有効領域より大きいサイズの副走査同期信号がアサートされた場合、有効領域外の不要な領域をメモリ９８０にライトしないように制御することもできる。

共通画像処理部４９は、全ての色版等の２つの分割画像データに対して共通の画像処理を実行する。

一方、送信デバイス３００は、画像データ生成部３１と、主走査同期生成部３２と、前段画像処理部３３と、調整部３４と、０ｃｈ送信部３５と、１ｃｈ送信部３６とを備えている。

画像データ生成部３１は、読み取ったアナログデータをデジタルデータに変換し、さらにＬＶＤＳフォーマットへ変換する。

主走査同期生成部３２は、主走査同期信号を生成し、前段画像処理部３３及び調整部３４の各々に出力する。

前段画像処理部３３は、画像データが分割された２つの分割画像データを０ｃｈ送信部３５と１ｃｈ送信部３６に振り分ける。この振り分けは、Ｒｅｄ（Ｒ）、Ｇｒｅｅｎ（Ｇ）、Ｂｌｕｅ（Ｂ）の３色で構成されるカラー画像データのうち、Ｒの画像データを０ｃｈ送信部３５に、Ｇの画像データを１ｃｈ送信部３６に、Ｂの画像データを０ｃｈ送信部３５及び１ｃｈ送信部３６の両方に振り分ける等、色版毎に行われる。また前段画像処理部３３は、受信デバイス４００に実装されていない画像処理機能を追加して拡張する場合に使用されることもできる。

調整部３４は、第２の副走査同期信号の主走査同期信号に対するタイミングずれに応じて、第２の副走査同期信号のタイミングを調整する機能を備えている。

具体的には、調整部３４は、主走査同期信号のアサートエッジと、第２の副走査同期信号のアサートエッジと、の間の位相関係に基づき、主走査同期信号に対する第２の副走査同期信号の時間ずれを検出し、該タイミングずれに応じて、第２の副走査同期信号のタイミングを調整する。

より具体的には、調整部３４は、主走査同期信号のアサートエッジが検出された時刻から所定の検出期間内に、第２の副走査同期信号のアサートエッジが検出されない場合に、第２の副走査同期信号のレイテンシを調整して１ライン分遅延させることでタイミングを調整する。なお、レイテンシとは、転送要求を出してから実際にデータが送られてくるまでに生じる通信の遅延時間のことをいう。

所定の検出期間は、第２の副走査同期信号が第２経路２０２を通って伝送される配線の長さに依存する遅延や、送信デバイス３００の前段画像処理部３３のレイテンシに依存する遅延等により決定される。

調整部３４は、上記のタイミングずれがない場合、即ち所定の検出期間内に、第２の副走査同期信号のアサートエッジが検出された場合には、画像データ生成部３１での変換処理に基づく所定のレイテンシ分遅延させて第２の副走査同期信号を出力する。一方、調整部３４は、上記のタイミングずれがある場合、即ち所定の検出期間内に、第２の副走査同期信号のアサートエッジが検出されない場合には、所定のレイテンシ分より１ライン分さらに遅延させて第２の副走査同期信号を出力する。

０ｃｈ送信部３５は、２つの分割画像データのうちの一方と、主走査同期信号と、をＬＶＤＳ差動信号で転送して送信する。１ｃｈ送信部３６は、２つの分割画像データの他方と、主走査同期信号と、第２の副走査同期信号と、をＬＶＤＳ差動信号で転送して送信する。

２つのチャンネルのうちの一方を０ｃｈ送信部３５が受け持ち、他方を１ｃｈ送信部３６が受け持つ。０ｃｈ送信部３５及び１ｃｈ送信部３６のそれぞれの機能は、ＬＶＤＳトランシーバ回路等で実現される。

＜転送装置２００の動作例＞
図４は、転送装置２００における遅延部４５の動作の一例を説明するタイミングチャートである。

図４の上段は、受信デバイス４００の副走査同期生成部４４で生成される副走査同期信号５００を基準とした０ｃｈ系統５０において、０ｃｈ処理部４６に入力される主走査同期信号（０ｃｈ用）５０１、分割画像データ５０２及び第１の副走査同期信号（０ｃｈ用）５０３の各タイミングを示している。

また図４の下段は、副走査同期信号５００を基準とした１ｃｈ系統５１において、１ｃｈ処理部４７に入力される主走査同期信号（１ｃｈ用）５１１、分割画像データ５１２及び第２の副走査同期信号（１ｃｈ用）５２５の各タイミングを示している。

主走査同期信号（０ｃｈ用）５０１及び主走査同期信号（１ｃｈ用）５１１は、それぞれ分割画像データにおける主走査方向の各ラインの開始タイミングを示している。

分割画像データ５０２は、第１の副走査同期信号（０ｃｈ用）５０３が有効状態になるアサートエッジ５０３ａから終了時期５０３ｂまでの期間における各ライン画像データにより構成される。このアサートエッジ５０３ａから終了時期５０３ｂまでの期間における第１の副走査同期信号（０ｃｈ用）５０３は副走査有効領域信号である。

第１の副走査同期信号（０ｃｈ用）５０３におけるアサートエッジ５０３ａは、信号生成時の副走査同期信号５００の開始時期５００ａに対応し、終了時期５０３ｂは、副走査同期信号５００の終了時期５００ｂに対応する。副走査同期生成部４４による生成時から０ｃｈ処理部４６に入力されるまでの間に遅延時間５０４が生じている。

一方、分割画像データ５１２は、第２の副走査同期信号（１ｃｈ用）５２５が有効状態になるアサートエッジ５２５ａから終了時期５２５ｂまでの期間における主走査方向の各ラインにより構成される。

第２の副走査同期信号（１ｃｈ用）５２５におけるアサートエッジ５２５ａは、信号生成時の副走査同期信号５００の開始時期５００ａに対応し、終了時期５２５ｂは、副走査同期信号５００の終了時期５００ｂに対応する。副走査同期生成部４４による生成時から１ｃｈ処理部４７に入力されるまでの間に遅延時間５１４が生じている。

１ｃｈ系統５１における遅延時間５１４は、前段画像処理部３３及びフォーマット変換部４３等での処理、並びに周波数変調に伴う非同期成分等に起因して生じる。一方の０ｃｈ系統５０における遅延時間５０４は、遅延部４５により生成されたものである。アサートエッジ５０３ａとアサートエッジ５２５ａが揃うように遅延部４５により遅延時間５０４を調整することで、経路差に起因した０ｃｈ処理部４６への第１の副走査同期信号の入力タイミングと、１ｃｈ処理部４７への第２の副走査同期信号の入力タイミングとの間の時間ずれが補償される。

但し、送信デバイス３００と受信デバイス４００は非同期で動作するため、受信デバイス４００から送信デバイス３００に出力される第２の副走査同期信号（１ｃｈ用）５２５と、送信デバイス３００で生成される主走査同期信号（１ｃｈ用）５１１の位相関係によっては、経路差に起因して第２の副走査同期信号（１ｃｈ用）５２５の入力タイミングがずれる場合がある。

換言すると、経路差に起因した第２の副走査同期信号（１ｃｈ用）５２５の時間ずれを遅延部４５で補償しても、受信デバイス４００から送信デバイス３００に出力される第２の副走査同期信号（１ｃｈ用）５２５と、送信デバイス３００で生成される主走査同期信号（１ｃｈ用）５１１の位相関係によっては、第２の副走査同期信号（１ｃｈ用）５２５の入力タイミングのずれによりラインずれ等が生じる場合がある。

図５及び図６は、このような第２の副走査同期信号（１ｃｈ用）５２５の入力タイミングずれを説明するためのタイミングチャートである。図５は第２の副走査同期信号（１ｃｈ用）５２５の入力タイミングずれがない場合を示し、図６は第２の副走査同期信号５１３の入力タイミングずれがある場合を示している。また図７は、第２の副走査同期信号（１ｃｈ用）５２５の入力タイミングずれに対する調整部３４の作用を示すタイミングチャートである。

図５乃至図７において、送信デバイス３００に入力される第２の副走査同期信号５１３は、受信デバイス４００の副走査同期生成部４４で生成され、送信デバイス３００の前段画像処理部３３に入力する副走査同期信号である。主走査同期信号（１ｃｈ用）５１１は、主走査同期生成部３２が生成する主走査同期信号である。第２の副走査同期信号（同期化後）５２３は画像データ生成部３１による同期化処理及び速度変換処理後の副走査同期信号である。

主走査同期信号（０ｃｈ、１ｃｈ共通）５２４は、送信デバイス３００から送信される０ｃｈ系統及び１ｃｈ系統で共通の主走査同期信号である。第２の副走査同期信号（１ｃｈ用）５２５は、調整部３４によるタイミング調整後、送信デバイス３００から受信デバイス４００に送信される１ｃｈ系統の副走査同期信号である。分割画像データ（０ｃｈ用）５２６は、送信デバイス３００から送信される０ｃｈ系統の画像データである。

また、受信デバイス４００における副走査同期信号５００は、副走査同期生成部４４で生成される副走査同期信号である。主走査同期信号（０ｃｈ用）５０１は、０ｃｈ処理部４６に入力される０ｃｈ系統の主走査同期信号である。第１の副走査同期信号（０ｃｈ用）５０３は、０ｃｈ処理部４６に入力される０ｃｈ系統の副走査同期信号である。分割画像データ（０ｃｈ、１ｃｈ共通）５３４は、０ｃｈ処理部４６に入力される０ｃｈ系統の画像データである。分割画像データ（１ｃｈ用）５３７は、１ｃｈ処理部４７に入力される１ｃｈ系統の画像データである。

送信デバイス３００における時間ずれ５２７は、前段画像処理部３３の処理に伴って生じる、１ｃｈ系統の第２の副走査同期信号（１ｃｈ用）５２５の時間ずれである。また受信デバイス４００における遅延時間５３８は、画像データ生成部３１による処理で生じる遅延時間であり、遅延時間５３９は遅延部４５により生成される０ｃｈ系統の副走査同期信号の遅延時間であり、遅延時間５４０は受信デバイス４００における同期化処理、例えば前段画像処理部３３による処理で生じる遅延時間である。

１ｃｈ系統の第２の副走査同期信号（１ｃｈ用）５２５のアサートエッジ５２５ａと０ｃｈ系統の第１の副走査同期信号（０ｃｈ用）５０３のアサートエッジ５０３ａの時間ずれが遅延部４５で補償される。

しかしながら、送信デバイス３００における主走査同期信号（１ｃｈ用）５１１と、入力される第２の副走査同期信号５１３のアサートエッジ５１３ａの位相関係によって、送信デバイス３００から受信デバイス４００へ受け渡しを行っている第２の副走査同期信号（１ｃｈ用）５２５のアサートエッジ５２５ａの入力タイミングが、第１の副走査同期信号（０ｃｈ用）５０３のアサートエッジ５０３ａの入力タイミングに対してずれる場合がある。

このアサートエッジ５２５ａとアサートエッジ５０３ａとのタイミングずれは、画像データ生成部３１による同期化処理及び速度変換処理に伴い、主走査同期信号（１ｃｈ用）５１１に対して第２の副走査同期信号（同期化後）５２３のアサートエッジ５２３ａが遅延することに起因して生じる。

図５では、画像データ生成部３１による同期化処理及び速度変換処理に伴う遅延は、所定の遅延時間５２８であるため、上記の入力タイミングのずれは生じていない。図６では、画像データ生成部３１による同期化処理及び速度変換処理に伴う遅延は、所定の遅延時間５２８より短い遅延時間５２９であるため、上記の入力タイミングのずれ５４１が生じている（受信デバイス４００における主走査同期信号（１ｃｈ用）５１１を参照）。このずれ５４１は、主走査同期信号（１ｃｈ用）５１１に対する第２の副走査同期信号５１３のタイミングずれの一例に対応する。

ずれ５４１は、受信デバイス４００の０ｃｈ処理部４６と１ｃｈ処理部４７で行う画像処理において、色版に該当する分割画像データ同士でラインが揃わない状態を生じさせ、その結果、画像処理後に異常画像が出力される場合がある。

画像転送において、第２の副走査同期信号（１ｃｈ用）５２５が第１の副走査同期信号（０ｃｈ用）５０３に対してずれたか否かをＣＰＵ９６０で知る術がなく、ＣＰＵ９６０は受信デバイス４００の第１の副走査同期信号（０ｃｈ用）５０３に対する遅延設定を動的に変更することはできない。

そのため本実施形態では、図７に示すように、調整部３４は、主走査同期信号（１ｃｈ用）５１１から所定の検出期間５３２内に第２の副走査同期信号５１３のアサートエッジ５１３ａが検出されない場合に、ずれ５４１が生じたと判断し、受信デバイス４００に出力する第２の副走査同期信号（１ｃｈ用）５２５を、１ラインに対応する調整期間５３０分遅延させることでタイミングを調整する。そして、１ｃｈ処理部４７は、調整部３４によりタイミングが調整された第２の副走査同期信号（１ｃｈ用）５２５に基づき、画像処理を実行する。

なお、図７の例では、受信デバイス４００における第１の副走査同期信号（０ｃｈ用）５０３のアサートエッジ５０３ａに対して分割画像データ（０ｃｈ、１ｃｈ共通）５３４のＶａｌｉｄ期間が期間５３１分ずれているが、このずれは画質には影響しない。

但し、画像データ生成部３１にラインメモリを搭載し、調整部３４は、第２の副走査同期信号（１ｃｈ用）５２５と分割画像データ（０ｃｈ、１ｃｈ共通）５３４における有効領域の端部を合わせるように、第２の副走査同期信号（１ｃｈ用）５２５のアサートエッジ５２５ａの検出結果に応じて、分割画像データ（０ｃｈ、１ｃｈ共通）５３４のレイテンシをさらに調整することもできる。これにより、分割画像データ（０ｃｈ、１ｃｈ共通）５３４を副走査方向に遅延させることができ、分割画像データ（０ｃｈ、１ｃｈ共通）５３４と第１の副走査同期信号（０ｃｈ用）５０３との間の期間５３１分のずれをなくすことができる。ここで、分割画像データ（０ｃｈ、１ｃｈ共通）５３４は、複数の分割画像データの一例である。

＜画像形成装置１００による処理例＞
次に、転送装置２００を備える画像形成装置１００による処理について説明する。図８は、画像形成装置１００による処理の一例を示すフローチャートである。

まず、ステップＳ７１において、画像形成装置１００はスキャナ部９３１による原稿の読取を開始するか否かを判定する。

ステップＳ７１において読取を開始しないと判定された場合には（ステップＳ７１、Ｎｏ）、画像形成装置１００はステップＳ７１の処理を再度行う。

一方、ステップＳ７１において読取を開始すると判定された場合には（ステップＳ７１、Ｙｅｓ）、画像形成装置１００は、転送装置２００における送信デバイス３００にステップＳ７２乃至Ｓ７７の処理を実行させ、また受信デバイス４００にステップＳ７９乃至Ｓ８４の処理を実行させる。送信デバイス３００及び受信デバイス４００の各々による処理は並行して行われる。

まず、ステップＳ７２において、送信デバイス３００における画像データ生成部３１は、読み取ったアナログデータをデジタルデータに変換し、さらにＬＶＤＳフォーマットへ変換する。

続いて、ステップＳ７３において、主走査同期生成部３２は、主走査同期信号（０ｃｈ用）５０１及び主走査同期信号（１ｃｈ用）５１１を生成する。

続いて、ステップＳ７４において、調整部３４は、主走査同期信号（１ｃｈ用）５１１から所定の検出期間５３２内に第２の副走査同期信号５１３のアサートエッジ５１３ａが検出されたか否かを判定する。

ステップＳ７４において検出されたと判定された場合には（ステップＳ７４、Ｙｅｓ）、送信デバイス３００はステップＳ７６に処理を移行する。一方、検出されないと判定された場合には（ステップＳ７４、Ｎｏ）、調整部３４は、ステップＳ７５において、受信デバイス４００に出力する第２の副走査同期信号（１ｃｈ用）５２５を１ラインに対応する調整期間５３０分遅延させることでタイミングを調整する。

続いて、ステップＳ７６において、前段画像処理部３３は、画像データ生成部３１から入力される画像データを分割した２つの分割画像データ５１２を０ｃｈ送信部３５と１ｃｈ送信部３６に振り分ける。なお、送信デバイス３００における第２の副走査同期信号５１３は、あくまで有効領域を規定しているだけなので、副走査同期信号をネゲートした時の分割画像データ５１２の振り分け及び画像処理は実行してもしなくてもよい。

続いて、ステップＳ７７において、０ｃｈ送信部３５及び１ｃｈ送信部３６は、２つの分割画像データ５１２、主走査同期信号（１ｃｈ用）５１１、及び第２の副走査同期信号５１３をＬＶＤＳ差動信号で送信する。

続いて、ステップＳ７８において、画像形成装置１００は、有効領域の画像データの転送を完了したか否かを判定する。

ステップＳ７８において、完了していないと判定された場合には（ステップＳ７８、Ｎｏ）、送信デバイス３００及び画像形成装置１００は、ステップＳ７６以降の処理を再度行う。一方、ステップＳ７８で、完了したと判定された場合には（ステップＳ７８、Ｙｅｓ）、画像形成装置１００は処理を終了する。

一方、ステップＳ７９において、受信デバイス４００における副走査同期生成部４４は、副走査同期信号５００を生成し、送信デバイス３００及び０ｃｈ処理部４６に出力する。ここで、副走査同期信号５００の生成は、任意のタイミングで開始可能である。一般に原稿の搬送や読取光学系の搬送（スキャン）等に連動して開始される。

続いて、ステップＳ８０において、遅延部４５は、第１の副走査同期信号（０ｃｈ用）５０３を所定のライン数に対応する遅延時間５０４分遅延させる。

続いて、ステップＳ８１において、０ｃｈ受信部４１及び１ｃｈ受信部４２は、ＬＶＤＳ差動信号により、２つの分割画像データ５０２、主走査同期信号（０ｃｈ用）５０１及び第２の副走査同期信号５１３を受信する。

続いて、ステップＳ８２において、フォーマット変換部４３は、受信されたＬＶＤＳフォーマットを順次画像データに変換し、後段のｃｈ処理部４６及び１ｃｈ処理部４７のそれぞれが処理を実行できるようにする。

送信デバイス３００から送信される分割画像データ５０２は、偶数ライン画素及び奇数ライン画素のパラレル転送等により、そのままでは画像処理を実行できないデータフォーマットで送信される場合がある。そのため、画像データを構成する画素の順番を画像処理が可能な形式に適宜並び替えることが好ましい。

続いて、ステップＳ８３において、０ｃｈ処理部４６は、第１の副走査同期信号（０ｃｈ用）５０３に基づき、転送された分割画像データ５０２に対して画像処理を実行する。また１ｃｈ処理部４７は、第２の副走査同期信号（１ｃｈ用）５２５に基づき、転送された分割画像データ５０２に対して画像処理を実行する。そして、０ｃｈ処理部４６は処理後の分割画像データ（０ｃｈ用）５２６を、１ｃｈ処理部４７は処理後の分割画像データ（１ｃｈ用）５３７を、各々メモリ制御部４８に出力する。

続いて、ステップＳ８４において、共通画像処理部４９は、メモリ制御部４８を介してメモリ９８０にアクセスしながら、分割画像データ（０ｃｈ用）５２６及び分割画像データ（１ｃｈ用）５３７に対して共通の画像処理を実行する。

続いて、ステップＳ８５において、画像形成装置１００は、有効領域の画像データの転送を完了したか否かを判定する。

ステップＳ８５において完了していないと判定された場合には（ステップＳ８５、Ｎｏ）、受信デバイス４００及び画像形成装置１００は、ステップＳ８２以降の処理を再度行う。一方、ステップＳ８５において完了したと判定された場合には（ステップＳ８５、Ｙｅｓ）、画像形成装置１００は処理を終了する。

このようにして、画像形成装置１００は、転送装置２００を用いて、読み取った原稿を画像形成装置１００のコントローラ９１０等に転送することができる。

＜画像形成装置１００の作用効果＞
次に、画像形成装置１００の作用効果について説明する。

画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置では、複数の分割画像データと共に同期信号を送信することで、アナログ信号を用いた調整を行うことなく、転送される複数の分割画像データを同期させる技術が知られている。また、送信デバイスで生成した共通の副走査同期信号を利用して、転送される複数の分割画像データを同期させる技術が開示されている。

しかしながら、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号と、を用いて同期させることが求められる場合がある。例えば、受信デバイスに原稿搬送系や光学系の搬送系等と連動可能な既存のデバイスを用い、送信デバイスに新たな画像処理機能を追加して拡張する場合等である。

受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号と、を用いて同期させることで、原稿搬送系や光学系の搬送系等と連動させる部分を変更するような大幅な変更を行うことなく、新たな機能を転送装置に追加できる利点がある。

しかしながら、既存の受信デバイスと送信デバイスとの間で、転送される画像データを同期させるためには、受信デバイス側で生成された共通の副走査同期信号を利用し、一旦送信デバイスを通過させて受信デバイスに戻した副走査同期信号と、受信デバイス内で伝送した副走査同期信号とを用いることが要求される。この場合には、従来の技術を適用することが困難になる。

ここで、図９は比較例に係る転送装置２００Ｘの機能構成の一例を示すブロック図である。なお、説明の便宜のため、図３に示した転送装置２００の機能構成と同様の機能を備える構成には、同じ符号を付している。

図９は、送信デバイス３００Ｘにおける同期信号生成部３２Ｘで生成された主走査同期信号及び副走査同期信号が、受信デバイス４００に送信される経路２０１Ｘを示している。また図９は、経路２０１Ｘに加えて、受信デバイス４００Ｘにおける副走査同期生成部４４Ｘで生成された副走査同期信号が、０ｃｈ処理部４６及び１ｃｈ処理部４７のそれぞれに入力される経路２０２Ｘを示している。

経路２０１Ｘでは、送信デバイス３００Ｘのみで同期信号が生成されるため、送信デバイス３００Ｘと受信デバイス４００Ｘで同期信号を共通化できず、受信デバイス４００Ｘ及び受信デバイス４００Ｘに連動する原稿の搬送系等の動作と、送信デバイス３００Ｘの動作とを同期させることが困難になる。

また、経路２０２Ｘでは、受信デバイス４００Ｘのみで同期信号が生成されるため、送信デバイス３００Ｘと受信デバイス４００Ｘで同期信号を共通化できず、経路２０１Ｘと同様に受信デバイス４００Ｘ及び受信デバイス４００Ｘに連動する原稿の搬送系等の動作と、送信デバイス３００Ｘの動作とを同期させることが困難になる。

本実施形態に係る画像形成装置１００は、受信デバイス４００は、副走査同期生成部４４と、０ｃｈ処理部４６（第１の処理部）と、１ｃｈ処理部４７（第２の処理部）と、遅延部４５と、を有する。また送信デバイス３００は、主走査同期生成部３２と、調整部３４と、を有する。１ｃｈ処理部４７は、調整部３４によりタイミングが調整された第２の副走査同期信号（１ｃｈ用）５２５（タイミングが調整された第２の副走査同期信号）に基づき、画像処理（第２の処理）を実行する。

遅延部４５による遅延時間５０４の調整により、経路差に起因した０ｃｈ処理部４６への第１の副走査同期信号の入力タイミングと、１ｃｈ処理部４７への第２の副走査同期信号の入力タイミングと、の間の時間ずれが補償される。

また調整部３４による調整期間５３０の調整により、第２の副走査同期信号（１ｃｈ用）５２５のアサートエッジ５２５ａと、第１の副走査同期信号（０ｃｈ用）５０３のアサートエッジ５０３ａと、の間の入力タイミングのずれ５４１が補償される。

例えば、調整部３４は、主走査同期信号（１ｃｈ用）５１１のアサートエッジ５１１ａと、第２の副走査同期信号５１３のアサートエッジ５１３ａと、の間の位相関係に基づき、第２の副走査同期信号５１３のタイミングを調整することで、入力タイミングのずれ５４１を補償する。

より具体的には、調整部３４は、主走査同期信号（１ｃｈ用）５１１のアサートエッジ５１１ａから所定の検出期間５３２内に第２の副走査同期信号５１３のアサートエッジ５１３ａが検出されない場合にのみ、第２の副走査同期信号５１３を遅延させることで、第２の副走査同期信号５１３のタイミングを調整し、入力タイミングのずれ５４１を補償する。

これにより、受信デバイス４００で生成される副走査同期信号５００のうち、送信デバイス３００を介さずに０ｃｈ処理部４６に入力される第１の副走査同期信号（０ｃｈ用）５０３と、送信デバイス３００を介して１ｃｈ処理部４７に入力される第２の副走査同期信号５１３と、を用いて、転送される複数の分割画像データ５０２及び５１２を同期させることができる。

なお、本実施形態では、送信デバイス３００及び受信デバイス４００のそれぞれが備える機能を、ＡＳＩＣ等の電子回路で実現する例を示したが、これに限定されるものではない。一部、又は全部の機能をＣＰＵ９６０等のプロセッサが所定のプログラムを実行することで実現するように構成してもよい。

［第２実施形態］
次に、第２実施形態に係る画像形成装置１００ａについて説明する。なお、第１実施形態と同一の構成部には同一の符号を付し、重複する説明を適宜省略する。

ここで、調整部３４による第２の副走査同期信号５１３のタイミング調整のために使用される検出期間５３２は、画像形成装置の寸法や画像形成装置に配置される構成部の配置等の機械的な要因により適正値が異なる場合がある。そのため、本実施形態では、この検出期間５３２を任意に変更可能にする。

図１０は、画像形成装置１００ａが備えるＣＰＵ９６０ａの機能構成の一例を示すブロック図である。図１０に示すように、ＣＰＵ９６０ａは、受付部９６１と、変更部９６２と、を備えている。

受付部９６１は、ユーザが操作パネル９４０を介して入力した検出期間５３２を変更するための操作入力信号を受け付け、変更部９６２に出力する。

変更部９６２は、受付部９６１からの操作入力信号に応じて検出期間５３２を変更する。この操作入力信号は外部信号の一例である。

図１１は、画像形成装置１００ａによる処理の一例を示すフローチャートである。なお、図１１におけるステップＳ９３乃至Ｓ１０７の処理は、図８におけるステップＳ７１乃至Ｓ８５の処理と同じであるため、ここでは重複する説明を省略し、相違点のみを説明する。

まず、ステップＳ９１において、受付部９６１は、ユーザが操作パネル９４０を介して入力した検出期間５３２を変更するための操作入力信号を受け付け、変更部９６２に出力する。

続いて、ステップＳ９２において、変更部９６２は、受付部９６１からの操作入力信号に応じて検出期間５３２を変更する。

このようにして、画像形成装置１００ａは、検出期間５３２を任意に変更することができる。

なお、変更部９６２の機能はＡＳＩＣ等の電子回路で実現されてもよいが、ＣＰＵ９６０を用いることで機能変更等に容易に対応可能となる。

以上、実施形態に係る画像形成装置について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。

上述した実施形態では、スキャナ部９３１で読み取った画像データを転送する例を示したが、これに限定されるものではなく、種々の画像データの転送において実施形態を適用可能である。

また、実施形態では、ＣＰＵ９０１とは別にＣＰＵ９６０を設ける例を説明したが、ＣＰＵ９６０の機能をＣＰＵ９０１が集約して備えるようにしてもよい。

なお、実施形態は、画像データ転送方法も含む。例えば、画像データ転送方法は、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置による画像データ転送方法であって、前記受信デバイスは、前記複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成する副走査同期生成工程と、前記副走査同期信号のうち、前記送信デバイスを介さずに入力される第１の副走査同期信号に基づき第１の処理を実行する第１の処理工程と、前記副走査同期信号のうち、前記送信デバイスを介して入力される第２の副走査同期信号に基づき第２の処理を実行する第２の処理工程と、前記第１の副走査同期信号と、前記第２の副走査同期信号と、の時間ずれに応じて前記第１の副走査同期信号を遅延させる遅延工程と、を含み、前記送信デバイスは、前記副走査方向と直交する主走査方向において、前記複数の分割画像データを同期させる基準となる主走査同期信号を生成する主走査同期生成工程と、前記主走査同期信号と、前記第２の副走査同期信号と、のタイミングずれに応じて、前記第２の副走査同期信号のタイミングを調整する調整工程と、を含み、前記第２の処理工程は、前記調整工程によりタイミングが調整された前記第２の副走査同期信号に基づき前記第２の処理を実行する。この画像データ転送方法により、上述した画像形成装置と同様の効果を得ることができる。このような画像データ転送方法は、ＣＰＵ、ＬＳＩなどの回路、ＩＣカード又は単体のモジュール等によって、実現されてもよい。

さらに実施形態は、プログラムも含む。例えば、プログラムは、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置で動作するプログラムであって、前記受信デバイスが、前記複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成し、前記副走査同期信号のうち、前記送信デバイスを介さずに入力される第１の副走査同期信号に基づき第１の処理を実行し、前記副走査同期信号のうち、前記送信デバイスを介して入力される第２の副走査同期信号に基づき第２の処理を実行し、前記第１の副走査同期信号と、前記第２の副走査同期信号と、の時間ずれに応じて前記第１の副走査同期信号を遅延させ、前記送信デバイスは、前記副走査方向と直交する主走査方向において、前記複数の分割画像データを同期させる基準となる主走査同期信号を生成し、前記主走査同期信号と、前記第２の副走査同期信号と、のタイミングずれに応じて、前記副走査同期信号のタイミングを調整する処理をコンピュータに実行させ、前記第２の処理を、前記タイミングが調整された前記第２の副走査同期信号に基づき、前記コンピュータに実行させる。このようなプログラムにより、上述した画像形成装置と同様の効果を得ることができる。

また、上記で説明した実施形態の各機能は、一又は複数の処理回路によって実現することが可能である。ここで、本明細書における「処理回路」とは、電子回路により実装されるプロセッサのようにソフトウェアによって各機能を実行するようプログラミングされたプロセッサや、上記で説明した各機能を実行するよう設計されたASIC(Application Specific Integrated Circuit)、DSP（digital signal processor）、FPGA（field programmable gate array）や従来の回路モジュール等のデバイスを含むものとする。

１００ 画像形成装置
２００ 転送装置
２０１ 第１経路
２０２ 第２経路
３００ 送信デバイス
３１ 画像データ生成部
３２ 主走査同期生成部
３３ 前段画像処理部
３４ 調整部
３５ ０ｃｈ送信部
３６ １ｃｈ送信部
４００ 受信デバイス
４１ ０ｃｈ受信部
４２ １ｃｈ受信部
４３ フォーマット変換部
４４ 副走査同期生成部
４５ 遅延部
４６ ０ｃｈ処理部（第１の処理部の一例）
４７ １ｃｈ処理部（第２の処理部の一例）
４８ メモリ制御部
４９ 共通画像処理部
５００ 副走査同期信号
５０１ 主走査同期信号（０ｃｈ用）
５０２、５１２ 分割画像データ
５０３ 第１の副走査同期信号（０ｃｈ用）
５０４、５１４ 遅延時間
５１１ 主走査同期信号（１ｃｈ用）
５１３ 第２の副走査同期信号
５１３ａ、５２５ａ アサートエッジ
５２５ 第２の副走査同期信号（１ｃｈ用）（調整部によりタイミングが調整された第２の副走査同期信号の一例）
５２７ 時間ずれ
５３０ 調整期間
５３２ 検出期間
９１０ コントローラ
９３１ スキャナ部
９４０ 操作パネル
９５０ コントローラ転送部
９６０ ＣＰＵ
９６１ 受付部
９６２ 変更部
９７０ 読取部
９８０ メモリ

特開２００６－０８０８７７号公報

Claims (7)

1. 画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置であって、
   前記受信デバイスは、
   前記複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成する副走査同期生成部と、
   前記副走査同期信号のうち、前記送信デバイスを介さずに入力される第１の副走査同期信号に基づき、第１の処理を実行する第１の処理部と、
   前記副走査同期信号のうち、前記送信デバイスを介して入力される第２の副走査同期信号に基づき、第２の処理を実行する第２の処理部と、
   前記第１の副走査同期信号と、前記第２の副走査同期信号と、の時間ずれに応じて前記第１の副走査同期信号を遅延させる遅延部と、を有し、
   前記送信デバイスは、
   前記副走査方向と直交する主走査方向において、前記複数の分割画像データを同期させる基準となる主走査同期信号を生成する主走査同期生成部と、
   前記主走査同期信号と、前記第２の副走査同期信号と、のタイミングずれに応じて、前記副走査同期信号のタイミングを調整する調整部と、を有し、
   前記第２の処理部は、前記調整部によりタイミングが調整された前記第２の副走査同期信号に基づき、前記第２の処理を実行する画像形成装置。
2. 前記調整部は、前記主走査同期信号のアサートエッジと、前記第２の副走査同期信号のアサートエッジと、の位相関係に基づき、前記第２の副走査同期信号のタイミングを調整する請求項１に記載の画像形成装置。
3. 前記調整部は、前記主走査同期信号のアサートエッジから所定の検出期間内に前記第２の副走査同期信号のアサートエッジが検出されない場合にのみ、前記第２の副走査同期信号を遅延させる請求項１又は２に記載の画像形成装置。
4. 外部信号に応じて前記検出期間を変更する変更部を有する請求項３に記載の画像形成装置。
5. 前記調整部は、前記第２の副走査同期信号と前記複数の分割画像データにおける前記有効領域の端部を合わせるように、前記第２の副走査同期信号のアサートエッジの検出結果に応じて、前記複数の分割画像データのレイテンシをさらに調整する請求項１乃至３の何れか１項に記載の画像形成装置。
6. 画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置による画像データ転送方法であって、
   前記受信デバイスは、
   前記複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成する副走査同期生成工程と、
   前記副走査同期信号のうち、前記送信デバイスを介さずに入力される第１の副走査同期信号に基づき第１の処理を実行する第１の処理工程と、
   前記副走査同期信号のうち、前記送信デバイスを介して入力される第２の副走査同期信号に基づき第２の処理を実行する第２の処理工程と、
   前記第１の副走査同期信号と、前記第２の副走査同期信号と、の時間ずれに応じて前記第１の副走査同期信号を遅延させる遅延工程と、を含み、
   前記送信デバイスは、
   前記副走査方向と直交する主走査方向において、前記複数の分割画像データを同期させる基準となる主走査同期信号を生成する主走査同期生成工程と、
   前記主走査同期信号と、前記第２の副走査同期信号と、のタイミングずれに応じて、前記第２の副走査同期信号のタイミングを調整する調整工程と、を含み、
   前記第２の処理工程は、前記調整工程によりタイミングが調整された前記第２の副走査同期信号に基づき前記第２の処理を実行する画像データ転送方法。
7. 画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送可能な画像形成装置で動作するプログラムであって、
   前記受信デバイスが、
   前記複数の分割画像データの副走査方向の有効領域を規定する副走査同期信号を生成し、
   前記副走査同期信号のうち、前記送信デバイスを介さずに入力される第１の副走査同期信号に基づき第１の処理を実行し、
   前記副走査同期信号のうち、前記送信デバイスを介して入力される第２の副走査同期信号に基づき第２の処理を実行し、
   前記第１の副走査同期信号と、前記第２の副走査同期信号と、の時間ずれに応じて前記第１の副走査同期信号を遅延させ、
   前記送信デバイスは、
   前記副走査方向と直交する主走査方向において、前記複数の分割画像データを同期させる基準となる主走査同期信号を生成し、
   前記主走査同期信号と、前記第２の副走査同期信号と、のタイミングずれに応じて、前記副走査同期信号のタイミングを調整する
   処理をコンピュータに実行させ、
   前記第２の処理を、前記タイミングが調整された前記第２の副走査同期信号に基づき、前記コンピュータに実行させるプログラム。

Images