JP4090049B2

JP4090049B2 - 画像処理装置および画像形成装置

Info

Publication number: JP4090049B2
Application number: JP2003386455A
Authority: JP
Inventors: 宮智大
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-11-17
Filing date: 2003-11-17
Publication date: 2008-05-28
Anticipated expiration: 2023-11-17
Also published as: JP2005151204A

Description

本発明は、原稿スキャナ，デジタルカメラ，パーソナルコンピュータ，ディスプレイ，プリンタ，複写機，ファクシミリ装置などが発生，入出力，加工あるいは作像利用するデジタル画像データを、画素密度変換処理する画像処理装置およびそれを用いる画像形成装置に関する。

例えば、レーザビームプリンタやデジタル複写機、デジタルファクシミリ装置などの画像形成装置では、半導体レーザなどのレーザビームを光源として利用し潜像画像を形成する、電子写真方式の画像形成装置が普及している。

このような画像形成装置は、更なる高速化，画像の高精細化の要求が高まりつつある。この要求を達成すべき手段としては様々な手段がある。光源に使用するレーザビームの本数を増加させ、複数光源を有するマルチビーム光学系を使用する方法や、単純に紙搬送速度を高速にして物理的処理速度を高速化させる方法がある。また、レーザビームを駆動する周波数を高周波にすることにより解像度を上げ高精細化の要求を達成する方法がある。しかし、如何なる手段を使用した場合でも処理速度，動作周波数の高速化を必要とする。高速化の対象がモータ回転数の高速化やクロックジェネレータの高周波数化の場合、新たな問題点が発生する可能性がある。即ち、モータ回転数の高速化を伴う場合、モータ回転数が上がる事によりモータ単体の発熱性が増加し、装置としての許容温度を超えてしまう不具合が発生する。また、動作クロック周波数の増大は安全規格等の装置全体システム試験に対し大きな影響を与え、試験規格を満足する為に苦労を強いられることがある。この為、画像形成装置の高精細化を達成する高解像度の画像形成を実現する為の種々の工夫が試みられている。

特開２０００−２８０５６４号公報には、高密度画像データを低密度記録するために、高解像度の入力画像データを、主走査方向及び副走査方向に隣接するＮ個（ライン）の画素データを１組として画素配列を交互に規則正しく並び替える事により、副走査方向に複数ライン（Ｎライン）の画像データを１行とする画像データに変換し、変換後のデータをＬＤ書込画像データとして低解像度の書込エンジンを用いてパルス幅変調をかけながら印刷を実行している。具体的には、高解像度の入力画像データが１２００×１２００ｄｐｉ、Ｎ＝２の場合、主走査方向２画素分、副走査方向２ライン分の２×２サイズの画素マトリクスを１組として取り出し、この取り出した２×２サイズの画素マトリクスを交互に並び替え、主走査４画素分、副走査１ライン分の４×１サイズの画素マトリクスデータ（２４００×６００ｄｐｉ）に置き換える。この置換後の画素データをＬＤ書込画像データとして６００×６００ｄｐｉ解像度の書込エンジンを用いてパルス変調をかけながら印刷を行う。

特開２００２−１１３９０２号公報は、低密度の画像データを、高密度記録するために、入力画像データを主走査方向に解像度をｎ倍し、連続するｎ個のデータによる連続発光時間の総和が入力画像の１データ当たりの発光時間に等しくなるように、ｎ倍に密度変換した各ドットデータにｍ階調のパルス幅データを与える画像形成装置を記載している。

特開平１０−２８２２３号公報は、主走査方向に隣接する複数の画素において注目画素に隣接する前後２つの画素信号の平均値を演算し画素間の濃淡を強調した新たな画素データを出力する濃淡強調回路と、濃淡強調回路から各画素データを入力し隣接する２つの画素データの平均値を演算し、演算結果と演算前の画素データとを所定の選択クロックに対応して選択出力し、１ライン毎の画素データ数を所望の個数に変換する画素密度変換回路を備えた画像データ処理装置を開示している。

特開平０６−００６５８４号公報は、ＣＣＤ等の画像読取装置で読み取られた画像データを画素密度変換回路にて隣接する画像データの平均値を出力すると共に、平均化画素を平均化した隣接画素との中間画素データとして所望の変倍処理を施す周期に制御されたクロック信号に同期してＡ／Ｄ変換された画素データを出力する画像処理装置を開示している。

従来の画素密度変換は、ＣＣＤ等の読取センサからのアナログ出力信号を元に画素密度変換を行っており、その後の様々な画像処理を施す前の原稿元データを変換加工してしまう為、元データの画素配列情報が残らなくなる。平均値演算に基づき変換する場合は、後工程で元データ情報を得ることは不可能になる。たとえば上記の特開２０００−２８０５６４号公報に開示されている、高密度画像データの低密度画像データへの変換では、副走査方向に複数ライン分に渡る入力画像データを副走査１ライン分の画像データに変換する為、変換後のＬＤ書込画像データが変換前の入力画像データと同一、同等配列にならない。即ち、入力画像データでは主走査２画素×副走査２ラインサイズの画像データが、ＬＤ書込画像データでは主走査４画素×副走査１ラインサイズの画像データに変換されるため、副走査２ライン分のデータが１ラインに減少するので、変換後の１ライン上の画像データは、変換前の隣接ラインの画像データを階調データ（パルス変調データ）として主走査方向に並べたものになるので、画像再現性が低下する可能性がある。

本発明は、画像データの画素密度変換において、主走査方向の画像再現性の低下を抑制することを第１の目的とし、変換前後の画像データの階調表現を同等に維持することを第２の目的とする。

（１）画素の濃度階調を表わす画像データを、主走査方向の画素密度が異なる画像データに変換する機能を持つ画像処理装置において、
主走査方向の隣接複数Ｎ１画素の、第１画素密度Ｄ１(1200dpi)かつ第１階調数Ｂ１(２^２)の第１画像データ(D［1:0］)を、該複数(2)画素の主走査方向の並び順で並べて、前記複数Ｎ１より少ない数Ｎ２画素のものとした、Ｄ１より低密度の第２画素密度Ｄ２(600dpi)かつＢ１より多階調の第２階調数Ｂ２(２^４)の第２画像データ(D[3:0])、
Ｂ２／Ｂ１＝（Ｄ１／Ｄ２）^２，Ｄ１／Ｄ２＝Ｎ１／Ｎ２、
に変換する画素密度変換手段(211b/211c/64a/64c；例えば211c)；を備えることを特徴とする画像処理装置。

なお、理解を容易にするためにカッコ内には、図面に示し後述する実施例の対応要素の記号又は対応事項を、例示として参考までに付記した。以下も同様である。

第２画素密度(600dpi)が、第１画像データ(D[1:0])の第１画素密度(1200dpi)よりも低密度であるので、主走査方向が低密度となり、画素数（画像データ個数）が低減し、画像データを１画素単位でそれを構成するビットを並列にして転送，蓄積，読み出しあるいは演算などの処理を高速化できる。変換後の１ライン上の第２画素密度(600dpi)が、第１画像データ(D［1:0］)を、主走査方向の隣接複数画素のものを該複数画素(2)より少ない数(1)の画素にしたものであるので、各ラインの画像再現性が高い。また、Ｎ２(1)画素の第２画素密度Ｄ２(600dpi)のビットを並べてＮ１画素の第１画像データを復元することが出来、変換後の画像データから変換前の画像データを忠実に復元することができる。

第２画像データ(D［3:0］)を、画像記録指示レベル幅および１画素記録区間内発生タイミングの画信号(図１１の（ｂ）のパルス変調形状)に変換してレーザプリンタの半導体レーザを変調すると、第２画像データ(D［3:0］)が第１画像データ(D［1:0］)の第１階調数(4)よりも多階調数の第２階調数(２^４)であるので、これによって階調数が多く、高い階調表現を維持できる。高解像度の書込エンジン装置を用いた場合と同等の高解像度の出力画像を得ることが可能な画像形成装置を構成できる。

（２）前記画素密度変換手段(例えば211c)は、第１画像データ(D［1:0］)の画素区切りを示す第１画素クロック(CLK1)に同期して第１画像データを受け入れ、第１画素クロック(CLK1)の２倍の周期の第２画素クロック(CLK1/2)に同期して第２画像データ(D［3:0］)を出力する；上記（１）に記載の画像処理装置。

これによれば、画像データを構成するビットを並行同時出力（パラレル出力）する画像データシリアル転送において、第１画素クロック(CLK1)と第２画素クロック(CLK1/2)を用いて容易に画素密度変換をすることができる。なお、画像データを構成するビットをラスター形式でシリアルライン出力するビットシリアル転送も可能であるが、この場合には、データビット数がＮｂであると、画素クロックのＮｂ倍の転送クロックが必要になる。

（２ａ）画素密度変換手段(例えば211c)は、第２画像データ(D［3:0］)の画素区切りを示す第２画素クロック(CLK1/4)に同期して入力データを保持するデータ保持手段（L2）、および、第１画像データ(D［1:0］)の画素区切りを示す第１画素クロック(CLK1/2)に同期して順次に与えられる、Ｎ１画素の第１画像データを、主走査方向の並び順で前記データ保持手段（L2）に与える手段(F2)、を含む；上記（１）又は（２）に記載の画像処理装置。

（３）画像処理装置は更に、主走査方向のＮ２画素の第２画像データ(D［3:0］)を、主走査方向の隣接Ｎ１画素の第１画像データ(D［1:0］)に変換する第２画素密度変換手段(64f/64e;例えば64e)；を備える、上記（１）乃至（２ａ）の何れかに記載の画像処理装置。

これによれば、元の第１画像データ(D［1:0］)をデータ数が少ない多階調数の（データのビット数が多い）第２画像データ(D［3:0］)に変換して転送および又はメモリ蓄積し、そしてディスプレイ又はプリンタに出力するときに元の第１画像データ(D［1:0］)に戻すことができる。

（４）第２画素密度変換手段(例えば64e)は、第２画像データの画素区切りを示す第２画素クロック(CLK1/2)に同期して第２画像データを受け入れ、第２画素クロック(CLK1/2)の２倍の周波数の第１画素クロック(CLK1)に同期して第１画像データを出力する；上記（３）に記載の画像処理装置。

これによれば、第２画像データを構成するビットを並行同時出力（パラレル出力）する画像データシリアル転送において、第１画素クロック(CLK1)と第２画素クロック(CLK1/2)を用いて容易に画素密度変換をすることができる。

（４ａ）第２画素密度変換手段(例えば64e)は、第２画像データの画素区切りを示す第２画素クロック(CLK1/2)に同期して入力データを保持するデータ保持手段（L6）、および、該データ保持手段が保持する第２画像データを、第１画像データの画素区切りを示す第１画素クロック(CLK1/2)に同期して第１画像データに分割して出力する手段(C4,D4,A9-A12)、を含む；上記（３）又は（４）に記載の画像処理装置。

（５）感光体(56)と、半導体レーザ(31)と、該半導体レーザが出射するレーザビームを画信号に応じて変調する変調手段(23)と、該レーザビームを光源とし前記感光体を露光する書き込み光学系(30)と、該書き込み光学系から照射されたレーザビームにより前記感光体に形成された静電潜像を現像する現像手段(55)と、該現像手段が形成した顕像を用紙に転写する転写手段(57)とを含む画像形成装置において、
主走査方向の隣接複数Ｎ１画素の、第１画素密度Ｄ１かつ第１階調数Ｂ１の第１画像データを、該複数Ｎ１より少ない数Ｎ２の画素の、Ｄ１より低密度の第２画素密度Ｄ２かつＢ１より多階調の第２階調数Ｂ２の第２画像データ、
Ｂ２／Ｂ１＝（Ｄ１／Ｄ２）^２，Ｄ１／Ｄ２＝Ｎ１／Ｎ２、
に変換する第１画素密度変換手段(211b/211c/64a/64c；例えば211c)；および、
主走査方向のＮ２画素の第２画像データを、主走査方向に隣接するＮ１画素の第１画像データに変換し、第１画像データのデータ値対応の画像記録指示レベル幅および１画素記録区間内発生タイミングの画信号、を発生し前記変調手段(23)に出力する第２画素密度変換手段(64f/64e;例えば64e)；を備える画像形成装置。

これによれば、元の第１画像データ(D［1:0］)をデータ数が少ない多階調数（データのビット数が多い）の第２画像データ(D［3:0］)に変換して転送，メモリ蓄積および又は画像データ補正をし、そして元の第１画像データ(D［1:0］)に戻して画信号に変換して変調手段(23)に与えてプリントアウトすることができる。

（６）更に、画像データを発生する撮像手段(10)，画像メモリ(MEM)および撮像画像データを前記画像形成用の画像データに補正する画像データ処理手段(IPP)、および、前記撮像手段が発生する撮像画像データを第１画素密度変換手段(211b/211c/64a/64c；例えば211c)で密度変換して前記画像メモリ(MEM)に格納してから前記画像データ処理手段(IPP)で画像形成用の画像データに補正し、そして第２画素密度変換手段(64f/64e;例えば64e)に与える作像制御手段(ACP,17)；を備える上記（５）に記載の画像形成装置。

これによれば撮像手段(10)が発生する画像データが、第２画像データに変換してから、メモリに蓄積されそしてプリンタ用の画像データに補正される。プリントアウトのときに元の画像データに戻されるので、第２画像データを、画像形成装置内での画像データ処理に最適な階調数（データビット数）に設定できる。

（７）第１画素密度変換手段(64a/64c；例えば64c)は、第２画像データのデータ値対応の画像記録指示レベル幅および１画素記録区間内発生タイミングの画信号、を発生し前記変調手段(23)に出力する手段(C3,D3,A5-A8,R3)を含む上記（５）又は（６）に記載の画像形成装置。

これによれば、第１画素密度変換手段(64a/64c；例えば64c)が、第２画像データ(D［3:0］)のデータ値対応の、画像記録指示レベル幅および１画素記録区間内発生タイミングの画信号(図１１の（ｂ）のパルス変調形状)を発生して前記変調手段(23)に出力するが、第２画像データ(D［3:0］)が第１画像データ(D［1:0］)の第１階調数(4)よりも多階調数の第２階調数(２^４)であるので、これによって階調数が多く、高い階調表現を維持できる。高解像度の書込エンジン装置を用いた場合と同等の高解像度の出力画像を得ることが可能な画像形成装置を提供することができる。

本発明の他の目的および特徴は、図面を参照した以下の実施例の説明より明らかになろう。

図１に、本発明の１実施例の複合機能フルカラーデジタル複写機を示す。このフルカラー複写機は、大略で、自動原稿送り装置（ＡＤＦ）１３と、操作ボード２０と、カラースキャナ１０と、カラープリンタ１４およびフィニッシャ１００の各ユニットで構成されている。なお、操作ボード２０，ＡＤＦ１３付きのカラースキャナ１０およびフィニッシャ１００は、プリンタ１４から分離可能なユニットであり、カラースキャナ１０は、動力機器ドライバやセンサ入力およびコントローラを有する制御ボードを有して、プリンタ１４の機内の制御ボードの画像データ処理装置ＡＣＰ（図３）と直接または間接に通信を行いタイミング制御されて原稿画像の読み取りを行う。

画像データ処理装置ＡＣＰ（図３）には、パソコンＰＣが接続したＬＡＮ(Local Area Network)が接続されており、ファクシミリコントロールユニットＦＣＵ（図３）には、電話回線ＰＮ（ファクシミリ通信回線）に接続された交換器ＰＢＸが接続されている。カラープリンタ１４のプリント済の用紙は、フィニッシャ１００に排出される。

図２に、カラープリンタ１４の機構を示す。この実施例のカラープリンタ１４は、レーザプリンタである。１色のトナー像を形成する、感光体５６および現像器５５ならびに図示を省略したチャージャ，クリーニング装置および転写器の組体（作像ユニット）は、Ｍ（マゼンタ），Ｃ（シアン），Ｙ（イエロー）およびＢｋ（黒）のそれぞれの作像用に一組、合せて４組があり、この順に搬送ベルト５７に沿ってタンデムに配列されており、それらによって形成された各色トナー像が順次に一枚の転写紙上に重ねて転写される。

第１トレイ４８，第２トレイ４９および第３トレイ５０に積載された転写紙は、各々第１給紙装置５１，第２給紙装置５２および第３給紙装置５３によって給紙され、縦搬送ユニット５４によって感光体５６に当接する位置まで搬送される。

スキャナ１０にて読み込まれた画像データは、画像データ処理器ＩＰＰ（図３）で補正され、一旦メモリＭＥＭ（図３）に書き込まれてから、読み出され、読み出した画像データを用いる図２の書込ユニット３０からのレーザ露光によって、図示を省略したチャージャによって均一に荷電した感光体５６に書込まれこれにより静電潜像を形成する。この静電潜像が現像ユニット５５を通過することによって感光体５６上にトナー像が現れる。転写紙が感光体５６の回転と等速で搬送ベルト５７によって搬送されながら、感光体５６上のトナー像が転写される。その後、定着ユニット５８にて画像を定着させ、排紙ユニット５９によって後処理装置のフィニシャ１００に排出される。

図２に示す、後処理装置のフィニシャ１００は、本体の排紙ユニット５９によって搬送された転写紙を、通常排紙ローラ１０３方向と、ステープル処理部方向へ導く事ができる。切り替え板１０１を上に切り替える事により、搬送ローラ１０３を経由して通常排紙トレイ１０４側に排紙する事ができる。また、切り替え板１０１を下方向に切り替える事で、搬送ローラ１０５，１０７を経由して、ステープル台１０８に搬送する事ができる。ステープル台１０８に積載された転写紙は、一枚排紙されるごとに紙揃え用のジョガー１０９によって、紙端面が揃えられ、一部のコピー完了と共にステープラ１０６によって綴じられる。ステープラ１０６で綴じられた転写紙群は自重によって、ステープル完了排紙トレイ１１０に収納される。

一方、通常の排紙トレイ１０４は前後（図２紙面と垂直な方向）に移動可能な排紙トレイである。前後に移動可能な排紙トレイ部１０４は、原稿毎、あるいは、画像メモリによってソーティングされたコピー部毎に、前後に移動し、排出されてくるコピー紙を簡易的に仕分けるものである。

転写紙の両面に画像を作像する場合は、各給紙トレイ４８〜５０から給紙され作像された転写紙を排紙トレイ１０４側に導かないで、経路切り替えの為の分岐爪６０を下向きに廻す事で、一旦反転ユニット１１２に導き、そして両面給紙ユニット１１１にストックする。

その後、両面給紙ユニット１１１にストックされた転写紙は再び、感光体５６に作像されたトナー画像を転写するために、両面給紙ユニット１１１から再給紙され、経路切り替えの為の分岐爪６０を図示水平に戻し、排紙トレイ１０４に導く。この様に転写紙の両面に画像を作成する場合に、反転ユニット１１２および両面給紙ユニット１１１が使用される。

感光体５６，搬送ベルト５７，定着ユニット５８，排紙ユニット５９および現像ユニット５５は、図示を省略したメインモータによって駆動され、各給紙装置５１〜５３はメインモータの駆動を、やはり図示を省略した各給紙クラッチによって伝達することにより駆動される。縦搬送ユニット５４は、メインモータの駆動を図示を省略した中間クラッチによって伝達することにより駆動される。

図３に、図１に示す複写機の画像処理系統のシステム構成を示す。このシステムでは、読取ユニット１１と画像データ出力Ｉ／Ｆ(Interface：インターフェイス)１２でなるカラー原稿スキャナ１０が、画像データ処理装置ＡＣＰの画像データインターフェース制御ＣＤＩＣ（以下単にＣＤＩＣと表記）に接続されている。画像データ処理装置ＡＣＰにはまた、カラープリンタ１４が接続されている。カラープリンタ１４は、画像データ処理装置ＡＣＰの画像データ処理器ＩＰＰ(Image Processing Processor；以下では単にＩＰＰと記述）から、書込みＩ／Ｆ１５に記録画像データを受けて、作像ユニット１６でプリントアウトする。作像ユニット１６は、図２に示すものである。

画像データ処理装置ＡＣＰ（以下では単にＡＣＰと記述）は、パラレルバスＰｂ，画像メモリアクセス制御ＩＭＡＣ（以下では単にＩＭＡＣと記述），画像メモリであるメモリモジュールＭＥＭ（以下では単にＭＥＭと記述），プログラムならびに書画情報の格納，蓄積を行うハードディスク装置ＨＤＤ（以下では単にＨＤＤと記述），システムコントローラ１，ＲＡＭ４，不揮発メモリ５，フォントＲＯＭ６，ＣＤＩＣ，ＩＰＰ等、を備える。パラレルバスＰｂには、ファクシミリ制御ユニットＦＣＵ（以下単にＦＣＵと記述）を接続している。操作ボード２０はシステムコントローラ１に接続している。

カラー原稿スキャナ１０の、原稿を光学的に読み取る読取ユニット１１は、原稿に対するランプ照射の反射光を、センサボードユニットＳＢＵ（以下では単にＳＢＵと表記）上の、ＣＣＤで光電変換してＲ，Ｇ，Ｂ画像信号を生成し、Ａ／ＤコンバータでＲＧＢ画像データに変換し、そしてシェーディング補正して、出力Ｉ／Ｆ１２を介してＣＤＩＣに送出する。

ＣＤＩＣは、画像データに関し、原稿スキャナ１０（出力Ｉ／Ｆ１２），パラレルバスＰｂ，ＩＰＰ間のデータ転送、ならびに、プロセスコントローラ１７とＡＣＰの全体制御を司るシステムコントローラ１との間の通信をおこなう。また、ＲＡＭ１８はプロセスコントローラ１７のワークエリアとして使用され、不揮発メモリ１９はプロセスコントローラ１７の動作プログラム等を記憶している。

画像メモリアクセス制御ＩＭＡＣ（以下では単にＩＭＡＣと記述）は、ＭＥＭやＨＤＤに対する画像データの書き込み／読み出しを制御する。システムコントローラ１は、ＨＤＤに対するプログラム，制御データ等の書画情報以外のデータの読み書きを制御し、パラレルバスＰｂに接続される各構成部の動作を制御する。また、ＲＡＭ４はシステムコントローラ１のワークエリアとして使用され、不揮発メモリ５はシステムコントローラ１の動作プログラム等を記憶している。

操作ボード２０は、ＡＣＰがおこなうべき処理を指示する。たとえば、処理の種類（複写、ファクシミリ送信、画像読込、プリント等）および処理の枚数等を入力する。これにより、画像データ制御情報の入力をおこなうことができる。

スキャナ１０の読取ユニット１１より読み取った画像データは、スキャナ１０のＳＢＵでシェーディング補正２１０，画素密度変換２１１および変倍２１２を施してから、ＩＰＰで、スキャナガンマ補正，フィルタ処理などの、読取り歪を補正する画像処理を施してから、ＭＥＭやＨＤＤに蓄積する。ＭＥＭあるいはＨＤＤの画像データをプリントアウトするときには、ＩＰＰにおいてＲＧＢ信号をＹＭＣＫ信号に色変換し、プリンタガンマ変換，階調変換，および、ディザ処理もしくは誤差拡散処理などの階調処理などの画質処理をおこなう。画質処理後の画像データはＩＰＰから書込みＩ／Ｆ１５に転送される。書込みＩ／Ｆ１５は、階調処理された信号に対し、パルス幅とパワー変調によりレーザー制御をおこなう。その後、画像データは作像ユニット１６へ送られ、作像ユニット１６が転写紙上に再生画像を形成する。

ＩＭＡＣは、システムコントローラ１の制御に基づいて、ＭＥＭ，ＨＤＤに対する画像データのアクセス制御，ＬＡＮ上に接続した図示しないパソコンＰＣ（以下では単にＰＣと表記）のプリント用データの展開，ＭＥＭ，ＨＤＤの有効活用のための画像データの圧縮／伸張をおこなう。

ＩＭＡＣへ送られた画像データは、データ圧縮後、ＭＥＭ，ＨＤＤに蓄積され、蓄積された画像データは必要に応じて読み出される。読み出された画像データは、伸張され、本来の画像データに戻しＩＭＡＣからパラレルバスＰｂを経由してＣＤＩＣへ戻される。ＣＤＩＣからＩＰＰへの転送後は画質処理をして書込みＩ／Ｆ１５に出力し、作像ユニット１６において転写紙上に再生画像を形成する。

画像データの流れにおいて、パラレルバスＰｂおよびＣＤＩＣでのバス制御により、デジタル複合機の機能を実現する。ファクシミリ送信は、読取られた画像データをＩＰＰにて画像処理を実施し、ＣＤＩＣおよびパラレルバスＰｂを経由してＦＣＵへ転送することによりおこなわれる。ＦＣＵは、通信網へのデータ変換をおこない、それを公衆回線ＰＮへファクシミリデータとして送信する。ファクシミリ受信は、公衆回線ＰＮからの回線データをＦＣＵにて画像データへ変換し、パラレルバスＰｂおよびＣＤＩＣを経由してＩＰＰへ転送することによりおこなわれる。この場合、特別な画質処理はおこなわず、書込みＩ／Ｆ１５から出力し、作像ユニット１６において転写紙上に再生画像を形成する。

複数ジョブ、たとえば、コピー機能，ファクシミリ送受信機能，プリンタ出力機能が並行に動作する状況において、読取ユニット１１，作像ユニット１６およびパラレルバスＰｂの使用権のジョブへの割り振りは、システムコントローラ１およびプロセスコントローラ１７において制御する。プロセスコントローラ１７は画像データの流れを制御し、システムコントローラ１はシステム全体を制御し、各リソースの起動を管理する。また、デジタル複合機の機能選択は、操作ボード２０においておこなわれ、操作ボード２０の選択入力によって、コピー機能，ファクシミリ機能等の処理内容を設定する。

システムコントローラ１とプロセスコントローラ１７は、パラレルバスＰｂ，ＣＤＩＣおよびシリアルバスＳｂを介して相互に通信をおこなう。具体的には、ＣＤＩＣ内においてパラレルバスＰｂとシリアルバスＳｂとのデータ，インターフェースのためのデータフォーマット変換をおこなうことにより、システムコントローラ１とプロセスコントローラ１７間の通信を行う。

各種バスインターフェース、たとえばパラレルバスＩ／Ｆ７、シリアルバスＩ／Ｆ９、ローカルバスＩ／Ｆ３およびネットワークＩ／Ｆ８は、ＩＭＡＣに接続されている。コントローラーユニット１は、ＡＣＰ全体の中での独立性を保つために、複数種類のバス経由で関連ユニットと接続する。

システムコントローラ１は、パラレルバスＰｂを介して他の機能ユニットの制御をおこなう。また、パラレルバスＰｂは画像データの転送に供される。システムコントローラ１は、ＩＭＡＣに対して、画像データをＭＥＭに蓄積させるための動作制御指令を発する。この動作制御指令は、ＩＭＡＣ，パラレルバスＩ／Ｆ７、パラレルバスＰｂを経由して送られる。この動作制御指令に応答して、画像データはＣＤＩＣからパラレルバスＰｂおよびパラレルバスＩ／Ｆ７を介してＩＭＡＣに送られる。そして、画像データはＩＭＡＣの制御によりＭＥＭに格納されることになる。

一方、ＡＣＰのシステムコントローラ１は、ＰＣからのプリンタ機能としての呼び出しの場合、プリンタコントローラとネットワーク制御およびシリアルバス制御として機能する。ネットワーク経由の場合、ＩＭＡＣはネットワークＩ／Ｆ８を介してプリント出力要求データを受け取る。汎用的なシリアルバス接続の場合、ＩＭＡＣはシリアルバスＩ／Ｆ９経由でプリント出力要求データを受け取る。汎用のシリアルバスＩ／Ｆ９は複数種類の規格に対応しており、たとえばＵＳＢ(Universal Serial Bus)、１２８４または１３９４等の規格のインターフェースに対応する。

ＰＣからのプリント出力要求データはシステムコントローラ１により画像データに展開される。その展開先はＭＥＭ内のエリアである。展開に必要なフォントデータは、ローカルバスＩ／Ｆ３およびローカルバスＲｂ経由でフォントＲＯＭ６を参照することにより得られる。ローカルバスＲｂは、このコントローラ１を不揮発メモリ５およびＲＡＭ４と接続する。

シリアルバスＳｂに関しては、ＰＣとの接続のための外部シリアルポート２以外に、ＡＣＰの操作部である操作ボード２０との転送のためのインターフェースもある。これはプリント展開データではなく、ＩＭＡＣ経由でシステムコントローラ１と通信し、処理手順の受け付け、システム状態の表示等をおこなう。システムコントローラ１とＭＥＭ，ＨＤＤおよび各種バスとのデータ送受信は、ＩＭＡＣを経由しておこなわれる。ＭＥＭ，ＨＤＤを使用するジョブはＡＣＰ全体の中で一元管理される。

図４に、スキャナ１０およびＡＤＦ１３の画像読み取りの電気系統の構成を示す。イメージセンサ２０７から出力される電気信号すなわち、Ｒ，Ｇ，Ｂ各色アナログ画像信号はそれぞれ、信号処理２０８で増幅され、Ａ／Ｄ変換２０９によってデジタル画像信号すなわち画像データに変換される。この画像データは、シェーディング補正２１４，画素密度変換２１１および変倍２１２の処理段を経て、ＣＤＩＣを介して画像データ処理器ＩＰＰに出力される。Ａ／Ｄ変換２０９では、アナログ画像信号を画像データにディジタル変換する。

スキャナ制御回路２０６は、システムコントローラ１およびプロセスコントローラ１７からの指示に従って、点灯タイミング制御回路２０５，信号処理タイミング制御回路２１３及びモータ制御ユニット２６０を制御する。点灯タイミング制御回路２０５は、スキャナ制御回路２０６からの指示に従って露光ランプ２３２（２３２ａ，２３２ｂ）のオン／オフを制御するとともに、信号処理タイミング制御回路２１３を介してプロセスコントローラ１７が指示する照度（光量）に露光ランプ２３２の明るさ（時系列平均値又は平滑値）を定める。なお、参照符号２３２ａ，２３２ｂを総括的に参照符号２３２で示すことがある。

モータ制御ユニット２６０は、スキャナ制御回路２０６からの指示に従って、副走査駆動モータ２３８及びＡＤＦモータ２２４を制御する。これらのモータは、いずれもステッピングモータであり、駆動系統の軸にはロータリエンコーダ（Ｅ）２２１及び２２５が連結されている。原稿の走査位置（ｙ）および駆動量ならびにＡＤＦ送り原稿の先，後端位置および送り量は、各ロータリエンコーダ２２１，２２５が発生する電気パルスを計数して把握される。図４に示す紙センサ２２３は、ＡＤＦ３０の原稿トレイ上に原稿があるかを検知するもの，ペーパジャム検知のもの及び原稿サイズ検知のものを含む。

信号処理タイミング制御回路２１３は、スキャナ制御回路２０６，システムコントローラ１及びプロセスコントローラ１７からの指示あるいは制御信号に従って、各種信号を生成する。即ち、画像読み取りを開始すると、イメージセンサ２０７に対しては、シフトゲート信号ＳＨ，転送クロックΦ１，Φ２，リセット信号ＲＳおよびクランプゲート信号ＣＬＰ等を含む制御信号を与え、システムコントローラ１に対しては、画素同期クロックパルスＣＬＫ（ＣＬＫ１），ライン同期信号ＬＳＹＮＣ及び主走査有効期間信号ＬＧＡＴＥを出力する。この画素同期クロックパルスＣＬＫは、イメージセンサ２０７に与えるシフトクロックと略同一の信号である。また、ライン同期信号ＬＳＹＮＣは、プリンタ１４の作像ユニット１６のビームセンサが出力するライン同期信号ＭＳＹＮＣと対応する信号であるが画像読み取りを行なっていない時は出力が禁止される。主走査有効期間信号ＬＧＡＴＥは、イメージセンサ２０７が出力する画信号が有効と見なせるタイミングで高レベルＨになる。

スキャナ制御回路２０６は、プロセスコントローラ１７から読み取り開始指示を受けると、スイッチングレギュレータ２０３への制御信号Ｓｅを電源出力オンを指示するレベルに切換え、信号処理タイミング制御回路２１３（の制御信号発生）を制御してイメージセンサ２０７の読み取りを開始し、露光ランプ２３２を点灯し、副走査駆動モータ２３８（手差しモード）又はＡＤＦモータ（ＡＤＦモード）を駆動開始する。また、副走査有効期間信号ＦＧＡＴＥを高レベルＨ（原稿領域外）にセットする。この信号ＦＧＡＴＥは、手差しモードでは第１キャリッジが原稿始端位置に達したときに、原稿領域内を示すＬに切り替えられ、ＡＤＦモードでは、レジストローラからの原稿（先端）の送り出し搬送量が、ＡＤＦ１３を使用するシートスルー画像読取りモードでの原稿読み取り位置までの送り量に達したときに原稿領域内を示すＬに切り替えられる。そして、手差しモードでは原稿尾端の走査が終わると、ＡＤＦモードでは原稿尾端がＨＰを通過すると、副走査有効期間信号ＦＧＡＴＥは原稿領域外を示すＨに戻される。

読み取りユニット１１の交流入力回路２０１には商用交流が印加され、直流電源回路２０２が商用交流を直流に変換する。スイッチングレギュレータ２０３が、直流電圧を昇圧直流に変換して定電圧に制御し、インバータを含む駆動回路２０４ａ，２０４ｂに放電灯電源として印加する。駆動回路２０４ａ，２０４ｂの各インバータが、点灯タイミング制御回路２０５が与える各点灯制御信号ＴＧ１，ＴＧ２に応答して、それが点灯指示である低レベルＬの間高電圧直流を高電圧交流に変換して各露光ランプ２３２ａ，２３２ｂに印加する。露光ランプ２３２ａ，２３２ｂは放電灯であり、該高電圧交流によって駆動されて発光し、原稿を照明する。各点灯制御信号ＴＧ１，ＴＧ２の高レベルＨは消灯指示であり、各点灯制御信号ＴＧ１，ＴＧ２が高レベルＨに切換わると駆動回路２０４ａ，２０４ｂの各インバータが、高電圧直流の高電圧交流への変換を停止し、すなわち露光ランプへの高電圧交流出力を停止し、これにより露光ランプ２３２ａ，２３２ｂが消灯する。

図５に、画素密度変換２１１の機能の概要を示す。この実施例では、Ａ／Ｄ変換２０９はＣＣＤ２０７が出力するアナログ画像信号を１画素（１ドット）あたり８ビット（256階調）のデジタル画像データに変換する。この画像データがシェーディング補正して画素密度変換２１１に与えられる。シェーディング補正した画像データＤ［７：０］が宛てられる画素の区切り（画像データの区切り）を示す画素同期クロックＣＬＫ１，それに同期しその１／２の周波数の同期クロックＣＬＫ２、および、ＣＬＫ１に同期しその１／４の周波数の同期クロックＣＬＫ１／４が、画像データＤ［７：０］と共に画素密度変換２１１に与えられる。入力画像データＤ［７：０］および画素同期クロックＣＬＫ１は、データセレクタ２１１ｄの第１入力ポートａに与えられる。

入力画像データＤ［７：０］は、２値化２１１ａで、１ビットデータＤ［０：０］に２値化され、画素同期クロックＣＬＫ１と共に、データセレクタ２１１ｄの第２入力ポートｂに与えられる。

２値化画像データＤ［０：０］と画素同期クロックＣＬＫ１および同期クロックＣＬＫ１／２は２／４階調変換２１１ｂに与えられる。２／４階調変換とは、１ビット（２階調）データＤ［０：０］を、主走査方向の画素密度を２／４に変更し、２ビット（４階調）データＤ［１：０］に変換する画素密度および階調数（データが表わす値の範囲）の変換を意味する。他の階調変換の表現も同様であり、２^ａ／２^ｂ階調変換は、画素密度を２^ａ／２^ｂに変更しａビットデータをｂビットデータに変換することを意味する。

２／４階調変換２１１ｂは、ＤフリップフロップＦ１に、入力画素同期クロックＣＬＫ１に同期して２値化画像データＤ［０：０］を与えて、各画像データＤ［０：０］に１画素（ＣＬＫ１の１周期）分の遅延を与えて、主走査方向の先行画素（奇数番画素）の画像データＤ［０：０］と後行画素（偶数番画素）の画像データＤ［０：０］を、同期クロックＣＬＫ１／２によって同時にラッチＬ１にラッチして、ラッチＬ１の２ビットデータＤ［１：０］を変換後データとして、同期クロックＣＬＫ１／２（画素出力同期クロック）と共に、データセレクタ２１１ｄの第３入力ポートｃに与える。

４／１６階調変換２１１ｃは、２／４階調変換２１１ｂが出力する２ビットデータＤ［１：０］を入力画像データとしてそれを、ＤフリップフロップＦ２に、同期クロックＣＬＫ１／２に同期して与えて、各画像データＤ［１：０］に１画素（ＣＬＫ１／２の１周期）分の遅延を与えて、主走査方向の先行画素（奇数番画素）の画像データＤ［１：０］と後行画素（偶数番画素）の画像データ１［０：０］を、同期クロックＣＬＫ１／４によって同時にラッチＬ２にラッチして、ラッチＬ２の４ビットデータＤ［３：０］を変換後データとして、同期クロックＣＬＫ１／４（画素出力同期クロック）と共に、データセレクタ２１１ｄの第４入力ポートｄに与える。

これにより、入力画像データＤ［１：０］が、例えば図１２の（ａ）に示すように、主走査方向（同図上の左から右への方向）の画素分布に対応して画素同期クロックＣＬＫ１に同期して４／１６階調変換２１１ｃに与えられると、図１２の（ｂ）に示す変換データＤ［３：０］が４／１６階調変換２１１ｃから出力される。４／１６階調変換２１１ｃに入力される先行，後行画素の画像データＤ［１：０］のデータ値と、４／１６階調変換２１１ｃから出力される変換データＤ［３：０］のデータ値との関係を、次の表１に示す。

なお、表１上の、先行，後行画素の画像データＤ［１：０］の組合せに対応する変換データＤ［３：０］に基づいて、図１１の（ｂ）に示すパルス変調形状を実現する、レーザ露光用の画信号を生成できる。

データセレクタ２１１ｄは、階調指定データｆが第１入力ポートａを指定するものであると、第１入力ポートａに与えられる８ビット画像データＤ［７：０］および画素同期パルスＣＬＫ１を、データセレクタ２１１ｄの出力ポートｅから、変倍２１２に出力する。階調指定データｆが第２入力ポートｂ，第３入力ポートｃ又は第４入力ポートｄを指定するものであると、第２入力ポートｂ，第３入力ポートｃ又は第４入力ポートｄに与えられる１ビット画像データＤ［０：０］と画素同期パルスＣＬＫ１，２ビット画像データＤ［１：０］と同期パルスＣＬＫ１／２又は４ビット画像データＤ［３：０］と同期パルスＣＬＫ１／４を、データセレクタ２１１ｄの出力ポートｅから、変倍２１２に出力する。

本実施例の画素密度変換２１１は、画像読み取りデータを、画素同期クロックＣＬＫ１が２４００ｄｐｉ用の周波数の高密度（低速）モード（密度グループＮｏ．１），画素同期クロックＣＬＫ１が２４００ｄｐｉ用の周波数の半分の中高密度（中低速）モード（密度グループＮｏ．２），画素同期クロックＣＬＫ１が２４００ｄｐｉ用の周波数の１／４の中低密度（中高速）モード（密度グループＮｏ．３）、および、画素同期クロックＣＬＫ１が４００ｄｐｉ用の周波数の低密度（高速）モード（密度グループＮｏ．４）の、４モードのいずれにも適合する。

階調指定データｆが第１入力ポートａを指定するときの、各モード（密度グループＮｏ．）での画素密度変換２１１の入出力を次の表２に示す。階調指定データｆが第２入力ポートｂを指定するとき，階調指定データｆが第３入力ポートｃを指定するとき、および、階調指定データｆが第４入力ポートｄを指定するときの画素密度変換２１１の入出力を、それぞれ次の第３表，第４表および第５表に示す。

なお、スキャナ１０（のセンサボードユニットＳＢＵ）によっては、表１〜４のＮｏ．１〜Ｎｏ．４のすべてに適合できない場合もある。スキャナ１０の信号制御タイミング回路２１３にあるコントローラの不揮発メモリには、表１〜４の密度グループＮｏ．１〜４の中の適合するモードを表わすデータがあり、スキャナ１０をＡＣＰに接続したときに、システムコントローラ１に適合モード（スキャナ適合モード）が登録される。ＰＣ又は操作ボード２０から、画像読取又は複写のコマンドがあると、システムコントローラ１がスキャナ適合モードの中の、コマンドに適合するモードを選択して、スキャナ１０の信号制御タイミング回路２１３にあるコントローラに通知し、これに応答して信号制御タイミング回路２１３が、選択されたモードに適合する同期クロック（ＣＬＫ１，ＣＬＫ１／２，ＣＬＫ１／４）および階調指定ｆを発生して画素密度変換２１１に出力する。

図６は、図２上の書込ユニット（書き込み光学系）３０を構成する光学ユニットを上から見下した平面図である。同図において、レーザダイオードおよびそのレーザ光を変調するレーザドライバを含むレーザダイオードユニット（ＬＤユニット）３１ｂｋおよびＬＤユニット３１ｍからの光ビームは、シリンダレンズ３２ｂｋ，３２ｍを通り、反射ミラー３３ｂｋおよび反射ミラー３３ｍによってポリゴンミラー３４の下部側の面に入射し、ポリゴンミラー３４が回転することにより光ビームを偏向し、ｆθレンズ３５ｙｂｋおよびｆθレンズ３５ｍｃを通り、第１ミラー３６ｂｋおよび第１ミラー３６ｍによって折り返えされる。

一方、ＬＤユニット３１ｙおよびＬＤユニット３１ｃからの光ビームは、シリンダレンズ３２ｙおよび３２ｃを通り、ポリゴンミラー３４上部側の面に入射し、ポリゴンミラー３４が回転することにより光ビームを偏向し、ｆθレンズ３５ｙｂｋおよびｆθレンズ３５ｍｃを通り、第１ミラー３６ｙおよび第１ミラー３６ｃによって折り返される。

主走査方向の書き出し位置より上流側にはシリンダミラー３７ｙｂｋおよび３７ｍｃさらにはセンサ３８ｙｂｋおよび３８ｍｃが備わっており、ｆθレンズ３５ｙｂｋおよび３０ｍｃを通った光ビームがシリンダミラー３７ｙｂｋおよび３７ｍｃによって反射集光されて、センサ３８ｙｂｋおよび３８ｍｃに入射するような構成となっている。これらのセンサ３８ｙｂｋおよび３８ｍｃは、主走査方向の同期を取るための同期検知センサである。

また、ＬＤユニット３１ｂｋおよび３１ｙからの光ビームの検出では、書き出し側で共通のセンサ３８ｙｂｋを使用している。ＬＤユニット３１ｍおよび３１ｃからの光ビームの検出についても同様に、書き出し側で共通のセンサ３８ｍｃを使用している。同じセンサに２色の作像用光ビームが入射することとなるので、各色の光ビームのポリゴンミラー３４の入射角を異なるようにすることで、それぞれの光ビームが各センサに入射するタイミングを変え、時系列的にパルス列として出力されるようになっている。図からも分かるように、Ｋ（ｂｋ）とＹ（ｙ）およびＭ（ｍ）とＣ（ｃ）は逆方向に走査される。

図７に、プリンタ１４の書込みＩ／Ｆ１５の構成を示す。書込ユニット３０のセンサ３８ｍｃの光電変換信号に含まれるＬＤユニット３１ｍおよび３１ｃの各光ビームを検出した各信号が、分離回路６５で分離され、それぞれ所定パルス形状に成形されて、ライン同期ＭおよびＣとして書込Ｉ／Ｆ１５，ＩＰＰおよび画像書込制御部１６ｃ（図１０）に出力される。同様に、書込ユニット３０のセンサ３８ｙｂｋの光電変換信号に含まれるＬＤユニット３１ｙおよび３１ｂｋの各光ビームを検出した各信号が、分離回路６６で分離され、それぞれ所定パルス形状に成形されて、ライン同期ＹおよびＫとして書込Ｉ／Ｆ１５，ＩＰＰおよび画像書込制御部１６ｃ（図１０）に出力される。

書込Ｉ／Ｆ１５には、実質上同一機能の、Ｍ，Ｃ，Ｙ，Ｋ書込Ｉ／Ｆ１５ｍ，１５ｃ，１５ｙ，１５ｋがあり、それぞれが、ＩＰＰが出力する画像データＭ，Ｃ，Ｙ，Ｋを、半導体レーザ３１ｍ，３１ｃ，３１ｙ，３１ｋの発光を変調するパルス信号（変調パルス）である画信号Ｍ，Ｃ，Ｙ，Ｋに変換して、作像ユニット１６内の画像書込制御部１６ｃの印字画像制御部２５ｍ，２５ｃ，２５ｙ，２５ｋ（図１０）に出力する。

Ｍ書込Ｉ／Ｆ１５ｍに関して説明すると、ライン同期Ｍはフレーム遅延６１およびメモリコントローラ６２に与えられる。

この実施例では、カラー画像記録で最先に作像を開始する感光体ドラムＭを画像露光するレーザビームのライン同期Ｍを基準のライン同期信号としており、作像ユニット１６が作像可で、プロセスコントローラ１７が、書込みＩ／Ｆ１５とＩＰＰに、作像モード（表１）および画像データの送受信を設定したのち、ＩＰＰが、画像データの送信可になるとライン同期Ｍに同期してEnable信号を、１頁の作像を指示するＨ（作像指示信号）とする。

フレーム遅延６１は、Enable信号が発生してから設定数ＳＴＤ−Ｍのライン同期Ｍをカウントアップすると、１ページ（１フレーム）のＭ作像期間を規定するFGATE−Ｍを有効にする。他の書込Ｉ／Ｆ１５ｃ，１５ｙ，１５ｋでは、Enable信号が発生してからFGATE−Ｃ，FGATE−Ｙ，FGATE−Ｋを有効にするまでのライン同期Ｍのカウント値（設定数）ＳＴＤ−Ｃ，ＳＴＤ−Ｙ，ＳＴＤ−Ｋは、感光体ドラムＭから各感光体ドラムＣ，Ｙ，Ｋまで転写ベルトが移動する間のライン同期Ｍの発生数分、書込Ｉ／Ｆ１５ｍの設定数ＳＴＤ−Ｍより大きい値である。これらの設定値を表わすデータは、各書込Ｉ／Ｆ１５ｍ，１５ｃ，１５ｙ，１５ｋのメモリコントローラ６２に設定されており、メモリコントローラ６２からフレーム遅延６１に与えられる。

FGATE−Ｍが有効になると、メモリコントローラ６２とＩＰＰとの間で、画信号生成モード（表６〜１３）対応の制御信号をやり取りして、ライン同期Ｍ，Ｃ，Ｙ，Ｋおよび画素クロックＣＬＫ１でタイミングを合わせて、ＩＰＰからＭ画像データの、バッファメモリ６３への書込を行う。これと並行して、メモリコントローラ６２は、バッファメモリ６３の画像データを、ライン同期Ｍおよび画素クロックＣＬＫ１に同期して、画像データバッファメモリ６３から画信号生成６４に送出する。画信号生成６４は、画素密度変換機能を含むとともに、画像データを半導体レーザ３１ｍのレーザ光変調用のパルス信号（画信号）に変換して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に出力する。

図８および図９に、画信号生成６４の機能構成を示す。画信号生成６４には、図８に示す２／４階調変換６４ａ，４階調処理６４ｂ，４／１６階調変換６４ｃ，図９に示す１６階調処理６４ｄ，１６／４階調処理６４ｅ，１６／２階調変換６４ｅｖ，４／２階調変換６４ｆ、および、これらの何れか１つが生成した画信号Ｍを選択出力するデータセレクタ６４ｇがあり、該画信号Ｍが、作像ユニット１６の画像書込制御部１６ｃ（図１０）の印字画像制御部２５ｍを介してレーザ駆動回路２３ｍに与えられる。この画信号生成６４は、表６〜１３に示し後述する画素密度変換および画信号生成を選択的に実施し得るものである。

−２階調生成１−
図８を参照すると、１ビット画像データＤ［０：０］および入力画素同期クロックＣＬＫ１をそのまま、データセレクタ６４ｇの第１入力ポートＡに与える。１ビット画像データＤ［０：０］はいわゆる２値信号であり、画素同期クロックＣＬＫ１によって区切る１画素の記録／非記録を指定するものとなる。この画像データＤ［０：０］および入力画素同期クロックＣＬＫ１は、階調指定Ｆが第１入力ポートＡを指定するものであるときに、データセレクタ６４ｇの出力ポートＪから、作像ユニット１６内の画像書込制御部１６ｃ（図１０）に出力する。このときの画信号生成６４の入出力を表６に示す。

−４階調生成１（２／４階調変換＆４階調生成）−
図８に示す２／４階調変換６４ａは、１ビット（２階調）画像データＤ［０：０］を２ビット（４階調）画像データＤ［１：０］に変換して、変換した画像データＤ［１：０］に対応する４階調表現の画信号を生成する。すなわち、２／４階調変換６４ａは、ＤフリップフロップＦ３に、入力画素同期クロックＣＬＫ１に同期して１ビット画像データＤ［０：０］を与えて、各画像データＤ［０：０］に１画素（ＣＬＫ１の１周期）分の遅延を与えて、主走査方向の先行画素（奇数番画素）の画像データＤ［０：０］と後行画素（偶数番画素）の画像データＤ［０：０］を、同期クロックＣＬＫ１／２によって同時にラッチＬ３にラッチする。これにより１ビット画像データＤ［０：０］を２ビットデータに変換したデータＤ［１：０］が、同期クロックＣＬＫ１／２に同期して、ラッチＬ３から得られる。

一方、同期クロックＣＬＫ１をカウンタＣ１がカウントアップするが、このカウンタＣ１は同期クロックＣＬＫ１／２でクリアされるので、カウント値は０，１とアップし２になるときに０となりそして１，２とアップして２で０となる循環となる。デコーダＤ１が、カウント値が０の間高レベルＨをアンドゲートＡ１に、カウント値が１の間ＨをアンドゲートＡ２に出力する。アンドゲートＡ１にはＤ０が与えられるので、Ｄ０が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の前半の間、アンドゲートＡ１の出力がＨとなる。アンドゲートＡ２にはＤ１が与えられるので、Ｄ１が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の後半の間、アンドゲートＡ２の出力がＨとなる。アンドゲートＡ１とＡ２の出力Ｈの両者がオアゲートＲ１から出力される（例えば図１１の（ａ）の黒区間）。

データセレクタ６４ｇに与えられる階調指定Ｆが第２入力ポートＢを指定するときには、オアゲートＲ１の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ１／２とともに出力される。このときの画信号生成６４の入出力を表７に示す。

−４階調生成２−
図８に示す４階調処理６４ｂは、２ビット（４階調）の入力画像データＤ［１：０］を、そのまま２ビット（４階調）画像データＤ［１：０］に対応する４階調表現の画信号を生成する。入力画像データＤ［１：０］は４階調処理６４ｂのラッチＬ４に入力画素同期クロックＣＬＫ１に同期してラッチされる。同期クロックＣＬＫ２をカウンタＣ２がカウントアップするが、このカウンタＣ２は同期クロックＣＬＫ１でクリアされるので、カウント値は０，１とアップし２になるときに０となりそして１，２とアップして２で０となる循環となる。デコーダＤ１が、カウント値が０の間高レベルＨをアンドゲートＡ３に、カウント値が１の間ＨをアンドゲートＡ４に出力する。アンドゲートＡ３にはＤ０が与えられるので、Ｄ０が「１」すなわち高レベルＨであると、ＣＬＫ１の１周期の前半の間、アンドゲートＡ３の出力がＨとなる。アンドゲートＡ４にはＤ１が与えられるので、Ｄ１が「１」すなわち高レベルＨであると、ＣＬＫ１の１周期の後半の間、アンドゲートＡ４の出力がＨとなる。アンドゲートＡ３とＡ４の出力Ｈの両者がオアゲートＲ２から出力される（例えば図１１の（ａ）の黒区間）。

データセレクタ６４ｇに与えられる階調指定Ｆが第３入力ポートＣを指定するときには、オアゲートＲ２の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ１とともに出力される。このときの画信号生成６４の入出力を表８に示す。

−１６階調生成１（４／１６階調変換＆１６階調生成）−
図８に示す４／１６階調変換６４ｃは、２ビット（４階調）画像データＤ［１：０］を４ビット（１６階調）画像データＤ［３：０］に変換して、変換した画像データＤ［３：０］に対応する１６階調表現の画信号を生成する。すなわち、４／１６階調変換６４ｃは、隣り合う２画素宛ての一対の画像データＤ［１：０］の、先行画素宛てのものを入力画素同期クロックＣＬＫ１に同期してＤフリップフロップ（ラッチ）Ｆ４に保持し、ＣＬＫ１／２に同期して後行画素のものと同時にラッチＬ５に出力する。一方、ＣＬＫ２をカウンタＣ３がカウントアップするが、このカウンタＣ３はＣＬＫ１／２でクリアされるので、カウント値は０，１，２，３とアップし４になるときに０となりそして１，２，３とアップして４で０となる循環となる。デコーダＤ３が、カウント値が０の間高レベルＨをアンドゲートＡ５に、カウント値が１の間ＨをアンドゲートＡ６に、カウント値が２の間高レベルＨをアンドゲートＡ７に、カウント値が３の間ＨをアンドゲートＡ８に出力する。各アンドゲートＡ５〜Ａ８には、ラッチＬ５が保持する変換後データ（ＬＤ書込データ）Ｄ［３：０］の各ビットＤ０〜Ｄ３が与えられるので、データＤ［３：０］のＤ０が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の第１の１／４区間の間、アンドゲートＡ５の出力がＨとなる。アンドゲートＡ６にはデータＤ［３：０］のＤ１が与えられるので、Ｄ１が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の第２の１／４区間の間、アンドゲートＡ６の出力がＨとなる。また、データＤ［３：０］のＤ２が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の第３の１／４区間の間、アンドゲートＡ７の出力がＨとなる。アンドゲートＡ８にはデータＤ［３：０］のＤ３が与えられるので、Ｄ３が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の最後の１／４区間の間、アンドゲートＡ８の出力がＨとなる。

アンドゲートＡ５〜Ａ８の各出力ＨがオアゲートＲ３から出力される（例えば図１１の（ｂ）の黒区間）。データセレクタ６４ｇに与えられる階調指定Ｆが入力ポートＤを指定するときには、オアゲートＲ３の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ１／２とともに出力される。このときの画信号生成６４の入出力を表９に示す。

図１２には、４／１６階調変換６４ｃにおける、画像データ変換前後の画像データと制御クロックの関係の1態様を示した。図１２の（ａ）に示す変換前の元画像配列は、スキャナ部で読み込んだ原稿の画素配列や、ＰＣホストからプリンタドライバに転送される画像信号の配列である。この画素配列に基づき各種画像処理を施して画像書込制御部に入力画像データ：Ｄ［１：０］を入力する。入力された画像データは主走査１２００ｄｐｉ、１画素２ｂｉｔ構成で、１２００ｄｐｉ対応の周波数の入力画素同期クロックCLK1により制御される態様を説明する。４／１６階調変換６４ｃは、主走査方向に配列された複数の画素信号を１つの画素信号に合成変換する。この態様では、Ｎ＝２個の画素信号を１つの画素信号に変換し、１２００ｄｐｉの画素信号を６００ｄｐｉの画素信号に変換する。変換は、図１２の（ｂ）に示すように、１画素２ｂｉｔ構成の１２００ｄｐｉデータ：Ｄ［１：０］を１画素４ｂｉｔ構成の６００ｄｐｉデータ：Ｄ［３：０］に変換する。この変換によって主走査方向の解像度が１／２になることにより、制御用のクロック信号をCLK1からCLK2へ１／２の周波数クロックに切り換え制御する。但し、変換前後にてＰＷＭ変調を１００％再現する為に、変換前のＰＷＭ変調が１画素４値出力であった機能を、解像度を低解像度に変更することにより、変換後は１画素１６値出力に高機能化する必要が有る。しかし、１画素単位の制御クロックをCLK1からCLK2に切り換えることで、制御クロック周波数を１／２に変更することにより、後段の書込みレーザ駆動部への制御クロック信号を低周波数化することができる。レーザ駆動部は前述の書込走査光学系に含まれ、全体システム的に画像書込制御部から離れた位置にレイアウトされることが多い。その場合、ハーネスやケーブル等によりクロック信号を配回す必要が出る。クロック信号を配回す場合、周波数の増大は安全器各棟のシステム試験に大きな影響を及ぼし、規格を満足する為に様々な対策を施す必要が有る。

そこで、スキャナ１０の画素密度変換２１１の２／４階調変換２１１ｂ，４／１６階調変換２１１ｃ、もしくは、プリンタ１４の画信号生成６４の２／４階調変換６４ａ，４／１６階調変換により主走査方向に配列するＮ個の複数画素信号を１つの画素信号に合成変換することにより、制御クロック周波数を変換前の周波数に対し変換後には１／Ｎ周波数に切り換えられる。

なお、スキャナ１０の画素密度変換２１１の２／４階調変換２１１ｂ，４／１６階調変換２１１ｃで変換した画像データを、プリンタ１４の画信号生成６４の４階調処理６４ｂ，１６階調処理６４ｄで、密度変換無しに画信号に変換することができる。

−１６階調生成２−
図９に示す１６階調処理６４ｄには、４ビット画像データＤ［３：０］、例えば、スキャナ１０の画素密度変換２１１の４／１６階調変換２１１ｃが出力する４ビット（１６階調）画像データＤ［３：０］、が入力され、入力画素同期クロックＣＬＫ１／２に同期してラッチＬ６に保持される。一方、ＣＬＫ２をカウンタＣ４がカウントアップするが、このカウンタＣ４はＣＬＫ１／２でクリアされるので、カウント値は０，１，２，３とアップし４になるときに０となりそして１，２，３とアップして４で０となる循環となる。デコーダＤ４が、カウント値が０の間高レベルＨをアンドゲートＡ９に、カウント値が１の間ＨをアンドゲートＡ１０に、カウント値が２の間高レベルＨをアンドゲートＡ１１に、カウント値が３の間ＨをアンドゲートＡ１２に出力する。各アンドゲートＡ９〜Ａ１２には、ラッチＬ６が保持する入力画像データＤ［３：０］の各ビットＤ０〜Ｄ３が与えられるので、データＤ［３：０］のＤ０が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の第１の１／４区間の間、アンドゲートＡ９の出力がＨとなる。アンドゲートＡ１０にはデータＤ［３：０］のＤ１が与えられるので、Ｄ１が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の第２の１／４区間の間、アンドゲートＡ１０の出力がＨとなる。また、データＤ［３：０］のＤ２が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の第３の１／４区間の間、アンドゲートＡ１１の出力がＨとなる。アンドゲートＡ１２にはデータＤ［３：０］のＤ３が与えられるので、Ｄ３が「１」すなわち高レベルＨであると、ＣＬＫ１／２の１周期の最後の１／４区間の間、アンドゲートＡ１２の出力がＨとなる。

アンドゲートＡ９〜Ａ１２の各出力ＨがオアゲートＲ４から出力される（例えば図１１の（ｂ）の黒区間）。データセレクタ６４ｇに与えられる階調指定Ｆが入力ポートＥを指定するときには、オアゲートＲ４の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ１／２とともに出力される。このときの画信号生成６４の入出力を表１０に示す。

−４階調生成３（１６／４階調変換＆４階調生成）−
図９に示す１６／４階調変換６４ｅには、４ビット画像データＤ［３：０］、例えば、スキャナ１０の画素密度変換２１１の４／１６階調変換２１１ｃが出力する４ビット（１６階調）画像データＤ［３：０］、が入力され、入力画素同期クロックＣＬＫ１／２に同期してラッチＬ７に保持される。一方、ＣＬＫ２をカウンタＣ４がカウントアップするが、このカウンタＣ４はＣＬＫ１／２でクリアされるので、カウント値は０，１，２，３とアップし４になるときに０となりそして１，２，３とアップして４で０となる循環となる。デコーダＤ５が、カウント値が０の間高レベルＨをアンドゲートＡ１３に、カウント値が１の間ＨをアンドゲートＡ１４に、カウント値が２の間高レベルＨをアンドゲートＡ１５に、カウント値が３の間ＨをアンドゲートＡ１６に出力する。各アンドゲートＡ１３〜Ａ１６には、ラッチＬ７が保持する入力画像データＤ［３：０］の各ビットＤ０〜Ｄ３が与えられるので、データＤ［３：０］のＤ０が「１」すなわち高レベルＨであると、先行のＣＬＫ１の１周期の前半区間の間、アンドゲートＡ１３の出力がＨとなる。アンドゲートＡ１４にはデータＤ［３：０］のＤ１が与えられるので、Ｄ１が「１」すなわち高レベルＨであると、該先行のＣＬＫ１の１周期の後半区間の間、アンドゲートＡ１４の出力がＨとなる。また、データＤ［３：０］のＤ２が「１」すなわち高レベルＨであると、後行のＣＬＫ１の１周期の前半区間の間、アンドゲートＡ１５の出力がＨとなる。アンドゲートＡ１６にはデータＤ［３：０］のＤ３が与えられるので、Ｄ３が「１」すなわち高レベルＨであると、該後行のＣＬＫ１の１周期の後半区間の間、アンドゲートＡ１６の出力がＨとなる。

アンドゲートＡ１３〜Ａ１６の各出力ＨがオアゲートＲ５から出力される（例えば図１１の（ａ）の黒区間）。データセレクタ６４ｇに与えられる階調指定Ｆが入力ポートＦを指定するときには、オアゲートＲ５の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ１とともに出力される。このときの画信号生成６４の入出力を表１１に示す。

図１２の（ｃ）には、１６／４階調変換６４ｅに入力される４ビット（１６階調）画像データＤ［３：０］と、該１６／４階調変換６４ｅが変換（復元）した２ビット（４階調）の画像データＤ［１：０］（Ｌ７のＤ０，Ｄ１出力、および、Ｄ２，Ｄ３出力）のビット配列の関係を示す。入力される４ビット（１６階調）画像データＤ［３：０］は例えば図５に示す４／１６階調変換２１１ｃが生成する変換データである（ただし、図９の１６／４階調変換６４ｅのＣＬＫ１／２はＣＬＫ１／４に、ＣＬＫ１はＣＬＫ１／２に、ＣＬＫ２はＣＬＫ１に読み替える）。１６／４階調変換６４ｅに入力される図１２の（ｃ）に示した画像データ（出力ＬＤ書込データ）の配列は、図１２の（ｂ）に示した配列と同様である。１６／４階調変換６４ｅが復元した画像データＤ［１：０］（Ｌ７のＤ０，Ｄ１出力、および、Ｄ２，Ｄ３出力）は、図１２の（ａ）に示す、画素密度変換２１１の４／１６階調変換２１１ｃの入力画像データ：Ｄ［１：０］と同一である。即ち、４／１６階調変換２１１ｃで低密度高階調に変換した画像データを、１６／４階調変換６４ｅで元の高密度低階調の画像データに復元することができる。また復元した画像データが表わす階調を表現する画信号を生成できる。同様に、２／４階調変換２１１ｂで低密度高階調に変換した画像データを、４／２階調変換６４ｆで元の高密度低階調の画像データを復元することができる。また復元した画像データが表わす階調を表現する画信号を生成できる。

更には、４／１６階調変換６４ｃによれば、高密度低階調の画像データＤ［１：０］を低密度高階調の画像データＤ［３：０］（Ｌ５の出力）に変換してそれが表わす階調を表現する画信号を生成できる。同様に、２／４階調変換６４ａによれば、高密度低階調の画像データＤ［０：０］を低密度高階調の画像データＤ［１：０］（Ｌ３の出力）に変換してそれが表わす階調を表現する画信号を生成できる。

−２階調生成２（１６／２階調変換＆２階調生成）−
図９に示す１６階調変換６４ｅｖは、上記１６／４階調変換６４ｅが生成する画信号をＣＬＫ２と共にデータセレクタ６４ｇの入力ポートＧに出力する。データセレクタ６４ｇに与えられる階調指定Ｆが入力ポートＧを指定するときには、オアゲートＲ５の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ２とともに出力される。このときの画信号生成６４の入出力を表１２に示す。この場合のプリンタ１４による作像は、スキャナ１０の画像密度変換２１１の２値化２１１ａが出力する１ビット画像データＤ［０：０］を記録する２値記録の作像と同等になる。

−２階調生成３（４／２階調変換＆２階調生成）−
図９に示す４／２階調変換６４ｆは、同期クロックＣＬＫ１／２に同期して２ビット構成の入力画像データＤ［１：０］をラッチＬ８に保持する。同期クロックＣＬＫ２をカウンタＣ６がカウントアップするが、このカウンタＣ６は同期クロックＣＬＫ１でクリアされるので、カウント値は０，１とアップし２になるときに０となりそして１，２とアップして２で０となる循環となる。デコーダＤ６が、カウント値が０の間高レベルＨをアンドゲートＡ１７に、カウント値が１の間ＨをアンドゲートＡ１８に出力する。アンドゲートＡ１７にはＤ０が与えられるので、Ｄ０が「１」すなわち高レベルＨであると、ＣＬＫ１の１周期の前半の間、アンドゲートＡ１７の出力がＨとなる。アンドゲートＡ１８にはＤ１が与えられるので、Ｄ１が「１」すなわち高レベルＨであると、ＣＬＫ１の１周期の後半の間、アンドゲートＡ１８の出力がＨとなる。アンドゲートＡ１７とＡ１８の出力Ｈの両者がオアゲートＲ６から出力される。

データセレクタ６４ｇに与えられる階調指定Ｆが第８入力ポートＨを指定するときには、オアゲートＲ６の出力が画信号として、データセレクタ６４ｇを介して、作像ユニット１６の画像書込制御部１６ｃ（図１０）に、ＣＬＫ１とともに出力される。このときの画信号生成６４の入出力を表１３に示す。この場合のプリンタ１４による作像も、スキャナ１０の画像密度変換２１１の２値化２１１ａが出力する１ビット画像データＤ［０：０］を記録する２値記録の作像と同等になる。

図１０に、カラープリンタ１４の作像ユニット１６にある画像書込制御部１６ｃの構成を示す。マゼンタＭ，シアンＣ，イエローＹおよびブラックＫの各色画信号宛ての印字画像制御部２５ｍ，２５ｃ，２５ｙおよび２５ｋは、プロセスコントローラ１７のＣＰＵの命令により書込制御部１６ｃ全体の制御をし、書込Ｉ／Ｆ１５の各色書込Ｉ／Ｆ１５ｍ，１５ｃ，１５ｙ，１５ｋの各画信号生成６４のデータセレクタ６４ｄから出力される画信号Ｍ，Ｃ，ＹおよびＫをレーザ駆動回路２３ｍ，２３ｃ，２３ｙおよび２３ｋに転送する。

以下においては、記述を簡単にするために、色成分区分符号ｍ，ｃ，ｙおよびｋを省略して要素符号を示す。

書込クロック生成回路２１は、主走査画素単位の周期のクロック信号であるＣＬＫ1/2又はＣＬＫ１（図６）を位相同期回路２２に送る。位相同期回路２２は、分離６５，６６（図７）から送られるライン同期信号（ライン同期パルス）で、書込クロック生成回路２１から送られるＣＬＫ1/2又はＣＬＫ１を位相補正し主走査画素単位でレーザ点灯するための信号ＣＬＫ−Ｗ（書込み画素同期信号；画素同期パルス）をレーザ駆動回路２３に転送する。

印字画像制御部２５は、画像データ枠（用紙面）にトリム領域を設定したり、画像枠（画像面）に任意の枠線を重ねあわせるなどの画像加工処理をプロセスコントローラ１７の内部のＣＰＵが指定する内容により行う。すなわち印字画像制御部２５は、プロセスコントローラ１７が与える用紙サイズ，トリム領域データおよび境界線書込有無に基いて、到来する画像信号の用紙上の印字位置を、主走査カウント（画素同期パルスのカウント）と副走査カウント（ライン同期パルスのカウント）で追跡し、トリム領域に割当てられる画像信号の出力を停止又は非記録信号への変換を行い、境界線書込有の場合は更に、トリム領域のエッジの内側の数画素の画像信号を、線書込信号に変換する（トリム境界線の書込）。

レーザ駆動回路２３は、印字画像制御部２５から送られる画信号Ｍ，Ｃ，Ｙ，Ｋで、位相同期回路２２からくるＣＬＫ信号（画素同期パルス）の周期の画素駆動信号を変調してレーザ駆動信号を発生して半導体レーザ３１に印加する。半導体レーザ３１はレーザ駆動回路２３から送られたレーザ駆動信号のレベルに対応する光量のビームを照射する。ポリゴンモータ制御回路２４は、印字画像制御部２５の信号で、ポリゴンモータを所定の回転速度にＰＬＬ(Phase Locked Loop)制御する。

各色作像の画像解像度は、主走査画素クロック設定（画素同期パルスの周期の設定）とポリゴン回転速度設定（ライン同期パルスの周期の設定）で行う。書込クロック生成回路２１は、画信号生成が与える画素同期パルス（ＣＬＫ１／２，ＣＬＫ１，ＣＬＫ２）に同期したレーザ駆動用の画素同期パルスを発生する。ポリゴン回転速度設定はポリゴンモータ制御回路２４によって行われる。

ここで図８に示す４／１６階調変換６４ｃが行う密度および階調変換の内容を、更に詳しく説明する。図１１の（ａ）には、高密度低階調の入力画像データＤ［１：０］に対応した、レーザ変調のパルス波形対応の記録ドット長を模式的に、パルス変調形状として示した。ここでは、入力画像データＤ［１：０］は、主走査，副走査共に１２００ｄｐｉの解像度、１画素（１ドット）当たり２ｂｉｔ構成（４階調）の画像データである。技術上、１画素あたり３ｂｉｔ（８階調）以上の画像データ構成の場合でも同様に可能である。

１画素の画像データが２ｂｉｔ構成の場合、入力画像データのデータ値は４通り存在する。従って、１２００ｄｐｉ単位のパルス変調（１ドット記録区間内での、記録指示レベルのパルス幅および位置）にて４値出力（４階調表現）を目標仕様とする。即ち、図１１の（ａ）に示した様に１２００ｄｐｉの１画素幅を半分に分離し、前半と後半にて画信号レベルを独立制御することにより４値（４階調）のパルス変調を実現する。２ｂｉｔ構成の入力画像データＤ［１：０］のＬＳＢをパルス変調周期（１ドット区間）の前半部に、ＭＳＢを後半部に対応させ、入力画像データの各ビットが０の時は画信号（変調データ）：ＯＦＦ（低レベルＬ）、１の時は画信号：ＯＮ（高レベルＨ）とする組合せにて、入力画像データとパルス変調形状のイメージを対応させている。

４／１６階調変換６４ｃでは、主走査方向で隣接する２画素を１対とする区分にして、１対の画素に宛てられた２画像データを１画素宛てのＬＤ書込画像データＤ［３：０］に変換する。ここで、主走査方向に配列された、変換の対象となる入力画像データを、Ｎ＝２個を１対とするが、技術上、Ｎ≧３個以上主走査方向に配列された入力画像データを１組にすることも同様に可能であるが、組合せが多数発生し、説明が複雑になるので、ここではＮ＝２個を例示した。

入力画像データＤ［１：０］の解像度が１２００ｄｐｉ、Ｎ＝２個の場合、主走査方向に配列した２個の画像データＤ１［１：０］，Ｄ２［１：０］を１つの画像データであるＬＤ書込画像データＤ［３：０］に置換すると、ＬＤ書込画像データＤ［３：０］の解像度は１２００／２＝６００ｄｐｉになる。この場合のデータ変換の模式図を図１３に示した。左側（ａ），（ｃ）が変換前の１２００ｄｐｉ入力画像データＤ［１：０］であり、右側（ｂ），（ｄ）が変換後の６００ｄｐｉのＬＤ書込画像データＤ［３：０］である。入力画像データＤ［１：０］のＮ＝２個のある組合せ例として図１３の（ａ）には先行画素データ＝３ｈ、後行画素データ＝０ｈの黒白画素の組合せを示し、図１３の（ｂ）には、変換後のＬＤ書込画像データＤ［３：０］が表わす画像を模式的に示した。ベタ黒とベタ白の画素組合せの場合、変換後の６００ｄｐｉのＬＤ書込画像データはパルス変調にて前半５０％が黒、後半５０％が白の左５０％モードの画信号とする。

他方、図１３の（ｃ）に示した先行画素データ＝１ｈ、後行画素データ＝２ｈの画素組合せの場合、変換後の６００ｄｐｉのデータを２ビット構成のＤ［１：０］とすると、入力画像データの階調を１００％再現することができない。つまり、１画素２ｂｉｔ構成の入力画像データＤ［１：０］を、主走査方向に２画素を１画素とするものに変換する場合に、変換後のＬＤ書込画像データも同様に１画素２ｂｉｔ構成のＤ［１：０］では、複数画素の入力画像データの組み合わせを再現可能な合成変換できる組合せは１００％達成できない。そこで、図１１の（ｂ）のようにＬＤ書込画像データを１画素当たり４ｂｉｔ構成（１６階調）のＤ［３：０］にして、前述の図１３の（ｃ）に示した先行画素，後行画素の組合せにＤ［３：０］＝６ｈを割り当てて図１３の（ｄ）に示すように再現するようにした。その他の先行画素と後行画素の組合せでも、ＬＤ書込画像データを４ｂｉｔ構成Ｄ［３：０］にすることにより、１２００ｄｐｉ解像度の入力画像データＤ［１：０］の２画素分のデータを６００ｄｐｉ解像度のＬＤ書込画像データＤ［３：０］に変換する事ができる（図１１の（ｂ）参照）。

４／１６階調変換６４ｃでは、上記１画素２ｂｉｔ構成の１２００ｄｐｉ入力画像データＤ［１：０］を、主走査方向に配列された２つの画像データＤ１［１：０］，Ｄ２［１：０］の組合せに応じて、１画素４ｂｉｔ構成の６００ｄｐｉＬＤ書込画像データＤ［３：０］に変換し同等のパルス変調特性を有する画信号に変換する。この変換後のＬＤ書込画像データＤ［３：０］に基づいて主走査６００ｄｐｉ、副走査１２００ｄｐｉの中高速エンジン装置を用いる事で主走査１２００ｄｐｉ解像度の高速エンジン装置を用いた場合と同等の高解像度の出力画像を得る事ができる。

図５に示す４／１６階調変換２１１ｃは、上記４／１６階調変換６４ｃの低密度高階調変換と同等のデータ変換を行い、図９に示す１６階調処理６４ｄが、上記４／１６階調変換６４ｃの変換データの画信号（パルス信号：レーザ光変調信号）への変換と同等の変換を行う。すなわち、４／１６階調変換２１１ｃと１６階調処理６４ｄによって４／１６階調変換６４ｃと同等の変換処理を実現することもできる。また、４／１６階調変換２１１ｃが変換した画像データを、１６／４階調変換６４ｅで元の画像データに復元してから画信号（パルス信号：レーザ光変調信号）に変換できる。いずれの画像データ間変換／復元でも、元の画像データを忠実に再現することができる。

なお、作像ユニット１６のハードウエアと機能設定によって、作像ユニット１６が上述の画信号生成６４の処理機能のすべてに適合するとは限らないので、不揮発メモリ１９（図３）には、適合するモードを表わすコード（データセレクタ６４ｄに与える出力選択データＦ相当のもの）を登録しており、これをプロセスコントローラ１７を介してシステムコントローラ１に保持し、プリントコマンドを受けるとシステムコントローラ１がモードコードをプリントコマンドを発したホスト（例えばＰＣ，ＦＣＵ）に返送して、画信号生成モードをホストが指定し、この指定をシステムコントローラ１がＩＰＰおよびプロセスコントローラ１７およびその他の作像制御に関連する部位に報知し、これを受信した各部が、指定があった画信号生成モードの制御あるいは信号処理を実行する。

操作ボード２０からのコピー又はプリントコマンドに関しては、システムコントローラ１が、作像ユニット１６が適合する画信号生成モード（作像モード）の指定入力のみを受け付けて、他のモードの指定には応答しないので、ユーザは操作ボード２０からは、作像ユニット１６が適合しない作像モードの指示入力はできない。

本発明の１実施例の画像形成装置であるフルカラー複合機能複写機の正面図である。図１に示すフルカラープリンタ１４の作像機構の概要を示す拡大縦断面図である。図１に示す複写機の画像処理システムの概要を示すブロック図である。図３に示すスキャナ１０の読取ユニット１１およびセンサボードユニットＳＢＵの電気系統および画像処理機能の概要を示すブロック図である。図４に示すセンサボードユニットＳＢＵの画素密度変換２１１の機能を示すブロック図である。図２に示す書込ユニット３０の拡大平面図である。図３に示す書込みＩ／Ｆ１５の、各色画像データを受け入れる各色書込みＩ／Ｆ１５ｍ，１５ｃ，１５ｙ，１５ｋの構成の概要を示すブロック図である。図７に示す画信号生成６４の機能の概要を示すブロック図であり、画信号生成６４の前半部分を示す。図７に示す画信号生成６４の機能の概要を示すブロック図であり、画信号生成６４の後半部分を示す。図３に示す作像ユニット１６にある画像書込制御部１６ｃの機能構成を示すブロック図である。（ａ）は、図８に示す４階調処理６４ｂに入力する画像データＤ［１：０］と該処理６４ｂが生成する画信号による記録指示区間（パルス変調波形）との対応を示す図表であり、（ｂ）は、図８に示す４／１６階調変換６４ｃが変換したＬＤ書込データＤ［３：０］と該変換６４ｃが生成する画信号による記録指示区間（パルス変調波形）との対応を示す図表である。（ａ）は、図５に示す４／１６階調変換２１１ｃあるいは図８に示す４／１６階調変換６４ｃに入力する画像データＤ［１：０］の主走査方向の画素分布対応のビット配列を、画素同期クロックＣＬＫ１の区切りで示すタイムチャートである。（ｂ）は、４／１６階調変換２１１ｃあるいは４／１６階調変換６４ｃが変換した画像データＤ［３：０］の主走査方向の画素分布対応のビット配列を、画素同期クロックＣＬＫ１／２の区切りで示すタイムチャートである。（ｃ）は、図９に示す１６／４階調変換６４ｅの入力画像データＤ［３：０］と変換後の画像データＤ［１：０］の主走査方向の画素分布対応のビット配列を、画素同期クロックＣＬＫ１／２，ＣＬＫ１の区切りで示すタイムチャートである。（ａ）は、図８に示す４／１６階調変換６４ｃに入力する先行画素と後行画素の画像データＤ［１：０］＝３ｈ，０ｈと、入力画像データが表わす作像ドット記録との関係を模式的に示す平面図、（ｂ）は（ａ）に示す入力に対応して４／１６階調変換６４ｃが出力する画信号に基づく作像ドット記録との関係を模式的に示す平面図である。（ｃ）は、４／１６階調変換６４ｃに入力する先行画素と後行画素の画像データＤ［１：０］＝１ｈ，２ｈと、入力画像データが表わす作像ドット記録との関係を模式的に示す平面図、（ｄ）は（ｃ）に示す入力に対応して４／１６階調変換６４ｃが出力する画信号に基づく作像ドット記録との関係を模式的に示す平面図である。

符号の説明

３０：書込ユニット
３１ｙ，３１ｍ，３１ｃ，３１ｂｋ：レーザダイオードユニット（ＬＤユニット）
３２ｙ，３２ｍ，３２ｃ，３２ｂｋ：シリンダレンズ
３３ｂｋ，３３ｙ：反射ミラー
３４：ポリゴンミラー
３５ｂｋｃ，３５ｙｍ：ｆθレンズ
３６ｙ，３６ｍ，３６ｃ，３６ｂｋ：第１ミラー
３７ｂｋｃ，３７ｙｍ：シリンダミラー
３８ｂｋｃ，３８ｙｍ：センサ
４８：第１トレイ
４９：第２トレイ５０：第３トレイ
５１：第１給紙装置５２：第２給紙装置
５３：第３給紙装置５４：縦搬送ユニット
５６：感光体５７：搬送ベルト
５８：定着ユニット５９：排紙ユニット
６０：分岐爪２６：搬送モータ
５５：現像器１００：フィニシャ
１０１：切り替え板１０３：排紙ローラ
１０４：排紙トレイ１０５：搬送ローラ
１０６：ステープラ１０７：搬送ローラ
１０８：ステープル台
１０９：ジョガー１１０：排紙トレイ
１１１：両面給紙ユニット
１１２：反転ユニット

Claims

画素の濃度階調を表わす画像データを、主走査方向の画素密度が異なる画像データに変換する機能を持つ画像処理装置において、
主走査方向の隣接複数Ｎ１画素の、第１画素密度Ｄ１かつ第１階調数Ｂ１の第１画像データを、該複数画素の主走査方向の並び順で並べて、前記複数Ｎ１より少ない数Ｎ２画素のものとした、Ｄ１より低密度の第２画素密度Ｄ２かつＢ１より多階調の第２階調数Ｂ２の第２画像データ、
Ｂ２／Ｂ１＝（Ｄ１／Ｄ２）^２，Ｄ１／Ｄ２＝Ｎ１／Ｎ２、
に変換する画素密度変換手段；を備えることを特徴とする画像処理装置。
前記画素密度変換手段は、第１画像データの画素区切りを示す第１画素クロックに同期して第１画像データを受け入れ、第１画素クロックの２倍の周期の第２画素クロックに同期して第２画像データを出力する；請求項１に記載の画像処理装置。
画像処理装置は更に、主走査方向のＮ２画素の第２画像データを、主走査方向の隣接Ｎ１画素の第１画像データに変換する第２画素密度変換手段；を備える、請求項１又は請求項２に記載の画像処理装置。
第２画素密度変換手段は、第２画像データの画素区切りを示す第２画素クロックに同期して第２画像データを受け入れ、第２画素クロックの２倍の周波数の第１画素クロックに同期して第１画像データを出力する；請求項３に記載の画像処理装置。
感光体と、半導体レーザと、該半導体レーザが出射するレーザビームを画信号に応じて変調する変調手段と、該レーザビームを光源とし前記感光体を露光する書き込み光学系と、該書き込み光学系から照射されたレーザビームにより前記感光体に形成された静電潜像を現像する現像手段と、該現像手段が形成した顕像を用紙に転写する転写手段とを含む画像形成装置において、
主走査方向の隣接複数Ｎ１画素の、第１画素密度Ｄ１かつ第１階調数Ｂ１の第１画像データを、該複数Ｎ１より少ない数Ｎ２の画素の、Ｄ１より低密度の第２画素密度Ｄ２かつＢ１より多階調の第２階調数Ｂ２の第２画像データ、
Ｂ２／Ｂ１＝（Ｄ１／Ｄ２）^２，Ｄ１／Ｄ２＝Ｎ１／Ｎ２、
に変換する第１画素密度変換手段；および、
主走査方向のＮ２画素の第２画像データを、主走査方向に隣接するＮ１画素の第１画像データに変換し、第１画像データのデータ値対応の、画像記録指示レベル幅および１画素記録区間内発生タイミングの画信号、を発生し前記変調手段に出力する第２画素密度変換手段；
を備える画像形成装置。
更に、画像データを発生する撮像手段，画像メモリおよび撮像画像データを前記画像形成用の画像データに補正する画像データ処理手段、および、前記撮像手段が発生する撮像画像データを第１画素密度変換手段で密度変換して前記画像メモリに格納してから前記画像データ処理手段で画像形成用の画像データに補正し、そして第２画素密度変換手段に与える作像制御手段；を備える請求項５に記載の画像形成装置。