JP7396059B2 - 画像形成装置、画像形成方法、及びプログラム - Google Patents

Description

本発明は、画像形成装置、画像形成方法、及びプログラムに関する。

画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する画像形成装置では、複数の分割画像データとともに同期信号を送信することで、アナログ信号を用いた調整を行うことなく、転送される複数の分割画像データを同期させる技術が知られている。この同期信号には、主走査方向の同期信号と副走査方向の同期信号が含まれる。

また、送信デバイスで生成した共通の副走査同期信号を利用して、転送される複数の分割画像データを同期させる技術が開示されている（例えば、特許文献１参照）。

しかしながら、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号の両方を用いて同期させることが求められる場合には、従来の技術を適用できず、転送される複数の分割画像データを同期させることが困難な場合がある。

本発明は、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号とを用いて、転送される複数の分割画像データを同期させることを課題とする。

本発明の一態様に係る画像形成装置は、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する画像形成装置であって、前記送信デバイスは、前記受信デバイスに転送される前記複数の分割画像データを副走査方向で同期させる基準となる副走査同期信号を、前記受信デバイスから入力される副走査信号入力部と、前記受信デバイスに転送される前記複数の分割画像データを前記副走査方向と直交する主走査方向で同期させる基準となる主走査同期信号を出力する主走査信号出力部と、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記受信デバイスに送信する複数の送信部と、を備え、前記受信デバイスは、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記複数の送信部から受信する複数の受信部と、前記複数の受信部で受信した前記複数の分割画像データのそれぞれに対して所定の処理を実行する処理部と、前記処理部と、前記送信デバイスの前記副走査信号入力部と、に前記副走査同期信号を出力する副走査信号出力部と、を備え、前記副走査同期信号を前記処理部に出力する第１経路で出力された前記副走査同期信号と、前記副走査同期信号を前記送信デバイスを通過させた後に前記処理部に出力する第２経路で出力された前記副走査信号と、を用いて前記複数の分割画像データを同期させることで、前記第１経路と前記第２経路の経路差に起因して生じる前記副走査同期信号の時間ずれを補償する時間ずれ補償部を備える。

本発明によれば、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号とを用いて、転送される複数の分割画像データを同期させることができる。

実施形態に係る画像形成装置のハードウェア構成例のブロック図である。 実施形態に係る転送装置の構成例のブロック図である。 第１実施形態に係る転送装置の機能構成例のブロック図である。 第１実施形態に係る遅延部の動作例のタイミングチャートである。 副走査同期信号の時間ずれの変動例を示すタイミングチャートである。 第１実施形態に係るマスク部の動作例のタイミングチャートである。 実施形態に係る転送装置による処理例を示すフローチャートである。 比較例に係る転送装置の機能構成例のブロック図である。 第２実施形態に係るＣＰＵの機能構成例のブロック図である。

以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部には同一符号を付し、重複した説明を省略する場合がある。

実施形態では、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する。また、送信デバイスは、複数の分割画像データ、送信デバイスで生成した主走査同期信号、及び受信デバイスから入力した副走査同期信号のそれぞれを受信デバイスに送信する。

受信デバイスは、複数の分割画像データ、主走査同期信号及び副走査同期信号を受信し、受信後の複数の分割画像データに対して所定の処理を実行する処理部及び送信デバイスに副走査同期信号を出力する。

受信デバイスが出力した共通の副走査同期信号を、送信デバイスを通過させた後に処理部に入力させる経路と、処理部に直接入力させる経路の両方で用いることで、転送される複数の分割画像データを同期させやすくする。また伝送の経路差に起因して生じる副走査同期信号の時間ずれを補償する。

これにより、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号とを用いて、転送される複数の分割画像データを同期させる。

＜実施形態における用語について＞
（分割画像データ）
画像データを分割したものをいう。この分割画像データには、画像データの画像領域を複数の領域に分割したものや、カラーの画像データを色毎に分けるもの等が挙げられる。

（主走査方向）
２次元の画像データを構成する複数の画素データが配列する２つの方向のうちの一方の方向をいう。

（副走査方向）
２次元の画像データを構成する複数の画素データが配列する２つの方向のうちの他方の方向をいい、主走査方向とは直交する方向をいう。主走査方向に配列された画素データのライン（行）が副走査方向に配列することで、２次元の画像データが構成される。

（主走査同期信号）
転送される複数の分割画像データを主走査方向で同期させるための基準となる信号をいう。

（副走査同期信号）
転送される複数の分割画像データを副走査方向で同期させるための基準となる信号をいう。

（副走査有効領域信号）
複数の分割画像データの副走査方向における有効画像領域の開始から終了までの期間を示す信号をいう。

（有効画像領域）
画像データの画像領域のうちで有効な画像領域をいう。なお、無効な画像領域は、画像データの画像領域のうちの端部領域等である。

（所定の処理）
複数の分割画像データに対して実行される処理をいう。画像処理や、ディスプレイ等に画像を表示させるための処理、外部装置に画像データを出力するための処理等が挙げられる。実施形態では、所定の処理が画像処理である場合を一例として説明する。

（アサートエッジ）
信号又は論理を有効にする信号の立ち上がりのタイミングをいう。

＜画像形成装置１００のハードウェア構成＞
まず、実施形態に係る画像形成装置１００のハードウェア構成を説明する。画像形成装置１００は、スキャン機能、コピー機能、印刷機能、ファクシミリ機能等を一つの筐体に搭載したＭＦＰ(Multifunction Peripheral/Printer/Product)や、プリンタ等の印刷機能を有する電子機器である。

図１は、画像形成装置１００のハードウェア構成の一例を示すブロック図である。図１に示すように、画像形成装置１００は、コントローラ９１０と、近距離通信回路９２０、エンジン制御部９３０と、操作パネル９４０と、ネットワークＩ／Ｆ９４５とを備えている。

これらのうち、コントローラ９１０は、コンピュータの主要部であるＣＰＵ９０１と、システムメモリ（ＭＥＭ－Ｐ）９０２と、ノースブリッジ（ＮＢ）９０３と、サウスブリッジ（ＳＢ）９０４とを備えている。また、ＡＳＩＣ(Application Specific Integrated Circuit)９０６と、記憶部であるローカルメモリ（ＭＥＭ－Ｃ）９０７と、ＨＤＤコントローラ９０８と、記憶部であるＨＤ９０９とを備えている。そして、ＮＢ９０３とＡＳＩＣ９０６との間をＡＧＰ(Accelerated Graphics Port)バス９２１で接続した構成となっている。

ＣＰＵ９０１は、画像形成装置１００の全体制御を行う制御部である。ＮＢ９０３は、ＣＰＵ９０１と、ＭＥＭ－Ｐ９０２、ＳＢ９０４及びＡＧＰバス９２１とを接続するためのブリッジである。ＮＢ９０３は、ＭＥＭ－Ｐ９０２に対する読み書きなどを制御するメモリコントローラと、ＰＣＩ(Peripheral Component Interconnect)マスタ及びＡＧＰターゲットとを備えている。

ＭＥＭ－Ｐ９０２は、コントローラ９１０の各機能を実現させるプログラムやデータの格納用メモリであるＲＯＭ９０２ａと、プログラムやデータの展開及びメモリ印刷時の描画用メモリ等として用いるＲＡＭ９０２ｂとを備えている。なお、ＲＡＭ９０２ｂに記憶されているプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、ＣＤ－Ｒ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録して提供するように構成してもよい。

ＳＢ９０４は、ＮＢ９０３とＰＣＩデバイス及び周辺デバイスとを接続するためのブリッジである。ＡＳＩＣ９０６は、画像処理用のハードウェア要素を有する画像処理用途向けのＩＣ(Integrated Circuit)であり、ＡＧＰバス９２１、ＰＣＩバス９２２、ＨＤＤ９０８及びＭＥＭ－Ｃ９０７をそれぞれ接続するブリッジの役割を有する。

このＡＳＩＣ９０６は、ＰＣＩターゲット及びＡＧＰマスタと、ＡＳＩＣ９０６の中核をなすアービタ（ＡＲＢ）と、ＭＥＭ－Ｃ９０７を制御するメモリコントローラとを備えている。また、ハードウェアロジック等により画像データの回転等を行う複数のＤＭＡＣ(Direct Memory Access Controller)と、スキャナ部９３１及びプリンタ部９３２との間でＰＣＩバス９２２を介したデータ転送を行うＰＣＩユニットとを備えている。

なお、ＡＳＩＣ９０６には、ＵＳＢ(Universal Serial Bus)のインターフェースや、ＩＥＥＥ１３９４(Institute of Electrical and Electronics Engineers 1394）のインターフェースを接続するようにしてもよい。

ＭＥＭ－Ｃ９０７は、コピー用画像バッファ及び符号バッファとして用いるローカルメモリである。ＨＤ９０９は、画像データの蓄積や、印刷時に用いるフォントデータの蓄積、フォームの蓄積等を行うためのストレージである。

ＨＤ９０９は、ＣＰＵ９０１の制御に従ってＨＤ９０９に対するデータの読出又は書込を制御する。ＡＧＰバス９２１は、グラフィック処理を高速化するために提案されたグラフィックスアクセラレータカード用のバスインタフェースである。ＭＥＭ－Ｐ９０２に高スループットで直接アクセスすることにより、グラフィックスアクセラレータカードを高速にすることができる。

また近距離通信回路９２０は、近距離通信回路９２０ａを備えている。近距離通信回路９２０は、ＮＦＣ（Near Field Communication）、Ｂｌｕｅｔｏｏｔｈ（登録商標）等の通信回路である。

更に、エンジン制御部９３０は、スキャナ部９３１と、プリンタ部９３２とを備えている。また、操作パネル９４０は、現在の設定値や選択画面等を表示させ、操作者からの入力を受け付けるタッチパネル等のパネル表示部９４０ａと、濃度の設定条件等の画像形成に関する条件の設定値を受け付けるテンキー及びコピー開始指示を受け付けるスタートキー等からなる操作パネル９４０ｂとを備えている。

コントローラ９１０は、画像形成装置１００全体の制御を行い、例えば、描画、通信、操作パネル９４０からの入力等を制御する。スキャナ部９３１又はプリンタ部９３２には、誤差拡散やガンマ変換などの画像処理部分が含まれている。

なお、画像形成装置１００は、操作パネル９４０のアプリケーション切り替えキーにより、ドキュメントボックス機能、コピー機能、プリンタ機能及びファクシミリ機能を順次に切り替えて選択することが可能となる。

ドキュメントボックス機能の選択時にはドキュメントボックスモードとなり、コピー機能の選択時にはコピーモードとなり、プリンタ機能の選択時にはプリンタモードとなり、ファクシミリモードの選択時にはファクシミリモードとなる。

また、ネットワークＩ／Ｆ９５０は、通信ネットワークを利用してデータ通信をするためのインターフェースである。近距離通信回路９２０及びネットワークＩ／Ｆ９５０は、ＰＣＩバス９２２を介して、ＡＳＩＣ９０６に電気的に接続されている。

さらに、画像形成装置１００は、コントローラ転送部９５０と、ＣＰＵ９６０とを備えている。コントローラ転送部９５０は、スキャナ部９３１で読み取った原稿の画像データ（原稿データ）をコントローラ９１０に転送する電気回路である。スキャナ部９３１からコントローラ転送部９５０への画像データの転送は、次述する転送装置により行われる。ＣＰＵ９６０は、転送装置によるスキャナ部９３１からコントローラ転送部９５０への画像データの転送等を制御するプロセッサである。

＜転送装置２００の構成＞
次に、画像形成装置１００の備える転送装置２００の構成を説明する。図２は、転送装置２００の構成の一例を説明するブロック図である。図２では、破線で囲って示した転送装置２００と、その周辺の構成とを併せて示している。

図２に示すように、スキャナ部９３１は、送信デバイス３００と、読取部９７０とを備えている。またコントローラ転送部９５０は、受信デバイス４００と、メモリ９８０とを備えている。

これらのうち、読取部９７０は、原稿台に載置された原稿をレンズ等の光学系を用いて読み取り、読み取ったアナログデータを送信デバイス３００に出力する。

送信デバイス３００は、読取部９７０から入力したアナログデータをデジタルの画像データに変換し、ＬＶＤＳ（Low voltage differential signaling）フォーマットでコントローラ転送部９５０に転送する電子回路である。ここで、ＬＶＤＳとは、短距離伝送に好適なデジタル有線伝送方式であり、小振幅、低消費電力で高速の差動インターフェースをいう。

また、送信デバイス３００は、画像データを分割した複数の分割画像データを複数のチャネルに振り分けて、複数のチャネルのそれぞれに送信する。

受信デバイス４００は、複数の分割画像データを複数のチャネル毎に受信し、受信した画像データに対して画像処理を実行するとともに、メモリ転送のインターフェース機能を備える電子回路である。

メモリ９８０は、受信した複数の分割画像データに対し、画像処理を実行するために一時格納する。格納された複数の分割画像データは、メモリ９８０から順次読み出され、画像処理が実行された後に、受信デバイス４００からコントローラ９１０に転送される。

送信デバイス３００から受信デバイス４００には、複数の分割画像データとともに、複数のチャネル間で分割画像データを同期させるための主走査同期信号及び副走査同期信号がＬＶＤＳ差動信号で転送される。

図２において送信デバイス３００から受信デバイス４００に送信される信号のうち、破線の矢印で示した信号は画像データを表し、一点鎖線の矢印で示した信号は主走査同期信号を表し、二点鎖線で示した信号は副走査同期信号を表す。また詳細は後述するが、副走査同期信号には、受信デバイス４００で生成されて受信デバイス４００から送信デバイス３００に出力され、その後、送信デバイス３００から受信デバイス４００に送信されるものが含まれる。

このような送信デバイス３００及び受信デバイス４００により、転送装置２００が構成されている。

［第１実施形態］
＜転送装置２００の機能構成＞
次に、転送装置２００の機能構成について説明する。図３は、転送装置２００の機能構成の一例を説明するブロック図である。

転送装置２００は、０ｃｈ系統と１ｃｈ系統の２つのチャネルを使用して、画像データを分割した複数（ここでは２つ）の分割画像データを高速シリアル転送する装置である。

０ｃｈ系統を使用して転送される分割画像データに対して画像処理を実行する０ｃｈ処理部４６は、受信デバイス４００に設けられた副走査同期信号生成部４４で生成され、受信デバイス４００内を伝送した副走査同期信号を入力する（第１経路２０１）。

また、１ｃｈ系統を使用して転送される分割画像データに対して画像処理を実行する１ｃｈ処理部４７は、副走査同期信号生成部４４で生成され、送信デバイス３００を通って伝送した副走査同期信号を入力する（第２経路２０２）。

このような第１経路２０１及び第２経路２０２を用いることで、０ｃｈ処理部４６及び１ｃｈ処理部４７は、副走査同期信号生成部４４で生成された共通の副走査同期信号を基準とすることができ、２つの分割画像データを同期させやすくなる。

また第１経路２０１と第２経路２０２とでは経路が異なるため、各経路での副走査同期信号間に時間ずれが生じるが、受信デバイス４００に設けた遅延部４５によりこれを補償する。さらに送信デバイス３００に設けたマスク部３４により、主走査同期信号をマスク処理することで、各経路での副走査同期信号間における時間ずれの変動を補償する。これらにより、２つのチャネルを使用して画像データを転送しても、２つのチャネル間で分割画像データが適切に同期しないことによるラインずれ等を防止し、異常画像を発生させずに画像データを転送する。

図３に示すように、転送装置２００における送信デバイス３００は、画像データ生成部３１と、主走査同期信号生成部３２と、前段画像処理部３３と、マスク部３４と、０ｃｈ送信部３５と、１ｃｈ送信部３６とを備えている。

これらのうち、画像データ生成部３１は、読み取ったアナログデータをデジタルデータに変換し、さらにＬＶＤＳフォーマットへ変換する。

主走査同期信号生成部３２は主走査同期信号を生成して出力する。この主走査同期信号生成部３２は、主走査信号出力部の一例である。

前段画像処理部３３は、画像データを分割した２つの分割画像データを０ｃｈ送信部３５と１ｃｈ送信部３６に振り分ける。この振り分けは、Ｒｅｄ（Ｒ）、Ｇｒｅｅｎ（Ｇ）、Ｂｌｕｅ（Ｂ）の３色で構成されるカラー画像データのうち、Ｒの画像データを０ｃｈ送信部３５に、Ｇの画像データを１ｃｈ送信部３６に、Ｂの画像データを０ｃｈ送信部３５及び１ｃｈ送信部３６の両方に振り分ける等、色版毎に行われる。

また前段画像処理部３３は、副走査同期信号を受信デバイス４００から入力する機能も備える。この前段画像処理部３３は副走査信号入力部の一例である。さらに、受信デバイス４００に実装されていない画像処理機能を追加して拡張する場合に前段画像処理部３３を用いることもできる。

マスク部３４は、受信デバイス４００に出力する主走査同期信号を所定期間だけマスク処理することで、副走査同期信号の時間ずれの変動を補償する。この時間ずれの変動については、別途図６を用いて詳述する。ここで、マスク部３４は変動補償部の一例である。

上記の所定期間は、一例としてスキャナ部９３１が画像読取動作を開始する直前を開始時期とし、副走査同期信号のアサートエッジに基づく時期を終了時期とする。開始時期は予め定められたものである。

０ｃｈ送信部３５及び１ｃｈ送信部３６は、２つの分割画像データ、主走査同期信号及び副走査同期信号をＬＶＤＳ差動信号で転送して送信する。２つのチャネルのうちの一方を０ｃｈ送信部３５が受け持ち、他方を１ｃｈ送信部３６が受け持つ。０ｃｈ送信部３５及び１ｃｈ送信部３６のそれぞれの機能は、ＬＶＤＳトランシーバ回路等で実現される。この０ｃｈ送信部３５及び１ｃｈ送信部３６は、複数の送信部の一例である。

また、転送装置２００における受信デバイス４００は、０ｃｈ受信部４１と、１ｃｈ受信部４２と、フォーマット変換部４３と、副走査同期信号生成部４４と、遅延部４５と、０ｃｈ処理部４６と、１ｃｈ処理部４７と、メモリ制御部４８と、共通画像処理部４９とを備えている。

これらのうち、０ｃｈ受信部４１及び１ｃｈ受信部４２は、ＬＶＤＳ差動信号により、２つの分割画像データ、主走査同期信号、及び副走査同期信号を受信する。０ｃｈ送信部３５が送信したＬＶＤＳ差動信号を０ｃｈ受信部４１が受信し、１ｃｈ送信部３６が送信したＬＶＤＳ差動信号を１ｃｈ受信部４２が受信する。０ｃｈ受信部４１及び１ｃｈ受信部４２のそれぞれの機能は、ＬＶＤＳレシーバ回路等により実現される。この０ｃｈ受信部４１及び１ｃｈ受信部４２は複数の受信部の一例である。

フォーマット変換部４３は、受信されたＬＶＤＳフォーマットを順次画像データに変換し、後段の０ｃｈ処理部４６及び１ｃｈ処理部４７が画像処理を実行できるようにする。また、フォーマット変換部４３は、転送装置２００の外部から入力される６０ＭＨｚの信号を２００ＭＨｚの信号に周波数変調する場合等に生じる非同期成分を吸収する機能も備える。

副走査同期信号生成部４４は副走査同期信号を生成し、送信デバイス３００及び０ｃｈ処理部４６のそれぞれに出力する。この副走査同期信号生成部４４は、副走査信号出力部の一例である。また実施形態における副走査同期信号は、副走査方向における有効画像領域の開始から終了までの期間を示す副走査有効領域信号である。

遅延部４５は、副走査同期信号生成部４４から０ｃｈ処理部４６に入力される副走査同期信号を所定のライン数分だけ遅延させることで、副走査同期信号の時間ずれを補償する。

ここで、副走査同期信号生成部４４で生成される副走査同期信号の伝送経路には、第１経路２０１（破線太矢印）と第２経路２０２（実線太矢印）の２つがある。副走査同期信号は、受信デバイス４００内の第１経路２０１を通って０ｃｈ処理部４６に入力し、また送信デバイス３００を経由する第２経路２０２を通って１ｃｈ処理部４７に入力する。

第１経路２０１では特段の処理が行われることなく、副走査同期信号が０ｃｈ処理部４６に入力する。一方の第２経路２０２では前段画像処理部３３及びフォーマット変換部４３等で処理が実行された後、副走査同期信号が１ｃｈ処理部４７に入力する。処理を実行する分だけ、０ｃｈ処理部４６に対して１ｃｈ処理部４７への副走査同期信号の入力時期が遅くなり、遅延による時間ずれが生じる。

遅延部４５は、０ｃｈ処理部４６への副走査同期信号の入力を遅延させることで、０ｃｈ処理部４６への入力時期に対する１ｃｈ処理部４７への入力時期の遅延をなくし、副走査同期信号の時間ずれを補償する。遅延の補償はライン数を増減させることで行うことができ、遅延を補償するためのライン数は予め定められている。この遅延部４５は時間ずれ補償部の一例である。

０ｃｈ処理部４６及び１ｃｈ処理部４７は、転送される分割画像データに対して、画像処理を実行し、処理後の分割画像データをメモリ制御部４８に出力する。

より詳しくは、０ｃｈ処理部４６は、メモリ制御部４８を介してメモリ９８０にアクセスしながら、０ｃｈ受信部４１が受信する分割画像データに対して画像処理を実行する。また１ｃｈ処理部４７は、メモリ制御部４８を介してメモリ９８０にアクセスしながら、１ｃｈ受信部４２が受信する分割画像データに対して画像処理を実行する。色版が異なる場合等には、０ｃｈ受信部４１が受信する分割画像データと、１ｃｈ受信部４２が受信する分割画像データとでは、適用する画像処理が色版に応じて異なる画像処理を実行する。チャネル毎に０ｃｈ処理部４６及び１ｃｈ処理部４７を設けることで、２つの分割画像データに対して異なる画像処理を実行できる。実行される画像処理としては、画像の変倍処理やシェーディング補正処理、ライン間補正処理等が挙げられる。

メモリ制御部４８は、メモリ９８０に対してアクセス制御やＤＭＡ（Direct Memory Access）を行う。副走査同期信号をトリガとして、画像データをメモリ９８０にライト（書き込み）するが、有効画像領域より大きいサイズの副走査同期信号がアサートされた場合、有効画像領域外の不要な領域をメモリ９８０にライトしないように制御することもできる。

共通画像処理部４９は、２つの分割画像データに対して共通の画像処理を実行する。例えば、全ての色版に対して共通の画像処理が実行される。

＜転送装置２００の動作例＞
次に、転送装置２００の動作について説明する。

図４は、転送装置２００における遅延部４５の動作の一例を説明するタイミングチャートである。図４は、受信デバイス４００の副走査同期信号生成部４４で生成される副走査同期信号５００を基準とし、０ｃｈ系統５０の０ｃｈ処理部４６に入力される主走査同期信号５０１、分割画像データ５０２及び副走査同期信号５０３の各タイミングを示している。また同様に、１ｃｈ系統５１の１ｃｈ処理部４７に入力される主走査同期信号５１１、分割画像データ５１２及び副走査同期信号５１３の各タイミングを示している。

主走査同期信号５０１及び５１１は、それぞれ分割画像データにおける主走査方向の各ラインの開始タイミングを示している。

分割画像データ５０２は、副走査同期信号５０３が有効状態になる開始時期５０３ａから終了時期５０３ｂまでの期間における各ライン画像データにより構成される。この開始時期５０３ａから終了時期５０３ｂまでの期間における副走査同期信号５０３は、副走査有効領域の一例である。

副走査同期信号５０３における開始時期５０３ａは、信号生成時の副走査同期信号５００の開始時期５００ａに対応し、終了時期５０３ｂは、副走査同期信号５００の終了時期５００ｂに対応する。副走査同期信号生成部４４での生成時から０ｃｈ処理部４６に入力されるまでの間に遅延時間５０４が生じている。

一方、分割画像データ５１２は、副走査同期信号５１３が有効状態になる開始時期５１３ａから終了時期５１３ｂまでの期間における主走査方向の各ラインにより構成される。

副走査同期信号５１３における開始時期５１３ａは、信号生成時の副走査同期信号５００の開始時期５００ａに対応し、終了時期５１３ｂは、副走査同期信号５００の終了時期５００ｂに対応する。副走査同期信号生成部４４での生成時から１ｃｈ処理部４７に入力されるまでの間に時間ずれ５１４が生じている。

１ｃｈ系統５１における時間ずれ５１４は、前段画像処理部３３及びフォーマット変換部４３等での処理、並びに周波数変調に伴う非同期成分等に起因して生じる。一方の０ｃｈ系統５０における遅延時間５０４は、遅延部４５により生成されたものである。開始時期５０３ａと開始時期５１３ａが揃うように遅延部４５により遅延時間５０４を調整することで、経路差に起因した０ｃｈ処理部４６及び１ｃｈ処理部４７への副走査同期信号の入力時期の時間ずれが補償される。

ここで、送信デバイス３００と受信デバイス４００は非同期で動作するため、受信デバイス４００から送信デバイス３００に出力される副走査同期信号と、送信デバイス３００で生成される主走査同期信号の位相関係によっては、経路差に起因した副走査同期信号の入力時期の時間ずれが変動する場合がある。

換言すると、経路差に起因した副走査同期信号の入力時期の時間ずれを遅延部４５で補償しても、受信デバイス４００から送信デバイス３００に出力される副走査同期信号と、送信デバイス３００で生成される主走査同期信号の位相関係によっては、副走査同期信号の入力時期の時間ずれ変動によりラインずれ等が生じる場合がある。

図５は、このような副走査同期信号の時間ずれの変動の一例を説明するためのタイミングチャートである。図５は、送信デバイス３００と受信デバイス４００における各種信号のタイミングを示している。

送信デバイス３００における副走査同期信号５２１は、受信デバイス４００の副走査同期信号生成部４４で生成され、送信デバイス３００の前段画像処理部３３に入力する副走査同期信号を示している。主走査同期信号５２２は、主走査同期信号生成部３２が生成する主走査同期信号を示している。副走査同期信号５２３は前段画像処理部３３による処理後の副走査同期信号を示している。

主走査同期信号５２４は、送信デバイス３００から送信される０ｃｈ系統及び１ｃｈ系統で共通の主走査同期信号を示している。副走査同期信号５２５は送信デバイス３００から受信デバイス４００に送信される１ｃｈ系統の副走査同期信号を示している。画像データ５２６は、送信デバイス３００から送信される０ｃｈ系統の画像データを示している。

また、受信デバイス４００における副走査同期信号５３１は、副走査同期信号生成部４４で生成される副走査同期信号を示している。主走査同期信号５３２は、０ｃｈ処理部４６に入力される０ｃｈ系統の主走査同期信号を示している。副走査同期信号５３３は、０ｃｈ処理部４６に入力される０ｃｈ系統の副走査同期信号を示している。画像データ５３４は、０ｃｈ処理部４６に入力される０ｃｈ系統の画像データを示している。

主走査同期信号５３５は、１ｃｈ処理部４７に入力される１ｃｈ系統の主走査同期信号を示している。副走査同期信号５３６は、１ｃｈ処理部４７に入力される１ｃｈ系統の副走査同期信号を示している。画像データ５３７は、１ｃｈ処理部４７に入力される１ｃｈ系統の画像データを示している。

送信デバイス３００における時間ずれ５２７は、前段画像処理部３３の処理による１ｃｈ系統の副走査同期信号の時間ずれである。また受信デバイス４００における遅延時間５３８は遅延部４５により生成された０ｃｈ系統の副走査同期信号の遅延時間である。

１ｃｈ系統の副走査同期信号５２５の開始時期５２５ａと０ｃｈ系統の副走査同期信号５３３の開始時期５３３ａの時間ずれが遅延部４５で補償される。しかし、この補償を行っても、副走査同期信号５３３の開始時期５３３ａに対し、０ｃｈ系統の画像データ５３４の開始時期５３４ａとの間で１ライン分のラインずれ５３９が生じている。このラインずれ５３９は、経路差に起因した０ｃｈ処理部４６及び１ｃｈ処理部４７への副走査同期信号の入力時期の時間ずれ変動により生じたものである。

受信デバイス４００の０ｃｈ処理部４６と１ｃｈ処理部４７で行う画像処理では、ラインずれ５３９等によって、色版に該当する分割画像データ同士でラインが揃わないと、画像処理後に異常画像が出力される場合がある。

このような異常画像を防止するために、マスク部３４は、受信デバイス４００に出力する主走査同期信号を所定期間だけマスク処理することで、ラインずれ５３９をなくす。換言すると、マスク部３４は、経路差に起因した０ｃｈ処理部４６及び１ｃｈ処理部４７への副走査同期信号の入力時期の時間ずれの変動を補償する。

図６は、マスク部３４の動作の一例を示すタイミングチャートである。図６において、図５と共通する部分には図５と同じ部品番号を付し、重複する説明を省略する。

マスク部３４は、主走査同期信号生成部３２が生成した主走査同期信号５２２を、マスク５４０によりマスク処理して無効状態にし、副走査同期信号５２３のアサートエッジ５２３ａを検知後にマスク処理を解除する。主走査同期信号５２４'はこのようなマスク処理を実行後の主走査同期信号を示している。

マスク処理の開始時期は、スキャナ部９３１による画像読取動作の直前に設定され、終了時期は副走査同期信号のアサートエッジに基づき決定されている。

主走査同期信号５２４'が受信デバイス４００に送信されることで、０ｃｈ系統の主走査同期信号５３２'では、マスク５４０に対応するマスク対応期間５４１だけ主走査同期信号が無効状態になる。これにより、マスク対応期間５４１に対応するライン分（この例では１ライン）だけ０ｃｈ系統の副走査同期信号５３３'の開始時期５３３ａ'がずれる。この１ライン分のずれによって、色版に該当する分割画像データ同士でラインが揃い、画像処理後における異常画像が防止される。

また、図６に斜線ハッチングで示したように、マスク部３４の作用で１ｃｈ系統の副走査同期信号５３６'の最終ライン５４３が削られる場合がある。これに対し、副走査同期信号５３６'における有効画像領域の開始から終了までの期間を予め長く設定しておき、受信デバイス４００で不要な領域を削除する。これにより、不要な画像転送を防止できる。

＜画像形成装置１００の動作例＞
次に、転送装置２００を備える画像形成装置１００の動作について説明する。図７は、画像形成装置１００の動作の一例を示すフローチャートである。

まず、ステップＳ７１において、画像形成装置１００はスキャナ部９３１による原稿の読取を開始するか否かを判定する。

ステップＳ７１で読取を開始しないと判定された場合には（ステップＳ７１、Ｎｏ）、ステップＳ７１の動作が再度実行される。

一方、ステップＳ７１で読取を開始すると判定された場合には（ステップＳ７１、Ｙｅｓ）、画像形成装置１００は、転送装置２００における送信デバイス３００にステップＳ７２～Ｓ７８の動作を実行させ、また受信デバイス４００にステップＳ８０～Ｓ８５の動作を実行させる。この送信デバイス３００の動作と受信デバイス４００の動作は並行して行われる。以下では、送信デバイス３００によるステップＳ７２～Ｓ７８の動作と画像形成装置１００によるステップＳ７９の動作をまず説明し、その後、受信デバイス４００によるステップＳ８０～Ｓ８５の動作と画像形成装置１００によるステップＳ８６の動作を説明する。

まず、ステップＳ７２において、送信デバイス３００における画像データ生成部３１は、読み取ったアナログデータをデジタルデータに変換し、さらにＬＶＤＳフォーマットへ変換する。

続いて、ステップＳ７３において、主走査同期信号生成部３２は、主走査同期信号を生成する。

続いて、ステップＳ７４において、マスク部３４は、受信デバイス４００に出力する主走査同期信号をマスク処理する。

続いて、ステップＳ７５において、マスク部３４は、受信デバイス４００から入力される副走査同期信号のアサートエッジを検出する。

ステップＳ７５で、アサートエッジが検出されない場合には（ステップＳ７５、Ｎｏ）、ステップＳ７５の動作が再度行われる。

一方、ステップＳ７５で、アサートエッジが検出された場合には（ステップＳ７５、Ｙｅｓ）、ステップＳ７６において、マスク部３４は、主走査同期信号のマスク処理を解除する。

続いて、ステップＳ７７において、前段画像処理部３３は、画像データ生成部３１から入力される画像データを分割した２つの分割画像データを０ｃｈ送信部３５と１ｃｈ送信部３６に振り分ける。なお、副走査同期信号はあくまで有効画像領域を規定しているだけなので、副走査同期信号をネゲートした時の分割画像データの振り分け及び画像処理は実行してもしなくてもよい。

続いて、ステップＳ７８において、０ｃｈ送信部３５及び１ｃｈ送信部３６は、２つの分割画像データ、主走査同期信号、及び副走査同期信号をＬＶＤＳ差動信号で送信する。

続いて、ステップＳ７９において、画像形成装置１００は、有効画像領域の画像データの転送を完了したか否かを判定する。

ステップＳ７９で、完了していないと判定された場合には（ステップＳ７９、Ｎｏ）、ステップＳ７７以降の動作が再度行われる。一方、ステップＳ７９で、完了したと判定された場合には（ステップＳ７９、Ｙｅｓ）、動作は終了する。

一方、ステップＳ８０において、受信デバイス４００における副走査同期信号生成部４４は、副走査同期信号を生成し、送信デバイス３００及び０ｃｈ処理部４６に出力する
ここで、副走査同期信号の生成は、任意のタイミングで開始可能である。一般に原稿の搬送や読取光学系の搬送（スキャン）等に連動して開始される。

続いて、ステップＳ８１において、遅延部４５は、副走査同期信号生成部４４から０ｃｈ処理部４６に入力される副走査同期信号を所定のライン数分だけ遅延させる。

続いて、ステップＳ８２において、０ｃｈ受信部４１及び１ｃｈ受信部４２は、ＬＶＤＳ差動信号により、２つの分割画像データ、主走査同期信号及び副走査同期信号を受信する。

続いて、ステップＳ８３において、フォーマット変換部４３は、受信されたＬＶＤＳフォーマットを順次画像データに変換し、後段のｃｈ処理部４６及び１ｃｈ処理部４７のそれぞれが処理を実行できるようにする。

送信デバイス３００から送信される分割画像データは、偶数ライン画素及び奇数ライン画素のパラレル転送等により、そのままでは画像処理を実行できないデータフォーマットで送信される場合がある。そのため、画像データを構成する画素の順番を画像処理が可能な形式に適宜並び替えることが好ましい。

続いて、ステップＳ８４において、０ｃｈ処理部４６及び１ｃｈ処理部４７は、転送された分割画像データに対して、画像処理を実行し、処理後の分割画像データをメモリ制御部４８に出力する。

続いて、ステップＳ８５において、共通画像処理部４９は、メモリ制御部４８を介してメモリ９８０にアクセスしながら、２つの分割画像データに対して共通の画像処理を実行する。

続いて、ステップＳ８６において、画像形成装置１００は、有効画像領域の画像データの転送を完了したか否かを判定する。

ステップＳ８６で、完了していないと判定された場合には（ステップＳ８６、Ｎｏ）、ステップＳ８３以降の動作が再度行われる。一方、ステップＳ８６で、完了したと判定された場合には（ステップＳ８６、Ｙｅｓ）、動作は終了する。

このようにして、画像形成装置１００は、転送装置２００を用いて、読み取った原稿を画像形成装置１００のコントローラ９１０等に転送することができる。

＜画像形成装置１００の作用効果＞
画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する画像形成装置では、複数の分割画像データとともに同期信号を送信することで、アナログ信号を用いた調整を行うことなく、転送される複数の分割画像データを同期させる技術が知られている。また、送信デバイスで生成した共通の副走査同期信号を利用して、転送される複数の分割画像データを同期させる技術が開示されている。

しかしながら、受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号の両方を用いて同期させることが求められる場合がある。例えば、受信デバイスに原稿搬送系や光学系の搬送系等と連動可能な既存のデバイスを用い、送信デバイスに新たな画像処理機能を追加して拡張する場合等である。

受信デバイスで生成される副走査同期信号と、送信デバイスから送信される副走査同期信号の両方を用いて同期させることで、原稿搬送系や光学系の搬送系等と連動させる部分を変更するような大幅な変更を行うことなく、新たな機能を転送装置に追加できる。

しかし、既存の受信デバイスと送信デバイスとの間で、転送される画像データを同期させるためには、受信デバイス側で生成された共通の副走査同期信号を利用し、一旦送信デバイスを通過させて受信デバイスに戻した副走査同期信号と、受信デバイス内で伝送した副走査同期信号とを用いることが要求される。この場合には、従来の技術を適用することが困難になる。

ここで、図８は比較例に係る転送装置２００Ｘの機能構成の一例を示すブロック図である。なお、図３に示した転送装置２００の機能構成と同様の機能を備える構成には、同じ部品番号を付している。

図８では、送信デバイス３００Ｘにおける同期信号生成部３２Ｘで生成された主走査同期信号及び副走査同期信号が、受信デバイス４００に送信される経路２０１Ｘが示されている。また経路２０１Ｘに加えて、受信デバイス４００Ｘにおける副走査同期信号生成部４４Ｘで生成された副走査同期信号が、０ｃｈ処理部４６及び１ｃｈ処理部４７のそれぞれに入力される経路２０２Ｘが示されている。

経路２０１Ｘでは、送信デバイス３００Ｘのみで同期信号が生成されるため、送信デバイス３００Ｘと受信デバイス４００Ｘで同期信号を共通化できず、受信デバイス４００Ｘ及び受信デバイス４００Ｘに連動する原稿の搬送系等の動作と、送信デバイス３００Ｘの動作とを同期させることが困難になる。

また、経路２０２Ｘでは、受信デバイス４００Ｘのみで同期信号が生成されるため、送信デバイス３００Ｘと受信デバイス４００Ｘで同期信号を共通化できず、経路２０１Ｘと同様に受信デバイス４００Ｘ及び受信デバイス４００Ｘに連動する原稿の搬送系等の動作と、送信デバイス３００Ｘの動作とを同期させることが困難になる。

これに対し、本実施形態では、送信デバイス３００は、複数の分割画像データ、送信デバイス３００で生成した主走査同期信号、及び受信デバイス４００から入力した副走査同期信号のそれぞれを受信デバイス４００に送信する。

また、受信デバイス４００は、複数の分割画像データ、主走査同期信号、及び副走査同期信号を受信し、また０ｃｈ処理部４６及び送信デバイス３００に副走査同期信号を出力する。

受信デバイス４００が出力した副走査同期信号を、送信デバイス３００と受信デバイス４００との間で共通化し、送信デバイス３００を通過させた後に１ｃｈ処理部４７に入力させる経路と、また０ｃｈ処理部４６に直接入力させる経路の両方で用いる。これにより、複数の分割画像データを同期させやすくする。

また伝送の経路差に起因する副走査同期信号の時間ずれを補償する。具体的には、遅延部４５により第１経路２０１における副走査同期信号を遅延させることで、副走査同期信号の時間ずれを補償する。

これにより、受信デバイス４００で生成される副走査同期信号と、送信デバイス３００から送信される副走査同期信号とを用いて、転送される複数の分割画像データを同期させることができる。

また、本実施形態では、マスク部３４により、送信デバイス３００から受信デバイス４００に送信される主走査同期信号をマスク処理する。これにより、受信デバイス４００から送信デバイス３００に出力される副走査同期信号と、送信デバイス３００で生成される主走査同期信号の位相関係等に起因して生じる副走査同期信号の時間ずれの変動を補償できる。

なお、本実施形態では、送信デバイス３００及び受信デバイス４００のそれぞれが備える機能を、ＡＳＩＣ等の電子回路で実現する例を示したが、これに限定されるものではない。一部、又は全部の機能をＣＰＵ９６０が所定のプログラムを実行することで実現するように構成してもよい。

［第２実施形態］
次に、第２実施形態に係る画像形成装置１００ａについて説明する。

図９は、画像形成装置１００ａにおけるＣＰＵ９６０の機能構成の一例を示すブロック図である。図９に示すように、プロセッサの一例としてのＣＰＵ９６０は、マスク制御部９６１と、遅延時間制御部９６２と、走査線補正部９６３とを備えている。

マスク制御部９６１は、マスク部３４によるマスク処理の開始時期を制御する機能を有する。例えば、マスク制御部９６１は、スキャナ部９３１が画像読取を実行する直前にマスク部３４をイネーブルすることで、マスク処理を有効にする。そして、マスク処理の終了時期は、上述したように、副走査同期信号のアサートエッジをトリガにして決定され、マスク処理が解除（終了）される。

これによりマスク処理の開始時期を任意に設定できる。また副走査同期信号のアサートエッジに基づきマスク処理を終了させることで、マスク処理の期間を適正化できる。

遅延時間制御部９６２は、遅延部４５による遅延時間（図４の遅延時間５０４等）を制御する。例えば、遅延時間制御部９６２は、遅延時間に対応するライン数を出力することで、遅延部４５による遅延時間を設定して制御する。遅延部４５は、副走査同期信号生成部４４で生成され、０ｃｈ処理部４６に入力する副走査同期信号を、遅延時間制御部９６２から入力したライン数分だけ遅延させる。

この遅延時間は、任意に設定可能であり、前段画像処理部３３とフォーマット変換部４３における非同期吸収分のライン遅延を考慮したものを設定することが好ましい。

遅延時間制御部９６２により、受信デバイス４００で任意のライン数を遅延可能にすることで、送信デバイス３００のライン遅延が変わっても対応することができる。

走査線補正部９６３は、副走査同期信号生成部４４で生成される副走査同期信号における有効画像領域の開始から終了までの期間を制御することで、マスク部３４によるマスク処理に伴うライン（走査線）の欠落を補正する。例えば、マスク部３４の作用で生じる１ｃｈ系統の副走査同期信号５３６'の最終ライン５４３の欠落（図６参照）を、副走査同期信号における有効画像領域の開始から終了までの期間を予め１ライン分だけ長く設定しておくことで補正する。

走査線補正部９６３により、マスク処理に伴うラインの欠落を補正し、不要な画像データが後段のコントローラ９１０に転送されることを防止できる。

なお、マスク制御部９６１、遅延時間制御部９６２及び走査線補正部９６３の機能はＡＳＩＣ等の電子回路で実現されてもよいが、ＣＰＵ９６０を用いることで機能変更等に容易に対応可能となる。

以上、実施形態に係る画像形成装置について説明したが、本発明は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。

上述した実施形態では、スキャナ部９３１で読み取った画像データを転送する例を示したが、これに限定されるものではなく、種々の画像データの転送において実施形態を適用可能である。

また、実施形態では、ＣＰＵ９０１とは別にＣＰＵ９６０を設ける例を説明したが、ＣＰＵ９６０の機能をＣＰＵ９０１が集約して備えるようにしてもよい。

なお、実施形態は、画像データ転送方法も含む。例えば、画像データ転送方法は、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する画像形成装置による画像データ転送方法であって、前記送信デバイスは、転送される前記複数の分割画像データを副走査方向で同期させる基準となる副走査同期信号を前記受信デバイスから入力する工程と、転送される前記複数の分割画像データを前記副走査方向と直交する主走査方向で同期させる基準となる主走査同期信号を出力する工程と、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記受信デバイスに送信する工程と、を行い、前記受信デバイスは、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を受信する工程と、受信後の前記複数の分割画像データのそれぞれに対して所定の処理を実行する工程と、前記所定の処理を実行する処理部と、前記送信デバイスと、に前記副走査同期信号を出力する工程と、前記副走査同期信号の時間ずれを補償する工程と、を行う。この画像データ転送方法により、上述した画像形成装置と同様の効果を得ることができる。このような画像データ転送方法は、ＣＰＵ、ＬＳＩなどの回路、ＩＣカード又は単体のモジュール等によって、実現されてもよい。

さらに実施形態は、プログラムも含む。例えば、プログラムは、画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送するプログラムであって、転送される前記複数の分割画像データを副走査方向で同期させる基準となる副走査同期信号を前記受信デバイスから入力し、転送される前記複数の分割画像データを前記副走査方向と直交する主走査方向で同期させる基準となる主走査同期信号を出力し、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記受信デバイスに送信し、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を受信し、受信後の前記複数の分割画像データのそれぞれに対して所定の処理を実行し、前記所定の処理を実行する処理部と、前記送信デバイスと、に前記副走査同期信号を出力し、前記副走査同期信号の時間ずれを補償する処理をコンピュータに実行させる。このようなプログラムにより、上述した画像形成装置と同様の効果を得ることができる。

また、上記で説明した実施形態の各機能は、一又は複数の処理回路によって実現することが可能である。ここで、本明細書における「処理回路」とは、電子回路により実装されるプロセッサのようにソフトウェアによって各機能を実行するようプログラミングされたプロセッサや、上記で説明した各機能を実行するよう設計されたASIC(Application Specific Integrated Circuit)、DSP（digital signal processor）、FPGA（field programmable gate array）や従来の回路モジュール等のデバイスを含むものとする。

１００ 画像形成装置
２００ 転送装置
２０１ 第１経路
２０２ 第２経路
３００ 送信デバイス
３１ 画像データ生成部
３２ 主走査同期信号生成部（主走査信号出力部の一例）
３３ 前段画像処理部（副走査信号入力部の一例）
３４ マスク部（変動補償部の一例）
３５ ０ｃｈ送信部（複数の送信部の一例）
３６ １ｃｈ送信部（複数の送信部の一例）
４００ 受信デバイス
４１ ０ｃｈ受信部（複数の受信部の一例）
４２ １ｃｈ受信部（複数の受信部の一例）
４３ フォーマット変換部
４４ 副走査同期信号生成部（副走査信号出力部の一例）
４５ 遅延部（時間ずれ補償部の一例）
４６ ０ｃｈ処理部
４７ １ｃｈ処理部
４８ メモリ制御部
４９ 共通画像処理部
５０４、５３８ 遅延時間
５１４、５２７ 時間ずれ
５３９ ラインずれ
５４０ マスク
９１０ コントローラ
９３１ スキャナ部
９５０ コントローラ転送部
９６０ ＣＰＵ
９６１ マスク制御部
９６２ 遅延時間制御部
９６３ 走査線補正部
９７０ 読取部
９８０ メモリ

特開２００６－０８０８７７号公報

Claims (14)

1. 画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する画像形成装置であって、
   前記送信デバイスは、
   前記受信デバイスに転送される前記複数の分割画像データを副走査方向で同期させる基準となる副走査同期信号を、前記受信デバイスから入力される副走査信号入力部と、
   前記受信デバイスに転送される前記複数の分割画像データを前記副走査方向と直交する主走査方向で同期させる基準となる主走査同期信号を出力する主走査信号出力部と、
   前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記受信デバイスに送信する複数の送信部と、を備え、
   前記受信デバイスは、
   前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記複数の送信部から受信する複数の受信部と、
   前記複数の受信部で受信した前記複数の分割画像データのそれぞれに対して所定の処理を実行する処理部と、
   前記処理部と、前記送信デバイスの前記副走査信号入力部と、に前記副走査同期信号を出力する副走査信号出力部と、を備え、
   前記副走査同期信号を前記処理部に出力する第１経路で出力された前記副走査同期信号と、前記副走査同期信号を前記送信デバイスを通過させた後に前記処理部に出力する第２経路で出力された前記副走査同期信号と、を用いて前記複数の分割画像データを同期させることで、前記第１経路と前記第２経路の経路差に起因して生じる前記副走査同期信号の時間ずれを補償する時間ずれ補償部を備える
   画像形成装置。
2. 前記副走査同期信号は、前記分割画像データの前記副走査方向における有効画像領域の開始から終了までの期間を示す副走査有効領域信号である
   請求項１に記載の画像形成装置。
3. 前記時間ずれ補償部は、前記副走査信号出力部から前記処理部に入力される前記副走査同期信号を遅延させることで、前記時間ずれを補償する
   請求項１、又は２に記載の画像形成装置。
4. 前記副走査同期信号の遅延時間を制御する遅延時間制御部を備える
   請求項３に記載の画像形成装置。
5. 前記遅延時間制御部は、プロセッサにより構成されている
   請求項４に記載の画像形成装置。
6. 前記副走査同期信号の時間ずれの変動を補償する変動補償部を備える
   請求項１乃至５の何れか１項に記載の画像形成装置。
7. 前記変動補償部は、所定期間、前記主走査同期信号を無効状態にするマスク処理を実行することで、前記時間ずれの変動を補償する
   請求項６に記載の画像形成装置。
8. 前記変動補償部は、前記画像形成装置により実行される画像読取動作の直前に前記マスク処理を開始させる
   請求項７に記載の画像形成装置。
9. 前記変動補償部は、前記副走査同期信号のアサートエッジに基づき、前記マスク処理を終了させる
   請求項７、又は８に記載の画像形成装置。
10. 前記マスク処理の開始時期を制御するマスク制御部を備える
    請求項７乃至９の何れか１項に記載の画像形成装置。
11. 前記マスク制御部は、プロセッサにより構成されている
    請求項１０に記載の画像形成装置。
12. 前記変動補償部による処理に伴って生じる前記画像データの走査線の欠落を補正する走査線補正部を備える
    請求項６乃至１１の何れか１項に記載の画像形成装置。
13. 画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する画像形成装置による画像データ転送方法であって、
    前記送信デバイスは、
    副走査信号入力部により、前記受信デバイスに転送される前記複数の分割画像データを副走査方向で同期させる基準となる副走査同期信号を前記受信デバイスから入力される工程と、
    主走査信号出力部により、前記受信デバイスに転送される前記複数の分割画像データを前記副走査方向と直交する主走査方向で同期させる基準となる主走査同期信号を出力する工程と、
    複数の送信部により、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記受信デバイスに送信する工程と、を行い、
    前記受信デバイスは、
    複数の受信部により、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記複数の送信部から受信する工程と、
    処理部により、前記複数の受信部で受信した前記複数の分割画像データのそれぞれに対して所定の処理を実行する工程と、
    前記処理部と、前記送信デバイスの前記副走査信号入力部と、に前記副走査同期信号を出力する工程と、を行い、
    時間ずれ補償部により、前記副走査同期信号を前記処理部に出力する第１経路で出力された前記副走査同期信号と、前記副走査同期信号を前記送信デバイスを通過させた後に前記処理部に出力する第２経路で出力された前記副走査同期信号と、を用いて前記複数の分割画像データを同期させることで、前記第１経路と前記第２経路の経路差に起因して生じる前記副走査同期信号の時間ずれを補償する工程を行う
    画像データ転送方法。
14. 画像データが分割された複数の分割画像データを送信デバイスから受信デバイスに転送する処理をコンピュータに実行させるためのプログラムであって、
    副走査信号入力部により、前記受信デバイスに転送される前記複数の分割画像データを副走査方向で同期させる基準となる副走査同期信号を前記受信デバイスから入力し、
    主走査信号出力部により、前記受信デバイスに転送される前記複数の分割画像データを前記副走査方向と直交する主走査方向で同期させる基準となる主走査同期信号を出力し、
    複数の送信部により、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記受信デバイスに送信し、
    複数の受信部により、前記複数の分割画像データと、前記主走査同期信号と、前記副走査同期信号と、を前記複数の送信部から受信し、
    処理部により、前記複数の受信部で受信した受信後の前記複数の分割画像データのそれぞれに対して所定の処理を実行し、
    前記処理部と、前記送信デバイスの前記副走査信号入力部と、に前記副走査同期信号を出力する処理をコンピュータに実行させ、
    時間ずれ補償部により、前記副走査同期信号を前記処理部に出力する第１経路で出力された前記副走査同期信号と、前記副走査同期信号を前記送信デバイスを通過させた後に前記処理部に出力する第２経路で出力された前記副走査同期信号と、を用いて前記複数の分割画像データを同期させることで、前記第１経路と前記第２経路の経路差に起因して生じる前記副走査同期信号の時間ずれを補償する
    処理をコンピュータに実行させるプログラム。

Images