JP2008227823A - 画像読取装置 - Google Patents

Abstract

【課題】読取センサと制御部の処理手段とのそれぞれに適した基準クロックを用いることを可能とするとともに、両者間における同期を確保する。
【解決手段】読取ユニット１０の読取センサ２２と制御基板１２の画像処理部３０、モータ制御部３１等の処理手段とが互いに別の基準クロックに基づいて動作するため、それぞれに適した基準クロックを用いることができる。これにより、例えば読み取りの高速化や、電磁波輻射ノイズ（ＥＭＩ）の抑制などを図ることができる。また、読取ユニット用タイミング生成回路１８により生成されたライン同期信号により、読取センサ２２側と画像処理部３０等の処理手段との間の同期をライン単位で取ることができる。
【選択図】図３

Description

本発明は、画像読取装置に関する。

従来より、画像読取装置の構成として、例えば図９に示すものが知られている。このものは、制御基板１００とＣＣＤ等の読取センサ１０１とをハーネス１０２を介して接続した構成となっている。制御基板１００には、クロック発生回路１０３が一つ設けられており、このクロック発生回路１０３により生成された基準クロックが制御基板１００上に設けられたＡＳＩＣ１０４に入力される。ＡＳＩＣ１０４は、その基準クロックに基づいて、読取センサ１０１の読取タイミングを制御するためのセンサ駆動信号を生成して読取センサ１０１に送信する。

読取センサ１０１では、センサ駆動信号に基づいて、原稿を１ラインずつ読み取り、得られたアナログの読取画信号をハーネス１０２を介して制御基板１００上のＡＦＥ（Analog Front End）１０５に送信する。ＡＦＥ１０５では、ＡＳＩＣ１０４から入力されるクロック信号に基づき、受信した読取画信号をＡ／Ｄ変換して読取データを生成し、その読取データをＡＳＩＣ１０４に引き渡す。ＡＳＩＣ１０４は、その読取データに対して各種の画像処理を行う。
特開２００１−２３８０４３公報

上述のように、従来は全体のシステムが単一の基準クロックに基づいて動作することで各部の同期をとっていた。ここで、読取データに対する画像処理や、読取センサを原稿に対して移動させるためのモータの制御など、各種のシステム制御を行う回路を効率的に駆動するために、システム構成やＣＰＵの特性等に適した基準クロックを用いることが求められている。また、電磁波輻射（ＥＭＩ）を低減するために、基準クロックの周波数を変動させる機能を備えたクロック発生回路（ＳＳＣＧ等）を用いることも検討されている。

一方で、読取センサに対しては、その特性に合わせて最適な基準クロックを与えることで読み取り動作の高速化を図ることが求められており、その場合、システムで用いる基準クロックを用いては、読取センサに最適化したクロックを得ることが困難であった。

本発明は上記のような事情に基づいて完成されたものであって、読取センサと制御部の処理手段とのそれぞれに適した基準クロックを用いることを可能とするとともに、両者間における同期を確保することを目的とする。

上記の目的を達成するための手段として、請求項１の発明は、読取ユニットとこの読取ユニットに伝送路を介して接続される制御部とを備えた画像読取装置であって、前記制御部は、第１基準クロックを発生する第１クロック発生手段と、第２基準クロックを発生する第２クロック発生手段と、前記第１基準クロックに基づいてライン同期信号を生成するライン同期手段と、前記第１基準クロックに基づくユニット用クロック及び前記ライン同期信号を前記読取ユニットに送信するクロック送信手段と、前記第２基準クロックに基づいて処理を行うとともに前記ライン同期信号に同期する処理手段と、を備え、前記読取ユニットは、前記ユニット用クロック及び前記ライン同期信号に基づいて原稿をライン単位で読み取る読取センサを備える。

請求項２の発明は、請求項１に記載の画像読取装置において、前記読取ユニットは、前記ユニット用クロックに基づいて、前記読取センサから出力される読取画信号を量子化した読取データを制御部に送信するデータ送信手段を備える。

請求項３の発明は、請求項２に記載の画像読取装置において、前記読取ユニットは、前記ユニット用クロックに基づいて、前記読取センサを駆動させるための駆動タイミング信号と前記データ送信手段の前記読取データの送信タイミングを制御するための送信タイミング信号とを生成するタイミング生成手段を備える。

請求項４の発明は、請求項３に記載の画像読取装置において、前記データ送信手段は、前記送信タイミング信号に基づいて、前記読取データとデータ同期信号とを前記制御部に送信し、前記制御部は、前記データ同期信号に基づいて前記読取データの受信制御を行うデータ受信手段を備える。

請求項５の発明は、請求項１から請求項４のいずれか一項に記載の画像読取装置において、前記処理手段は、前記データ受信手段により受信された読取データの画像処理を行う画像処理部を備える。

請求項６の発明は、請求項１から請求項５のいずれか一項に記載の画像読取装置において、前記読取ユニットと原稿とを相対移動させる移動手段を備え、前記処理手段は、前記移動手段を駆動制御する移動制御手段を備える。

請求項７の発明は、請求項１から請求項６のいずれか一項に記載の画像読取装置において、前記第２クロック発生手段は、前記第２基準クロックの周波数を変調させる。

＜請求項１の発明＞
読取ユニットの読取センサと制御部の処理手段とが互いに別の基準クロックに基づいて動作するため、それぞれに適した基準クロックを用いることができる。これにより、例えば読み取りの高速化や、電磁波輻射ノイズ（ＥＭＩ）の抑制などを図ることができる。また、ライン同期手段により生成されたライン同期信号により、読取センサ側と制御部の処理手段側との間の同期をライン単位で取ることができる。

＜請求項２の発明＞
読取センサから出力される画信号を読取ユニット上で量子化して、そのデジタルの読取データをハーネス等の伝送路を介して制御部に送信する。このため、従来のように伝送路を介してアナログの画信号を送受信する場合に比べると、データの品質を確保しながら高速にデータの送受信を行うことができる。

＜請求項３の発明＞
制御部からハーネス等の伝送路を介して読取ユニットに伝達される読取センサ駆動信号は伝送路長等の影響により信号品質が低下する。これに対し本構成では、読取ユニットにタイミング生成手段を設けて、そこで読取センサの駆動タイミングや読取データの送信タイミングを制御するための信号を生成するため、読取センサ等に与える信号の品質が確保され、その結果、読取動作の高速化を図ることができる。

＜請求項４の発明＞
仮に読取データを受信する受信手段が制御部内で直接供給されるクロックに基づいて受信制御を行う構成とした場合には、伝送路を介して受信した読取データとの間にタイミングのずれが生じるために、精度の高い通信を行うことができない。これに対し、本構成では、読取ユニットにおいてタイミング生成手段が生成した送信タイミング信号に基づいたデータ同期信号が読取データとともに送信され、受信手段側でそのデータ同期信号に基づいて受信制御を行うため、読取データとの間のタイミングのずれが極めて少なくなり、従って高速で精度の高い通信を行うことができる。

＜請求項５及び請求項６の発明＞
第２基準クロックに基づいて画像処理や読取センサ等を移動させる移動手段の制御を行う際にライン同期信号によりライン同期を取ることができる。

＜請求項７の発明＞
第２基準クロックの周波数が変調されることにより、電磁波輻射（ＥＭＩ）を低減することができる。

次に本発明の一実施形態について図１から図８を参照して説明する。

（複合機の概略構成）
本実施形態では、本発明をスキャナ機能、プリンタ機能、コピー機能、ファクシミリ機能等を備えた複合機１（画像読取装置の一例）に適用した例を示す。図１は、複合機１の外観斜視図であり、図２は、その原稿カバー６を上げた状態を示す外観斜視図である。

複合機１は、用紙上に画像を印刷する印刷部（図示せず）等を収容した本体部２を備え、その上方に原稿を読み取るための原稿読取部３を備えている。原稿読取部３は、透明なガラス板からなる原稿載置部４を備えており、この原稿載置部４の下側には後述する読取センサ２２を備えた読取ユニット１０が設けられている。また、原稿載置部４の上面は、ＡＤＦ（自動原稿供給装置）５を備えた原稿カバー６により開閉可能に覆われている。ＡＤＦ５は、複数枚の原稿を積載可能な原稿トレイ７を備え、その原稿トレイ７に載置された原稿を一枚ずつ読み取り位置へ搬送する。

原稿の読み取りは、原稿載置部４上に原稿を載置して行う場合と、ＡＤＦ５を利用する場合とがある。前者の場合、読取ユニット１０がモータ１３（図３参照）の動力により副走査方向（矢線Ｂ参照）に移動され、その際に読取センサ２２により主走査方向（矢線Ａ参照）に１ラインずつ原稿載置部４上の原稿の読み取りが行われる。また、後者の場合には、読取ユニット１０が原稿載置部４の左端位置に固定され、原稿がＡＤＦ５の駆動によって読取センサ２２による読み取りが可能な位置に搬送されたときに、原稿の読み取りが主走査方向に１ラインずつ行われる。

（画像読取システム）
図３は、複合機１内の画像読取システムの構成を示すブロック図であり、図４は、この画像読取システムにおける各種の信号等の関係を示すタイミングチャートである。画像読取システムは、読取ユニット１０と、この読取ユニット１０にハーネス１１（伝送路の一例）を介して接続される制御基板１２（制御部の一例）と、読取ユニット１０を移動させるためのモータ１３（移動手段の一例）とを備えている。

制御基板１２上には、画像読取システム等を動作させるための基準クロックを発生する手段として、第１クロック発生回路１５（第１クロック発生手段の一例）と第２クロック発生回路１６（第２クロック発生手段の一例）とが設けられている。両クロック発生回路１５，１６は、ともに水晶振動子の振動を利用した発振回路である。第１クロック発生回路１５は、周波数が一定の第１基準クロックを出力するのに対し、第２クロック発生回路１６は、例えばＳＳＣＧ（Spread Spectrum Clock Generator、スペクトラム拡散クロックジェネレータ）等であって、周波数を変調させた第２基準クロックを出力する。

また、制御基板１２上には、読取ユニット１０及びモータ１３の動作を制御する機能を備えたＡＳＩＣ（Application Specific IC）１７が設けられている。このＡＳＩＣ１７上には、第１基準クロックが入力される読取ユニット用タイミング生成回路１８（クロック送信手段、ライン同期手段の一例）が設けられている。読取ユニット用タイミング生成回路１８は、ＰＬＬ（Phase-Locked Loop、位相同期回路）１９を備えており、このＰＬＬ１９は第１基準クロックに位相同期したクロック信号（SCN_CLK）を発生する。また、読取ユニット用タイミング生成回路１８は、ＬＶＤＳ（低電圧差動伝送、Low Voltage Differential Signaling）の送信回路（図示せず）を備えており、図４に示すように、ＰＬＬ１９が生成したクロック信号（SCN_CLK）と位相同期したユニット用クロック（TXCLK）をＬＶＤＳ信号として読取ユニット１０側へ送信する。

また、読取ユニット用タイミング生成回路１８は、１ライン分の読み取り及びデータ処理を行う時間を得るためのラインカウンタ２０を備えている。ラインカウンタ２０は、ＰＬＬ１９により生成されたクロック信号（SCN_CLK）に同期してカウントを行う。図４に示した例では、「0x0000」から「0xFFFF」までのカウントを繰り返し行っており、読取ユニット用タイミング生成回路１８は、ラインカウンタ２０のカウントが一巡するタイミングに同期したライン同期信号(SH_R)を生成して読取ユニット１０へ送信する。なお、ライン同期信号（SH_R）は、クロック信号（SCN_CLK）に比べて周波数が低いため、通常の一本の信号線を用いて送信することも可能であり、またＬＶＤＳ技術を用いて送信しても良い。また、このライン同期信号は後述するシステム用タイミング生成回路３２にも出力される。

一方、読取ユニット１０は、読取センサ２２（読取手段の一例）とＡＦＥ（Analog Front End）２３とを備えている。ＡＦＥ２３は、ＰＬＬ２４（タイミング生成手段の一例）を備えており、このＰＬＬ２４は、制御基板１２の読取ユニット用タイミング生成回路１８から送信されたユニット用クロック（TXCLK）に基づいて、以下に述べるタイミングジェネレータ２５、Ａ／Ｄ変換器２６、データ送信部２７など、ＡＦＥ２３の各部で用いるクロック信号を生成し出力する。

タイミングジェネレータ２５（タイミング生成手段の一例）は、ＰＬＬ２４から出力されるクロック信号と、読取ユニット用タイミング生成回路１８から送信されたライン同期信号（SH_R）とに基づいて、読取センサ２２を駆動するための各種の駆動タイミング信号（例えば図４のCCD_SH、CCD_Φ1、CCD_Φ2）を生成し、読取センサ２２に出力する。なお、これらの駆動タイミング信号を含め、ＰＬＬ２４やタイミングジェネレータ２５で生成される各種のクロック信号、タイミング信号は、ハーネス１１の伝送路長等の影響によって、読取ユニット用タイミング生成回路１８において生成された時点のユニット用クロック（TXCLK）及びライン同期信号（SH_R）のタイミングよりも遅延しているが、読取センサ２２は、タイミングジェネレータ２５により生成された各種の駆動タイミング信号により読み取りが制御されるので、その遅延が問題になることはない。また、ＰＬＬ２４に入力されるユニット用クロック（TXCLK）やタイミングジェネレータ２５に入力されるライン同期信号（SH_R）は、ハーネス１１の伝送路長の影響を同じように受けるので、遅延量がほぼ同じとなり、読取ユニット１０側の制御に悪影響を与えることがない。

読取センサ２２は、例えばＣＣＤ（Charge Coupled Device）であって、一列に並んで配置されたフォトダイオードを備えており、光源より原稿に光を当てたときの反射光を個々のフォトダイオードで受光し、画素毎に反射光の光強度（明度）を電気信号に変換する。読取センサ２２は、タイミングジェネレータ２５からの駆動タイミング信号（CCD_SH、CCD_Φ1、CCD_Φ2等）に従って読取動作を行い、得られた電気信号（読取画信号）をＡＦＥ２３上のＡ／Ｄ変換器２６に出力する。

Ａ／Ｄ変換器２６は、読取センサ２２から出力されたアナログの読取画信号を量子化し、得られた画素データをデータ送信部２７に引き渡す（Ａ／Ｄ変換器２６及びデータ送信部２７はデータ送信手段の一例）。データ送信部２７では、以下に述べるように、画素データに属性データを加えた読取データを生成し、その読取データをＰＬＬ２４からのクロック信号（送信タイミング信号）に同期したデータ同期信号とともにＡＳＩＣ１７上に設けられたデータ受信部２９へ送信する。

図５は、モノクロの読取データの内容を説明する図であり、図６は、カラー（ＲＧＢ）の読取データの内容を説明する図である。データ送信部２７は、データ同期信号を１チャネルのＬＶＤＳ信号（RXCLK）として出力し、読取データを３チャネルのＬＶＤＳ信号（RX0,RX1,RX2）として出力する。読取データは、データ同期信号の一周期につき、各チャネル７ビット、計２１ビットが伝送される。モノクロの読取データは、図５に示すように、１画素あたり１６ビットの画素データ（階調データ、D[0]〜D[15]）と５ビットの属性データ（C[0]〜C[4]）とからなり、データ同期信号の一周期につき１画素分の画素データとその属性データとが伝送される。また、カラーの読取データは、図６に示すように、１画素におけるＲＧＢの各要素がそれぞれ１６ビットの画素データと５ビットの属性データとからなり、データ同期信号の一周期につきＲＧＢのうち一要素の画素データとその属性データとが伝送される。また、カラーの読取データは、例えば、画素「ｎ」のＲ要素、Ｇ要素、Ｂ要素、続いて画素「ｎ＋１」のＲ要素、Ｇ要素、…のように、各色が一定の順序で連続して伝送される。

図７及び図８は、属性データの内容を説明する図である。属性データは、画素データに付加されてその属性を示すものであり、図７に示すように、５ビットの属性データのうちの１ビット（C[4]）は、画素データが１ラインの先頭のデータであるか（「1」）否か（「0」）を示す。また、図８に示すように、属性データのその他の４ビット（C[3:0]）は、画素データが、ラインの両端部にある無効画素データであるか（「0000」）、ＲＧＢの各色の有効画素データであるか（「0001」「0010」「0011」）、ＲＧＢの各色の黒基準となるデータであるか（「0110」「0111」「1000」）、あるいは読み取りの開始位置のデータであるか（「1111」）を示す。また、画素データがモノクロの有効画素データであることを示す属性データ（C[4:0]）は、例えば「00010」のように一定の値となる。

データ受信部２９（データ受信手段の一例）は、データ同期信号に基づいて読取データの受信制御を行う。即ち、データ受信部２９は、データ同期信号（RXCLK）に基づいて各種のクロック信号を生成するＰＬＬ（図示せず）を備えており、データ同期信号（RXCLK）の周波数を７逓倍したクロック信号に基づいて受信した読取データを各チャネル毎に１ビット単位に分解する。図４には、データ受信部２９により受信された読取データ（RXIN）のうちの属性データ（C[4:0]）の一例が示されている。同図に示すように、１ラインの開始位置の属性データは「10000」の値とされ、その前後の画素データ、即ちライン両端部の属性データは無効画素データであることを示す「00000」の値となっている。データ受信部２９は、データ同期信号（RXCLK）に基づいたタイミングで受信した各画素（各要素）の属性データ及び画素データを順次、後述する画像処理部３０に出力する。なお、データ受信部２９で受信したデータ同期信号（RXCLK）及び読取データ（RX0,RX1,RX2）は、ハーネス１１の伝送路長等の影響を受けて遅延するが、それぞれ同じように遅延するため、その遅延がデータ受信部２９の動作に悪影響を与えることがない。

ＡＳＩＣ１７上には、さらに、画像処理を行う画像処理部３０、モータ１３の制御を行うモータ制御部３１、及び各種のタイミングを生成するシステム用タイミング生成回路３２が設けられている。システム用タイミング生成回路３２は、ＰＬＬ３３を備えており、このＰＬＬ３３は、第２クロック発生回路１６から出力される第２基準クロックに位相同期したシステムクロック（SYS_CLK）を生成する。

また、システム用タイミング生成回路３２は、１ライン分の読み取り及びデータ処理を行う時間を得るためのラインカウンタ３４を備えている。ラインカウンタ３４は、図４に示すように、ＰＬＬ３３により生成されたシステムクロック（SYS_CLK）に同期してカウントを行う。また、システム用タイミング生成回路３２は、読取ユニット用タイミング生成回路１８からライン同期信号を受けると、それに基づいたタイミングでライン同期パルスを生成する。ラインカウンタ３４は、このライン同期パルスに基づいてカウント値を０とする。

システム用タイミング生成回路３２は、上記システムクロック（SYS_CLK）、ライン同期パルス、ラインカウンタ３４に基づいて、画像処理部３０、モータ制御部３１、及びその他の各部で用いられる各種のタイミング信号を生成して出力する。

画像処理部３０（処理手段の一例）は、システム用タイミング生成回路３２から出力されるタイミング信号に基づいて、データ受信部２９から出力される画素データを各色毎にラインバッファに取り込み、その画素データに各種の補正処理やフィルター処理などの二次元画像処理を施す。そして、得られた画像データを順次制御基板１２上に設けられたＲＡＭ（図示せず）に保存する。

モータ制御部３１（処理手段、移動制御手段の一例）は、ＡＳＩＣ１７上に設けられたＣＰＵによって構成されている。ＣＰＵは、システム用タイミング生成回路３２から出力されるシステムクロック（SYS_CLK）やライン同期パルスに基づいて、モータ駆動信号を生成し、モータ１３に出力することで、読み取り時に読取ユニット１０を移動させる。なお、このモータ制御部３１は、原稿に対して読取ユニット１０を移動させるモータ１３を制御するものであるが、原稿を読取ユニット１０に対して移動させるＡＤＦ５等の装置を制御する構成としても良い。

（本実施形態の効果）
以上のように、本実施形態によれば、読取ユニット１０の読取センサ２２と制御基板１２の画像処理部３０、モータ制御部３１等の処理手段とが互いに別の基準クロックに基づいて動作するため、それぞれに適した基準クロックを用いることができる。これにより、例えば読み取りの高速化や、電磁波輻射ノイズ（ＥＭＩ）の抑制などを図ることができる。また、読取ユニット用タイミング生成回路１８により生成されたライン同期信号により、読取センサ２２側と画像処理部３０等の処理手段との間の同期をライン単位で取ることができる。

また、読取センサ２２から出力される読取画信号を読取ユニット１０上で量子化して、そのデジタルの読取データをハーネス１１等の伝送路を介して制御基板１２に送信する。このため、従来のように伝送路を介してアナログの読取画信号を送受信する場合に比べると、データの品質を確保しながら高速にデータの送受信を行うことができる。

また、制御基板からハーネス等の伝送路を介して読取ユニットに伝達される読取センサ駆動信号は伝送路長等の影響により信号品質が低下する。これに対し本構成では、読取ユニット１０にタイミング生成手段であるＰＬＬ２４やタイミングジェネレータ２５を設け、そこで読取センサ２２の駆動タイミングやデータ送信部２７による読取データの送信タイミングを制御するための信号を生成するため、読取センサ２２等に与える信号の品質が確保され、その結果、読取動作の高速化を図ることができる。

また、仮にデータ受信部２９が制御基板１２内で直接供給されるクロックに基づいて受信制御を行う構成とした場合には、ハーネス１１を介して受信した読取データとの間にタイミングのずれが生じるために、精度の高い通信を行うことができない。これに対し、本構成では、読取ユニット１０においてＰＬＬ２４が生成したクロック信号（送信タイミング信号）に基づいたデータ同期信号（RXCLK）が読取データとともに送信され、データ受信部２９側でそのデータ同期信号に基づいて受信制御を行うため、読取データとデータ同期信号との間のタイミングのずれが極めて少なくなり、従って高速で精度の高い通信を行うことができる。

また、第２基準クロックに基づいて画像処理や読取センサ２２を移動させるモータ１３の制御を行う際にライン同期信号によりライン同期を取ることができる。

第２基準クロックの周波数が変調されることにより、周波数スペクトラムのピーク値を下げることができ、それにより電磁波輻射（ＥＭＩ）を低減することができる。

＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、本発明を複合機に適用した例を示したが、本発明は、読み取り機能を備えていれば、プリンタ機能、コピー機能、ファクシミリ機能等を備えていない画像読取装置にも適用することができる。
（２）上記実施形態では、第２基準クロックの周波数をＳＳＣＧによって変調させるものを示したが、ＳＳＣＧ以外の手段で周波数を変調させても良く、また、第２基準クロックの周波数を変調させない構成としても良い。

本発明の一実施形態における複合機の外観斜視図 複合機の原稿カバーを上げた状態を示す外観斜視図 複合機内の画像読取システムの構成を示すブロック図 画像読取システムにおける各種の信号等の関係を示すタイミングチャート モノクロの読取データの内容を説明する図 カラー（ＲＧＢ）の読取データの内容を説明する図 属性データの内容を説明する図 属性データの内容を説明する図 従来の画像読取装置の構成を示すブロック図

符号の説明

１…複合機（画像読取装置）
１０…読取ユニット
１１…ハーネス（伝送路）
１２…制御基板（制御部）
１３…モータ（移動手段）
１５…第１クロック発生回路（第１クロック発生手段）
１６…第２クロック発生回路（第２クロック発生手段）
１８…読取ユニット用タイミング生成回路（クロック送信手段、ライン同期手段）
２２…読取センサ（読取手段）
２４…ＰＬＬ（タイミング生成手段）
２５…タイミングジェネレータ（タイミング生成手段）
２６…Ａ／Ｄ変換器（データ送信手段）
２７…データ送信部（データ送信手段）
２９…データ受信部（データ受信手段）
３０…画像処理部（処理手段）
３１…モータ制御部（処理手段、移動制御手段）

Claims (7)

1. 読取ユニットとこの読取ユニットに伝送路を介して接続される制御部とを備えた画像読取装置であって、
   前記制御部は、
   第１基準クロックを発生する第１クロック発生手段と、
   第２基準クロックを発生する第２クロック発生手段と、
   前記第１基準クロックに基づいてライン同期信号を生成するライン同期手段と、
   前記第１基準クロックに基づくユニット用クロック及び前記ライン同期信号を前記読取ユニットに送信するクロック送信手段と、
   前記第２基準クロックに基づいて処理を行うとともに前記ライン同期信号に同期する処理手段と、を備え、
   前記読取ユニットは、
   前記ユニット用クロック及び前記ライン同期信号に基づいて原稿をライン単位で読み取る読取センサを備える。
2. 請求項１に記載の画像読取装置において、
   前記読取ユニットは、前記ユニット用クロックに基づいて、前記読取センサから出力される読取画信号を量子化した読取データを制御部に送信するデータ送信手段を備える。
3. 請求項２に記載の画像読取装置において、
   前記読取ユニットは、前記ユニット用クロックに基づいて、前記読取センサを駆動させるための駆動タイミング信号と前記データ送信手段の前記読取データの送信タイミングを制御するための送信タイミング信号とを生成するタイミング生成手段を備える。
4. 請求項３に記載の画像読取装置において、
   前記データ送信手段は、前記送信タイミング信号に基づいて、前記読取データとデータ同期信号とを前記制御部に送信し、
   前記制御部は、前記データ同期信号に基づいて前記読取データの受信制御を行うデータ受信手段を備える。
5. 請求項１から請求項４のいずれか一項に記載の画像読取装置において、
   前記処理手段は、前記データ受信手段により受信された読取データの画像処理を行う画像処理部を備える。
6. 請求項１から請求項５のいずれか一項に記載の画像読取装置において、
   前記読取ユニットと原稿とを相対移動させる移動手段を備え、
   前記処理手段は、前記移動手段を駆動制御する移動制御手段を備える。
7. 請求項１から請求項６のいずれか一項に記載の画像読取装置において、
   前記第２クロック発生手段は、前記第２基準クロックの周波数を変調させる。

Images