JP2007221600A - 信号伝送装置及び画像形成装置 - Google Patents
信号伝送装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2007221600A JP2007221600A JP2006041557A JP2006041557A JP2007221600A JP 2007221600 A JP2007221600 A JP 2007221600A JP 2006041557 A JP2006041557 A JP 2006041557A JP 2006041557 A JP2006041557 A JP 2006041557A JP 2007221600 A JP2007221600 A JP 2007221600A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- parallel
- serial
- transmission
- lvds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
【課題】データバスで通信されるパラレル信号に対して、シリアルに変換しLVDSによる双方向伝送を行うことで、低ノイズの長距離伝送を実現する。
【解決手段】信号伝送装置は、LVDSドライバ1、LVDSレシーバ2、パラレル/シリアル変換部3及びシリアル/パラレル変換部4を備える。そして、ドライバ/レシーバコントロール信号9が各部に入力されて作動が制御されることにより、信号送受信の機能の切替えを行い、双方向の信号伝送を実行する。
【選択図】図1
【解決手段】信号伝送装置は、LVDSドライバ1、LVDSレシーバ2、パラレル/シリアル変換部3及びシリアル/パラレル変換部4を備える。そして、ドライバ/レシーバコントロール信号9が各部に入力されて作動が制御されることにより、信号送受信の機能の切替えを行い、双方向の信号伝送を実行する。
【選択図】図1
Description
本発明は、信号伝送装置及び画像形成装置に関し、特に、データバスで通信される、多数の信号(パラレル信号)による双方向通信が必要な信号に対して、シリアルに変換してLVDSによる双方向伝送を行う信号伝送装置及びこれを備える画像形成装置に関するものである。
近年のエレキシステムにおいて、バスによるデータ転送が行われている。しかし、このバスにおけるパラレル信号では、信号先が平行に並んでいるため、信号先の中を電流が流れることによって発生する磁力が他の信号に干渉して電磁誘導が発生し、電磁誘導により意図していない電流が流れて誤動作が起きる、いわゆる信号の干渉(EMI(Electromagnetic Interference))という問題や、配線長が微妙に異なることによって発生する信号の遅延といった問題が生じる。
そして、このようなパラレル信号について長距離伝送を実施した場合には、信号の干渉を防ぐために信号線の間にGND(Ground)を挿入する等の対策による信号線(電線)の増加や、配線経路中の抵抗による信号波形のなまりや崩れによる信号の誤検知、また、配線長の差異が大きくなることに伴う信号間の遅延が顕著に発生することとなる。
上述した不具合を解消するため、長距離伝送に対してはUSB(Universal Serial Bus)、IEEE(Institute for Electrical and Electronics Engineering)1394等のシリアル通信が有用だが、これらの通信では複雑なプロトコルが必要となる。また、端末相互間の信号の授受に関して、信号の遅延等の不具合は発生しないものの、EMIに絡む低ノイズの通信ということに関しては、必ずしも適当とはいえない。
では、低ノイズの長距離通信を実現するにはどのような手段があるかというと、現在では、1本の信号線に対して2本の信号線を使用し、その信号線間で引き算をすることにより、信号線に存在するノイズをキャンセルする差動方式の信号伝達方式がある。さらに、その2本の信号線の位相を反転させ電圧の振幅を半分にし、より低電圧にしてノイズを少なくした伝送方式がLVDS(Low Voltage Differential Signaling)である。
しかしながら、このLVDSによる通信は、現状では一方向の通信しか実現されておらず、データバスのような双方向の通信を実現しているものはない。例えば図6に示すように、バスのような多数の信号線をLDVSに変換するBLVDS(Bus LVDS)といったものは実用化されているが、1本の伝送線(1対の信号線)が一方向の通信しか行わないものである。図6において、BLVDSは、パラレルデータをシリアルに変換してLVDSで出力する構成になっているが、信号の伝送方向は単方向であり、逆方向のLVDS信号を受信したい場合は、別の受信用パッケージが必要となる。
また、例えば図7に示すように、LDVSのデバイスとして双方向を実現しているもので、送信側と受信側でそれぞれLVDSドライバ、LVDSレシーバを備えており、またそれぞれの信号の伝送方向に対して信号線を用意しているものの、一方の信号線では信号の伝送方向が単方向である。そして、これを使用してバスのような信号線の多い通信を実現するには、それだけのデバイスと通信用電線が必要となり、コスト高となってしまう。もちろん、CPUバス等の既存のバス形態の信号をLVDSで伝送することは不可能であり、実現しようとすると、データバスの双方向伝送の他に、アドレスバスやその他制御信号が必要で、その分さらにコストアップになる。
例えば特許文献1では、構成の簡素化及びコスト低減化を企図した双方向通信を実現する信号伝送装置として、LVDSで一方向の通信を行っているインターフェースに対して、LVDSより低速なシングルエンド信号(GND(0V)を基準とした電位差を信号レベルとするような信号)を逆方向への通信で使用することにより、双方向通信を行うものが開示されている。
特開2005−18312号公報
特許文献1で開示された信号伝送装置は、LVDSの通信を実施して、その反対方向の通信を実現するためにシングルエンド信号を使用するというものであるが、LVDS自体の双方向通信は行わずLVDSはあくまで一方向の通信である。また、LVDSで通信する方向とは逆方向に通信する信号は、そのスピード、信号の種類に制約があり、ノイズも発生する。特に、双方向通信とはいっても、データバスでのパラレル信号については使用できず、LVDSと逆向きの通信を実施する場合は、あくまで補助的な信号を通信する場合に限られる。
そこで、本発明は、データバスで通信されるパラレル信号に対して、シリアルに変換しLVDSによる双方向伝送を行うことで、低ノイズの長距離伝送を実現することを目的とする。
かかる目的を達成するために、請求項1記載の発明は、双方向の信号伝送を行う信号伝送装置であって、複数の信号線に接続され、シリアル信号を差動信号に変換し前記差動信号を送信する差動信号送信手段と、前記複数の信号線と同一の信号線に接続され、差動信号を受信し前記差動信号をシリアル信号に変換する差動信号受信手段と、パラレル信号からシリアル信号への変換及びシリアル信号からパラレル信号への変換を行うパラレルシリアル信号変換手段とを備え、信号の伝送方向を制御する伝送方向制御手段により、信号送信及び信号受信について機能の切替えが可能であることを特徴とする。
本請求項記載の発明は、差動信号送信手段、差動信号受信手段及びパラレルシリアル変換手段を備える双方向の信号伝送を行う信号伝送装置である。差動信号(LVDS信号)を用いて双方向伝送を行うには、信号伝送装置の有する各手段を制御して、信号送信あるいは信号受信の機能を持たせる必要があり、本請求項の発明では伝送方向制御手段により信号送受信の機能の切替えを行う。機能の切替えは、例えば伝送方向制御手段が発信する制御信号を各手段、すなわち差動信号送信手段、差動信号受信手段、パラレルシリアル変換手段に入力し、制御信号のレベルで制御してもよい。パラレルシリアル変換手段によりデータバスのパラレル信号をLVDS伝送することができ、伝送方向制御手段によりLVDS信号を用いた双方向伝送が可能となる。
また、請求項2記載の発明は、請求項1に記載の信号伝送装置において、前記パラレルシリアル信号変換手段は、パラレル信号からシリアル信号へ変換して前記シリアル信号を前記差動信号送信手段へ送出する第1パラレルシリアル信号変換手段と、前記差動信号受信手段からシリアル信号を受けて前記シリアル信号からパラレル信号へ変換する第2パラレルシリアル信号変換手段とを有することを特徴とする。
また、請求項3記載の発明は、請求項2に記載の信号伝送装置において、前記信号送信は、前記第1パラレルシリアル信号変換手段及び前記差動信号送信手段により行われることを特徴とする。
また、請求項4記載の発明は、請求項2又は3に記載の信号伝送装置において、前記信号受信は、前記第2パラレルシリアル信号変換手段及び前記差動信号受信手段により行われることを特徴とする。
また、請求項5記載の発明は、請求項4に記載の信号伝送装置において、前記機能の切替えは、前記伝送方向制御手段が発する制御信号により行われることを特徴とする。
また、請求項6記載の発明は、請求項5に記載の信号伝送装置において、前記制御信号は、前記信号送信の機能へ切り替える場合は、前記第1パラレルシリアル信号変換手段及び前記差動信号送信手段のみを作動させる信号であり、前記信号受信の機能へ切り替える場合は、前記第2パラレルシリアル信号変換手段及び前記差動信号受信手段のみを作動させる信号であることを特徴とする。
また、請求項7記載の発明は、請求項5又は6に記載の信号伝送装置において、前記制御信号により、前記機能の切替えを行わずに前記信号発信又は前記信号受信のどちらかの機能に固定できることを特徴とする。
また、請求項8記載の発明は、請求項7に記載の信号伝送装置において、前記差動信号送信手段と、前記差動信号受信手段と、前記第1パラレルシリアル信号変換手段と、第2パラレルシリアル信号変換手段とからなるLVDS機能ブロックを複数個有することを特徴とする。
また、請求項9記載の発明は、請求項8に記載の信号伝送装置において、前記LVDS機能ブロックは、前記制御信号により、前記信号送信又は前記信号受信のどちらかの機能に固定されることを特徴とする。
また、請求項10記載の発明は、請求項1から9のいずれか1項に記載の信号伝送装置を有することを特徴とする画像形成装置である。
本発明は、データバスで通信されるパラレル信号に対して、シリアルに変換しLVDSによる双方向伝送を行うことで、低ノイズの長距離伝送が実現される。
まず、図を参照しながら、本発明の実施形態における信号伝送装置について説明する。
<実施形態1>
図1は、本発明の第1の実施形態の信号伝送装置の概略構成を示した図である。本実施形態の信号伝送装置は、LVDSドライバ1、LVDSレシーバ2、パラレル/シリアル変換部3、シリアル/パラレル変換部4、終端抵抗5、PLL(Phase Locked Loop)6及びクロック生成部7から構成される。
図1は、本発明の第1の実施形態の信号伝送装置の概略構成を示した図である。本実施形態の信号伝送装置は、LVDSドライバ1、LVDSレシーバ2、パラレル/シリアル変換部3、シリアル/パラレル変換部4、終端抵抗5、PLL(Phase Locked Loop)6及びクロック生成部7から構成される。
LVDSドライバ1は、2本の信号線と接続されLVDSI/F(Interface)11を介して、パラレル/シリアル変換部3で変換され入力されたシリアル信号をLVDS信号として出力し、信号伝送を行う。LVDSレシーバ2は、2本の信号線を介して入力したLVDS信号をシリアル信号としてシリアル/パラレル変換部4へ出力し、信号伝送を行う。
パラレル/シリアル変換部3は、データバスから伝送されてきたパラレル信号をシリアル信号に変換し、LVDSドライバ1へ出力する。つまり、双方向データ8として伝送されたパラレルデータをレジスタ(不図示)に一旦シフトし、このレジスタの先頭ビットから順にデータを送り出すことで、パラレル/シリアル変換を行う。シリアル/パラレル変換部4は、LVDSレシーバ2から入力したシリアル信号をパラレル信号に変換し、データバスへ出力する。入力されたシリアルデータをパラレルデータに変換するのも上記の同様で、順に送られてきたデータを先頭からレジスタにストックし、全てのデータが蓄積されたらポート出力用のレジスタ(不図示)に移すことにより、シリアル/パラレル変換を行う。
終端抵抗5は、LVDSレシーバ2で終端処理を行う必要があるため設けられたものである。クロック生成部7は、同期に必要なクロックを生成し、PLL6は、入力信号や基準周波数と出力信号との周波数を一致させる回路で、生成されたクロックを逓倍させる。
LVDSによる双方向通信を実現するための内部回路の動作について説明する。送信されるデータは、パラレル/シリアル変換部3にまず入力される。このパラレル/シリアル変換部3は、PLL6で逓倍されたクロックに従って、シリアルデータ転送を行うためのレジスタへシフトする。シフトされたデータは、LVDSドライバ1へ入力され、LVDS信号として出力される。
他方、LVDS信号を受信する場合は上記説明の逆で、LVDS信号として伝送されてきた信号をLVDSレシーバ2で受け、その信号をシリアル/パラレル変換部4へ入力する。そして、シリアル/パラレル変換部4は、PLL6で逓倍されたクロックに従い、パラレルデータを行うためのレジスタへシフトし、シフトされたデータをパラレルデータとしてデータバスへ出力する。
それぞれの素子には、ドライバ/レシーバの切替えのためのドライバ/レシーバコントロール信号9が入力されており、例えば、そのコントロール信号がH(High)であれば入力部がアクティブに、L(Low)であれば出力部がアクティブになるといった制御を実施している。なお、後述するが、本実施形態では、信号送信の機能を有する機能単位としてパラレル/シリアル変換部3及びLVDSドライバ1を、信号受信の機能を有する機能単位としてシリアル/パラレル変換部4及びLVDSレシーバ2を備えており、上記の例では、入力部はシリアル/パラレル変換部4及びLVDSレシーバ2、出力部はパラレル/シリアル変換部3及びLVDSドライバ1を示している。
ドライバ/レシーバコントロール信号9は、信号の伝送方向を制御するための信号で、CPU内のコントロール信号発信部(不図示)から発信される。また、先に述べたように、機能単位として、データ送信方向では、パラレル/シリアル変換部3とLVDSドライバ1を有しており、逆にデータ受信方向では、シリアル/パラレル変換部4とLVDSレシーバ2を具備しているので、この機能を信号の伝送方向によって切り替える必要があり、そのイネーブル信号としてドライバ/レシーバコントロール信号9を使用する。
双方向伝送でデータ送信となる場合は、CPUから受信側の装置へ送信要求のリード信号を発信した後、別信号として、ポートからレベルがLのドライバ/レシーバコントロール信号9が発信され、パラレル/シリアル変換部3及びLVDSドライバ1に入力されて信号の伝送が行われる。
双方向伝送でデータ受信となる場合は、CPUから発信側の装置へ受信要求のリード信号を発信した後、別信号として、ポートからレベルがHのドライバ/レシーバコントロール信号9が発信され、シリアル/パラレル変換部4及びLVDSレシーバ2に入力され、LVDSレシーバ2よりデータ受信を行う。
単方向伝送でデータ発信の方向で固定する場合は、CPUから受信側の装置へ発信要求のリード信号を発信した後、別信号として、ポートからレベルがLのドライバ/レシーバコントロール信号9が常に発信され、出力部、すなわちパラレル/シリアル変換部3及びLVDSドライバ1をアクティブにすることでデータ送信を行う。また、データ受信の方向で固定する場合は、ポートからレベルがHのドライバ/レシーバコントロール信号9が常に発信され、入力部、すなわちシリアル/パラレル変換部4及びLVDSレシーバ2をアクティブにすることでデータ受信を行う。
なお、ドライバ/レシーバコントロール信号9は、上述したようにデータ通信開始時に別信号としてポートから出力するほか、CPUバス制御で使用するリード/ライト等の制御信号を利用してもよい。
<実施形態2>
図2は、本発明の第2の実施形態の信号伝送装置の概略構成を示した図である。本実施形態では、実施形態1の信号伝送装置におけるLVDSドライバ1、LVDSレシーバ2、パラレル/シリアル変換部3及びシリアル/パラレル変換部4からなるLVDS送受信の機能ブロック(以下、LVDS機能ブロックという)を複数個有する構成となっており、複数のLVDS機能ブロックが1つのパッケージに収められている。
図2は、本発明の第2の実施形態の信号伝送装置の概略構成を示した図である。本実施形態では、実施形態1の信号伝送装置におけるLVDSドライバ1、LVDSレシーバ2、パラレル/シリアル変換部3及びシリアル/パラレル変換部4からなるLVDS送受信の機能ブロック(以下、LVDS機能ブロックという)を複数個有する構成となっており、複数のLVDS機能ブロックが1つのパッケージに収められている。
本実施形態の信号伝送装置20は、機能ブロックA21、機能ブロックB22、機能ブロックC23を備えており、CPU24とバスを介して接続されている。機能ブロックA21はアドレスバス25と接続され、アクセス対象となるリソースを指定するためのアドレス情報の伝送が行われる。機能ブロックB22は、CPUバスの制御信号26(リード、ライト、チップセレクト等)が入力される。機能ブロックC23はデータバス27と接続され、デバイス同士でやり取りするデータの伝送が行われる。
アドレスバス25によるアドレス情報や制御信号26は単方向伝送であり、CPU24から機能ブロックA21あるいは機能ブロックB22へ伝送される。その場合、ドライバ/レシーバコントロール信号9により、信号送信の機能に固定する制御が行われる。つまり、上述した例で、機能ブロックA21へは、レベルLのドライバ/レシーバコントロール信号9が常に発信され、出力部(パラレル/シリアル変換部3及びLVDSドライバ1)がアクティブになり、信号送信が実施される。機能ブロックB22についても同様である。
一方、データバス27によるデータは双方向伝送であり、CPU24から機能ブロックC23あるいは機能ブロックC23からCPU24へデータが伝送される。その場合も機能ブロックA21及び機能ブロックB22と同様に、ドライバ/レシーバコントロール信号9によりデータ送信あるいはデータ受信のいずれかの機能で伝送するか、すなわち信号伝送方向を切り替える制御が行われる。例えば、レベルHのコントロール信号が入力されたときには入力部、レベルLのコントロール信号が入力されたときには出力部がアクティブになり、データ伝送が行われる。
上述したように、単方向伝送とするか双方向伝送とするかといった伝送方式について、LVDS機能ブロックごとに選択し固定できるようにすることにより、CPUバスを制御することが可能となる。また、複数のLVDS機能ブロックを1パッケージに収めることで、省スペース化及びコストダウンを図ることが可能である。
<実施形態3>
次に、本発明の実施形態における画像形成装置について、図を参照しながら説明する。当該画像形成装置は実施形態1あるいは実施形態2の信号伝送装置を搭載したものである。
次に、本発明の実施形態における画像形成装置について、図を参照しながら説明する。当該画像形成装置は実施形態1あるいは実施形態2の信号伝送装置を搭載したものである。
図3は、本実施形態の画像形成装置の概略構成を示した図である。画像形成装置は、ADF100と、給紙ユニット110と、読取りユニット120と、書込みユニット130と、感光体140と、現像ユニット150と、搬送ベルト160と、定着ユニット170と、排紙ユニット180と、フィニッシャ190とから構成される。
ADF100は、配送ローラ、配送ベルト、原稿セット検知部等を備え、操作キーを押下することで、一番上の原稿から自動送りする。また、給紙ユニット110は、給紙トレイ、給紙装置等を備え、トレイに積載された記録紙を給紙装置により給紙し、感光体140に当接する位置まで搬送する。
読取りユニット120は、原稿を載置するコンタクトガラス127及び光学走査系からなり、光学走査系は、露光ランプ121、第1ミラー122、レンズ123、CCDイメージセンサ124、第2ミラー125及び第3ミラー126から構成される。露光ランプ121及び第1ミラー122は第1キャリッジ上に固定され、第2ミラー125及び第3ミラー126は、第2キャリッジ上に固定される。
原稿像を読み取る際には、光路長が変わらないように、第1キャリッジと第2キャリッジとが2対1の相対速度で機械的に走査される。この光学走査系は、スキャナ駆動モータにより駆動する。原稿像は、CCDイメージセンサ124によって読み取られ、後述する画像処理ユニットにて電気信号に変換され各種画像処理がなされる。また、レンズ123及びCCDイメージセンサ124を図3の左右方向に移動させることで、画像倍率が変化する。言い換えれば、指定された倍率に対応してレンズ123及びCCDイメージセンサ124の左右方向の位置が設定される。
なお、原稿読取りの方法としては、上記CCDイメージセンサによるほか、密着センサ等を使用して原稿を搬送させながら原稿を読み取る方式を用いてもよい。
書込みユニット130は、レーザ出力ユニット131と、結像レンズ132と、ミラー133とから構成される。レーザ出力ユニット131の内部には、レーザ光源であるレーザダイオードと、モータによって高速で定速回転する回転多面鏡(ポリゴンミラー)が搭載されている。また、レーザ出力ユニット131より照射されるレーザ光は、ポリゴンミラーで偏光され、結像レンズ132を通り、ミラー133で折り返され、感光体140面上に集光結像する。
上記レーザ光は、感光体140が回転する方向と直行する方向(主走査方向)に露光走査され、後述する画像処理ユニット内のセレクタにより出力されたライン単位の記録を行う。感光体140の回転速度と記録密度に対応した所定の周期で主走査方向への書込みを繰り返すことによって感光体140上に静電潜像が形成される。なお、感光体140の一端近傍のレーザビームが照射される位置には、主走査同期信号を発生するビームセンサが配置される。この主走査同期信号に基づいて、主走査方向の画像記録開始タイミングの制御、画像信号の入出力を行うための制御信号の生成を行う。
感光体140は、書込みユニット130によって書き込まれた静電潜像を担持する。現像ユニット150は、感光体140により担持された静電潜像をトナー像として現像する。搬送ベルト160は、現像ユニット150により現像されたトナー像を記録紙に転写し定着ユニット170へ搬送する。定着ユニット170は、搬送ベルト160により転写された記録紙上のトナー像を熱定着する。
排紙ユニット180は、定着ユニット170により熱定着された記録紙をフィニッシャ190へ排出する。また、フィニッシャ190は、排紙トレイ、ステープル台、排紙ローラ等を備え、記録紙の後処理を行う。
図4は、本実施形態の画像形成装置の画像処理ユニットの内部構成を示したブロック図である。画像処理ユニットでは、読取りユニット120で読み取られた画像に各種画像処理を行う。
まず、露光ランプ121から照射された光の反射光をCCDイメージセンサ124で受光し、光電変換を行う。次に、A/Dコンバータ201は、光電変換したアナログ画像データをデジタル画像データに変換する。次に、シェーディング補正部202は、A/Dコンバータ201で変換されたデジタル画像データに対しシェーディング補正を行う。次に、MTF補正部・γ補正部203は、シェーディング補正を行った画像データに対しMTF補正、γ補正等を施す。次に、変倍処理部204は、画像データに対し変倍処理を行い、変倍率に合わせ画像データを拡大縮小し、セレクタ205に出力する。次に、セレクタ205は、書込みγ補正部206あるいは画像メモリコントローラ210を出力先として選択し、画像データを出力する。そして、書込みγ補正部206は、画像データにγ補正を行い、書込みユニット130に出力する。
なお、画像メモリコントローラ210とセレクタ205との間は、双方向に画像信号を入出力可能な構成となっている。また、画像処理ユニットは、読取りユニット120から入力される画像データ以外にも、I/Oポート280を介して外部から供給される画像データ(例えば、パーソナルコンピュータ等のデータ処理装置から出力されるデータ)も処理することが可能となるように、複数のデータの入出力を選択実行することができる機能を有する。
また、画像処理ユニットは、画像メモリコントローラ210の設定や読取りユニット120、書込みユニット130の制御を行うCPU220と、CPU220により制御されるプログラムやデータを格納するROM230と、RAM240とを有する。
CPU220は、画像メモリコントローラ210を介して、画像メモリ250のデータの書込み処理や、読出し処理を行う。画像メモリコントローラ210に送られた画像データは、画像メモリコントローラ210内にある画像圧縮装置で圧縮され、画像メモリ250に送られる。
また、画像メモリ250に記憶された画像データは、CPU220からアクセス可能な構成となっている。これにより画像メモリ250に記憶された画像データを加工することができ、例えば画像データの間引き処理、画像データの切り出し処理等を行うことが可能となる。なお、画像メモリ250に記憶された画像データは画像メモリコントローラ210内のレジスタにデータを書き込むことで加工され、その加工された画像データは再度画像メモリ250に記憶される。
例えば実施形態2の信号伝送装置を画像形成装置に搭載することで、図4におけるデータバスを介したアドレス情報や画像データの伝送に際して、伝送対象に応じて単方向LVDS伝送とするか双方向LVDS伝送とするかを選択し、制御によりデータ伝送を行うことができる。
図5は、本実施形態の画像形成装置の画像処理ユニット内の画像メモリコントローラ210及び画像メモリ250の内部構成を示したブロック図である。
画像メモリ250に画像データの入力を行う際には、まず、入力データセレクタ211において複数のデータの内から画像メモリ250の1次記憶装置251への書込みを行う画像データの選択がなされる。ここで、入力データセレクタ211によって選択された画像データは、画像合成部212に供給され、既に画像メモリ250に保存されているデータと合成される。
画像合成部212によって処理された画像データは、1次圧縮/伸長部213によりデータ圧縮される。この圧縮された画像データは、1次記憶装置251に書き込まれる。1次記憶装置251に書き込まれた画像データは、必要に応じて2次圧縮/伸長部215でさらに圧縮され、2次記憶装置252に保存される。
画像メモリ250から画像データの出力を行う際、画像が1次記憶装置251に格納されている場合は、1次圧縮/伸長部213において1次記憶装置251の画像データの伸長を行う。伸長後のデータ、あるいは伸長後のデータと入力データとの画像合成を行った後のデータを出力データセレクタ214で選択し出力する。他方、出力対象となる画像が1次記憶装置251に格納されていない場合には、2次記憶装置252に格納されている出力対象画像データを2次圧縮/伸長部215で伸長する。そして、伸長されたデータを1次記憶装置251に書き込んでから画像出力動作を行う。
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
上記の実施形態によれば、双方向のパラレル信号をシリアルに変換してLVDSで信号を伝送するので、データバス等の信号線の多いパラレル信号を長距離伝送しても、低ノイズで信頼性の高い通信が可能となる。
また、上記の実施形態によれば、双方向のパラレル信号をシリアルに変換してLVDSで信号を伝送するので、パラレル信号をシリアルにすることで、ハーネス線数を少なくすることができる。
また、上記の実施形態によれば、双方向のパラレル信号をシリアルに変換してLVDSで信号を伝送するので、パラレル信号の双方向通信を機能ブロックとしてパッケージ化することが可能となり、低コスト化が実現され、また実装面積を小さくできる。
また、上記の実施形態によれば、双方向伝送による機能以外に、単方向伝送の機能を選択し固定することで、CPUバス等の既存のバスによる接続を可能にし、また、1パッケージに収めることで、省スペース及びコストダウンを図ることができる。
1 LVDSドライバ
2 LVDSレシーバ
3 パラレル/シリアル変換部
4 シリアル/パラレル変換部
5 終端抵抗
6 PLL
7 クロック生成部
8 双方向データ
9 ドライバ/レシーバコントロール信号
10 信号線
11 LVDSI/F
20 信号伝送装置
21 機能ブロックA
22 機能ブロックB
23 機能ブロックC
24 CPU
25 アドレスバス
26 制御信号
27 データバス
2 LVDSレシーバ
3 パラレル/シリアル変換部
4 シリアル/パラレル変換部
5 終端抵抗
6 PLL
7 クロック生成部
8 双方向データ
9 ドライバ/レシーバコントロール信号
10 信号線
11 LVDSI/F
20 信号伝送装置
21 機能ブロックA
22 機能ブロックB
23 機能ブロックC
24 CPU
25 アドレスバス
26 制御信号
27 データバス
Claims (10)
- 双方向の信号伝送を行う信号伝送装置であって、
複数の信号線に接続され、シリアル信号を差動信号に変換し前記差動信号を送信する差動信号送信手段と、
前記複数の信号線と同一の信号線に接続され、差動信号を受信し前記差動信号をシリアル信号に変換する差動信号受信手段と、
パラレル信号からシリアル信号への変換及びシリアル信号からパラレル信号への変換を行うパラレルシリアル信号変換手段とを備え、
信号の伝送方向を制御する伝送方向制御手段により、信号送信及び信号受信について機能の切替えが可能であることを特徴とする信号伝送装置。 - 前記パラレルシリアル信号変換手段は、パラレル信号からシリアル信号へ変換して前記シリアル信号を前記差動信号送信手段へ送出する第1パラレルシリアル信号変換手段と、前記差動信号受信手段からシリアル信号を受けて前記シリアル信号からパラレル信号へ変換する第2パラレルシリアル信号変換手段とを有することを特徴とする請求項1に記載の信号伝送装置。
- 前記信号送信は、前記第1パラレルシリアル信号変換手段及び前記差動信号送信手段により行われることを特徴とする請求項2に記載の信号伝送装置。
- 前記信号受信は、前記第2パラレルシリアル信号変換手段及び前記差動信号受信手段により行われることを特徴とする請求項2又は3に記載の信号伝送装置。
- 前記機能の切替えは、前記伝送方向制御手段が発する制御信号により行われることを特徴とする請求項4に記載の信号伝送装置。
- 前記制御信号は、前記信号送信の機能へ切り替える場合は、前記第1パラレルシリアル信号変換手段及び前記差動信号送信手段のみを作動させる信号であり、前記信号受信の機能へ切り替える場合は、前記第2パラレルシリアル信号変換手段及び前記差動信号受信手段のみを作動させる信号であることを特徴とする請求項5に記載の信号伝送装置。
- 前記制御信号により、前記機能の切替えを行わずに前記信号発信又は前記信号受信のどちらかの機能に固定できることを特徴とする請求項5又は6に記載の信号伝送装置。
- 前記差動信号送信手段と、前記差動信号受信手段と、前記第1パラレルシリアル信号変換手段と、第2パラレルシリアル信号変換手段とからなるLVDS機能ブロックを複数個有することを特徴とする請求項7に記載の信号伝送装置。
- 前記LVDS機能ブロックは、前記制御信号により、前記信号送信又は前記信号受信のどちらかの機能に固定されるものを含むことを特徴とする請求項8に記載の信号伝送装置。
- 請求項1から9のいずれか1項に記載の信号伝送装置を有することを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041557A JP2007221600A (ja) | 2006-02-17 | 2006-02-17 | 信号伝送装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006041557A JP2007221600A (ja) | 2006-02-17 | 2006-02-17 | 信号伝送装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007221600A true JP2007221600A (ja) | 2007-08-30 |
Family
ID=38498333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006041557A Pending JP2007221600A (ja) | 2006-02-17 | 2006-02-17 | 信号伝送装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007221600A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2040427A1 (en) | 2007-09-22 | 2009-03-25 | New Day Investment Limited | High speed electrical data transmission system |
US8654166B2 (en) | 2009-03-12 | 2014-02-18 | Ricoh Company, Ltd. | Receiving device, driving unit, and image forming apparatus |
JP2016005115A (ja) * | 2014-06-17 | 2016-01-12 | 株式会社リコー | シリアル通信回路及びシリアル通信装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045578A (ja) * | 2001-07-30 | 2003-02-14 | Canon Inc | 電気コネクタ |
-
2006
- 2006-02-17 JP JP2006041557A patent/JP2007221600A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045578A (ja) * | 2001-07-30 | 2003-02-14 | Canon Inc | 電気コネクタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2040427A1 (en) | 2007-09-22 | 2009-03-25 | New Day Investment Limited | High speed electrical data transmission system |
US8031733B2 (en) | 2007-09-22 | 2011-10-04 | John Kam Ho Lee | High speed electronic data transmission system |
US8654166B2 (en) | 2009-03-12 | 2014-02-18 | Ricoh Company, Ltd. | Receiving device, driving unit, and image forming apparatus |
JP2016005115A (ja) * | 2014-06-17 | 2016-01-12 | 株式会社リコー | シリアル通信回路及びシリアル通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8203976B2 (en) | Interface device and image forming apparatus | |
US7580581B2 (en) | Image data processing circuit and image processing apparatus including transfer control section for selective operation of transfer section | |
JP2007221600A (ja) | 信号伝送装置及び画像形成装置 | |
JP5533230B2 (ja) | 画像読取装置と画像形成装置 | |
JP4916476B2 (ja) | 画像形成装置 | |
US8902460B2 (en) | Signal processing circuit configured to operate according to various clock patterns, image processing apparatus, and signal processing method performing the same | |
JP6103260B2 (ja) | 画像形成装置 | |
JP2005260845A (ja) | 画像情報装置 | |
JP2006295610A (ja) | 画像形成装置 | |
JP5672904B2 (ja) | 負荷駆動装置と画像読取装置および画像形成装置 | |
JP2010056649A (ja) | データ伝送回路、画像形成装置 | |
JP2009003863A (ja) | インターフェイス装置及び画像形成装置 | |
JP4383326B2 (ja) | 画像読み取り装置及び画像形成装置 | |
JP2010074615A (ja) | データ伝送回路、画像形成装置 | |
JP2008011032A (ja) | 画像処理装置および画像処理方法 | |
JP5268865B2 (ja) | 画像処理用集積回路、及び画像処理装置 | |
JP4243909B2 (ja) | 印刷装置及び該印刷装置を備えた画像処理装置 | |
JP4904317B2 (ja) | 画像読取装置、並びにそれを備えた画像蓄積装置及び画像形成装置 | |
JP4803378B2 (ja) | 画像処理装置およびプログラム | |
JP2007110355A (ja) | データ通信装置及び画像形成装置 | |
JP2008270966A (ja) | 画像処理装置、及び方法 | |
JP2005301963A (ja) | データ転送装置、画像形成装置、データ転送方法、コンピュータプログラム及び記録媒体 | |
JP2004112520A (ja) | 画像形成装置、画像形成装置に使用される接続デバイス | |
JP2011143591A (ja) | 画像形成装置 | |
JP2008022196A (ja) | データ伝送回路、及びデータ伝送方法、並びに画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |