JP6842812B2

JP6842812B2 - 電力変換装置

Info

Publication number: JP6842812B2
Application number: JP2017237607A
Authority: JP
Inventors: 神宮　勲; 勲神宮
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2017-12-12
Filing date: 2017-12-12
Publication date: 2021-03-17
Anticipated expiration: 2037-12-12
Also published as: JP2019106785A

Description

本発明の実施形態は、電力変換装置に関する。

直列に接続された複数台の変換器と、各変換器の動作を制御する制御装置と、を備えた多段構成の電力変換装置がある。各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、各スイッチング素子のオン・オフを制御する制御部と、を有する。

各変換器の直列数が多い場合、制御装置の電位は、各変換器の電位と比べて低電位である。このような場合、制御装置から各変換器の制御部に制御電源を供給することは、絶縁の観点から困難になる。このため、電荷蓄積素子などの主回路側から制御部に制御電源を供給する給電回路を各変換器に設けることが行われている。

しかしながら、例えば、制御部の固有差などにより、給電回路の負荷には、変換器毎にアンバランスが生じてしまう。このため、各スイッチング素子をオフ状態にする、いわゆるフローティングの状態においては、こうした負荷のアンバランスにともなう誤差が、各電荷蓄積素子に蓄積され、各電荷蓄積素子の電圧にアンバランスが発生してしまう可能性があった。

例えば、特定の電荷蓄積素子に集中的に電荷が蓄積された場合、過電圧となって変換器の故障の要因となってしまう。そこで、フローティング中においても各スイッチング素子をオン・オフすることにより、各電荷蓄積素子の電圧のアンバランスを調整することも提案されている。しかしながら、各スイッチング素子をオン・オフする構成では、各スイッチング素子のスイッチングにともなって、不要な電力消費（例えばスイッチングロス）を招いてしまう。このため、電力変換装置では、不要な電力消費を抑えつつ、各変換器の電荷蓄積素子の電圧にアンバランスが生じてしまうことを抑制できるようにすることが望まれる。

特開２０１６−１３０１９号公報

本発明の実施形態は、不要な電力消費を抑えつつ、複数の変換器において電荷蓄積素子の電圧にアンバランスが生じてしまうことを抑制可能な電力変換装置を提供する。

本発明の実施形態によれば、直列に接続された複数台の変換器を有し、前記複数台の変換器の動作により、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方を行う主回路部と、前記複数台の変換器の動作を制御する制御装置と、を備え、前記複数台の変換器のそれぞれは、第１スイッチング素子と、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御部と、前記電荷蓄積素子に蓄積された電荷を基に、前記制御部の制御電源を生成し、生成した制御電源を前記制御部に供給する給電回路と、前記電荷蓄積素子の電圧を検出し、検出結果を前記給電回路に入力する電圧検出器と、を有し、前記電圧検出器によって検出された前記電荷蓄積素子の電圧検出値を前記制御装置に入力し、前記制御装置は、前記複数台の変換器の前記電圧検出値の平均値を演算し、前記平均値を前記複数台の変換器に入力し、前記給電回路は、前記電荷蓄積素子と接続された一次巻線と、前記一次巻線と磁気的に結合し、前記制御部と接続された二次巻線と、を有するトランスと、前記一次巻線に流れる電流を制御するスイッチ部と、を有し、前記第１スイッチング素子及び前記第２スイッチング素子をオフ状態にするフローティング状態を前記制御装置から指示された際に、前記電荷蓄積素子の電圧検出値と前記平均値との差分を求め、前記電圧検出値を前記平均値に近付けるための補正値を前記差分から求め、前記補正値に応じて前記スイッチ部のオン状態になる頻度を制御することにより、前記電圧検出器によって検出された前記電荷蓄積素子の電圧が高くなる程、前記スイッチ部のオン状態になる頻度を高くする電力変換装置が提供される。

不要な電力消費を抑えつつ、複数の変換器において電荷蓄積素子の電圧にアンバランスが生じてしまうことを抑制可能な電力変換装置が提供される。

実施形態に係る電力変換装置を模式的に表すブロック図である。変換器を模式的に表すブロック図である。給電回路を模式的に表すブロック図である。アンバランス補正部を模式的に表すブロック図である。制御装置の変形例を模式的に表すブロック図である。アンバランス補正部の変形例を模式的に表すブロック図である。給電回路の変形例を模式的に表すブロック図である。変換器の変形例を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、主回路部１２と、制御装置１４と、を備える。電力変換装置１０は、例えば、直流送電システムに用いられる。電力変換装置１０は、直流送電システムにおいて、交流電力系統２及び一対の直流送電線３、４に接続される。

直流送電システムは、例えば、変圧器６を有する。電力変換装置１０の主回路部１２は、変圧器６を介して交流電力系統２に接続される。交流電力系統２の交流電力は、三相交流電力である。より詳しくは、対称三相交流電力である。変圧器６は、交流電力系統２の三相交流電力を主回路部１２に対応した交流電力に変換する。変圧器６は、主回路部１２に合わせて三相交流電力の各相の実効値を変化させる。変圧器６は、三相変圧器である。変圧器６は、必要に応じて設けられ、省略可能である。主回路部１２には、交流電力系統２の三相交流電力を直接供給してもよい。

電力変換装置１０は、交流電力系統２から供給された三相交流電力を直流電力に変換し、変換後の直流電力を直流送電線３、４に供給する。また、電力変換装置１０は、直流送電線３、４から供給された直流電力を三相交流電力に変換し、変換後の三相交流電力を交流電力系統２に供給する。このように、電力変換装置１０は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。

例えば、直流送電線３は、直流電力の高圧側の送電線であり、直流送電線４は、直流電力の低圧側の送電線である。電力変換装置１０は、直流送電線３側が高圧、直流送電線４側が低圧となるように、変換後の直流電力を直流送電線３、４に出力する。

主回路部１２は、交流電力系統２と各直流送電線３、４との間に設けられる。主回路部１２は、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。主回路部１２は、例えば、ＭＭＣ（Modular Multilevel Converter）型の電力変換器である。ＭＭＣ型の主回路部１２は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部１２は、各スイッチング素子のスイッチングにより、交直変換を行う。

制御装置１４は、主回路部１２に接続されている。制御装置１４は、各スイッチング素子のオン・オフを制御することにより、主回路部１２による三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を制御する。

主回路部１２は、第１及び第２の一対の直流端子２０ａ、２０ｂと、第１〜第３の３つの交流端子２１ａ〜２１ｃと、第１〜第６の６つのアーム部２２ａ〜２２ｆと、を有する。

第１直流端子２０ａは、高圧側の直流送電線３に接続される。第２直流端子２０ｂは、低圧側の直流送電線４に接続される。これにより、主回路部１２によって変換された直流電力が直流送電線３、４に供給されるとともに、直流送電線３、４から供給された直流電力が主回路部１２に入力される。

第１アーム部２２ａは、第１直流端子２０ａに接続される。第２アーム部２２ｂは、第１アーム部２２ａと第２直流端子２０ｂとの間に接続される。第１アーム部２２ａ及び第２アーム部２２ｂは、各直流端子２０ａ、２０ｂの間に直列に接続される。

第３アーム部２２ｃは、第１直流端子２０ａに接続される。第４アーム部２２ｄは、第３アーム部２２ｃと第２直流端子２０ｂとの間に接続される。第３アーム部２２ｃ及び第４アーム部２２ｄは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続される。

第５アーム部２２ｅは、第１直流端子２０ａに接続される。第６アーム部２２ｆは、第５アーム部２２ｅと第２直流端子２０ｂとの間に接続される。すなわち、第５アーム部２２ｅ及び第６アーム部２２ｆは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続されるとともに、第３アーム部２２ｃ及び第４アーム部２２ｄに対して並列に接続される。

主回路部１２では、第１アーム部２２ａ及び第２アーム部２２ｂによって第１レグＬＧ１が構成され、第３アーム部２２ｃ及び第４アーム部２２ｄによって第２レグＬＧ２が構成され、第５アーム部２２ｅ及び第６アーム部２２ｆによって第３レグＬＧ３が構成される。すなわち、この例において、主回路部１２は、３レグ、６アームの三相インバータである。第１アーム部２２ａ、第３アーム部２２ｃ及び第５アーム部２２ｅは、上側アームである。第２アーム部２２ｂ、第４アーム部２２ｄ及び第６アーム部２２ｆは、下側アームである。

第１アーム部２２ａは、直列に接続された複数の変換器ＵＰ１、ＵＰ２…ＵＰＭ_１を有する。第２アーム部２２ｂは、直列に接続された複数の変換器ＵＮ１、ＵＮ２…ＵＮＭ_２を有する。第３アーム部２２ｃは、直列に接続された複数の変換器ＶＰ１、ＶＰ２…ＶＰＭ_３を有する。第４アーム部２２ｄは、直列に接続された複数の変換器ＶＮ１、ＶＮ２…ＶＮＭ_４を有する。第５アーム部２２ｅは、直列に接続された複数の変換器ＷＰ１、ＷＰ２…ＷＰＭ_５を有する。第６アーム部２２ｆは、直列に接続された複数の変換器ＷＮ１、ＷＮ２…ＷＮＭ_６を有する。

但し、以下では、各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１、ＵＮ１、ＵＮ２…ＵＮＭ_２、ＶＰ１、ＶＰ２…ＶＰＭ_３、ＶＮ１、ＶＮ２…ＶＮＭ_４、ＷＰ１、ＷＰ２…ＷＰＭ_５、ＷＮ１、ＷＮ２…ＷＮＭ_６をまとめて呼称する場合に、「変換器ＣＥＬ」と称す。

各アーム部２２ａ〜２２ｆにおいて、Ｍ_１、Ｍ_２、Ｍ_３、Ｍ_４、Ｍ_５、Ｍ_６は、直列接続された変換器ＣＥＬの台数を表す。各アーム部２２ａ〜２２ｆにおいて、直列接続される変換器ＣＥＬの台数は、例えば、１００台〜１２０台程度である。但し、直列接続される変換器ＣＥＬの台数は、これに限ることなく、任意の台数でよい。

各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬの台数は、実質的に同じである。例えば、多数の各変換器ＣＥＬが接続される場合には、主回路部１２の動作に影響のない範囲において、各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬの台数が異なってもよい。例えば、１つのアーム部に１００台の変換器ＣＥＬを直列に接続する場合、別のアーム部に設ける変換器ＣＥＬの台数は、１〜２台異なってもよい。

各アーム部２２ａ〜２２ｆのそれぞれは、バッファリアクトル２３ａ〜２３ｆと、複数の電流検出器２４ａ〜２４ｆと、をさらに有する。また、電力変換装置１０は、電圧検出部２５をさらに有する。

各バッファリアクトル２３ａ〜２３ｆは、各アーム部２２ａ〜２２ｆのそれぞれにおいて、各変換器ＣＥＬに直列に接続される。第１アーム部２２ａのバッファリアクトル２３ａは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＰ１との間に設けられる。第２アーム部２２ｂのバッファリアクトル２３ｂは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＮ１との間に設けられる。第３アーム部２２ｃのバッファリアクトル２３ｃは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＰ１との間に設けられる。第４アーム部２２ｄのバッファリアクトル２３ｄは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＮ１との間に設けられる。第５アーム部２２ｅのバッファリアクトル２３ｅは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＰ１との間に設けられる。第６アーム部２２ｆのバッファリアクトル２３ｆは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＮ１との間に設けられる。

電流検出器２４ａは、第１アーム部２２ａに設けられ、第１アーム部２２ａに流れる電流を検出する。すなわち、電流検出器２４ａは、第１アーム部２２ａのアーム電流を検出する。電流検出器２４ａは、図示を省略した配線などを介して制御装置１４に接続されている。電流検出器２４ａは、検出した第１アーム部２２ａの電流値を制御装置１４に入力する。これにより、制御装置１４には、第１アーム部２２ａの電流値が入力される。

以下同様に、電流検出器２４ｂは、第２アーム部２２ｂに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｃは、第３アーム部２２ｃに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｄは、第４アーム部２２ｄに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｅは、第５アーム部２２ｅに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｆは、第６アーム部２２ｆに流れる電流を検出し、検出した電流値を制御装置１４に入力する。

電圧検出部２５は、交流電力系統２の各相の交流電圧（相電圧）を検出し、検出値を制御装置１４に入力する。電圧検出部２５は、変圧器６の一次側に接続してもよいし、二次側に接続してもよい。

主回路部１２では、第１アーム部２２ａと第２アーム部２２ｂとの接続点、第３アーム部２２ｃと第４アーム部２２ｄとの接続点、及び、第５アーム部２２ｅと第６アーム部２２ｆとの接続点のそれぞれが、交流出力点となる。

第１交流端子２１ａは、第１アーム部２２ａと第２アーム部２２ｂとの接続点に接続される。第２交流端子２１ｂは、第３アーム部２２ｃと第４アーム部２２ｄとの接続点に接続される。第３交流端子２１ｃは、第５アーム部２２ｅと第６アーム部２２ｆとの接続点に接続される。各交流端子２１ａ〜２１ｃは、例えば、変圧器６に接続される。

各変換器ＣＥＬは、信号線２６を介して制御装置１４と接続される。制御装置１４は、信号線２６を介して変換器ＣＥＬに制御信号を入力することにより、変換器ＣＥＬの動作を制御する。また、変換器ＣＥＬは、例えば、変換器ＣＥＬの制御及び動作保護に関する制御信号や保護信号を図示されていない別の信号線を介して制御装置１４に入力する。

図２は、変換器を模式的に表すブロック図である。
図２に表したように、変換器ＣＥＬは、チョッパ回路４０と、制御部４２と、給電回路４４と、電圧検出器４６と、を有する。

チョッパ回路４０は、第１接続端子５０ａと、第２接続端子５０ｂと、第１スイッチング素子５１と、第２スイッチング素子５２と、電荷蓄積素子５５と、を有する。各スイッチング素子５１、５２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子５１、５２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子５１、５２には、例えば、ノーマリオフ型の半導体素子が用いられる。

第２スイッチング素子５２の一対の主端子は、第１スイッチング素子５１の一対の主端子に対して直列に接続される。電荷蓄積素子５５は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続される。電荷蓄積素子５５は、例えば、コンデンサである。第１接続端子５０ａは、第１スイッチング素子５１と第２スイッチング素子５２との間に接続される。第２接続端子５０ｂは、第１スイッチング素子５１の第２スイッチング素子５２に接続された主端子と反対側の主端子に接続される。

また、第１スイッチング素子５１には、一対の主端子に対して逆並列に整流素子５１ｄが接続されている。整流素子５１ｄの順方向は、第１スイッチング素子５１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子５２には、一対の主端子に対して逆並列に整流素子５２ｄが接続されている。整流素子５１ｄ、５２ｄは、いわゆる還流ダイオードである。

チョッパ回路４０に対する電力の供給は、各接続端子５０ａ、５０ｂを介して行われる。チョッパ回路４０において、各スイッチング素子５１、５２は、ハーフブリッジ接続されている。第１スイッチング素子５１は、いわゆるローサイドスイッチであり、第２スイッチング素子５２は、いわゆるハイサイドスイッチである。

制御部４２は、各スイッチング素子５１、５２のオン・オフを制御する。制御部４２は、ゲート制御回路６０と、ゲート駆動回路６１、６２と、を有する。ゲート制御回路６０は、信号線２６を介して制御装置１４に接続されている。制御装置１４は、各スイッチング素子５１、５２のオン・オフを制御するための制御信号を信号線２６を介してゲート制御回路６０に送信する。ゲート制御回路６０は、入力された制御信号に基づいて、各スイッチング素子５１、５２のオン・オフを切り替えるための駆動信号をゲート駆動回路６１、６２に入力する。

ゲート駆動回路６１は、第１スイッチング素子５１の制御端子に接続されている。ゲート駆動回路６２は、第２スイッチング素子５２の制御端子に接続されている。ゲート駆動回路６１、６２は、ゲート制御回路６０から入力された駆動信号に基づいて、各スイッチング素子５１、５２のオン・オフを切り替える。これにより、制御装置１４からの制御信号に応じて、各スイッチング素子５１、５２のオン・オフが制御される。制御装置１４は、各変換器ＣＥＬ毎に制御信号を生成し、各変換器ＣＥＬのそれぞれの各スイッチング素子５１、５２のオン・オフを制御する。これにより、制御装置１４は、主回路部１２による電力の変換を制御する。なお、制御部４２の構成は、上記に限ることなく、各スイッチング素子５１、５２のオン・オフを制御可能な任意の構成でよい。

給電回路４４は、チョッパ回路４０の電荷蓄積素子５５に対して並列に接続されている。給電回路４４は、電荷蓄積素子５５に蓄積された電荷を基に、制御部４２の制御電源を生成し、生成した制御電源を制御部４２に供給する。給電回路４４は、例えば、ゲート制御回路６０及びゲート駆動回路６１、６２のそれぞれに対応する制御電源を生成し、ゲート制御回路６０及びゲート駆動回路６１、６２のそれぞれに対応する制御電源を供給する。制御部４２は、給電回路４４からの制御電源の供給に応じて動作する。

電圧検出器４６は、電荷蓄積素子５５と電気的に接続されている。また、電圧検出器４６は、給電回路４４と電気的に接続されている。電圧検出器４６は、電荷蓄積素子５５の電圧を検出し、検出結果を給電回路４４に入力する。

図３は、給電回路を模式的に表すブロック図である。
図３に表したように、給電回路４４は、ＤＣＤＣコンバータ７０と、周波数発生部７１と、キャリア発生部７２と、比較部７３と、出力制御部７４と、ゲート駆動部７５と、アンバランス補正部７６と、スイッチング素子７７と、を有する。

ＤＣＤＣコンバータ７０は、電荷蓄積素子８０と、トランス８２と、スイッチング素子８４と、を有する。電荷蓄積素子８０は、電荷蓄積素子５５と並列に接続される。トランス８２は、一次巻線８２ａと、４つの二次巻線８２ｂ〜８２ｅと、を有する。一次巻線８２ａの一端は、電荷蓄積素子５５、８０の高電位側の端子と接続されている。一次巻線８２ａの他端は、スイッチング素子８４の一方の主端子に接続されている。スイッチング素子８４の他方の主端子は、電荷蓄積素子５５、８０の低電位側の端子と接続されている。これにより、スイッチング素子８４のオン・オフによって、一次巻線８２ａへの電流の供給、及び電流の供給の停止を切り替えることができる。すなわち、スイッチング素子８４は、一次巻線８２ａに流れる電流を制御するスイッチ部である。

二次巻線８２ｂ〜８２ｅは、一次巻線８２ａと磁器的に結合している。また、二次巻線８２ｂ〜８２ｅは、一次巻線８２ａと電気的に絶縁されている。これにより、一次巻線８２ａに電流が流れると、巻き数比に応じた電流が、二次巻線８２ｂ〜８２ｅに流れる。ＤＣＤＣコンバータ７０は、例えば、フライバックコンバータである。

二次巻線８２ｂは、ゲート制御回路６０と接続されている。二次巻線８２ｃは、ゲート駆動回路６１と接続されている。二次巻線８２ｄは、ゲート駆動回路６２と接続されている。二次巻線８２ｅは、出力制御部７４と接続されている。二次巻線８２ｂ〜８２ｅの一次巻線８２ａに対する巻き数比は、ゲート制御回路６０、ゲート駆動回路６１、６２、及び出力制御部７４に対応して適宜設定されている。これにより、スイッチング素子８４をオン状態にして一次巻線８２ａに電流を流すことにより、ゲート制御回路６０、ゲート駆動回路６１、６２、及び出力制御部７４のそれぞれに、対応する電力が供給される。

周波数発生部７１は、所定の周波数の正弦波信号を生成し、生成した正弦波信号をキャリア発生部７２に入力する。キャリア発生部７２は、入力された正弦波信号から所定の周波数の三角波状のキャリア信号を生成し、生成したキャリア信号を比較部７３に入力する。

出力制御部７４は、二次巻線８２ｅの出力電圧から電荷蓄積素子５５の電圧に対応する電圧基準を生成し、生成した電圧基準を比較部７３に入力する。比較部７３は、入力されたキャリア信号と電圧基準とを比較し、比較結果をゲート駆動部７５に入力する。ゲート駆動部７５は、入力された比較結果に応じてスイッチング素子８４のオン・オフを切り替える。

比較部７３及びゲート駆動部７５は、例えば、電圧基準がキャリア信号以上の時に、スイッチング素子８４をオン状態にする。これにより、電荷蓄積素子５５の電圧が高くなる程、スイッチング素子８４のオン状態になる頻度が高くなり、電荷蓄積素子５５に蓄積された電荷が多く消費されるようになる。反対に、電荷蓄積素子５５の電圧が低下した場合には、スイッチング素子８４のオン状態になる頻度が低くなり、電荷蓄積素子５５に蓄積された電荷の消費が抑えられる。これにより、電荷蓄積素子５５の電圧を定格電圧値に近付け易くすることができる。

図４は、アンバランス補正部を模式的に表すブロック図である。
図３及び図４に表したように、アンバランス補正部７６には、電圧検出器４６によって検出された電荷蓄積素子５５の電圧検出値が入力される。アンバランス補正部７６は、例えば、減算器９０と、演算器９１と、リミッタ９２と、を有する。

減算器９０には、電荷蓄積素子５５の電圧検出値と定格電圧値とが入力される。減算器９０は、入力された電圧検出値と定格電圧値との差分を求め、得られた差分を演算器９１に入力する。

演算器９１は、入力された差分に対して比例演算や比例積分演算などを施すことにより、電圧検出値を定格電圧値に近付けるための補正値を差分から求め、補正値をリミッタ９２に入力する。

リミッタ９２は、入力された補正値に対して上限及び下限を設定し、上限値よりも大きい補正値及び下限値よりも小さい補正値の出力を制限する。リミッタ９２は、スイッチング素子７７の一方の主端子に接続されている。スイッチング素子７７の他方の主端子は、周波数発生部７１に接続されている。これにより、スイッチング素子７７をオン状態にすることにより、補正値が周波数発生部７１に入力される。

スイッチング素子７７の制御端子は、ゲート制御回路６０に接続されている。スイッチング素子７７のオン・オフは、ゲート制御回路６０によって制御される。ゲート制御回路６０は、チョッパ回路４０の各スイッチング素子５１、５２のオン・オフを切り替えて主回路部１２において交直変換を行う通常状態を制御装置１４から指示された際に、スイッチング素子７７をオフ状態にする。そして、ゲート制御回路６０は、チョッパ回路４０の各スイッチング素子５１、５２をオフ状態にするフローティング状態を制御装置１４から指示された際に、スイッチング素子７７をオン状態にする。従って、補正値は、フローティング状態の時に、アンバランス補正部７６（リミッタ９２）から周波数発生部７１に入力される。

周波数発生部７１は、アンバランス補正部７６から入力された補正値に応じて、正弦波信号の周波数を変化させる。周波数発生部７１及びアンバランス補正部７６は、例えば、電圧検出値が定格電圧値よりも高い場合に、正弦波信号の周波数を高くし、電圧検出値が定格電圧値よりも低い場合に、正弦波信号の周波数を低くする。

これにより、電圧検出値が定格電圧値よりも高い場合には、スイッチング素子８４のオン状態になる頻度が高くなり、電荷蓄積素子５５に蓄積された電荷が多く消費されるようになる。従って、電荷蓄積素子５５の電圧を低下させ、電圧検出値を定格電圧値に近付けることができる。そして、電圧検出値が定格電圧値よりも低い場合には、スイッチング素子８４のオン状態になる頻度が低くなり、電荷蓄積素子５５に蓄積された電荷の消費が抑えられる。従って、電荷蓄積素子５５の電圧を上昇させ、電圧検出値を定格電圧値に近付けることができる。

このように、本実施形態に係る電力変換装置１０では、各変換器ＣＥＬにおいて、給電回路４４が、フローティング状態の際に、ＤＣＤＣコンバータ７０のスイッチング素子８４のスイッチングを、電荷蓄積素子５５の電圧に比例して変化させる。給電回路４４は、電荷蓄積素子５５の電圧が高くなる程、スイッチング素子８４のオン状態になる頻度を高くする。これにより、各変換器ＣＥＬの電荷蓄積素子５５の電圧にアンバランスが生じてしまうことを抑制することができる。換言すれば、制御部４２の固有差などによって変換器ＣＥＬ毎に生じる給電回路４４の負荷のアンバランスを補正することができる。

また、電力変換装置１０では、フローティング状態において、チョッパ回路４０の各スイッチング素子５１、５２をオン・オフさせる必要がない。従って、フローティング状態において、不要な電力の消費が発生してしまうことを抑制することもできる。

このように、本実施形態においては、不要な電力消費を抑えつつ、複数の変換器ＣＥＬにおいて電荷蓄積素子５５の電圧にアンバランスが生じてしまうことを抑制可能な電力変換装置１０が提供される。

図５は、制御装置の変形例を模式的に表すブロック図である。
なお、上記実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。
図５に表したように、この例では、電圧検出器４６によって検出された各変換器ＣＥＬの電荷蓄積素子５５の電圧検出値が、制御装置１４に入力される。各変換器ＣＥＬは、例えば、信号線２６を介して制御装置１４に電荷蓄積素子５５の電圧検出値を入力する。

制御装置１４は、平均値演算回路１０１〜１０６を有する。平均値演算回路１０１は、第１アーム部２２ａの各変換器ＵＰ１〜ＵＰＭ_１の電圧検出値の平均値をセル電圧平均値として演算する。平均値演算回路１０２は、第２アーム部２２ｂの各変換器ＵＮ１〜ＵＮＭ_２の電圧検出値の平均値をセル電圧平均値として演算する。平均値演算回路１０３は、第３アーム部２２ｃの各変換器ＶＰ１〜ＶＰＭ_３の電圧検出値の平均値をセル電圧平均値として演算する。平均値演算回路１０４は、第４アーム部２２ｄの各変換器ＶＮ１〜ＶＮＭ_４の電圧検出値の平均値をセル電圧平均値として演算する。平均値演算回路１０５は、第５アーム部２２ｅの各変換器ＷＰ１〜ＷＰＭ_５の電圧検出値の平均値をセル電圧平均値として演算する。平均値演算回路１０６は、第６アーム部２２ｆの各変換器ＷＮ１〜ＷＮＭ_６の電圧検出値の平均値をセル電圧平均値として演算する。

このように、制御装置１４は、各アーム部２２ａ〜２２ｆ毎にセル電圧平均値を演算する。そして、制御装置１４は、得られた各アーム部２２ａ〜２２ｆ毎のセル電圧平均値を、対応する各アーム部２２ａ〜２２ｆの各変換器ＣＥＬに入力する。

セル電圧平均値は、各アーム部２２ａ〜２２ｆ毎に限ることなく、例えば、上側の各アーム部２２ａ、２２ｃ、２２ｅ毎、及び下側の各アーム部２２ｂ、２２ｄ、２２ｆ毎に演算してもよい。

図６は、アンバランス補正部の変形例を模式的に表すブロック図である。
図６に表したように、この例では、アンバランス補正部７６の減算器９０に、電荷蓄積素子５５の電圧検出値と、対応する各アーム部２２ａ〜２２ｆのセル電圧平均値と、が入力される。減算器９０は、入力された電圧検出値とセル電圧平均値との差分を求め、得られた差分を演算器９１に入力する。以下の処理は、上記実施形態と同様であるから、詳細な説明は省略する。

このように、各変換器ＣＥＬのセル電圧平均値を制御装置１４で演算し、アンバランス補正部７６で電圧検出値とセル電圧平均値との差分を求めてもよい。そして、電圧検出値をセル電圧平均値に近付けるための補正値を求め、この補正値を基に、周波数発生部７１において正弦波信号の周波数を変化させてもよい。

例えば、各変換器ＣＥＬの受電電圧が低い場合などに、全ての変換器ＣＥＬの電荷蓄積素子５５の電圧が低下してしまう可能性がある。この際、上記実施形態に示したように、電圧検出値と定格電圧値との差分を求める構成では、全ての変換器ＣＥＬが、スイッチング素子８４のスイッチングを低下させた状態でリミットされ、電荷蓄積素子５５の電圧のアンバランスを補正できない状態となってしまう可能性がある。

これに対して、図５及び図６に示したように、各変換器ＣＥＬのセル電圧平均値を演算し、電圧検出値とセル電圧平均値との差分を求めることにより、全ての変換器ＣＥＬの電荷蓄積素子５５の電圧が低下した場合などにも、電荷蓄積素子５５の電圧のアンバランスを適切に補正することができる。従って、不要な電力消費を抑えつつ、複数の変換器ＣＥＬにおいて電荷蓄積素子５５の電圧にアンバランスが生じてしまうことを、より適切に抑制することができる。

図７は、給電回路の変形例を模式的に表すブロック図である。
図７に表したように、この例において、給電回路４４は、スイッチング素子１２０と、抵抗素子１２２と、ゲート駆動部１２４と、をさらに有する。スイッチング素子１２０の一方の主端子は、電荷蓄積素子８０の高電位側の端子と接続されている。スイッチング素子１２０の他方の主端子は、抵抗素子１２２の一端と接続されている。抵抗素子１２２の他端は、電荷蓄積素子８０の低電位側の端子と接続されている。すなわち、スイッチング素子１２０及び抵抗素子１２２は、電荷蓄積素子５５、８０に対して並列に接続されている。従って、スイッチング素子１２０をオン状態にすることにより、抵抗素子１２２に電流が流れる。スイッチング素子１２０は、抵抗素子１２２に流れる電流を制御するスイッチ部である。

スイッチング素子１２０の制御端子は、ゲート駆動部１２４に接続されている。また、この例では、アンバランス補正部７６によって得られた補正値が、ゲート駆動部１２４に入力されている。なお、アンバランス補正部７６の構成は、図４に示した構成でもよいし、図６に示した構成でもよい。

ゲート駆動部１２４は、入力された補正値に応じてスイッチング素子１２０のオン・オフを切り替える。ゲート駆動部１２４は、例えば、電圧検出値が定格電圧値（セル電圧平均値）よりも高い場合に、スイッチング素子１２０をオン状態にする頻度を高くし、電圧検出値が定格電圧値よりも低い場合に、スイッチング素子１２０をオン状態にする頻度を低くする。スイッチング素子１２０のオン状態の頻度は、例えば、周波数又はデューティ比によって設定される。スイッチング素子１２０のスイッチング周波数を高くする、あるいは、オン状態のデューティ比を大きくする。これにより、スイッチング素子１２０をオン状態にする頻度を高くすることができる。

このように、電圧検出値が定格電圧値よりも高い場合には、スイッチング素子１２０のオン状態になる頻度を高くする。これにより、スイッチング素子１２０及び抵抗素子１２２に電流が流れ、電荷蓄積素子５５、８０に蓄積された電荷が多く消費されるようになる。従って、電荷蓄積素子５５の電圧を低下させ、電圧検出値を定格電圧値に近付けることができる。

そして、電圧検出値が定格電圧値よりも低い場合には、スイッチング素子１２０のオン状態になる頻度を低くする。これにより、スイッチング素子１２０及び抵抗素子１２２に流れる電流が抑えられ、電荷蓄積素子５５に蓄積された電荷の消費が抑えられる。従って、電荷蓄積素子５５の電圧を上昇させ、電圧検出値を定格電圧値に近付けることができる。

このように、各変換器ＣＥＬの電荷蓄積素子５５の電圧のアンバランスは、ＤＣＤＣコンバータ７０のスイッチング素子８４のスイッチングの制御に限ることなく、電荷蓄積素子５５と並列に接続された抵抗素子１２２に流れる電流を制御することによって行ってもよい。この場合にも、上記実施形態と同様に、不要な電力消費を抑えつつ、複数の変換器ＣＥＬにおいて電荷蓄積素子５５の電圧にアンバランスが生じてしまうことを抑制することができる。

図８は、変換器の変形例を模式的に表すブロック図である。
図８に表したように、この例の変換器ＣＥＬでは、チョッパ回路４０が、フルブリッジ回路４８に置き換えられている。フルブリッジ回路４８は、第１スイッチング素子５１と第２スイッチング素子５２とを有するとともに、第３スイッチング素子５３と第４スイッチング素子５４とをさらに有する。第３スイッチング素子５３、第４スイッチング素子５４には、第１スイッチング素子５１、第２スイッチング素子５２と実質的に同じ素子が用いられる。

第４スイッチング素子５４の一対の主端子は、第３スイッチング素子５３の一対の主端子に対して直列に接続される。また、第３スイッチング素子５３及び第４スイッチング素子５４は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続される。電荷蓄積素子５５は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続されるとともに、第３スイッチング素子５３及び第４スイッチング素子５４に対して並列に接続される。

第３スイッチング素子５３には、一対の主端子に対して逆並列に整流素子５３ｄが接続されている。第４スイッチング素子５４には、一対の主端子に対して逆並列に整流素子５４ｄが接続されている。

変換器ＣＥＬの第１接続端子５０ａは、第１スイッチング素子５１と第２スイッチング素子５２との間に接続されている。第２接続端子５０ｂは、第３スイッチング素子５３と第４スイッチング素子５４との間に接続されている。この例において、第２接続端子５０ｂは、第３スイッチング素子５３を介して第１スイッチング素子５１の第２スイッチング素子５２に接続された主端子と反対側の主端子に接続される。

変換器ＣＥＬでは、第１スイッチング素子５１と第４スイッチング素子５４とをオン状態にし、第２スイッチング素子５２と第３スイッチング素子５３とをオフ状態にすることにより、各接続端子５０ａ、５０ｂ間に＋Ｖｃの電圧が現れる。ここで、Ｖｃは、電荷蓄積素子５５の電圧である。

また、第２スイッチング素子５２と第３スイッチング素子５３とをオン状態にし、第１スイッチング素子５１と第４スイッチング素子５４とをオフ状態にすることにより、各接続端子５０ａ、５０ｂ間に−Ｖｃの電圧が現れる。

さらに、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオン状態にし、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４をオフ状態にする。もしくは、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４をオン状態にし、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオフ状態にする。これにより、各接続端子５０ａ、５０ｂ間が導通され、各接続端子５０ａ、５０ｂ間に実質的に０Ｖが現れる。このように、この変換器ＣＥＬでは、各接続端子５０ａ、５０ｂ間に、＋Ｖｃ、０、−Ｖｃの３レベルの電圧を出力することができる。

図８では、便宜的に図示を省略しているが、第３スイッチング素子５３及び第４スイッチング素子５４は、第１スイッチング素子５１及び第２スイッチング素子５２と同様に、制御部４２に接続され、制御部４２によってオン・オフを制御される。制御部４２は、例えば、各スイッチング素子５１〜５４のそれぞれに対応する４つのゲート駆動回路を有する。ゲート制御回路６０は、制御装置１４から入力された制御信号に基づいて、各ゲート駆動回路の動作を制御する。これにより、各スイッチング素子５１〜５４のオン・オフが制御される。

このように、ＭＭＣ型の電力変換装置１０に用いられる変換器は、チョッパ回路４０でもよいし、フルブリッジ回路４８でもよい。

上記各実施形態では、主回路部１２にＭＭＣ型の電力変換器を用いている。主回路部１２は、ＭＭＣ型に限ることなく、複数の変換器ＣＥＬを直列に接続する他の方式の電力変換器でもよい。

電力変換装置１０は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置１０による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。また、電力変換装置１０の変換する交流電力は、三相交流電力に限ることなく、単相交流電力や二相交流電力などでもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…交流電力系統、３、４…直流送電線、６…変圧器、１０…電力変換装置、１２…主回路部、１４…制御装置、２０ａ、２０ｂ…直流端子、２１ａ〜２１ｃ…第１〜第３交流端子、２２ａ〜２２ｆ…第１〜第６アーム部、２３ａ〜２３ｆ…バッファリアクトル、２４ａ〜２４ｆ…電流検出器、２５…電圧検出部、２６…信号線、４０…チョッパ回路、４２…制御部、４４…給電回路、４６…電圧検出器、５１〜５４…第１〜第４スイッチング素子、５５…電荷蓄積素子、６０…ゲート制御回路、６１、６２…ゲート駆動回路、７０…ＤＣＤＣコンバータ、７１…周波数発生部、７２…キャリア発生部、７３…比較部、７４…出力制御部、７５…ゲート駆動部、７６…アンバランス補正部、７７…スイッチング素子、８０…電荷蓄積素子、８２…トランス、８４…スイッチング素子、９０…減算器、９１…演算器、９２…リミッタ、１０１〜１０６…平均値演算回路、１２０…スイッチング素子、１２２…抵抗素子、１２４…ゲート駆動部

Claims

直列に接続された複数台の変換器を有し、前記複数台の変換器の動作により、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方を行う主回路部と、
前記複数台の変換器の動作を制御する制御装置と、
を備え、
前記複数台の変換器のそれぞれは、
第１スイッチング素子と、
前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御部と、
前記電荷蓄積素子に蓄積された電荷を基に、前記制御部の制御電源を生成し、生成した制御電源を前記制御部に供給する給電回路と、
前記電荷蓄積素子の電圧を検出し、検出結果を前記給電回路に入力する電圧検出器と、
を有し、前記電圧検出器によって検出された前記電荷蓄積素子の電圧検出値を前記制御装置に入力し、
前記制御装置は、前記複数台の変換器の前記電圧検出値の平均値を演算し、前記平均値を前記複数台の変換器に入力し、
前記給電回路は、
前記電荷蓄積素子と接続された一次巻線と、前記一次巻線と磁気的に結合し、前記制御部と接続された二次巻線と、を有するトランスと、
前記一次巻線に流れる電流を制御するスイッチ部と、
を有し、前記第１スイッチング素子及び前記第２スイッチング素子をオフ状態にするフローティング状態を前記制御装置から指示された際に、前記電荷蓄積素子の電圧検出値と前記平均値との差分を求め、前記電圧検出値を前記平均値に近付けるための補正値を前記差分から求め、前記補正値に応じて前記スイッチ部のオン状態になる頻度を制御することにより、前記電圧検出器によって検出された前記電荷蓄積素子の電圧が高くなる程、前記スイッチ部のオン状態になる頻度を高くする電力変換装置。
直列に接続された複数台の変換器を有し、前記複数台の変換器の動作により、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方を行う主回路部と、
前記複数台の変換器の動作を制御する制御装置と、
を備え、
前記複数台の変換器のそれぞれは、
第１スイッチング素子と、
前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御する制御部と、
前記電荷蓄積素子に蓄積された電荷を基に、前記制御部の制御電源を生成し、生成した制御電源を前記制御部に供給する給電回路と、
前記電荷蓄積素子の電圧を検出し、検出結果を前記給電回路に入力する電圧検出器と、
を有し、前記電圧検出器によって検出された前記電荷蓄積素子の電圧検出値を前記制御装置に入力し、
前記制御装置は、前記複数台の変換器の前記電圧検出値の平均値を演算し、前記平均値を前記複数台の変換器に入力し、
前記給電回路は、
前記電荷蓄積素子に接続された抵抗素子と、
前記抵抗素子に流れる電流を制御するスイッチ部と、
を有し、前記第１スイッチング素子及び前記第２スイッチング素子をオフ状態にするフローティング状態を前記制御装置から指示された際に、前記電荷蓄積素子の電圧検出値と前記平均値との差分を求め、前記電圧検出値を前記平均値に近付けるための補正値を前記差分から求め、前記補正値に応じて前記スイッチ部のオン状態になる頻度を制御することにより、前記電圧検出器によって検出された前記電荷蓄積素子の電圧が高くなる程、前記スイッチ部のオン状態になる頻度を高くする電力変換装置。