JP6455938B2 - 電力変換装置及びその制御方法 - Google Patents

Description

本発明の実施形態は、電力変換装置及びその制御方法に関する。

複数台の変換器が直列に接続された多段構成の電力変換装置がある。多段構成の電力変換装置は、例えば、交流電圧を直流電圧に変換して送電する直流送電システムなどに用いられている。多段構成の電力変換装置は、交流電力系統などの交流回路、及び直流送電線などの直流回路に接続される。電力変換装置は、交流回路から供給された交流電力を直流電力に変換し、直流電力を直流回路に供給する。あるいは、直流回路から供給された直流電力を交流電力に変換し、交流電力を交流回路に供給する。このように、電力変換装置は、交流電力から直流電力への変換、及び直流電力から交流電力への変換の少なくとも一方を行う。

変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。電力変換装置では、系統事故の発生時などに、一部の変換器の電荷蓄積素子の電圧が上昇する場合がある。このため、電力変換装置は、各変換器の電荷蓄積素子の過電圧の検出を行い、各変換器のいずれかの電荷蓄積素子の電圧が過電圧レベルに到達した場合に、各変換器の動作を停止させる。これにより、各スイッチング素子などを過電圧から保護することができる。

しかしながら、多段構成の電力変換装置において、過電圧の検出に応じて各変換器の動作を停止させる制御方法では、電荷蓄積素子の放電に時間がかかり、各変換器の動作の停止時間が長くなってしまう場合がある。こうした長い停止時間は、電力変換装置の運用性を低下させてしまう。例えば、過電圧の検出レベルを低く設定し、電荷蓄積素子の放電時間を短くすることも考えられる。この場合には、ノイズなどに起因する誤検出によって意図せず各変換器の動作が停止してしまい、電力変換装置の信頼性の低下を招いてしまうことが懸念される。

このため、電力変換装置では、過電圧の検出に応じて各変換器の動作を停止させることにより、各変換器を過電圧から保護する場合において、誤検出を抑制し、かつ各変換器の動作の停止時間をなるべく短くすることにより、高い信頼性及び運用性を得ることが望まれる。

特開平１１−３３２０９６号公報 特開２０１２−１７５８４５号公報 特開２０１２−２２３００１号公報 特開２０１４−１１２９８４号公報

本発明の実施形態は、高い信頼性及び運用性の電力変換装置及びその制御方法を提供する。

本発明の実施形態によれば、主回路部と、制御回路と、を備えた電力変換装置が提供される。前記主回路部は、直列に接続された複数の変換器を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う。前記制御回路は、前記複数の変換器の動作を制御する。前記複数の変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子に並列に接続された電荷蓄積素子と、前記電荷蓄積素子の電圧値を検出して前記制御回路に入力する電圧検出器と、を有する。前記制御回路は、前記複数の変換器を動作させた状態において、前記複数の変換器のいずれかの前記電圧値が過電圧レベル以上になった場合に、前記複数の変換器の動作を停止させるとともに、前記電圧値が前記過電圧レベルよりも低い電圧上昇レベル以上の前記変換器の個数が所定数を超えた場合に、前記複数の変換器の動作を停止させる。

高い信頼性及び運用性の電力変換装置及びその制御方法が提供される。

実施形態に係る電力変換装置を模式的に表すブロック図である。 変換器を模式的に表すブロック図である。 制御回路を模式的に表すブロック図である。 第１判定部を模式的に表すブロック図である。 第２判定部を模式的に表すブロック図である。 停止指令生成部と電流指令生成部とを模式的に表すブロック図である。 バイパス指令生成部を模式的に表すブロック図である。 実施形態に係る電力変換装置の動作を模式的に表すフローチャートである。 図９（ａ）〜図９（ｅ）は、実施形態に係る電力変換装置の別の動作を模式的に表すグラフ図である。 変換器の変形例を模式的に表すブロック図である。 主回路部の変形例を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

図１は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、主回路部１２と、制御回路１４と、を備える。電力変換装置１０は、例えば、直流送電システムに用いられる。電力変換装置１０は、直流送電システムにおいて、交流電力系統２（交流回路）及び一対の直流送電線３、４（直流回路）に接続される。

直流送電システムは、例えば、変圧器６を有する。電力変換装置１０の主回路部１２は、変圧器６を介して交流電力系統２に接続される。変圧器６は、交流電力系統２の交流電力を主回路部１２に対応した交流電力に変換する。変圧器６は、主回路部１２に合わせて交流電力の実効値を変化させる。変圧器６は、必要に応じて設けられ、省略可能である。主回路部１２には、交流電力系統２の交流電力を直接供給してもよい。

電力変換装置１０は、交流電力系統２から供給された交流電力を直流電力に変換し、変換後の直流電力を直流送電線３、４に供給する。また、電力変換装置１０は、直流送電線３、４から供給された直流電力を交流電力に変換し、変換後の交流電力を交流電力系統２に供給する。このように、電力変換装置１０は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。

交流電力系統２の交流電力は、例えば、三相交流電力である。電力変換装置１０は、例えば、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。交流電力系統２の交流電力は、単相交流電力などでもよい。

例えば、直流送電線３は、直流電力の高圧側の送電線であり、直流送電線４は、直流電力の低圧側の送電線である。電力変換装置１０は、直流送電線３側が高圧、直流送電線４側が低圧となるように、変換後の直流電力を直流送電線３、４に出力する。

電力変換装置１０は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置１０による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。電力変換装置１０は、交流から直流及び直流から交流の少なくとも一方の交直変換を実行可能であればよい。また、この例では、交流電力系統２を交流回路、各直流送電線３、４を直流回路として示している。交流回路は、例えば、交流負荷や交流電力源などでもよい。直流回路は、例えば、直流負荷や直流電力源などでもよい。

主回路部１２は、交流電力系統２と各直流送電線３、４との間に設けられる。主回路部１２は、交流電力から直流電力への変換、及び、直流電力から交流電力への変換を行う。主回路部１２は、例えば、ＭＭＣ（Modular Multilevel Converter）型の電力変換器である。ＭＭＣ型の主回路部１２は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部１２は、各スイッチング素子のスイッチングにより、交直変換を行う。

制御回路１４は、主回路部１２に接続されている。制御回路１４は、各スイッチング素子のオン・オフを制御することにより、主回路部１２による交流電力から直流電力への変換、及び、直流電力から交流電力への変換を制御する。

主回路部１２は、第１及び第２の一対の直流端子２０ａ、２０ｂと、第１〜第３の３つの交流端子２１ａ〜２１ｃと、第１〜第６の６つのアーム部２２ａ〜２２ｆと、を有する。

第１直流端子２０ａは、高圧側の直流送電線３に接続される。第２直流端子２０ｂは、低圧側の直流送電線４に接続される。これにより、主回路部１２によって変換された直流電力が直流送電線３、４に供給されるとともに、直流送電線３、４から供給された直流電力が主回路部１２に入力される。

第１アーム部２２ａは、第１直流端子２０ａに接続される。第２アーム部２２ｂは、第１アーム部２２ａと第２直流端子２０ｂとの間に接続される。第１アーム部２２ａ及び第２アーム部２２ｂは、各直流端子２０ａ、２０ｂの間に直列に接続される。

第３アーム部２２ｃは、第１直流端子２０ａに接続される。第４アーム部２２ｄは、第３アーム部２２ｃと第２直流端子２０ｂとの間に接続される。第３アーム部２２ｃ及び第４アーム部２２ｄは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続される。

第５アーム部２２ｅは、第１直流端子２０ａに接続される。第６アーム部２２ｆは、第５アーム部２２ｅと第２直流端子２０ｂとの間に接続される。すなわち、第５アーム部２２ｅ及び第６アーム部２２ｆは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続されるとともに、第３アーム部２２ｃ及び第４アーム部２２ｄに対して並列に接続される。

主回路部１２では、第１アーム部２２ａ及び第２アーム部２２ｂによって第１レグＬＧ１が構成され、第３アーム部２２ｃ及び第４アーム部２２ｄによって第２レグＬＧ２が構成され、第５アーム部２２ｅ及び第６アーム部２２ｆによって第３レグＬＧ３が構成される。すなわち、この例において、主回路部１２は、３レグ、６アームの三相インバータである。第１アーム部２２ａ、第３アーム部２２ｃ及び第５アーム部２２ｅは、上側アームである。第２アーム部２２ｂ、第４アーム部２２ｄ及び第６アーム部２２ｆは、下側アームである。

第１アーム部２２ａは、直列に接続された複数の変換器ＵＰ１、ＵＰ２…ＵＰＭ_１を有する。第２アーム部２２ｂは、直列に接続された複数の変換器ＵＮ１、ＵＮ２…ＵＮＭ_２を有する。第３アーム部２２ｃは、直列に接続された複数の変換器ＶＰ１、ＶＰ２…ＶＰＭ_３を有する。第４アーム部２２ｄは、直列に接続された複数の変換器ＶＮ１、ＶＮ２…ＶＮＭ_４を有する。第５アーム部２２ｅは、直列に接続された複数の変換器ＷＰ１、ＷＰ２…ＷＰＭ_５を有する。第６アーム部２２ｆは、直列に接続された複数の変換器ＷＮ１、ＷＮ２…ＷＮＭ_６を有する。

但し、以下では、各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１、ＵＮ１、ＵＮ２…ＵＮＭ_２、ＶＰ１、ＶＰ２…ＶＰＭ_３、ＶＮ１、ＶＮ２…ＶＮＭ_４、ＷＰ１、ＷＰ２…ＷＰＭ_５、ＷＮ１、ＷＮ２…ＷＮＭ_６をまとめて呼称する場合に、「変換器ＣＥＬ」と称す。

各アーム部２２ａ〜２２ｆにおいて、Ｍ_１、Ｍ_２、Ｍ_３、Ｍ_４、Ｍ_５、Ｍ_６は、直列接続された変換器ＣＥＬの台数を表す。各アーム部２２ａ〜２２ｆにおいて、直列接続される変換器ＣＥＬの台数は、例えば、１００台〜１２０台程度である。但し、直列接続される変換器ＣＥＬの台数は、これに限ることなく、任意の台数でよい。

各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬの台数は、実質的に同じである。例えば、多数の各変換器ＣＥＬが接続される場合には、主回路部１２の動作に影響のない範囲において、各アーム部２２ａ〜２２ｆに設けられる変換器ＣＥＬの台数が異なってもよい。例えば、１つのアーム部に１００台の変換器ＣＥＬを直列に接続する場合、別のアーム部に設ける変換器ＣＥＬの台数は、１〜２台異なってもよい。

各アーム部２２ａ〜２２ｆのそれぞれは、バッファリアクトル２３ａ〜２３ｆと、複数の電流検出器２４ａ〜２４ｆと、をさらに有する。また、電力変換装置１０は、電圧検出器２５をさらに有する。

各バッファリアクトル２３ａ〜２３ｆは、各アーム部２２ａ〜２２ｆのそれぞれにおいて、各変換器ＣＥＬに直列に接続される。第１アーム部２２ａのバッファリアクトル２３ａは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＰ１との間に設けられる。第２アーム部２２ｂのバッファリアクトル２３ｂは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＮ１との間に設けられる。第３アーム部２２ｃのバッファリアクトル２３ｃは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＰ１との間に設けられる。第４アーム部２２ｄのバッファリアクトル２３ｄは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＮ１との間に設けられる。第５アーム部２２ｅのバッファリアクトル２３ｅは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＰ１との間に設けられる。第６アーム部２２ｆのバッファリアクトル２３ｆは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＮ１との間に設けられる。

電流検出器２４ａは、第１アーム部２２ａに設けられ、第１アーム部２２ａに流れる電流を検出する。すなわち、電流検出器２４ａは、第１アーム部２２ａのアーム電流を検出する。電流検出器２４ａは、図示を省略した配線などを介して制御回路１４に接続されている。電流検出器２４ａは、検出した第１アーム部２２ａの電流値Ｉ_ａ１を制御回路１４に入力する。これにより、制御回路１４には、第１アーム部２２ａの電流値Ｉ_ａ１が入力される。

以下同様に、電流検出器２４ｂは、第２アーム部２２ｂに流れる電流を検出し、検出した電流値Ｉ_ａ２を制御回路１４に入力する。電流検出器２４ｃは、第３アーム部２２ｃに流れる電流を検出し、検出した電流値Ｉ_ａ３を制御回路１４に入力する。電流検出器２４ｄは、第４アーム部２２ｄに流れる電流を検出し、検出した電流値Ｉ_ａ４を制御回路１４に入力する。電流検出器２４ｅは、第５アーム部２２ｅに流れる電流を検出し、検出した電流値Ｉ_ａ５を制御回路１４に入力する。電流検出器２４ｆは、第６アーム部２２ｆに流れる電流を検出し、検出した電流値Ｉ_ａ６を制御回路１４に入力する。

電圧検出器２５は、交流電力系統２の各相の交流電圧（相電圧）を検出し、検出値を制御回路１４に入力する。電圧検出器２５は、変圧器６の一次側に接続してもよいし、二次側に接続してもよい。ここで、交流電力系統２の３つの相を、それぞれＵ相、Ｖ相、Ｗ相とする。電圧検出器２５は、Ｕ相の交流電圧の電圧値Ｖｕを検出して制御回路１４に入力し、Ｖ相の交流電圧の電圧値Ｖｖを検出して制御回路１４に入力し、Ｗ相の交流電圧の電圧値Ｖｗを検出して制御回路１４に入力する。

主回路部１２では、第１アーム部２２ａと第２アーム部２２ｂとの接続点、第３アーム部２２ｃと第４アーム部２２ｄとの接続点、及び、第５アーム部２２ｅと第６アーム部２２ｆとの接続点のそれぞれが、交流出力点となる。

第１交流端子２１ａは、第１アーム部２２ａと第２アーム部２２ｂとの接続点に接続される。第２交流端子２１ｂは、第３アーム部２２ｃと第４アーム部２２ｄとの接続点に接続される。第３交流端子２１ｃは、第５アーム部２２ｅと第６アーム部２２ｆとの接続点に接続される。各交流端子２１ａ〜２１ｃは、例えば、変圧器６に接続される。

各変換器ＣＥＬは、信号線２６、２７を介して制御回路１４と接続される。制御回路１４は、信号線２６を介して変換器ＣＥＬに制御信号を入力することにより、変換器ＣＥＬの動作を制御する。また、変換器ＣＥＬは、例えば、変換器ＣＥＬの制御及び動作保護に関する制御信号や保護信号を信号線２７を介して制御回路１４に入力する。

図２は、変換器を模式的に表すブロック図である。
図２に表したように、変換器ＣＥＬは、第１接続端子４０ａと、第２接続端子４０ｂと、第１スイッチング素子４１と、第２スイッチング素子４２と、電荷蓄積素子４５と、ドライバ回路４６と、電圧検出器４７と、を有する。

各スイッチング素子４１、４２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子４１、４２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子４１、４２には、例えば、ノーマリオフ型の半導体素子が用いられる。

第２スイッチング素子４２の一対の主端子は、第１スイッチング素子４１の一対の主端子に対して直列に接続される。電荷蓄積素子４５は、第１スイッチング素子４１及び第２スイッチング素子４２に対して並列に接続される。電荷蓄積素子４５は、例えば、コンデンサである。第１接続端子４０ａは、第１スイッチング素子４１と第２スイッチング素子４２との間に接続される。第２接続端子４０ｂは、第１スイッチング素子４１の第２スイッチング素子４２に接続された主端子と反対側の主端子に接続される。

また、第１スイッチング素子４１には、一対の主端子に対して逆並列に整流素子４１ｄが接続されている。整流素子４１ｄの順方向は、第１スイッチング素子４１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子４２には、一対の主端子に対して逆並列に整流素子４２ｄが接続されている。整流素子４１ｄ、４２ｄは、いわゆる還流ダイオードである。

変換器ＣＥＬに対する電力の供給は、各接続端子４０ａ、４０ｂを介して行われる。変換器ＣＥＬにおいて、各スイッチング素子４１、４２は、ハーフブリッジ接続されている。換言すれば、変換器ＣＥＬは、双方向チョッパである。第１スイッチング素子４１は、いわゆるローサイドスイッチであり、第２スイッチング素子４２は、いわゆるハイサイドスイッチである。

各スイッチング素子４１、４２の制御端子は、ドライバ回路４６に入力されている。ドライバ回路４６は、信号線２６を介して制御回路１４に接続されている。制御回路１４は、各スイッチング素子４１、４２のオン・オフを制御するための制御信号を信号線２６を介してドライバ回路４６に送信する。ドライバ回路４６は、入力された制御信号に基づいて、各スイッチング素子４１、４２のオン・オフを切り替える。これにより、制御回路１４からの制御信号に応じて、各スイッチング素子４１、４２のオン・オフが制御される。制御回路１４は、各変換器ＣＥＬ毎に制御信号を生成し、各変換器ＣＥＬのそれぞれの各スイッチング素子４１、４２のオン・オフを制御する。これにより、制御回路１４は、主回路部１２による電力の変換を制御する。

電圧検出器４７は、電荷蓄積素子４５に対して並列に接続されている。また、電圧検出器４７は、信号線２７を介して制御回路１４に接続されている。電圧検出器４７は、電荷蓄積素子４５の電圧値Ｖｃを検出し、検出結果を制御回路１４に入力する。

図３は、制御回路を模式的に表すブロック図である。
図３に表したように、制御回路１４は、制御信号生成部５０と、電流指令生成部５１と、第１判定部５２と、第１起動指令生成部５３と、第２判定部５４と、第２起動指令生成部５５と、停止指令生成部５６と、バイパス指令生成部５７と、を有する。

制御信号生成部５０は、各変換器ＣＥＬのそれぞれの制御信号を生成し、制御信号を各変換器ＣＥＬに入力することにより、主回路部１２による電力の変換を制御する。制御信号生成部５０は、各電流検出器２４ａ〜２４ｆ、電圧検出器２５、及び電流指令生成部５１に接続されている。

制御信号生成部５０には、各電流検出器２４ａ〜２４ｆで検出された各電流値Ｉ_ａ１〜Ｉ_ａ６と、電圧検出器２５で検出された各電圧値Ｖｕ、Ｖｖ、Ｖｗと、が入力される。また、制御信号生成部５０には、交流電流系統２の各相の交流電流の有効電流指令値Ｉｑ^＊及び無効電流指令値Ｉｄ^＊と、各直流送電線３、４に流れる直流電流の直流電流指令値Ｉｄｃ^＊と、が入力される。

有効電流指令値Ｉｑ^＊及び無効電流指令値Ｉｄ^＊は、電流指令生成部５１から制御信号生成部５０に入力される。直流電流指令値Ｉｄｃ^＊は、例えば、上位のコントローラなどから制御信号生成部５０に入力される。

制御信号生成部５０は、例えば、各検出値のそれぞれが、直流電流指令値Ｉｄｃ^＊及び各交流電流指令値Ｉｑ^＊、Ｉｄ^＊と一致するように、各変換器ＣＥＬのそれぞれにおいて各スイッチング素子４１、４２のオン・オフのタイミングを決定し、決定したタイミングで各スイッチング素子４１、４２のオン・オフを制御する。このように、制御回路１４は、各電流検出器２４ａ〜２４ｆ及び電圧検出器２５の各検出値を基に、直流電流指令値Ｉｄｃ^＊及び各交流電流指令値Ｉｑ^＊、Ｉｄ^＊に応じた電流値となるように、主回路部１２の動作を制御する。

この際、制御信号生成部５０は、例えば、各電流値Ｉ_ａ１〜Ｉ_ａ６を基に、直流電流の検出値を算出する。電力変換装置１０の主回路部１２において、アーム電流には、直流成分と交流成分とが重畳する。このアーム電流の直流成分は、３相のアーム電流の和で求めることができる。そして、アーム電流の直流成分は、各直流送電線３、４に流れる直流電流と実質的に同じである。このように、制御信号生成部５０は、例えば、各アーム電流の和から直流電流の検出値を算出する。

電流指令生成部５１は、有効電力指令値Ｐ及び無効電力指令値Ｑの各交流電力指令値から各相の有効電流指令値Ｉｑ^＊及び無効電流指令値Ｉｄ^＊を生成し、各指令値Ｉｑ^＊、Ｉｄ^＊を制御信号生成部５０に入力する。有効電力指令値Ｐ及び無効電力指令値Ｑは、例えば、上位のコントローラなどから電流指令生成部５１に入力される。電流指令生成部５１は、例えば、入力された有効電力指令値Ｐ及び無効電力指令値Ｑから各電流指令値Ｉｑ^＊、Ｉｄ^＊を生成する。各指令値Ｐ、Ｑ、Ｉｑ^＊、Ｉｄ^＊のそれぞれは、例えば、実効値レベルの指令値である。

第１判定部５２には、各変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧値Ｖｃが入力される。第１判定部５２は、各変換器ＣＥＬの電圧値Ｖｃのそれぞれが第１閾値以上か否かを判定する。第１判定部５２は、停止指令生成部５６に接続されている。第１判定部５２は、判定結果を第１判定信号として停止指令生成部５６に入力する。第１判定部５２は、例えば、電圧値Ｖｃが第１閾値以上と判定された変換器ＣＥＬの個数の情報を第１判定信号として停止指令生成部５６に入力する。第１閾値は、電荷蓄積素子４５の電圧値Ｖｃの定格値よりも大きく設定される。第１閾値は、例えば、電荷蓄積素子４５の電圧値Ｖｃの定格値の１２５％に設定される。

第１起動指令生成部５３には、電圧検出器２５で検出された交流電力系統２の各相の電圧値Ｖｕ、Ｖｖ、Ｖｗと、各変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧値Ｖｃと、が入力される。第１起動指令生成部５３は、停止指令生成部５６に接続されている。第１起動指令生成部５３は、例えば、第１判定部５２で各電圧値Ｖｃの異常が検出された場合に、入力された各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃのそれぞれが正常か否かを判定し、正常である場合に、第１起動指令を停止指令生成部５６に入力する処理を行う。第１起動指令生成部５３は、例えば、各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃのそれぞれが定格値の±１５％以内である場合に、正常と判定する。

第２判定部５４には、各変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧値Ｖｃが入力される。第２判定部５４は、各変換器ＣＥＬの電圧値Ｖｃのそれぞれが第２閾値以上か否かを判定する。第２判定部５４は、停止指令生成部５６に接続されている。第２判定部５４は、判定結果を第２判定信号として停止指令生成部５６に入力する。第２判定部５４は、例えば、各変換器ＣＥＬの電圧値Ｖｃのいずれも第２閾値未満の状態をロー、各変換器ＣＥＬの電圧値Ｖｃのいずれかが第２閾値以上の状態をハイとする第２判定信号を停止指令生成部５６に入力する。

なお、本願明細書において、信号の入力及び停止には、信号の状態を変化させることも含むものとする。例えば、信号の状態をハイに設定することを「信号の入力」とし、信号の状態をローに設定することを「信号の停止」としてもよい。

第２閾値は、第１閾値よりも大きい値に設定される。第２閾値は、例えば、電荷蓄積素子４５の電圧値Ｖｃの定格値の１５０％に設定される。第２閾値は、例えば、電荷蓄積素子４５の許容可能な最大の電圧に設定される。第２閾値は、換言すれば、電荷蓄積素子４５の過電圧レベルである。第２閾値は、定格値の１５０％に限ることなく、電荷蓄積素子４５の耐圧に応じて適宜設定すればよい。また、第１閾値は、定格値の１２５％に限ることなく、電荷蓄積素子４５の定格値と第２閾値との間の任意の値でよい。第１閾値は、換言すれば、電荷蓄積素子４５の電圧値Ｖｃが定格値よりも上昇した電圧上昇レベルである。

第２起動指令生成部５５には、各変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧値Ｖｃが入力される。第２起動指令生成部５５は、停止指令生成部５６に接続されている。第２起動指令生成部５５は、例えば、第２判定部５４で各電圧値Ｖｃの異常が検出された場合に、入力された各電圧値Ｖｃのそれぞれが正常か否かを判定し、正常である場合に、第２起動指令を停止指令生成部５６に入力する処理を行う。第２起動指令生成部５５は、例えば、各電圧値Ｖｃのそれぞれが定格値の１１０％以下である場合に、正常と判定する。すなわち、第２起動指令生成部５５は、各電荷蓄積素子４５のいずれかが過電圧状態から自然放電などにより正常電圧に回復した場合に、正常と判定する。正常か否かの判定基準は、１１０％に限ることなく、第２閾値及び第１閾値よりも低い任意の値でよい。

この例では、第１判定部５２及び第２判定部５４のそれぞれに対応させて第１起動指令生成部５３と第２起動指令生成部５５とを制御回路１４に設けている。これに限ることなく、例えば、１つの起動指令生成部を第１判定部５２及び第２判定部５４に兼用させてもよい。

停止指令生成部５６は、制御信号生成部５０に接続されている。停止指令生成部５６は、第１判定信号及び第２判定信号を基に、変換器停止指令を生成し、変換器停止指令を制御信号生成部５０に入力する。また、停止指令生成部５６は、第１起動指令又は第２起動指令の入力に応答して、制御信号生成部５０への変換器停止指令の入力を停止する。

停止指令生成部５６は、例えば、第１判定信号を基に、電圧値Ｖｃが第１閾値以上と判定された変換器ＣＥＬの個数が、所定数を超えたか否かを判定し、所定数を超えた場合に、変換器停止指令を制御信号生成部５０に入力する。停止指令生成部５６は、例えば、電圧値Ｖｃが第１閾値以上と判定された変換器ＣＥＬの個数が、各アーム部２２ａ〜２２ｆのそれぞれにおいて３個を超えた場合に、変換器停止指令を制御信号生成部５０に入力する。換言すれば、停止指令生成部５６は、各アーム部２２ａ〜２２ｆにおいて４個以上の変換器ＣＥＬの電圧値Ｖｃが第１閾値以上となった場合に、変換器停止指令を制御信号生成部５０に入力する。また、停止指令生成部５６は、例えば、第２判定信号がハイになった場合に、変換器停止指令を制御信号生成部５０に入力する。

制御信号生成部５０は、停止指令生成部５６から変換器停止指令が入力された場合、各変換器ＣＥＬへの制御信号の入力を停止することにより、各変換器ＣＥＬの動作を停止させる。すなわち、主回路部１２による電力変換の動作を停止させる。制御信号生成部５０は、停止指令生成部５６から変換器停止指令が入力された場合、いわゆるゲートブロックを行う。そして、制御信号生成部５０は、変換器停止指令の停止に応答して、各変換器ＣＥＬの動作を再開させる。換言すれば、制御信号生成部５０は、変換器停止指令の停止に応答して、各変換器ＣＥＬを再起動させる。

バイパス指令生成部５７には、各変換器ＣＥＬのそれぞれの電荷蓄積素子４５の電圧値Ｖｃが入力される。バイパス指令生成部５７は、制御信号生成部５０に接続されている。バイパス指令生成部５７は、各変換器ＣＥＬの電圧値Ｖｃのそれぞれが第３閾値以上か否かを判定する。そして、バイパス指令生成部５７は、各変換器ＣＥＬの電圧値Ｖｃのいずれかが第３閾値以上となった場合に、その変換器ＣＥＬのバイパスを指示するバイパス指令を制御信号生成部５０に入力する。

制御信号生成部５０は、バイパス指令が入力された場合、該当する変換器ＣＥＬをバイパスさせる。この例において、制御信号生成部５０は、スイッチング素子４１をオン状態にし、スイッチング素子４２をオフ状態にする制御信号を変換器ＣＥＬに入力する。これにより、該当する変換器ＣＥＬをバイパスすることができる。バイパスとは、各接続端子４０ａ、４０ｂ間をスイッチング素子４１によって導通させることである。

制御信号生成部５０は、変換器ＣＥＬをバイパスさせた場合、例えば、該当する変換器ＣＥＬの電荷蓄積素子４５の電圧値Ｖｃが正常な範囲に復帰したとしても、該当する変換器ＣＥＬのバイパス状態を継続させる。制御信号生成部５０は、変換器ＣＥＬをバイパスさせた場合、その変換器ＣＥＬをバイパスさせたまま、残りの変換器ＣＥＬを用いて主回路部１２の運転を継続させる。バイパスさせた変換器ＣＥＬは、例えば、点検時に主回路部１２を停止させた状態で交換などの対応を行う。

第３閾値は、第１閾値と第２閾値との間に設定される。第３閾値は、例えば、電荷蓄積素子４５の電圧値Ｖｃの定格値の１３５％に設定される。第３閾値は、換言すれば、変換器ＣＥＬのバイパスレベルである。第３閾値は、定格値の１３５％に限ることなく、第１閾値と第２閾値との間の任意の値でよい。

図４は、第１判定部を模式的に表すブロック図である。
図４に表したように、第１判定部５２は、複数の判定回路６０ａ〜６０ｆを有する。第１判定部５２における各判定回路６０ａ〜６０ｆの数は、主回路部１２のアーム部の数に対応する。従って、この例において、第１判定部５２は、各アーム部２２ａ〜２２ｆに対応する６つの判定回路６０ａ〜６０ｆを有する。

判定回路６０ａは、第１アーム部２２ａに対応する。判定回路６０ａには、第１アーム部２２ａの各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１の電圧値Ｖｃが入力される。判定回路６０ａは、カウンタ６１と、複数の比較器６２（コンパレータ）と、を有する。比較器６２の数は、第１アーム部２２ａの各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１の数Ｍ_１と同じである。判定回路６０ａの各比較器６２は、第１アーム部２２ａの各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１に対応して設けられる。

各比較器６２は、２つの入力端子と、１つの出力端子と、を有する。各比較器６２の出力端子は、カウンタ６１に接続されている。各比較器６２の一方の入力端子は、第１閾値（電圧上昇レベル）に設定されている。この例において、各比較器６２の一方の入力端子は、電圧値Ｖｃの定格値の１２５％に設定されている。各比較器６２の他方の入力端子には、各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１のそれぞれの電圧値Ｖｃが入力される。各比較器６２は、入力された電圧値Ｖｃが第１閾値未満である場合に、ローをカウンタ６１に出力し、入力された電圧値Ｖｃが第１閾値以上である場合に、ハイをカウンタ６１に出力する。

カウンタ６１は、各比較器６２に接続されるとともに、停止指令生成部５６に接続されている。カウンタ６１は、各比較器６２の出力のハイの数をカウントし、カウントした値を第１カウント信号ｃｏｕｎｔ１として停止指令生成部５６に入力する。すなわち、カウンタ６１は、第１アーム部２２ａにおいて電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数を第１カウント信号ｃｏｕｎｔ１として停止指令生成部５６に入力する。

判定回路６０ｂは、第２アーム部２２ｂに対応する。判定回路６０ｃは、第３アーム部２２ｃに対応する。判定回路６０ｄは、第４アーム部２２ｄに対応する。判定回路６０ｅは、第５アーム部２２ｅに対応する。判定回路６０ｆは、第６アーム部２２ｆに対応する。判定回路６０ｂ〜６０ｆの構成は、判定回路６０ａの構成と実質的に同じである。図４においては、便宜的に図示を省略しているが、判定回路６０ｂ〜６０ｆのそれぞれは、判定回路６０ａと同様に、カウンタ６１と、複数の比較器６２と、を有する。

判定回路６０ｂは、第２アーム部２２ｂにおいて電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数を第２カウント信号ｃｏｕｎｔ２として停止指令生成部５６に入力する。判定回路６０ｃは、第３アーム部２２ｃにおいて電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数を第３カウント信号ｃｏｕｎｔ３として停止指令生成部５６に入力する。判定回路６０ｄは、第４アーム部２２ｄにおいて電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数を第４カウント信号ｃｏｕｎｔ４として停止指令生成部５６に入力する。判定回路６０ｅは、第５アーム部２２ｅにおいて電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数を第５カウント信号ｃｏｕｎｔ５として停止指令生成部５６に入力する。判定回路６０ｆは、第６アーム部２２ｆにおいて電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数を第６カウント信号ｃｏｕｎｔ６として停止指令生成部５６に入力する。以下、判定回路６０ｂ〜６０ｆは、判定回路６０ａと実質的に同じであるから、詳細な説明は省略する。

このように、第１判定部５２は、例えば、各カウント信号ｃｏｕｎｔ１〜ｃｏｕｎｔ６を第１判定信号として停止指令生成部５６に入力する。第１判定部５２の構成は、上記に限ることなく、各変換器ＣＥＬの電圧値Ｖｃのそれぞれが第１閾値以上か否かを判定可能な任意の構成でよい。

図５は、第２判定部を模式的に表すブロック図である。
図５に表したように、第２判定部５４は、ＯＲ回路６５と、複数の比較器６６と、を有する。比較器６６の数は、主回路部１２の各変換器ＣＥＬの数と同じである。

各比較器６６は、２つの入力端子と、１つの出力端子と、を有する。各比較器６６の出力端子は、ＯＲ回路６５に接続されている。各比較器６６の一方の入力端子は、第２閾値（過電圧レベル）に設定されている。この例において、各比較器６６の一方の入力端子は、電圧値Ｖｃの定格値の１５０％に設定されている。各比較器６６の他方の入力端子には、各変換器ＣＥＬのそれぞれの電圧値Ｖｃが入力される。各比較器６６は、入力された電圧値Ｖｃが第２閾値未満である場合に、ローをＯＲ回路６５に出力し、入力された電圧値Ｖｃが第２閾値以上である場合に、ハイをＯＲ回路６５に出力する。

ＯＲ回路６５は、各比較器６６に接続されるとともに、停止指令生成部５６に接続されている。ＯＲ回路６５は、各比較器６６の全ての出力がローである場合に、ローを停止指令生成部５６に入力し、各比較器６６のいずれかの出力がハイになった場合に、ハイを停止指令生成部５６に入力する。

これにより、第２判定部５４は、ＯＲ回路６５の出力を第２判定信号として停止指令生成部５６に入力する。第２判定部５４の構成は、上記に限ることなく、各変換器ＣＥＬの電圧値Ｖｃのいずれかが第２閾値以上か否かを判定可能な任意の構成でよい。

第１起動指令生成部５３は、例えば、複数の比較器を用いて各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃのそれぞれが正常な範囲内にあるか否かを比較することにより、第１起動指令を生成する。第１起動指令は、例えば、各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃのそれぞれが正常な範囲内にある場合にハイ、各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃのいずれかが正常な範囲から外れた場合にローとなる信号である。

第２起動指令生成部５５は、例えば、複数の比較器を用いて各電圧値Ｖｃが正常な範囲内にあるか否かを比較することにより、第２起動指令を生成する。第２起動指令は、例えば、各電圧値Ｖｃのそれぞれが正常な範囲内にある場合にハイ、各電圧値Ｖｃのいずれかが正常な範囲から外れた場合にローとなる信号である。

図６は、停止指令生成部と電流指令生成部とを模式的に表すブロック図である。
図６に表したように、停止指令生成部５６は、ＯＲ回路７０と、複数の比較器７１ａ〜７１ｆと、フリップフロップ７２、７５と、ＡＮＤ回路７３、７６と、遅延回路７４、７７と、ＯＲ回路７８と、を有する。

各比較器７１ａ〜７１ｆは、第１判定部５２の各判定回路６０ａ〜６０ｆに対応して設けられる。換言すれば、各比較器７１ａ〜７１ｆは、各アーム部２２ａ〜２２ｆに対応して設けられる。

各比較器７１ａ〜７１ｆは、２つの入力端子と、１つの出力端子と、を有する。各比較器７１ａ〜７１ｆの出力端子は、ＯＲ回路７０に接続されている。各比較器７１ａ〜７１ｆの一方の入力端子は、電圧上昇レベルを許容する変換器ＣＥＬの個数に相当する状態に設定されている。個数に相当する状態とは、例えば、個数に相当する電位やデジタル信号値などである。この例において、電圧上昇レベルを許容する変換器ＣＥＬの個数は、３個である。

比較器７１ａの他方の入力端子は、第１判定部５２の判定回路６０ａに接続されている。比較器７１ａの他方の入力端子には、第１カウント信号ｃｏｕｎｔ１が入力される。同様に、各比較器７１ｂ〜７１ｆの他方の入力端子は、各判定回路６０ｂ〜６０ｆに接続され、各比較器７１ｂ〜７１ｆには、各カウント信号ｃｏｕｎｔ２〜６が入力される。

各比較器７１ａ〜７１ｆは、各カウント信号ｃｏｕｎｔ１〜６を基に、電圧値Ｖｃが第１閾値以上となった変換器ＣＥＬの数が所定数を超えていない場合に、ローをＯＲ回路７０に出力し、所定数を超えた場合に、ハイをＯＲ回路７０に出力する。

ＯＲ回路７０は、各比較器７１ａ〜７１ｆに接続されるとともに、フリップフロップ７２のセット端子に接続されている。ＯＲ回路７０は、各比較器７１ａ〜７１ｆの全ての出力がローである場合に、ローをフリップフロップ７２に入力し、各比較器７１ａ〜７１ｆのいずれかの出力がハイになった場合に、ハイをフリップフロップ７２に入力する。

フリップフロップ７２のリセット端子は、ＡＮＤ回路７３の出力端子に接続されている。フリップフロップ７２の出力端子は、ＯＲ回路７８に接続されている。また、フリップフロップ７２の出力端子は、遅延回路７４の一端に接続されている。遅延回路７４の他端は、ＡＮＤ回路７３の一方の入力端子に接続されている。ＡＮＤ回路７３の他方の入力端子は、第１起動指令生成部５３に接続されている。ＡＮＤ回路７３の他方の入力端子には、第１起動指令が入力される。

フリップフロップ７２は、ＯＲ回路７０からハイが入力された場合に、リセット端子にハイが入力されるまで、遅延回路７４及びＯＲ回路７８にハイを出力する。遅延回路７４は、フリップフロップ７２の出力を所定時間遅延させてＡＮＤ回路７３に入力する。遅延回路７４の遅延時間は、例えば、数１０ｍｓ程度である。

ＡＮＤ回路７３は、第１起動指令及び遅延回路７４の出力の少なくとも一方がローである場合に、フリップフロップ７２のリセット端子にローを出力し、第１起動指令及び遅延回路７４の出力の双方がハイとなった場合に、フリップフロップ７２のリセット端子にハイを出力する。すなわち、ＡＮＤ回路７３は、第１起動指令及び遅延回路７４の出力の双方がハイとなった場合に、フリップフロップ７２をリセットする。

フリップフロップ７５のセット端子は、第２判定部５４に接続されている。フリップフロップ７５のセット端子には、第２判定信号が入力される。フリップフロップ７５の出力端子は、ＯＲ回路７８に接続されている。また、フリップフロップ７５の出力端子は、遅延回路７７の一端に接続されている。遅延回路７７の他端は、ＡＮＤ回路７６の一方の入力端子に接続されている。ＡＮＤ回路７６の他方の入力端子は、第２起動指令生成部５５に接続されている。ＡＮＤ回路７６の他方の入力端子には、第２起動指令が入力される。ＡＮＤ回路７６は、第２起動指令及び遅延回路７７の出力の双方がハイとなった場合に、フリップフロップ７５をリセットする。

ＯＲ回路７８の出力端子は、制御信号生成部５０に接続されている。停止指令生成部５６は、ＯＲ回路７８の出力を変換器停止指令として制御信号生成部５０に入力する。ＯＲ回路７８は、各フリップフロップ７２、７５の出力がいずれもローである場合に、ローを制御信号生成部５０に入力し、各フリップフロップ７２、７５のいずれかの出力がハイになった場合に、ハイを制御信号生成部５０に入力する。

図６に表した停止指令生成部５６では、各アーム部２２ａ〜２２ｆのいずれかにおいて、電圧値Ｖｃが第１閾値（電圧上昇レベル）以上となった変換器ＣＥＬの数が所定数を超えたと各比較器７１ａ〜７１ｆによって比較された場合に、ＯＲ回路７０の出力がハイになる。ＯＲ回路７０の出力がハイになると、フリップフロップ７２の出力がハイになり、ＯＲ回路７８の出力もハイになる。すなわち、制御信号生成部５０に変換器停止指令が入力される。

フリップフロップ７２の出力がハイになった状態において、各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃのそれぞれが正常な範囲内に戻り、第１起動指令がハイになると、フリップフロップ７２がリセットされ、フリップフロップ７２の出力がローになる。これにより、ＯＲ回路７８の出力もローになり、制御信号生成部５０への変換器停止指令の入力が停止される。この際、フリップフロップ７２の出力を遅延回路７４で遅延させてＡＮＤ回路７３に入力する。これにより、例えば、フリップフロップ７２の出力がローになった後、すぐにハイに切り替わってしまうことを抑制することができる。

また、停止指令生成部５６では、各変換器ＣＥＬの電圧値Ｖｃのいずれかが第２閾値（過電圧レベル）以上であると第２判定部５４で判定され、第２判定信号がハイになった場合に、フリップフロップ７５の出力がハイになり、ＯＲ回路７８の出力もハイになる。電圧上昇レベルの検出時と同様に、制御信号生成部５０に変換器停止指令が入力される。

フリップフロップ７５の出力がハイになった状態において、各電圧値Ｖｃが正常な範囲内に戻り、第２起動指令がハイになると、フリップフロップ７５がリセットされ、フリップフロップ７５の出力がローになる。これにより、ＯＲ回路７８の出力もローになり、制御信号生成部５０への変換器停止指令の入力が停止される。この際、フリップフロップ７５の出力を遅延回路７７で遅延させてＡＮＤ回路７６に入力する。これにより、例えば、フリップフロップ７５の出力がローになった後、すぐにハイに切り替わってしまうことを抑制することができる。

電流指令生成部５１は、ｄｑ変換部８０と、ＮＯＴゲート８１と、乗算器８２と、演算器８３と、を有する。ｄｑ変換部８０には、各電力指令値Ｐ、Ｑが入力される。ｄｑ変換部８０は、ｄｑ変換処理により、各電力指令値Ｐ、Ｑから有効電流指令値Ｉｑ１^＊、及び無効電流指令値Ｉｄ１^＊を生成する。ｄｑ変換部８０は、乗算器８２の一方の入力端子に接続されている。ｄｑ変換部８０は、生成した各電流指令値Ｉｑ１^＊、Ｉｄ１^＊を乗算器８２に入力する。

ＮＯＴゲート８１は、ＯＲ回路７８の出力端子と、乗算器８２の他方の入力端子と、に接続されている。ＮＯＴゲート８１には、変換器停止指令が入力される。ＮＯＴゲート８１は、変換器停止指令を反転させて乗算器８２に入力する。

乗算器８２の出力端子は、演算器８３に接続されている。乗算器８２は、各電流指令値Ｉｑ１^＊、Ｉｄ１^＊に対して、変換器停止指令の反転値を乗算する。そして、乗算器８２は、乗算後の各電流指令値Ｉｑ２^＊、Ｉｄ２^＊を演算器８３に入力する。

乗算器８２は、変換器停止指令がローである場合、各電流指令値Ｉｑ１^＊、Ｉｄ１^＊に対して、「１」を乗算し、各電流指令値Ｉｑ２^＊、Ｉｄ２^＊を算出する。換言すれば、乗算器８２は、変換器停止指令がローである場合、各電流指令値Ｉｑ１^＊、Ｉｄ１^＊をそのまま演算器８３に入力する。一方、乗算器８２は、変換器停止指令がハイである場合、各電流指令値Ｉｑ１^＊、Ｉｄ１^＊に対して、「０」を乗算し、各電流指令値Ｉｑ２^＊、Ｉｄ２^＊を算出する。換言すれば、乗算器８２は、変換器停止指令がハイである場合、有効電流指令値及び無効電流指令値を「０」に設定する。

演算器８３は、制御信号生成部５０に接続されている。演算器８３は、各電流指令値Ｉｑ２^＊、Ｉｄ２^＊に対して所定の演算を施すことにより、有効電流指令値Ｉｑ^＊及び無効電流指令値Ｉｄ^＊を生成し、各電流指令値Ｉｑ^＊、Ｉｄ^＊を制御信号生成部５０に入力する。

演算器８３には、例えば、ランプ関数が用いられる。演算器８３は、ランプ関数などを用いた演算処理により、変換器停止指令がハイからローに切り替わった時（ＮＯＴゲート８１の出力が「０」から「１」に切り替わった時）に、各電流指令値Ｉｑ^＊、Ｉｄ^＊を緩やかに立ち上げる。

このように、電流指令生成部５１は、各変換器ＣＥＬの停止時においては、各電流指令値Ｉｑ^＊、Ｉｄ^＊を絞り、各変換器ＣＥＬの動作を再開させる時においては、各電流指令値Ｉｑ^＊、Ｉｄ^＊を緩やかに立ち上げる。換言すれば、電流指令生成部５１は、各変換器ＣＥＬの停止時においては、各電流指令値Ｉｑ^＊、Ｉｄ^＊の絶対値を小さくし、各変換器ＣＥＬの動作を再開させる場合に、各電流指令値Ｉｑ^＊、Ｉｄ^＊の絶対値を徐々に大きくする。これにより、例えば、各変換器ＣＥＬの動作を再開させる時の電圧変動などを抑制することができる。

各変換器ＣＥＬの停止時の各電流指令値Ｉｑ^＊、Ｉｄ^＊は、「０」に限ることなく、例えば、各電力指令値Ｐ、Ｑに対応する各電流指令値Ｉｑ１^＊、Ｉｄ１^＊よりも小さい任意の値でよい。各変換器ＣＥＬの動作を再開させる時の各電流指令値Ｉｑ^＊、Ｉｄ^＊の立ち上げは、例えば、連続的に変化させてもよいし、ステップ状に変化させてもよい。

図７は、バイパス指令生成部を模式的に表すブロック図である。
図７に表したように、バイパス指令生成部５７は、複数の比較器８５を有する。比較器８５の数は、主回路部１２の各変換器ＣＥＬの数と同じである。

各比較器８５は、２つの入力端子と、１つの出力端子と、を有する。各比較器８５の出力端子は、制御信号生成部５０に接続されている。各比較器８５の一方の入力端子は、第３閾値（バイパスレベル）に設定されている。この例において、各比較器８５の一方の入力端子は、電圧値Ｖｃの定格値の１３５％に設定されている。各比較器８５の他方の入力端子には、各変換器ＣＥＬのそれぞれの電圧値Ｖｃが入力される。各比較器８５は、入力された電圧値Ｖｃが第３閾値未満である場合に、ローを制御信号生成部５０に出力し、入力された電圧値Ｖｃが第３閾値以上である場合に、ハイを制御信号生成部５０に出力する。すなわち、この例において、バイパス指令生成部５７は、各比較器８５の出力をバイパス指令として制御信号生成部５０に入力する。

このように、バイパス指令生成部５７は、複数の比較器８５を用いて各電圧値Ｖｃのそれぞれが第３閾値以上か否かを比較することにより、バイパス指令を生成する。これにより、制御信号生成部５０は、各比較器８５の出力を基に、どの変換器ＣＥＬの電圧値Ｖｃが第３閾値以上となったかを、認識することができる。

図８は、実施形態に係る電力変換装置の動作を模式的に表すフローチャートである。
図８に表したように、電力変換装置１０の制御回路１４では、動作を開始すると、まず、制御信号生成部５０が、各変換器ＣＥＬのそれぞれの制御信号を生成し、制御信号を各変換器ＣＥＬに入力することにより、各変換器ＣＥＬを動作させる（図８のステップＳ１）。これにより、主回路部１２において電力の変換が行われる。

各変換器ＣＥＬが動作を開始すると、第２判定部５４が、各変換器ＣＥＬの電圧値Ｖｃのそれぞれが過電圧レベル（第２閾値）以上か否かを判定する（図８のステップＳ２）。

第２判定部５４において過電圧レベル以上が判定されると、停止指令生成部５６から制御信号生成部５０に変換器停止指令が入力される。制御信号生成部５０は、変換器停止指令の入力に応じて各変換器ＣＥＬへの制御信号の入力を停止し、各変換器ＣＥＬの動作を停止させる（図８のステップＳ３）。

各変換器ＣＥＬの動作を停止させた後、自然放電などで各変換器ＣＥＬの電荷蓄積素子４５の電圧値Ｖｃが正常な範囲に復帰すると、停止指令生成部５６から制御信号生成部５０への変換器停止指令の入力が停止され、各変換器ＣＥＬの動作が再開される（図８のステップＳ４）。この際、電流指令生成部５１が、各電流指令値Ｉｑ^＊、Ｉｄ^＊を緩やかに立ち上げ、各変換器ＣＥＬの再起動にともなう電圧変動などを抑制する。

一方、ステップＳ２において、過電圧レベル未満が判定された場合には、停止指令生成部５６において、電圧値Ｖｃが電圧上昇レベル（第１閾値）以上と判定された変換器ＣＥＬの個数が、所定数を超えたか否かの判定が行われる（図８のステップＳ５）。

所定数を超えたと判定された場合には、各変換器ＣＥＬの動作が停止され、各電圧値Ｖｕ、Ｖｖ、Ｖｗ、Ｖｃが正常な範囲に復帰した後、各変換器ＣＥＬの動作が再開される。この場合にも、電流指令生成部５１が、各電流指令値Ｉｑ^＊、Ｉｄ^＊を緩やかに立ち上げ、各変換器ＣＥＬの再起動にともなう電圧変動などを抑制する。

所定数を超えていないと判定された場合には、バイパス指令生成部５７において、各変換器ＣＥＬの電圧値Ｖｃのそれぞれがバイパスレベル（第３閾値）以上か否かの判定が行われる（図８のステップＳ６）。

バイパスレベル以上と判定された場合には、バイパス指令生成部５７から制御信号生成部５０にバイパス指令が入力され、該当する変換器ＣＥＬがバイパスされる（図８のステップＳ７）。そして、バイパスレベル未満と判定された場合には、ステップＳ１の処理に戻り、以下、同様の処理が繰り返される。

このように、本実施形態に係る電力変換装置１０では、制御回路１４が、複数の変換器ＣＥＬを動作させた状態において、複数の変換器ＣＥＬのいずれかの電荷蓄積素子４５の電圧値Ｖｃが過電圧レベル以上になった場合に、複数の変換器ＣＥＬの動作を停止させるとともに、電圧値Ｖｃが電圧上昇レベル以上の変換器ＣＥＬの個数が所定数を超えた場合に、複数の変換器ＣＥＬの動作を停止させる。

電圧値Ｖｃに対して電圧上昇レベルを設定することにより、過電圧レベルのみを設定する場合に比べて、電荷蓄積素子４５の放電に必要となる時間を短くすることができる。すなわち、各変換器ＣＥＬの動作の停止時間を短くすることができる。従って、本実施形態に係る電力変換装置１０では、高い運用性を得ることができる。

また、電力変換装置１０では、電圧値Ｖｃが電圧上昇レベル以上の変換器ＣＥＬの個数が所定数を超えた場合に、複数の変換器ＣＥＬの動作を停止させる。従って、ノイズなどに起因する誤検出によって意図せず各変換器ＣＥＬの動作が停止してしまうことを抑制し、高い信頼性を得ることもできる。

また、制御回路１４は、複数の変換器ＣＥＬを動作させた状態において、複数の変換器ＣＥＬのいずれかの電荷蓄積素子４５の電圧値Ｖｃがバイパスレベル以上になった場合に、該当する変換器ＣＥＬをバイパスする。これにより、単独の変換器ＣＥＬの電荷蓄積素子４５の電圧上昇を抑制することができる。例えば、１つの変換器ＣＥＬの電圧値Ｖｃが過電圧レベルに達して、全ての変換器ＣＥＬの動作が停止してしまうことを抑制することができる。

また、制御回路１４は、各電流指令値Ｉｑ^＊、Ｉｄ^＊、Ｉｄｃ^＊に基づいて各変換器ＣＥＬの動作を制御するとともに、各変換器ＣＥＬの停止時においては、各電流指令値Ｉｑ^＊、Ｉｄ^＊の絶対値を小さくし、各変換器ＣＥＬの動作を再開させる場合に、各電流指令値Ｉｑ^＊、Ｉｄ^＊の絶対値を徐々に大きくする。これにより、例えば、各変換器ＣＥＬの動作を再開させる時の電圧変動などを抑制することができる。

図９（ａ）〜図９（ｅ）は、実施形態に係る電力変換装置の別の動作を模式的に表すグラフ図である。
図９（ａ）は、交流電力系統２のＵ相の交流電圧の電圧値Ｖｕの一例を模式的に表している。
図９（ｂ）は、交流電力系統２のＵ相の交流電流の電流値Ｉｕの一例を模式的に表している。
図９（ｃ）は、第１アーム部２２ａ（Ｕ相上アーム）の各変換器ＣＥＬの電荷蓄積素子４５の電圧値Ｖｃの一例を模式的に表している。図９（ｃ）では、便宜的に、第１アーム部２２ａに含まれる各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１のうちの４つの変換器ＣＥＬの電圧値Ｖｃを図示している。
図９（ｄ）は、第１アーム部２２ａのアーム電流の電流値Ｉ_ａ１の一例を模式的に表している。
図９（ｅ）は、直流送電線３、４に流れる直流電流の電流値Ｉｄｃの一例を模式的に表している。

図９（ａ）〜図９（ｅ）では、時刻ｔ１において、交流電力系統２のＵ相に地絡事故が発生した状態を模式的に表している。交流電力系統２に地絡事故が発生した状態で各変換器ＣＥＬを動作させると、各変換器ＣＥＬの電圧値Ｖｃが徐々に上昇する場合がある（図９（ａ）〜図９（ｅ）の時刻ｔ１〜ｔ２）。

制御回路１４は、電圧値Ｖｃが電圧上昇レベルＶ_ｒｉｓｅ以上の変換器ＣＥＬの個数が、所定数（この例では３個）を超えた場合に、各変換器ＣＥＬの動作を停止させる（図９（ａ）〜図９（ｅ）の時刻ｔ２）。

図９（ａ）〜図９（ｅ）では、時刻ｔ３において、交流電力系統２の地絡事故が復帰した状態を模式的に表している。制御回路１４は、各変換器ＣＥＬの動作の停止から所定時間の経過の後、各電圧値Ｖｕ、Ｖｖ、Ｖｗを基に、交流電力系統２の正常を確認し、正常である場合には、各変換器ＣＥＬの動作を再開させる（図９（ａ）〜図９（ｅ）の時刻ｔ４）。この際、制御回路１４は、各変換器ＣＥＬの動作の停止に応じて各電流指令値Ｉｑ^＊、Ｉｄ^＊を絞り、各変換器ＣＥＬの動作の再開に応じて各電流指令値Ｉｑ^＊、Ｉｄ^＊を緩やかに立ち上げる（図９（ａ）〜図９（ｅ）の時刻ｔ４〜ｔ５）。

所定時間は、例えば、数十ミリ秒程度（１０ｍｓ以上１００ｍｓ以下）である。この場合、各変換器ＣＥＬの電圧値Ｖｃは、あまり低下せず、電圧上昇レベルＶ_ｒｉｓｅ付近のままとなる。交流電力系統２が正常である場合には、例えば、各変換器ＣＥＬを動作させ、各変換器ＣＥＬの電圧値Ｖｃをバランスさせることにより、各電荷蓄積素子４５を自然放電させる場合よりも速く各電圧値Ｖｃを正常な範囲に復帰させることができる可能性がある。

このように、この例において、制御回路１４は、電圧上昇レベルＶ_ｒｉｓｅに基づいて各変換器ＣＥＬの動作を停止させた後、交流電力系統２の各電圧値Ｖｕ、Ｖｖ、Ｖｗを基に、各変換器ＣＥＬの電圧値Ｖｃが正常な範囲に復帰するよりも前に、各変換器ＣＥＬの動作を再開させる。制御回路１４は、例えば、各変換器ＣＥＬの動作を再開させた後、各電圧値Ｖｃが均等になるように各変換器ＣＥＬを動作させるバランス制御を行う。これにより、各変換器ＣＥＬの電圧値Ｖｃを正常な電圧にバランスさせた上で、主回路部１２の運転を継続することが可能となる。

制御回路１４は、例えば、各変換器ＣＥＬの動作を再開させた後、各変換器ＣＥＬのいずれかの電圧値Ｖｃが過電圧レベル以上になった場合に、各変換器ＣＥＬの動作を再び停止させる。あるいは、各変換器ＣＥＬの動作を再開させた後、電圧値Ｖｃが電圧上昇レベルＶ_ｒｉｓｅ以上の変換器ＣＥＬの個数が増えた場合に、各変換器ＣＥＬの動作を再び停止させてもよい。

各変換器ＣＥＬのいずれかの電圧値Ｖｃが過電圧レベル以上になって各変換器ＣＥＬの動作が停止した場合、各変換器ＣＥＬの電圧値Ｖｃを正常な範囲まで放電させるまでに、例えば、数分間かかってしまう場合がある。これに対し、この例では、数十ミリ秒程度の短い停止時間で各変換器ＣＥＬの動作を再開させることができる。この例では、各変換器ＣＥＬの停止時間をより短くし、電力変換装置１０の運用性をより向上させることができる。系統事故時などに１つの変換器ＣＥＬの電圧値Ｖｃが上昇した場合などにおいても、各変換器ＣＥＬの短期間の停止のみで電圧上昇を抑制し、各変換器ＣＥＬの長時間の停止を抑制することが可能となる。

図１０は、変換器の変形例を模式的に表すブロック図である。
図１０に表したように、この例において、変換器ＣＥＬは、第３スイッチング素子４３と、第４スイッチング素子４４と、をさらに含む。第３スイッチング素子４３、第４スイッチング素子４４には、第１スイッチング素子４１、第２スイッチング素子４２と実質的に同じ素子が用いられる。

第４スイッチング素子４４の一対の主端子は、第３スイッチング素子４３の一対の主端子に対して直列に接続される。また、第３スイッチング素子４３及び第４スイッチング素子４４は、第１スイッチング素子４１及び第２スイッチング素子４２に対して並列に接続される。電荷蓄積素子４５は、第１スイッチング素子４１及び第２スイッチング素子４２に対して並列に接続されるとともに、第３スイッチング素子４３及び第４スイッチング素子４４に対して並列に接続される。

第３スイッチング素子４３には、一対の主端子に対して逆並列に整流素子４３ｄが接続されている。第４スイッチング素子４４には、一対の主端子に対して逆並列に整流素子４４ｄが接続されている。

変換器ＣＥＬの第１接続端子４０ａは、第１スイッチング素子４１と第２スイッチング素子４２との間に接続されている。第２接続端子４０ｂは、第３スイッチング素子４３と第４スイッチング素子４４との間に接続されている。この例において、第２接続端子４０ｂは、第３スイッチング素子４３を介して第１スイッチング素子４１の第２スイッチング素子４２に接続された主端子と反対側の主端子に接続される。すなわち、この例において、各スイッチング素子４１〜４４は、フルブリッジ接続されている。この例において、変換器ＣＥＬは、フルブリッジ回路である。ドライバ回路４６は、入力された制御信号に基づいて、各スイッチング素子４１〜４４のオン・オフを切り替える。

このように、ＭＭＣ型の主回路部１２に用いられる変換器ＣＥＬは、ハーフブリッジ回路でもよいし、フルブリッジ回路でもよい。フルブリッジ回路の変換器ＣＥＬをバイパスする場合には、スイッチング素子４１、４３をオン状態にし、スイッチング素子４２、４４をオフ状態にする。もしくは、スイッチング素子４１、４３をオフ状態にし、スイッチング素子４２、４４をオン状態にする。これにより、フルブリッジ回路の変換器ＣＥＬにおいても、各接続端子４０ａ、４０ｂ間を各スイッチング素子４１〜４４によってバイパスすることができる。

図１１は、主回路部の変形例を模式的に表すブロック図である。
図１１に表したように、この例の主回路部１２ａでは、図１に表した変圧器６、及びバッファリアクトル２３ａ〜２３ｆが省略され、これらの代わりに、３巻線トランス１１１〜１１３が設けられている。

３巻線トランス１１１は、第１アーム部２２ａと第２アーム部２２ｂとの間に設けられている。３巻線トランス１１１は、一次巻線１１１ａと、二次巻線１１１ｂと、三次巻線１１１ｃと、を有する。３巻線トランス１１１の一次巻線１１１ａは、交流電力系統２に接続されている。二次巻線１１１ｂは、上側アームである第１アーム部２２ａの負端子に接続されている。三次巻線１１１ｃは、下側アームである第２アーム部２２ｂの正端子に接続されている。

３巻線トランス１１２は、第３アーム部２２ｃと第４アーム部２２ｄとの間に設けられている。３巻線トランス１１２は、一次巻線１１２ａと、二次巻線１１２ｂと、三次巻線１１２ｃと、を有する。３巻線トランス１１２の一次巻線１１２ａは、交流電力系統２に接続されている。二次巻線１１２ｂは、上側アームである第３アーム部２２ｃの負端子に接続されている。三次巻線１１２ｃは、下側アームである第４アーム部２２ｄの正端子に接続されている。

３巻線トランス１１３は、第５アーム部２２ｅと第６アーム部２２ｆとの間に設けられている。３巻線トランス１１３は、一次巻線１１３ａと、二次巻線１１３ｂと、三次巻線１１３ｃと、を有する。３巻線トランス１１３の一次巻線１１３ａは、交流電力系統２に接続されている。二次巻線１１３ｂは、上側アームである第５アーム部２２ｅの負端子に接続されている。三次巻線１１３ｃは、下側アームである第６アーム部２２ｆの正端子に接続されている。

また、各３巻線トランス１１１〜１１３では、二次巻線１１１ｂと三次巻線１１１ｃとの中性点、二次巻線１１２ｂと三次巻線１１２ｃとの中性点、及び二次巻線１１３ｂと三次巻線１１３ｃとの中性点のそれぞれが、互いに接続されている。

図１１に表した主回路部１２ａも、図１に表した主回路部１２と同様の動作で交直変換を行うことができる。この例の主回路部１２ａでは、主回路部１２に比べてバッファリアクトル２３ａ〜２３ｆなどを省略することができ、部品点数を削減することができる。例えば、電力変換装置１０の大型化やコスト増を抑制することができる。

上記各実施形態では、主回路部１２、１２ａにＭＭＣ型の電力変換器を用いている。主回路部１２、１２ａは、ＭＭＣ型に限ることなく、複数の変換器ＣＥＬを直列に接続する他の方式の電力変換器でもよい。

電力変換装置１０は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置１０による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…交流電力系統、 ３、４…直流送電線、 ６…変圧器、 １０…電力変換装置、 １２、１２ａ…主回路部、 １４…制御回路、 ２０ａ、２０ｂ…直流端子、 ２１ａ〜２１ｃ…第１〜第３交流端子、 ２２ａ〜２２ｆ…第１〜第６アーム部、 ２３ａ〜２３ｆ…バッファリアクトル、 ２４ａ〜２４ｆ…電流検出器、 ２５…電圧検出部、 ２５ａ…第１検出系統、 ２５ｂ…第２検出系統、 ２６、２７…信号線、 ４０ａ、４０ｂ…第１、第２接続端子、 ４１〜４４…第１〜第４スイッチング素子、 ４５…電荷蓄積素子、 ４６…ドライバ回路、 ４７…電圧検出器、 ５０…制御信号生成部、 ５１…電流指令生成部、 ５２…第１判定部、 ５３…第１起動指令生成部、 ５４…第２判定部、 ５５…第２起動指令生成部、 ５６…停止指令生成部、 ５７…バイパス指令生成部、 ６０ａ〜６０ｆ…判定回路、 ６１…カウンタ、 ６２…比較器、 ６５…ＯＲ回路、 ６６…比較器、 ７０…ＯＲ回路、 ７１ａ〜７１ｆ…比較器、 ７２、７５…フリップフロップ、 ７３、７６…ＡＮＤ回路、 ７４、７７…遅延回路、 ７８…ＯＲ回路、 ８０…ｄｑ変換部、 ８１…ＮＯＴゲート、 ８２…乗算器、 ８３…演算器８３、 ８５…比較器、 １１１〜１１３…３巻線トランス、 １１１ａ、１１２ａ、１１３ａ…一次巻線、 １１１ｂ、１１２ｂ、１１３ｂ…二次巻線、 １１１ｃ、１１２ｃ、１１３ｃ…三次巻線、 ＣＥＬ…変換器

Claims (5)

1. 直列に接続された複数の変換器を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う主回路部と、
   前記複数の変換器の動作を制御する制御回路と、
   を備え、
   前記複数の変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子に並列に接続された電荷蓄積素子と、前記電荷蓄積素子の電圧値を検出して前記制御回路に入力する電圧検出器と、を有し、
   前記制御回路は、前記複数の変換器を動作させた状態において、前記複数の変換器のいずれかの前記電圧値が過電圧レベル以上になった場合に、前記複数の変換器の動作を停止させるとともに、前記電圧値が前記過電圧レベルよりも低い電圧上昇レベル以上の前記変換器の個数が所定数を超えた場合に、前記複数の変換器の動作を停止させる電力変換装置。
2. 前記制御回路は、前記複数の変換器を動作させた状態において、前記複数の変換器のいずれかの前記電圧値が前記過電圧レベルと前記電圧上昇レベルとの間のバイパスレベル以上になった場合に、該当する前記変換器をバイパスする請求項１記載の電力変換装置。
3. 前記交流電力の交流電圧の電圧値を検出して前記制御回路に入力する電圧検出器をさらに備え、
   前記制御回路は、前記電圧上昇レベルに基づいて前記複数の変換器の動作を停止させた場合、前記交流電圧の電圧値が正常な範囲に復帰した後、前記複数の変換器の動作を再開させる請求項１又は２に記載の電力変換装置。
4. 前記制御回路は、前記交流電力の交流電流の電流指令値に基づいて前記複数の変換器の動作を制御するとともに、前記複数の変換器の停止時においては、前記電流指令値の絶対値を小さくし、前記複数の変換器の動作を再開させる場合に、前記電流指令値の絶対値を徐々に大きくする請求項３記載の電力変換装置。
5. 直列に接続された複数の変換器を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う主回路部と、
   前記複数の変換器の動作を制御する制御回路と、
   を備え、
   前記複数の変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子に並列に接続された電荷蓄積素子と、前記電荷蓄積素子の電圧値を検出して前記制御回路に入力する電圧検出器と、を有する電力変換装置の制御方法であって、
   前記複数の変換器を動作させた状態において、前記複数の変換器のいずれかの前記電圧値が過電圧レベル以上になった場合に、前記複数の変換器の動作を停止させる工程と、
   前記電圧値が前記過電圧レベルよりも低い電圧上昇レベル以上の前記変換器の個数が所定数を超えた場合に、前記複数の変換器の動作を停止させる工程と、
   を有する電力変換装置の制御方法。

Images