JP7414380B2 - 電力変換装置 - Google Patents

Description

本発明の実施形態は、電力変換装置に関する。

複数の変換器を直列に接続した電力変換装置がある。各変換器は、複数のスイッチング素子と、複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、を有する。

上記のように構成された電力変換装置において、電力変換装置につながる負荷や系統の異常、電力変換装置の過電流などにより、電力変換装置を急停止させる場合がある。電力変換装置を急停止させる場合には、各変換器の全てのスイッチング素子をオフ状態にする操作が行われる。こうした操作は、例えば、ゲートブロック操作などと呼ばれている。

各変換器の全てのスイッチング素子をオフ状態に切り替え、電力変換装置を急停止させると、誘導性の負荷や系統のインダクタンス成分、電力変換装置につながるトランスのインダクタンス成分の影響などにより、電力変換装置に流れる電流は、徐々に減衰していき、最終的にゼロとなる。この減衰過程の電流は、各変換器の電荷蓄積素子に流れ込み、電荷蓄積素子の電圧を大きくしてしまう可能性がある。

電荷蓄積素子の電圧が大きくなりすぎると、電力変換装置の運転を再開する際などにも、その変換器が運転不能となってしまう。さらに、条件によっては、電荷蓄積素子の電圧の大きさにより、その変換器の電荷蓄積素子やスイッチング素子が故障してしまう可能性もある。

このため、複数の変換器を直列に接続した電力変換装置においては、運転を急停止した際にも、各変換器の電荷蓄積素子の電圧が大きくなることを抑制できるようにすることが望まれる。

特開２０１５－１２７２６号公報

本発明の実施形態は、運転を急停止した際にも、直列に接続した複数の変換器の電荷蓄積素子の電圧が大きくなることを抑制できる電力変換装置を提供する。

本発明の実施形態によれば、直列に接続された複数の変換器を有するアーム部を有し、前記複数の変換器の動作により、電力の変換を行う主回路部と、前記主回路部の動作を制御する制御装置と、を備え、前記複数の変換器のそれぞれは、一対の接続端子と、複数のスイッチング素子と、前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、前記電荷蓄積素子の電圧を検出する電圧検出器と、を有し、前記一対の接続端子を介して直列に接続されるとともに、前記複数のスイッチング素子のスイッチングにより、前記電荷蓄積素子の電圧を前記一対の接続端子間に出力する出力状態と、前記一対の接続端子間を導通させたバイパス状態と、前記複数のスイッチング素子をオフ状態とした停止状態と、を切り替え可能であり、前記主回路部は、停止指令に基づく運転停止期間において、前記電圧検出器の検出結果を基に、前記複数の変換器のうち、前記電荷蓄積素子の電圧の大きさの大きい順番に所定数の前記変換器を前記バイパス状態とし、残りの前記変換器を前記停止状態とする電力変換装置が提供される。

運転を急停止した際にも、直列に接続した複数の変換器の電荷蓄積素子の電圧が大きくなることを抑制できる電力変換装置が提供される。

第１の実施形態に係る電力変換装置を模式的に表すブロック図である。 変換器を模式的に表すブロック図である。 制御装置を模式的に表すブロック図である。 図４（ａ）～図４（ｈ）は、電力変換装置の動作の一例を模式的に表すグラフである。 第２の実施形態に係る変換器を模式的に表すブロック図である。 第２の実施形態に係る制御装置を模式的に表すブロック図である。 第３の実施形態に係る制御装置を模式的に表すブロック図である。 第４の実施形態に係る制御装置を模式的に表すブロック図である。 第５の実施形態に係る制御装置を模式的に表すブロック図である。 第６の実施形態に係る制御回路を模式的に表すブロック図である。 電力変換装置の変形例を模式的に表すブロック図である。 電力変換装置の変形例を模式的に表すブロック図である。 電力変換装置の変形例を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、主回路部１２と、制御装置１４と、を備える。電力変換装置１０は、例えば、直流送電システムに用いられる。電力変換装置１０は、直流送電システムにおいて、交流電力系統２及び一対の直流送電線３、４に接続される。

直流送電システムは、例えば、変圧器６を有する。電力変換装置１０の主回路部１２は、変圧器６を介して交流電力系統２に接続される。交流電力系統２の交流電力は、三相交流電力である。より詳しくは、対称三相交流電力である。変圧器６は、交流電力系統２の三相交流電力を主回路部１２に対応した交流電力に変換する。変圧器６は、主回路部１２に合わせて三相交流電力の各相の実効値を変化させる。変圧器６は、三相変圧器である。変圧器６は、必要に応じて設けられ、省略可能である。主回路部１２には、交流電力系統２の三相交流電力を直接供給してもよい。

電力変換装置１０は、交流電力系統２から供給された三相交流電力を直流電力に変換し、変換後の直流電力を直流送電線３、４に供給する。また、電力変換装置１０は、直流送電線３、４から供給された直流電力を三相交流電力に変換し、変換後の三相交流電力を交流電力系統２に供給する。このように、電力変換装置１０は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。

例えば、直流送電線３は、直流電力の高圧側の送電線であり、直流送電線４は、直流電力の低圧側の送電線である。電力変換装置１０は、直流送電線３側が高圧、直流送電線４側が低圧となるように、変換後の直流電力を直流送電線３、４に出力する。

主回路部１２は、交流電力系統２と各直流送電線３、４との間に設けられる。主回路部１２は、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。主回路部１２は、例えば、直列に接続された複数の変換器を有するマルチレベル電力変換器である。主回路部１２は、例えば、ＭＭＣ（Modular Multilevel Converter）型の電力変換器である。ＭＭＣ型の主回路部１２は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続又はフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部１２は、複数の変換器の動作により、電力の変換を行う。主回路部１２は、例えば、複数の変換器の各スイッチング素子のスイッチングにより、交直変換を行う。

制御装置１４は、主回路部１２に接続されている。制御装置１４は、各スイッチング素子のオン・オフを制御することにより、主回路部１２による三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を制御する。

主回路部１２は、第１及び第２の一対の直流端子２０ａ、２０ｂと、第１～第３の３つの交流端子２１ａ～２１ｃと、第１～第６の６つのアーム部２２ａ～２２ｆと、を有する。

第１直流端子２０ａは、高圧側の直流送電線３に接続される。第２直流端子２０ｂは、低圧側の直流送電線４に接続される。これにより、主回路部１２によって変換された直流電力が直流送電線３、４に供給されるとともに、直流送電線３、４から供給された直流電力が主回路部１２に入力される。

第１アーム部２２ａは、第１直流端子２０ａに接続される。第２アーム部２２ｂは、第１アーム部２２ａと第２直流端子２０ｂとの間に接続される。第１アーム部２２ａ及び第２アーム部２２ｂは、各直流端子２０ａ、２０ｂの間に直列に接続される。

第３アーム部２２ｃは、第１直流端子２０ａに接続される。第４アーム部２２ｄは、第３アーム部２２ｃと第２直流端子２０ｂとの間に接続される。第３アーム部２２ｃ及び第４アーム部２２ｄは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続される。

第５アーム部２２ｅは、第１直流端子２０ａに接続される。第６アーム部２２ｆは、第５アーム部２２ｅと第２直流端子２０ｂとの間に接続される。すなわち、第５アーム部２２ｅ及び第６アーム部２２ｆは、第１アーム部２２ａ及び第２アーム部２２ｂに対して並列に接続されるとともに、第３アーム部２２ｃ及び第４アーム部２２ｄに対して並列に接続される。

主回路部１２では、第１アーム部２２ａ及び第２アーム部２２ｂによって第１レグＬＧ１が構成され、第３アーム部２２ｃ及び第４アーム部２２ｄによって第２レグＬＧ２が構成され、第５アーム部２２ｅ及び第６アーム部２２ｆによって第３レグＬＧ３が構成される。すなわち、この例において、主回路部１２は、３レグ、６アームの三相インバータである。第１アーム部２２ａ、第３アーム部２２ｃ及び第５アーム部２２ｅは、上側アームである。第２アーム部２２ｂ、第４アーム部２２ｄ及び第６アーム部２２ｆは、下側アームである。このように、主回路部１２は、複数のスイッチング素子によって構成される複数のアーム部及び複数のレグを有する。主回路部１２は、例えば、２レグ、４アームの単相インバータなどでもよい。アーム部及びレグの数は、上記に限ることなく、任意の数でよい。

第１アーム部２２ａは、直列に接続された複数の変換器ＵＰ１、ＵＰ２…ＵＰＭ_１を有する。第２アーム部２２ｂは、直列に接続された複数の変換器ＵＮ１、ＵＮ２…ＵＮＭ_２を有する。第３アーム部２２ｃは、直列に接続された複数の変換器ＶＰ１、ＶＰ２…ＶＰＭ_３を有する。第４アーム部２２ｄは、直列に接続された複数の変換器ＶＮ１、ＶＮ２…ＶＮＭ_４を有する。第５アーム部２２ｅは、直列に接続された複数の変換器ＷＰ１、ＷＰ２…ＷＰＭ_５を有する。第６アーム部２２ｆは、直列に接続された複数の変換器ＷＮ１、ＷＮ２…ＷＮＭ_６を有する。

但し、以下では、各変換器ＵＰ１、ＵＰ２…ＵＰＭ_１、ＵＮ１、ＵＮ２…ＵＮＭ_２、ＶＰ１、ＶＰ２…ＶＰＭ_３、ＶＮ１、ＶＮ２…ＶＮＭ_４、ＷＰ１、ＷＰ２…ＷＰＭ_５、ＷＮ１、ＷＮ２…ＷＮＭ_６をまとめて呼称する場合に、「変換器ＣＥＬ」と称す。

各アーム部２２ａ～２２ｆにおいて、Ｍ_１、Ｍ_２、Ｍ_３、Ｍ_４、Ｍ_５、Ｍ_６は、直列接続された変換器ＣＥＬの台数を表す。各アーム部２２ａ～２２ｆにおいて、直列接続される変換器ＣＥＬの台数は、例えば、１００台～１２０台程度である。但し、直列接続される変換器ＣＥＬの台数は、これに限ることなく、任意の台数でよい。

各アーム部２２ａ～２２ｆに設けられる変換器ＣＥＬの台数は、実質的に同じである。例えば、多数の各変換器ＣＥＬが接続される場合には、主回路部１２の動作に影響のない範囲において、各アーム部２２ａ～２２ｆに設けられる変換器ＣＥＬの台数が異なってもよい。例えば、１つのアーム部に１００台の変換器ＣＥＬを直列に接続する場合、別のアーム部に設ける変換器ＣＥＬの台数は、１～２台異なってもよい。

各アーム部２２ａ～２２ｆのそれぞれは、バッファリアクトル２３ａ～２３ｆと、複数の電流検出器２４ａ～２４ｆと、をさらに有する。また、電力変換装置１０は、電圧検出部２５をさらに有する。

各バッファリアクトル２３ａ～２３ｆは、各アーム部２２ａ～２２ｆのそれぞれにおいて、各変換器ＣＥＬに直列に接続される。第１アーム部２２ａのバッファリアクトル２３ａは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＰ１との間に設けられる。第２アーム部２２ｂのバッファリアクトル２３ｂは、交流端子２１ａと第１アーム部２２ａ及び第２アーム部２２ｂとの接続点と変換器ＵＮ１との間に設けられる。第３アーム部２２ｃのバッファリアクトル２３ｃは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＰ１との間に設けられる。第４アーム部２２ｄのバッファリアクトル２３ｄは、交流端子２１ｂと第３アーム部２２ｃ及び第４アーム部２２ｄとの接続点と変換器ＶＮ１との間に設けられる。第５アーム部２２ｅのバッファリアクトル２３ｅは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＰ１との間に設けられる。第６アーム部２２ｆのバッファリアクトル２３ｆは、交流端子２１ｃと第５アーム部２２ｅ及び第６アーム部２２ｆとの接続点と変換器ＷＮ１との間に設けられる。

電流検出器２４ａは、第１アーム部２２ａに設けられ、第１アーム部２２ａに流れる電流を検出する。すなわち、電流検出器２４ａは、第１アーム部２２ａのアーム電流を検出する。電流検出器２４ａは、図示を省略した配線などを介して制御装置１４に接続されている。電流検出器２４ａは、検出した第１アーム部２２ａの電流値を制御装置１４に入力する。これにより、制御装置１４には、第１アーム部２２ａの電流値が入力される。

以下同様に、電流検出器２４ｂは、第２アーム部２２ｂに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｃは、第３アーム部２２ｃに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｄは、第４アーム部２２ｄに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｅは、第５アーム部２２ｅに流れる電流を検出し、検出した電流値を制御装置１４に入力する。電流検出器２４ｆは、第６アーム部２２ｆに流れる電流を検出し、検出した電流値を制御装置１４に入力する。

電圧検出部２５は、交流電力系統２の各相の交流電圧（相電圧）を検出し、検出値を制御装置１４に入力する。電圧検出部２５は、変圧器６の一次側に接続してもよいし、二次側に接続してもよい。

主回路部１２では、第１アーム部２２ａと第２アーム部２２ｂとの接続点、第３アーム部２２ｃと第４アーム部２２ｄとの接続点、及び、第５アーム部２２ｅと第６アーム部２２ｆとの接続点のそれぞれが、交流出力点となる。

第１交流端子２１ａは、第１アーム部２２ａと第２アーム部２２ｂとの接続点に接続される。第２交流端子２１ｂは、第３アーム部２２ｃと第４アーム部２２ｄとの接続点に接続される。第３交流端子２１ｃは、第５アーム部２２ｅと第６アーム部２２ｆとの接続点に接続される。各交流端子２１ａ～２１ｃは、例えば、変圧器６に接続される。

各変換器ＣＥＬは、信号線２６を介して制御装置１４と接続される。制御装置１４は、信号線２６を介して変換器ＣＥＬに制御信号を入力することにより、変換器ＣＥＬの動作を制御する。また、変換器ＣＥＬは、例えば、変換器ＣＥＬの制御及び動作保護に関する制御信号や保護信号を図示されていない別の信号線を介して制御装置１４に入力する。

図２は、変換器を模式的に表すブロック図である。
図２に表したように、変換器ＣＥＬは、チョッパ回路４０と、制御部４２と、給電回路４４と、電圧検出器４６と、を有する。

チョッパ回路４０は、第１接続端子５０ａと、第２接続端子５０ｂと、第１スイッチング素子５１と、第２スイッチング素子５２と、電荷蓄積素子５５と、を有する。各スイッチング素子５１、５２のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子５１、５２には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。

各スイッチング素子５１、５２は、一対の主端子間に電流を流せるようにするオン状態と、一対の主端子間に流れる電流を遮断するオフ状態と、を切り替える。オフ状態は、一対の主端子間に完全に電流が流れない状態に限ることなく、例えば、変換器ＣＥＬの動作に影響の無い程度の微弱な電流が一対の主端子間に流れる状態でもよい。オフ状態は、換言すれば、一対の主端子間に電流を十分に小さくした状態である。各スイッチング素子５１、５２には、例えば、ノーマリオフ型の半導体素子が用いられる。

第２スイッチング素子５２の一対の主端子は、第１スイッチング素子５１の一対の主端子に対して直列に接続される。電荷蓄積素子５５は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続される。電荷蓄積素子５５は、例えば、コンデンサである。

第１接続端子５０ａは、第１スイッチング素子５１と第２スイッチング素子５２との間に接続される。第２接続端子５０ｂは、第１スイッチング素子５１の第２スイッチング素子５２に接続された主端子と反対側の主端子に接続される。

また、第１スイッチング素子５１には、一対の主端子に対して逆並列に整流素子５１ｄが接続されている。整流素子５１ｄの順方向は、第１スイッチング素子５１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子５２には、一対の主端子に対して逆並列に整流素子５２ｄが接続されている。整流素子５１ｄ、５２ｄは、いわゆる還流ダイオードである。

同一アーム部内の複数の変換器ＣＥＬは、一対の接続端子５０ａ、５０ｂを介して直列に接続される。チョッパ回路４０に対する電力の供給は、各接続端子５０ａ、５０ｂを介して行われる。チョッパ回路４０において、各スイッチング素子５１、５２は、ハーフブリッジ接続されている。第１スイッチング素子５１は、いわゆるローサイドスイッチであり、第２スイッチング素子５２は、いわゆるハイサイドスイッチである。

制御部４２は、各スイッチング素子５１、５２のオン・オフを制御する。制御部４２は、制御回路６０と、駆動回路６１、６２と、を有する。制御回路６０は、信号線２６を介して制御装置１４に接続されている。制御装置１４は、各スイッチング素子５１、５２のオン・オフを制御するための制御信号を信号線２６を介して制御回路６０に送信する。制御回路６０は、入力された制御信号に基づいて、各スイッチング素子５１、５２のオン・オフを切り替えるための駆動信号を駆動回路６１、６２に入力する。

駆動回路６１は、第１スイッチング素子５１の制御端子に接続されている。駆動回路６２は、第２スイッチング素子５２の制御端子に接続されている。駆動回路６１、６２は、制御回路６０から入力された駆動信号に基づいて、各スイッチング素子５１、５２のオン・オフを切り替える。これにより、制御装置１４からの制御信号に応じて、各スイッチング素子５１、５２のオン・オフが制御される。制御装置１４は、各変換器ＣＥＬ毎に制御信号を生成し、各変換器ＣＥＬのそれぞれの各スイッチング素子５１、５２のオン・オフを制御する。これにより、制御装置１４は、主回路部１２による電力の変換を制御する。なお、制御部４２の構成は、上記に限ることなく、各スイッチング素子５１、５２のオン・オフを制御可能な任意の構成でよい。

給電回路４４は、チョッパ回路４０の電荷蓄積素子５５に対して並列に接続されている。給電回路４４は、電荷蓄積素子５５に蓄積された電荷を基に、制御部４２の制御電源を生成し、生成した制御電源を制御部４２に供給する。給電回路４４は、例えば、制御回路６０及び駆動回路６１、６２のそれぞれに対応する制御電源を生成し、制御回路６０及び駆動回路６１、６２のそれぞれに対応する制御電源を供給する。制御部４２は、給電回路４４からの制御電源の供給に応じて動作する。

電圧検出器４６は、電荷蓄積素子５５と電気的に接続されている。また、電圧検出器４６は、例えば、信号線２６を介して制御装置１４と接続されている。電圧検出器４６は、電荷蓄積素子５５の電圧Ｖｃを検出し、検出結果を制御装置１４に入力する。

図３は、制御装置を模式的に表すブロック図である。
図３に表したように、制御装置１４は、制御指令生成部１００と、停止指令生成部１０２と、停止制御部１０４と、インタロック部１０６と、遅延回路１０８と、電圧抑制制御部１１０と、切替器１１２と、を有する。なお、図３では、便宜的に、制御装置１４のうち、１つの変換器ＣＥＬに対する制御信号を生成する部分のみを図示している。

制御指令生成部１００は、複数の変換器ＣＥＬの各スイッチング素子５１、５２のスイッチングを制御するための制御指令を生成する。制御指令生成部１００は、１つの変換器ＣＥＬに対し、第１スイッチング素子５１のスイッチングを制御するための第１制御指令と、第２スイッチング素子５２のスイッチングを制御するための第２制御指令と、を生成する。

制御指令生成部１００は、例えば、第１スイッチング素子５１をオフ状態とする際に、第１制御指令をローレベルとし、第１スイッチング素子５１をオン状態とする際に、第１制御指令をハイレベルとする。同様に、制御指令生成部１００は、例えば、第２スイッチング素子５２をオフ状態とする際に、第２制御指令をローレベルとし、第２スイッチング素子５２をオン状態とする際に、第２制御指令をハイレベルとする。但し、各制御指令の状態と各スイッチング素子５１、５２の状態との関係は、上記に限定されるものではない。各制御指令は、各スイッチング素子５１、５２のスイッチングを制御可能な任意の指令でよい。

制御指令生成部１００は、例えば、主回路部１２の交流の出力電圧の基準となる信号波（電圧基準）と、搬送波（キャリア信号）と、を基に、各変換器ＣＥＬのそれぞれの第１制御指令及び第２制御指令を生成する。

停止指令生成部１０２は、主回路部１２の運転を停止させるための停止指令を生成する。停止指令は、換言すれば、主回路部１２を運転させる運転期間と、主回路部１２の運転を停止させる運転停止期間と、を切り替えるための指令である。停止指令は、例えば、ゲートブロック指令などと呼ばれる場合もある。停止指令生成部１０２は、例えば、電力変換装置１０のシーケンス制御や保護制御を担う。停止指令生成部１０２は、主回路部１２を運転や停止させる際に、停止指令を操作する。停止指令生成部１０２は、例えば、系統の事故などにより、アーム電流が過大になると、停止指令を操作し、アーム電流を減衰させて主回路部１２を保護する。

停止指令生成部１０２は、例えば、外部から入力されるアーム電流の検出値や指令などに基づいて停止指令の状態を操作し、主回路部１２の運転を停止させる。換言すれば、停止指令生成部１０２は、外部からの入力に基づいて主回路部１２を停止させる状態か否かを判定し、停止させる状態であると判定したことに応答して主回路部１２の運転を停止させる停止指令を出力する。なお、停止指令は、制御装置１４内で生成することなく、上位のコントローラなどの外部の装置から制御装置１４に入力してもよい。

停止指令生成部１０２は、例えば、主回路部１２を運転させる際に、停止指令をローレーベルとし、主回路部１２の運転を停止させる際に、停止指令をハイレベルとする。換言すれば、停止指令は、主回路部１２を運転させる際に、ローレーベルとなり、主回路部１２の運転を停止させる際に、ハイレベルとなる。但し、停止指令の状態と主回路部１２の運転の状態との関係は、上記に限定されるものではない。

停止制御部１０４には、制御指令生成部１００から出力された各制御指令が入力されるとともに、停止指令生成部１０２から出力された停止指令が入力される。停止制御部１０４は、停止指令が主回路部１２を運転させる状態の時にのみ、制御指令生成部１００から入力された各制御指令を出力する。そして、停止制御部１０４は、停止指令が主回路部１２の運転を停止させる状態の時には、各スイッチング素子５１、５２をオフ状態とする制御指令を出力する。

停止制御部１０４は、例えば、１つの変換器ＣＥＬに対して２つのＡＮＤ回路１０４ａ、１０４ｂを有する。換言すれば、停止制御部１０４は、各変換器ＣＥＬのそれぞれに対し、第１制御指令に対応するＡＮＤ回路１０４ａと、第２制御指令に対応するＡＮＤ回路１０４ｂと、を有する。

ＡＮＤ回路１０４ａの一方の入力には、第１制御指令が入力される。ＡＮＤ回路１０４ａの他方の入力には、ＮＯＴゲートを介して停止指令が入力される。ＡＮＤ回路１０４ｂの一方の入力には、第２制御指令が入力される。ＡＮＤ回路１０４ｂの他方の入力には、ＮＯＴゲートを介して停止指令が入力される。これにより、停止指令が、主回路部１２を運転させるローレーベルの時には、各制御指令に応じた出力が、ＡＮＤ回路１０４ａ、１０４ｂから出力され、停止指令が、主回路部１２の運転を停止させるハイレベルの時には、各スイッチング素子５１、５２をオフ状態とするローレベルが、ＡＮＤ回路１０４ａ、１０４ｂから出力される。

停止制御部１０４の出力は、インタロック部１０６に入力される。インタロック部１０６は、変換器ＣＥＬの第１スイッチング素子５１及び第２スイッチング素子５２が短絡状態になるような制御信号を排除したり、各スイッチング素子５１、５２の最小のオン期間や最小のオフ期間を確保するように、第１制御指令を補正した信号である第１制御信号、及び第２制御指令を補正した信号である第２制御信号を出力する。

制御装置１４は、インタロック部１０６から出力された第１制御信号及び第２制御信号を信号線２６を介して対応する変換器ＣＥＬに入力する。第１制御信号は、例えば、制御回路６０を介して第１駆動信号に変換され、駆動回路６１に入力される。第２制御信号は、例えば、制御回路６０を介して第２駆動信号に変換され、駆動回路６２に入力される。

これにより、第１制御信号がハイレベルの時には、第１スイッチング素子５１がオン状態となり、第１制御信号がローレベルの時には、第１スイッチング素子５１がオフ状態となる。同様に、第２制御信号がハイレベルの時には、第２スイッチング素子５２がオン状態となり、第２制御信号がローレベルの時には、第２スイッチング素子５２がオフ状態となる。第１制御信号及び第２制御信号は、同時にハイレベルにならないように、制御指令生成部１００あるいはインタロック部１０６によって制御される。

第２制御信号がハイレベルの時には、電荷蓄積素子５５の電圧が各接続端子５０ａ、５０ｂ間に現れる。第１制御信号がハイレベルの時には、各接続端子５０ａ、５０ｂ間が導通し、各接続端子５０ａ、５０ｂ間の電圧は、実質的にゼロになる。

このように、複数の変換器ＣＥＬは、制御装置１４からの制御信号に基づく各スイッチング素子５１、５２のスイッチングにより、電荷蓄積素子５５の電圧を各接続端子５０ａ、５０ｂ間に出力する出力状態と、各接続端子５０ａ、５０ｂ間を導通させたバイパス状態と、各スイッチング素子５１、５２をオフ状態とした停止状態と、を切り替え可能である。なお、インタロック部１０６は、各変換器ＣＥＬに設けてもよい。インタロック部１０６は、例えば、各変換器ＣＥＬの制御回路６０に設けてもよい。また、制御回路６０を介することなく、インタロック部１０６から出力される第１制御信号及び第２制御信号を第１駆動信号及び第２駆動信号として各変換器ＣＥＬの駆動回路６１、６２に直接的に入力する構成としてもよい。

第１制御信号及び第２制御信号がともにローレベルの時（変換器ＣＥＬが停止状態の時）には、アーム電流の向きによって各接続端子５０ａ、５０ｂ間の電圧が決まる。例えば、第１接続端子５０ａから主回路Ｐ端子側の向き（第２接続端子５０ｂから第１接続端子５０ａに向かう向き）にアーム電流が流れている時には、整流素子５１ｄがオンし、各接続端子５０ａ、５０ｂ間の電圧は、実質的にゼロになる。反対に、主回路Ｐ端子側から第１接続端子５０ａの向き（第１接続端子５０ａから第２接続端子５０ｂに向かう向き）にアーム電流が流れている時には、整流素子５２ｄがオンし、電荷蓄積素子５５が充電され、各接続端子５０ａ、５０ｂ間には、電荷蓄積素子５５の電圧が現れる。

遅延回路１０８は、停止指令生成部１０２と停止制御部１０４との間に設けられている。遅延回路１０８は、例えば、停止指令生成部１０２と停止制御部１０４のＡＮＤ回路１０４ａとの間に設けられる。遅延回路１０８は、停止指令生成部１０２から第１制御指令側のＡＮＤ回路１０４ａに入力される停止指令の変化を所定時間遅らせる。換言すれば、遅延回路１０８は、停止指令の変化を所定時間遅らせた遅延停止指令をＡＮＤ回路１０４ａに入力する。遅延回路１０８は、例えば、ＡＮＤ回路１０４ａに入力される停止指令のローレベルからハイレベルへの変化を所定時間遅らせるオンディレイを設定する。これにより、第１制御指令側のＡＮＤ回路１０４ａに入力される遅延停止指令の変化は、第２制御指令側のＡＮＤ回路１０４ｂに入力される停止指令の変化よりも所定時間遅れる。

遅延回路１０８が停止指令を遅らせる所定時間は、例えば、系統の事故などにより過大となったアーム電流を減衰させるのに必要な時間に設定される。より具体的には、遅延回路１０８の所定時間は、例えば、過大となったアーム電流が減衰して実質的にゼロになるのに十分な時間に設定される。遅延回路１０８の所定時間は、例えば、１ｍｓから数十ｍｓ程度に設定される。

電圧抑制制御部１１０は、停止指令に基づいて主回路部１２の運転を停止させた際に、アーム電流によって変換器ＣＥＬの電荷蓄積素子５５が充電されることによる電荷蓄積素子５５の電圧の大きさの増大を抑制するための制御指令を生成する。

電圧抑制制御部１１０には、例えば、信号線２６を介して各変換器ＣＥＬから制御装置１４に入力された各変換器ＣＥＬのそれぞれの電荷蓄積素子５５の電圧の情報と、第１スイッチング素子５１及び第２スイッチング素子５２をオフ状態とする変換器ＣＥＬの台数の情報と、が入力される。変換器ＣＥＬの台数の情報は、換言すれば、停止状態とする変換器ＣＥＬの台数の情報である。

停止状態とする変換器ＣＥＬの台数は、例えば、主回路部１２の運転を停止させた際に、アーム電流を減衰させるのに必要な電圧を出力できるだけの変換器ＣＥＬの台数に設定される。停止状態とする変換器ＣＥＬの台数は、例えば、交流電力系統２の電圧が変圧器６により主回路部１２側に変圧された電圧よりも高い電圧を、主回路部１２の交流端子２１ａ～２１ｃに出現可能な台数に設定する。このように、停止状態とする変換器ＣＥＬの台数を設定することにより、例えば、主回路部１２の運転を停止させた際に、アーム部が短絡状態となってしまったり、少ない台数の変換器ＣＥＬに対して過度な電流や電圧が入力されてしまうことを抑制することができる。

電圧抑制制御部１１０は、入力された電圧の情報と、台数の情報と、を基に、電圧の大きさの増大を抑制するための制御指令を生成する。電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の低い変換器ＣＥＬから順番に、入力された台数の情報と同じ数の変換器ＣＥＬの第１スイッチング素子５１をオフ状態とする制御指令を生成する。換言すれば、電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の低い変換器ＣＥＬから順番に、入力された台数の情報と同じ数の変換器ＣＥＬについては、ローレベルの制御指令を生成する。電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさの小さい変換器ＣＥＬから順番に、所定数の変換器ＣＥＬを停止状態とする。

そして、電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、残りの変換器ＣＥＬについて、第１スイッチング素子５１をオン状態とする制御指令を生成する。換言すれば、電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の高い変換器ＣＥＬから順番に、１つのアーム部の各変換器ＣＥＬの直列接続数から入力された台数の情報の数を引いた数の変換器ＣＥＬの第１スイッチング素子５１をオン状態とする制御指令を生成する。電圧抑制制御部１１０は、残りの変換器ＣＥＬについては、ハイレベルの制御指令を生成する。電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬから順番に、所定数の変換器ＣＥＬをバイパス状態とする。

電圧抑制制御部１１０は、入力された電圧の情報を基に、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの順番を確認する。電圧抑制制御部１１０は、例えば、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの順番を、所定時間の経過に基づいて定期的に確認する。電圧抑制制御部１１０は、順番が変化した場合には、変化した順番に応じて、第１スイッチング素子５１をオフ状態とする変換器ＣＥＬと、第１スイッチング素子５１をオン状態とする変換器ＣＥＬと、を再選択する。換言すれば、電圧抑制制御部１１０は、電荷蓄積素子５５の電圧の大きさの順番が変化した場合に、バイパス状態とする所定数の変換器ＣＥＬを再選択する。

切替器１１２は、制御指令生成部１００と停止制御部１０４との間、及び電圧抑制制御部１１０と停止制御部１０４との間に設けられている。より詳しくは、切替器１１２は、制御指令生成部１００と停止制御部１０４のＡＮＤ回路１０４ａとの間、及び電圧抑制制御部１１０と停止制御部１０４のＡＮＤ回路１０４ａとの間に設けられている。

また、切替器１１２は、停止指令生成部１０２と接続されている。切替器１１２には、停止指令生成部１０２から停止指令が入力される。切替器１１２は、停止指令が主回路部１２を運転させる状態の時には、制御指令生成部１００から出力された第１制御指令を停止制御部１０４のＡＮＤ回路１０４ａに入力する。そして、切替器１１２は、停止指令が主回路部１２の運転を停止させる状態の時には、電圧抑制制御部１１０から出力された電圧の大きさの増大を抑制するための制御指令を停止制御部１０４のＡＮＤ回路１０４ａに入力する。

図４（ａ）～図４（ｈ）は、電力変換装置の動作の一例を模式的に表すグラフである。 図４（ａ）～図４（ｈ）は、アーム部内の１つの変換器ＣＥＬの動作の一例を模式的に表している。
図４（ａ）は、制御指令生成部１００で生成される第２制御指令の一例を表す。
図４（ｂ）は、制御指令生成部１００で生成される第１制御指令の一例を表す。
図４（ｃ）は、停止指令生成部１０２で生成される停止指令の一例を表す。
図４（ｄ）は、遅延回路１０８から出力される遅延停止指令の一例を表す。
図４（ｅ）は、インタロック部１０６から出力される第２制御信号の一例を表す。
図４（ｆ）は、インタロック部１０６から出力される第１制御信号の一例を表す。
図４（ｇ）は、変換器ＣＥＬの電荷蓄積素子５５の電圧の一例を表す。
図４（ｈ）は、アーム部に流れるアーム電流の一例を表す。

図４（ａ）～図４（ｈ）では、正弦波状のアーム電流を流して運転している最中に、系統の故障などにより、アーム電流の過電流が発生した状況での動作の一例を表している。主回路部１２が正常に動作している場合、停止指令生成部１０２は、停止指令をローレベルに設定する（図４（ａ）～図４（ｈ）の時刻ｔ０～ｔ１）。換言すれば、主回路部１２が正常に動作している場合には、停止指令生成部１０２は、主回路部１２を運転期間にする状態に停止指令を設定する。

停止指令がローレベルである場合には、切替器１１２が、制御指令生成部１００で生成された第１制御指令を停止制御部１０４のＡＮＤ回路１０４ａに入力する。また、停止指令がローレベルである場合には、ＡＮＤ回路１０４ａが、制御指令生成部１００で生成された第１制御指令を出力し、ＡＮＤ回路１０４ｂが、制御指令生成部１００で生成された第２制御指令を出力する。

従って、停止指令がローレベルである場合には、制御指令生成部１００で生成された第１制御指令に応じた第１制御信号がインタロック部１０６から出力されるとともに、制御指令生成部１００で生成された第２制御指令に応じた第２制御信号がインタロック部１０６から出力される。これにより、停止指令がローレベルである場合には、制御指令生成部１００の第１制御指令に基づいて変換器ＣＥＬの第１スイッチング素子５１のスイッチングが制御されるとともに、制御指令生成部１００の第２制御指令に基づいて変換器ＣＥＬの第２スイッチング素子５２のスイッチングが制御される。停止指令がローレベルである場合には、変換器ＣＥＬが、制御装置１４からの制御信号に基づいて出力状態又はバイパス状態に切り替えられる。

停止指令生成部１０２は、例えば、アーム電流の過電流を検出した際に、停止指令をローレベルからハイレベルに切り替える（図４（ａ）～図４（ｈ）の時刻ｔ１）。換言すれば、停止指令生成部１０２は、アーム電流の過電流を検出した際に、主回路部１２を運転期間にする状態から主回路部１２を運転停止期間にする状態に停止指令を切り替える。

停止指令がハイレベルに切り替わると、ＡＮＤ回路１０４ｂは、ローレベルを出力する。従って、停止指令がハイレベルである場合には、第２制御信号がローレベルとなり、第２制御指令の状態に関わらず、第２スイッチング素子５２は、オフ状態となる。

一方で、ＡＮＤ回路１０４ａに対しては、遅延回路１０８が、停止指令の変化を所定時間遅らせた遅延停止指令を入力する。従って、停止指令がローレベルからハイレベルに切り替わった際にも、停止指令の切り替わりのタイミングから所定時間が経過するまでの期間については、第１スイッチング素子５１のスイッチングの制御が可能となる。

また、停止指令がローレベルからハイレベルに切り替わると、切替器１１２が、電圧抑制制御部１１０から出力された電圧の大きさの増大を抑制するための制御指令を停止制御部１０４のＡＮＤ回路１０４ａに入力する。

図４（ａ）～図４（ｈ）の時刻ｔ１においては、該当する変換器ＣＥＬの電荷蓄積素子５５の電圧が、同一アーム部内の他の変換器ＣＥＬの電荷蓄積素子５５の電圧よりも比較的低く、電圧抑制制御部１１０が、該当する変換器ＣＥＬについてローレベルの制御指令を生成した状態を表している。すなわち、図４（ａ）～図４（ｈ）の時刻ｔ１においては、ＡＮＤ回路１０４ｂの出力に基づいて第２スイッチング素子５２がオフ状態となり、電圧抑制制御部１１０の制御に基づいて第１スイッチング素子５１もオフ状態となった状態を表している。換言すれば、図４（ａ）～図４（ｈ）の時刻ｔ１においては、該当する変換器ＣＥＬが、停止状態となった状態を表している。

各スイッチング素子５１、５２がオフ状態となり、かつ第１接続端子５０ａから第２接続端子５０ｂに向かう向きにアーム電流が流れている場合には、整流素子５２ｄがオンし、電荷蓄積素子５５がアーム電流によって充電される。これにより、電荷蓄積素子５５の電圧が上昇する（図４（ａ）～図４（ｈ）の時刻ｔ１～ｔ２）。

電荷蓄積素子５５の電圧が上昇し、同一アーム部内の各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの順番が変化すると、電圧抑制制御部１１０が、変化した順番に応じて、第１スイッチング素子５１をオフ状態とする変換器ＣＥＬと、第１スイッチング素子５１をオン状態とする変換器ＣＥＬと、を再選択する。換言すれば、電圧抑制制御部１１０が、変化した順番に応じて、停止状態とする変換器ＣＥＬと、バイパス状態とする変換器ＣＥＬと、を再選択する。

図４（ａ）～図４（ｈ）では、時刻ｔ２において、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの順番が変化し、電圧抑制制御部１１０が、該当する変換器ＣＥＬについてハイレベルの制御指令を生成した状態を表している。

また、図４（ｇ）では、時刻ｔ２において第１スイッチング素子５１をオン状態とした際の電荷蓄積素子５５の電圧の変化の一例を実線で表すとともに、時刻ｔ２においても第１スイッチング素子５１をオフ状態としたままの際の電荷蓄積素子５５の電圧の変化の一例を破線で表している。

図４（ｇ）に破線で表したように、第１スイッチング素子５１をオフ状態としたままの場合（該当する変換器ＣＥＬが停止状態のままの場合）には、アーム電流が減衰し、実質的にゼロとなるまで、電荷蓄積素子５５がアーム電流によって充電される。このため、電荷蓄積素子５５の電圧が過電圧となり、該当する変換器ＣＥＬが運転不能となってしまったり、該当する変換器ＣＥＬの故障などを招いてしまう可能性が生じる。

これに対し、電圧抑制制御部１１０が、該当する変換器ＣＥＬの制御指令をローレベルからハイレベルに切り替えると、第１スイッチング素子５１がオン状態となる。すなわち、該当する変換器ＣＥＬが、停止状態からバイパス状態に切り替わる。これにより、第１接続端子５０ａから第２接続端子５０ｂに向かう向きにアーム電流が流れている場合においても、各接続端子５０ａ、５０ｂ間が導通し、各接続端子５０ａ、５０ｂ間の電圧が、実質的にゼロになる。これにより、図４（ｇ）に実線で表したように、アーム電流による電荷蓄積素子５５の充電が抑制され、該当する変換器ＣＥＬの電荷蓄積素子５５の電圧の上昇が抑制される（図４（ａ）～図４（ｈ）の時刻ｔ２）。

停止指令の切り替わりのタイミングから所定時間が経過すると、遅延回路１０８が、遅延停止指令をローレベルからハイレベルに切り替える。遅延停止指令がハイレベルに切り替わると、ＡＮＤ回路１０４ａは、ローレベルを出力する。従って、遅延停止指令がハイレベルである場合には、第１制御信号がローレベルとなり、第１制御指令や電圧抑制制御部１１０の制御指令の状態に関わらず、第１スイッチング素子５１は、オフ状態となる。すなわち、運転停止期間に切り替わったタイミングから所定時間が経過した後は、複数の変換器ＣＥＬが全て停止状態となる。

前述のように、停止指令を遅らせる所定時間は、例えば、系統の事故などにより過大となったアーム電流を減衰させるのに必要な時間に設定される。アーム電流が十分に減衰した後に第１スイッチング素子５１をオフ状態とすることにより、第１スイッチング素子５１をオフ状態とした後にも、アーム電流による電荷蓄積素子５５の充電を抑制することができる。また、所定時間の経過後に第１スイッチング素子５１及び第２スイッチング素子５２をオフ状態としておくことにより、例えば、系統側や直流送電線側に流出入する電流をより確実に減衰できる。

以上、説明したように、本実施形態に係る電力変換装置１０では、主回路部１２が、停止指令に基づく運転停止期間において、電圧検出器４６の検出結果を基に、複数の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさの小さい変換器ＣＥＬについては停止状態とし、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬについてはバイパス状態とする。この例では、主回路部１２は、制御装置１４の制御に基づいて、運転停止期間において、電荷蓄積素子５５の電圧の大きさの小さい変換器ＣＥＬを停止状態とし、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とする。換言すれば、この例では、制御装置１４が、運転停止期間において、主回路部１２の複数の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさの小さい変換器ＣＥＬを停止状態とし、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とする。

このように、運転停止期間において、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とすることにより、停止指令に基づいて主回路部１２の運転を急停止した際にも、直列に接続した複数の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制することができる。例えば、直列に接続された複数の変換器ＣＥＬのうちの一部の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなり、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさに偏りが生じてしまうことを抑制することができる。

また、本実施形態に係る電力変換装置１０では、主回路部１２が、運転停止期間において、電荷蓄積素子５５の電圧の大きさの大きい順番に所定数の変換器ＣＥＬをバイパス状態とし、残りの変換器ＣＥＬを停止状態としている。これにより、例えば、アーム部が短絡状態となってしまったり、少ない台数の変換器ＣＥＬに対して過度な電流や電圧が入力されてしまうことを抑制することができる。あるいは、主回路部１２に流出入する電流をより確実に減衰させることができる。

この例では、第１スイッチング素子５１及び第２スイッチング素子５２をオフ状態とする（停止状態とする）変換器ＣＥＬの台数の情報を電圧抑制制御部１１０に対して設定することにより、主回路部１２において、電荷蓄積素子５５の電圧の大きさの大きい順番に所定数の変換器ＣＥＬがバイパス状態となり、残りの変換器ＣＥＬが停止状態となるようにしている。例えば、上記とは反対に、バイパス状態とする変換器ＣＥＬの台数の情報を電圧抑制制御部１１０に設定することにより、主回路部１２において、電荷蓄積素子５５の電圧の大きさの大きい順番に所定数の変換器ＣＥＬがバイパス状態となり、残りの変換器ＣＥＬが停止状態となるようにしてもよい。主回路部１２が、運転停止期間において、電荷蓄積素子５５の電圧の大きさの大きい順番に所定数の変換器ＣＥＬをバイパス状態とし、残りの変換器ＣＥＬを停止状態とするための構成は、上記に限ることなく、上記を実現可能な任意の構成でよい。

また、本実施形態に係る電力変換装置１０では、主回路部１２が、運転停止期間において、電荷蓄積素子５５の電圧の大きさの順番が変化した場合に、バイパス状態とする所定数の変換器ＣＥＬを再選択する。この例において、主回路部１２は、制御装置１４の制御に基づいて、運転停止期間において、電荷蓄積素子５５の電圧の大きさの順番が変化した場合に、バイパス状態とする所定数の変換器ＣＥＬを再選択する。換言すれば、制御装置１４が、運転停止期間において、電荷蓄積素子５５の電圧の大きさの順番が変化した場合に、バイパス状態とする所定数の変換器ＣＥＬを再選択する。これにより、例えば、一部の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなり、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさに偏りが生じてしまうことを、より確実に抑制することができる。

また、本実施形態に係る電力変換装置１０では、主回路部１２が、運転停止期間において、少なくとも所定数の変換器ＣＥＬを停止状態とする。主回路部１２は、電荷蓄積素子５５の電圧の大きさの小さい順番に所定数の変換器ＣＥＬを停止状態とする。これにより、例えば、アーム部が短絡状態となってしまったり、少ない台数の変換器ＣＥＬに対して過度な電流や電圧が入力されてしまうことを、より確実に抑制することができる。主回路部１２に流出入する電流をより確実に減衰させることができる。

この例では、第１スイッチング素子５１及び第２スイッチング素子５２をオフ状態とする（停止状態とする）変換器ＣＥＬの台数の情報を電圧抑制制御部１１０に対して設定することにより、運転停止期間において、少なくとも所定数の変換器ＣＥＬを停止状態としている。但し、主回路部１２が、運転停止期間において、少なくとも所定数の変換器ＣＥＬを停止状態とするための構成は、上記に限ることなく、上記を実現可能な任意の構成でよい。

また、本実施形態に係る電力変換装置１０では、主回路部１２が、運転停止期間に切り替わったタイミングから所定時間が経過するまでの期間において、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、所定時間が経過した後は、複数の変換器ＣＥＬを全て停止状態としている。これにより、例えば、主回路部１２に流出入する電流をより確実に減衰させることができる。但し、これに限ることなく、運転停止期間の全ての期間において、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態に切り替えるようにしてもよい。

この例では、制御装置１４に遅延回路１０８を設け、遅延回路１０８で所定時間のオンディレイを設定することにより、所定時間が経過した後は、複数の変換器ＣＥＬが全て停止状態となるようにしている。但し、運転停止期間に切り替わったタイミングから所定時間が経過するまでの期間において、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、所定時間が経過した後は、複数の変換器ＣＥＬを全て停止状態とするための構成は、上記に限ることなく、上記を実現可能な任意の構成でよい。

（第２の実施形態）
図５は、第２の実施形態に係る変換器を模式的に表すブロック図である。
図５に表したように、この例の変換器ＣＥＬａでは、チョッパ回路４０が、フルブリッジ回路４８に置き換えられている。なお、上記第１の実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は、省略する。

フルブリッジ回路４８は、第１スイッチング素子５１と第２スイッチング素子５２とを有するとともに、第３スイッチング素子５３と第４スイッチング素子５４とをさらに有する。第３スイッチング素子５３、第４スイッチング素子５４には、第１スイッチング素子５１、第２スイッチング素子５２と実質的に同じ素子が用いられる。

第４スイッチング素子５４の一対の主端子は、第３スイッチング素子５３の一対の主端子に対して直列に接続される。また、第３スイッチング素子５３及び第４スイッチング素子５４は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続される。電荷蓄積素子５５は、第１スイッチング素子５１及び第２スイッチング素子５２に対して並列に接続されるとともに、第３スイッチング素子５３及び第４スイッチング素子５４に対して並列に接続される。

第３スイッチング素子５３には、一対の主端子に対して逆並列に整流素子５３ｄが接続されている。第４スイッチング素子５４には、一対の主端子に対して逆並列に整流素子５４ｄが接続されている。

変換器ＣＥＬａの第１接続端子５０ａは、第１スイッチング素子５１と第２スイッチング素子５２との間に接続されている。第２接続端子５０ｂは、第３スイッチング素子５３と第４スイッチング素子５４との間に接続されている。この例において、第２接続端子５０ｂは、第３スイッチング素子５３を介して第１スイッチング素子５１の第２スイッチング素子５２に接続された主端子と反対側の主端子に接続される。

変換器ＣＥＬａでは、第１スイッチング素子５１と第４スイッチング素子５４とをオン状態にし、第２スイッチング素子５２と第３スイッチング素子５３とをオフ状態にすることにより、各接続端子５０ａ、５０ｂ間に＋Ｖｃの電圧が現れる。

また、第２スイッチング素子５２と第３スイッチング素子５３とをオン状態にし、第１スイッチング素子５１と第４スイッチング素子５４とをオフ状態にすることにより、各接続端子５０ａ、５０ｂ間に－Ｖｃの電圧が現れる。

さらに、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオン状態にし、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４をオフ状態にする。もしくは、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４をオン状態にし、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオフ状態にする。これにより、各接続端子５０ａ、５０ｂ間が導通され、各接続端子５０ａ、５０ｂ間に実質的に０Ｖが現れる。

このように、この変換器ＣＥＬａでは、各接続端子５０ａ、５０ｂ間に、＋Ｖｃ、０、－Ｖｃの３レベルの電圧を出力することができる。変換器ＣＥＬａは、複数のスイッチング素子５１～５４のスイッチングにより、＋Ｖｃの電圧を各接続端子５０ａ、５０ｂ間に出力する第１出力状態と、－Ｖｃの電圧を各接続端子５０ａ、５０ｂ間に出力する第２出力状態と、各接続端子５０ａ、５０ｂ間を導通させたバイパス状態と、各スイッチング素子５１～５４をオフ状態と、を切り替えることができる。

第３スイッチング素子５３及び第４スイッチング素子５４は、第１スイッチング素子５１及び第２スイッチング素子５２と同様に、制御部４２に接続され、制御部４２によってオン・オフを制御される。制御部４２は、例えば、各スイッチング素子５１～５４のそれぞれに対応する４つの駆動回路６１～６４を有する。制御回路６０は、制御装置１４から入力された制御信号に基づいて、各駆動回路６１～６４の動作を制御する。これにより、各スイッチング素子５１～５４のオン・オフが制御される。

図６は、第２の実施形態に係る制御装置を模式的に表すブロック図である。
図６に表したように、制御装置１４ａは、停止制御部１２０と、インタロック部１２２と、切替器１２４と、をさらに有する。

制御装置１４ａにおいて、制御指令生成部１００は、１つの変換器ＣＥＬａに対し、第１スイッチング素子５１のスイッチングを制御するための第１制御指令と、第２スイッチング素子５２のスイッチングを制御するための第２制御指令と、第３スイッチング素子５３のスイッチングを制御するための第３制御指令と、第４スイッチング素子５４のスイッチングを制御するための第４制御指令と、を生成する。

制御指令生成部１００は、生成した第３制御指令と第４制御指令とを停止制御部１２０に入力する。停止制御部１２０は、例えば、１つの変換器ＣＥＬａに対して２つのＡＮＤ回路１２０ａ、１２０ｂを有する。以下、停止制御部１２０の構成は、停止制御部１０４の構成と実質的に同じであり、インタロック部１２２の構成は、インタロック部１０６の構成と実質的に同じであり、切替器１２４の構成は、切替器１１２の構成と実質的に同じであるから、詳細な説明は省略する。

制御装置１４ａでは、停止指令がローレベルである場合には、切替器１１２が、制御指令生成部１００で生成された第１制御指令を停止制御部１０４のＡＮＤ回路１０４ａに入力し、切替器１２４が、制御指令生成部１００で生成された第３制御指令を停止制御部１２０のＡＮＤ回路１２０ａに入力する。そして、停止指令がローレベルである場合には、ＡＮＤ回路１０４ａが、制御指令生成部１００で生成された第１制御指令を出力し、ＡＮＤ回路１０４ｂが、制御指令生成部１００で生成された第２制御指令を出力し、ＡＮＤ回路１２０ａが、制御指令生成部１００で生成された第３制御指令を出力し、ＡＮＤ回路１２０ｂが、制御指令生成部１００で生成された第４制御指令を出力する。

従って、停止指令がローレベルである場合には、制御指令生成部１００で生成された第１制御指令に応じた第１制御信号がインタロック部１０６から出力されるとともに、制御指令生成部１００で生成された第２制御指令に応じた第２制御信号がインタロック部１０６から出力され、制御指令生成部１００で生成された第３制御指令に応じた第３制御信号がインタロック部１２２から出力されるとともに、制御指令生成部１００で生成された第４制御指令に応じた第４制御信号がインタロック部１２２から出力される。

この際、インタロック部１２２は、インタロック部１０６と同様に、第３スイッチング素子５３及び第４スイッチング素子５４が短絡状態になるような制御信号を排除したり、各スイッチング素子５３、５４の最小のオン期間や最小のオフ期間を確保するように、第３制御信号及び第４制御信号を出力する。これにより、停止指令がローレベルである場合には、制御指令生成部１００の各制御指令に基づいて変換器ＣＥＬａの各スイッチング素子５１～５４のスイッチングが制御される。

停止指令がハイレベルに切り替わると、ＡＮＤ回路１０４ｂ、１２０ｂは、ローレベルを出力する。従って、停止指令がハイレベルである場合には、第２制御信号及び第４制御信号がローレベルとなり、第２制御指令及び第４制御指令の状態に関わらず、ハイサイド側の第２スイッチング素子５２及び第４スイッチング素子５４は、オフ状態となる。

一方で、ＡＮＤ回路１０４ａ、１２０ａに対しては、遅延回路１０８が、停止指令の変化を所定時間遅らせた遅延停止指令を入力する。従って、停止指令がローレベルからハイレベルに切り替わった際にも、停止指令の切り替わりのタイミングから所定時間が経過するまでの期間については、第１スイッチング素子５１及び第３スイッチング素子５３のスイッチングの制御が可能となる。

また、停止指令がローレベルからハイレベルに切り替わると、切替器１１２が、電圧抑制制御部１１０から出力された電圧の大きさの増大を抑制するための制御指令を停止制御部１０４のＡＮＤ回路１０４ａに入力するとともに、切替器１２４が、電圧抑制制御部１１０から出力された電圧の大きさの増大を抑制するための制御指令を停止制御部１２０のＡＮＤ回路１２０ａに入力する。

該当する変換器ＣＥＬａの電荷蓄積素子５５の電圧の大きさが、同一アーム部内の他の変換器ＣＥＬａの電荷蓄積素子５５の電圧の大きさよりも比較的小さく、電圧抑制制御部１１０が、該当する変換器ＣＥＬａについてローレベルの制御指令を生成した場合には、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３もオフ状態となる。

各スイッチング素子５１～５４がオフ状態となった場合には、アーム電流の向きによって、各接続端子５０ａ、５０ｂ間の電圧が決まる。例えば、第１接続端子５０ａから主回路Ｐ端子側の向き（第２接続端子５０ｂから第１接続端子５０ａに向かう向き）にアーム電流が流れている時には、整流素子５１ｄ、５４ｄがオンし、電荷蓄積素子５５が充電され、各接続端子５０ａ、５０ｂ間には、－Ｖｃの電圧が現れる。反対に、主回路Ｐ端子側から第１接続端子５０ａの向き（第１接続端子５０ａから第２接続端子５０ｂに向かう向き）にアーム電流が流れている時には、整流素子５２ｄ、５３ｄがオンし、電荷蓄積素子５５が充電され、各接続端子５０ａ、５０ｂ間には、＋Ｖｃの電圧が現れる。

このように、フルブリッジ回路４８の構成では、各スイッチング素子５１～５４がオフ状態となった場合に、どちらの方向にアーム電流が流れていたとしても、電荷蓄積素子５５が充電され、電荷蓄積素子５５の電圧の大きさが大きくなる。

電圧抑制制御部１１０は、例えば、１つのアーム部に直列に接続された複数台の変換器ＣＥＬａのうち、電荷蓄積素子５５の電圧の大きさ（電圧の絶対値）の小さい変換器ＣＥＬａから順番に、入力された台数の情報と同じ数の変換器ＣＥＬａの第１スイッチング素子５１及び第３スイッチング素子５３をオフ状態とする制御指令を生成する。そして、電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬａのうち、残りの変換器ＣＥＬａについて、第１スイッチング素子５１及び第３スイッチング素子５３をオン状態とする制御指令を生成する。換言すれば、電圧抑制制御部１１０は、１つのアーム部に直列に接続された複数台の変換器ＣＥＬａのうち、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬａから順番に、１つのアーム部の各変換器ＣＥＬａの直列接続数から入力された台数の情報の数を引いた数の変換器ＣＥＬａの第１スイッチング素子５１及び第３スイッチング素子５３をオン状態とする制御指令を生成する。

電荷蓄積素子５５の電圧が大きくなり、同一アーム部内の各変換器ＣＥＬａの電荷蓄積素子５５の電圧の大きさの順番が変化し、電圧抑制制御部１１０が、該当する変換器ＣＥＬａの制御指令をローレベルからハイレベルに切り替えると、ローサイド側の第１スイッチング素子５１及び第３スイッチング素子５３がオン状態となる。

第１スイッチング素子５１及び第３スイッチング素子５３がオン状態になると、どちらの向きにアーム電流が流れている場合においても、各接続端子５０ａ、５０ｂ間の電圧が、実質的にゼロになる。これにより、アーム電流による電荷蓄積素子５５の充電が抑制され、該当する変換器ＣＥＬａの電荷蓄積素子５５の電圧が大きくなることが抑制される。

停止指令の切り替わりのタイミングから所定時間が経過すると、遅延回路１０８が、遅延停止指令をローレベルからハイレベルに切り替える。遅延停止指令がハイレベルに切り替わると、ＡＮＤ回路１０４ａ、１２０ａは、ローレベルを出力する。従って、遅延停止指令がハイレベルである場合には、第１制御信号及び第３制御信号がローレベルとなり、第１スイッチング素子５１及び第３スイッチング素子５３は、オフ状態となる。

停止指令を遅らせる所定時間は、第１の実施形態と同様に、系統の事故などにより過大となったアーム電流を減衰させるのに必要な時間に設定される。アーム電流が十分に減衰した後に第１スイッチング素子５１及び第３スイッチング素子５３をオフ状態とすることにより、第１スイッチング素子５１及び第３スイッチング素子５３をオフ状態とした後にも、アーム電流による電荷蓄積素子５５の充電を抑制することができる。

このように、変換器ＣＥＬａ及び制御装置１４ａの構成においても、上記第１の実施形態と同様に、停止指令に基づいて主回路部１２の運転を急停止した際にも、直列に接続した複数の変換器ＣＥＬａの電荷蓄積素子５５の電圧が大きくなることを抑制することができる。

このように、ＭＭＣ型の電力変換装置１０に用いられる変換器は、チョッパ回路４０でもよいし、フルブリッジ回路４８でもよい。なお、上記実施形態では、電荷蓄積素子５５の電圧の大きさが大きくなった際にオン状態に切り替える第１スイッチング素子５１及び第３スイッチング素子５３をローサイド側としている。フルブリッジ回路４８の構成においては、上記と反対に、第１スイッチング素子５１及び第３スイッチング素子５３をハイサイド側とし、第２スイッチング素子５２及び第４スイッチング素子５４をローサイド側としてもよい。ハイサイド側の第１スイッチング素子５１及び第３スイッチング素子５３をオン状態とした場合にも、上記と同様に、各接続端子５０ａ、５０ｂ間を導通させ、電荷蓄積素子５５の電圧の大きさが大きくなることを抑制することができる。

（第３の実施形態）
図７は、第３の実施形態に係る制御装置を模式的に表すブロック図である。
図７に表したように、制御装置１４ｂにおいては、信号線２６を介して各変換器ＣＥＬから制御装置１４に入力された各変換器ＣＥＬのそれぞれの電荷蓄積素子５５の電圧の情報と、電荷蓄積素子５５の電圧の大きさの閾値の情報とが、電圧抑制制御部１１０ａに入力されている。なお、図７では、チョッパ回路４０に対応する制御装置１４ｂの例を示している。制御装置１４ｂは、チョッパ回路４０に限ることなく、フルブリッジ回路４８に対応するものでもよい。

電圧抑制制御部１１０ａは、入力された電圧の情報と、電圧の大きさの閾値の情報と、を基に、電圧の大きさの増大を抑制するための制御指令を生成する。電圧抑制制御部１１０ａは、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさが閾値未満の変換器ＣＥＬについては、第１スイッチング素子５１をオフ状態とする制御指令を生成する。換言すれば、電圧抑制制御部１１０ａは、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさが閾値未満の変換器ＣＥＬについては、ローレベルの制御指令を生成する。電圧抑制制御部１１０ａは、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさが閾値未満の変換器ＣＥＬについては、停止状態とする制御指令を生成する。

そして、電圧抑制制御部１１０ａは、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさが閾値以上の変換器ＣＥＬについては、第１スイッチング素子５１をオン状態とする制御指令を生成する。換言すれば、電圧抑制制御部１１０ａは、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさが閾値以上の変換器ＣＥＬについては、ハイレベルの制御指令を生成する。電圧抑制制御部１１０ａは、１つのアーム部に直列に接続された複数台の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさが閾値以上の変換器ＣＥＬについては、バイパス状態とする制御指令を生成する。

電圧抑制制御部１１０ａは、入力された電圧の情報を基に、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさが閾値以上か否かを確認する。電圧抑制制御部１１０ａは、例えば、入力された電圧の情報を基に、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさが閾値以上か否かを定期的に確認する。電圧抑制制御部１１０ａは、各変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの閾値以上か否かの状態が変化した場合には、電圧の状態に応じて制御指令を変化させる。

このように、第１スイッチング素子５１及び第２スイッチング素子５２をオフ状態とする変換器ＣＥＬの台数の情報に代えて、電荷蓄積素子５５の電圧の大きさの閾値の情報を基に、電圧の大きさの増大を抑制するための制御指令を生成してもよい。主回路部１２は、運転停止期間において、電荷蓄積素子５５の電圧の大きさが所定値以上の変換器ＣＥＬをバイパス状態とし、電荷蓄積素子５５の電圧の大きさが所定値未満の変換器ＣＥＬを停止状態とする。

制御装置１４ｂでは、電荷蓄積素子５５の電圧の大きさが閾値以上となった変換器ＣＥＬにおいて、第１スイッチング素子５１がオン状態となり、該当する変換器ＣＥＬがバイパス状態となる。これにより、各接続端子５０ａ、５０ｂ間の電圧が、実質的にゼロになるとともに、アーム電流による電荷蓄積素子５５の充電が抑制され、その後の電荷蓄積素子５５の電圧の大きさが実質的に一定となる。従って、制御装置１４ｂの構成においても、上記各実施形態と同様に、停止指令に基づいて主回路部１２の運転を急停止した際にも、直列に接続した複数の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制することができる。

この例では、入力された電圧の情報と、電圧の大きさの閾値の情報と、を電圧抑制制御部１１０ａに設定することにより、主回路部１２が、運転停止期間において、電荷蓄積素子５５の電圧の大きさが所定値以上の変換器ＣＥＬをバイパス状態とし、電荷蓄積素子５５の電圧の大きさが所定値未満の変換器ＣＥＬを停止状態とするようにしている。但し、電荷蓄積素子５５の電圧の大きさが所定値以上の変換器ＣＥＬをバイパス状態とし、電荷蓄積素子５５の電圧の大きさが所定値未満の変換器ＣＥＬを停止状態とするための構成は、上記に限ることなく、上記を実現可能な任意の構成でよい。

（第４の実施形態）
図８は、第４の実施形態に係る制御装置を模式的に表すブロック図である。
図８に表したように、制御装置１４ｃにおいては、遅延回路１０８に代えて、比較器１３０とＡＮＤ回路１３２とが設けられている。

比較器１３０には、電流検出器２４ａ～２４ｆのいずれかによって検出された該当する変換器ＣＥＬの含まれるアーム部のアーム電流の検出値と、そのアーム電流の閾値の情報と、が入力される。比較器１３０は、アーム電流の検出値が閾値以上か否かを比較し、その比較結果を出力する。比較器１３０は、例えば、アーム電流の検出値が閾値以上である場合に、ローレベルの出力信号を出力し、アーム電流の検出値が閾値未満である場合に、ハイレベルの出力信号を出力する。

ＡＮＤ回路１３２には、停止指令と、比較器１３０の出力信号と、が入力される。ＡＮＤ回路１３２の出力は、停止制御部１０４のＡＮＤ回路１０４ａに入力される。これにより、ＡＮＤ回路１３２は、比較器１３０の出力信号がハイレベルの場合にのみ、停止指令が停止制御部１０４のＡＮＤ回路１０４ａに入力されるようにする。すなわち、ＡＮＤ回路１３２は、アーム電流の検出値が閾値未満である場合にのみ、停止指令が停止制御部１０４のＡＮＤ回路１０４ａに入力されるようにする。

制御装置１４ｃの構成では、停止指令がハイレベルとなっても、アーム電流が閾値未満になるまで、電荷蓄積素子５５の電圧の大きい当該アーム部内の変換器ＣＥＬの各接続端子５０ａ、５０ｂ間の電圧が、優先的に実質的にゼロになるとともに、アーム電流による電荷蓄積素子５５の充電が抑制され、その後の電荷蓄積素子５５の電圧の大きさが実質的に一定となる。

アーム電流が小さくなると、電荷蓄積素子５５を充電する電力も小さくなるため、第１スイッチング素子５１をオフ状態としても、変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの増大を小さくすることができる。

また、チョッパ回路４０の構成の変換器ＣＥＬにおいては、アーム電流が負極性、すなわち、第１接続端子５０ａから主回路Ｐ側にアーム電流が流れる状態である場合には、電荷蓄積素子５５を充電することがない。このため、第１スイッチング素子５１をオフ状態としても、変換器ＣＥＬの電荷蓄積素子５５の電圧が上昇することはない。

従って、制御装置１４ｃの構成においても、上記各実施形態と同様に、停止指令に基づいて主回路部１２の運転を急停止した際にも、直列に接続した複数の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制することができる。

このように、チョッパ回路４０の構成の変換器ＣＥＬについては、停止指令の切り替わりのタイミングから所定時間が経過するまでの期間について、第１スイッチング素子５１のスイッチングの制御を可能とする構成に限ることなく、アーム電流が閾値未満になるまで、第１スイッチング素子５１のスイッチングの制御を可能とする構成としてもよい。換言すれば、主回路部１２は、アーム部に流れる電流の大きさが閾値以上である場合に、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、アーム部に流れる電流の大きさが閾値未満である場合には、複数の変換器ＣＥＬを全て停止状態とする構成でもよい。

この例では、アーム電流の検出値と、アーム電流の閾値の情報と、を比較器１３０に設定することにより、アーム部に流れる電流の大きさが閾値以上である場合に、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、アーム部に流れる電流の大きさが閾値未満である場合には、複数の変換器ＣＥＬを全て停止状態とするようにしている。アーム部に流れる電流の大きさが閾値以上である場合に、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、アーム部に流れる電流の大きさが閾値未満である場合には、複数の変換器ＣＥＬを全て停止状態とするための構成は、上記に限ることなく、上記を実現可能な任意の構成でよい。

（第５の実施形態）
図９は、第５の実施形態に係る制御装置を模式的に表すブロック図である。
図９に表したように、制御装置１４ｄは、制御装置１４ｃの構成に加えて、絶対値演算器１３４をさらに有している。

絶対値演算器１３４には、電流検出器２４ａ～２４ｆのいずれかによって検出された該当する変換器ＣＥＬの含まれるアーム部のアーム電流の検出値が入力される。絶対値演算器１３４は、入力されたアーム電流の検出値の絶対値を演算することにより、そのアーム電流の振幅（アーム電流の絶対値の大きさ）を演算し、演算したアーム電流の振幅を比較器１３０に入力する。

比較器１３０は、アーム電流の振幅が閾値以上か否かを比較し、その比較結果を出力する。比較器１３０は、例えば、アーム電流の振幅が閾値以上である場合に、ローレベルの出力信号を出力し、アーム電流の振幅が閾値未満である場合に、ハイレベルの出力信号を出力する。

制御装置１４ｄの構成では、停止指令がハイレベルとなっても、アーム電流の振幅が閾値未満になるまで、電荷蓄積素子５５の電圧の大きい当該アーム部内の変換器ＣＥＬの各接続端子５０ａ、５０ｂ間の電圧が、優先的に実質的にゼロになるとともに、アーム電流による電荷蓄積素子５５の充電が抑制され、その後の電荷蓄積素子５５の電圧の大きさが実質的に一定となる。

アーム電流の振幅が小さくなると、電荷蓄積素子５５を充電する電力も小さくなるため、第１スイッチング素子５１をオフ状態としても、変換器ＣＥＬの電荷蓄積素子５５の電圧の大きさの増大を小さくすることができる。

従って、制御装置１４ｄの構成においても、上記各実施形態と同様に、停止指令に基づいて主回路部１２の運転を急停止した際にも、直列に接続した複数の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制することができる。

このように、アーム電流の振幅が閾値未満になるまで、第１スイッチング素子５１のスイッチングの制御を可能とする構成としてもよい。換言すれば、主回路部１２は、アーム部に流れる電流の振幅の大きさが閾値以上である場合に、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、アーム部に流れる電流の振幅の大きさが閾値未満である場合には、複数の変換器ＣＥＬを全て停止状態とする構成でもよい。

アーム電流の振幅と閾値とを比較する構成とした場合には、双方向に流れるアーム電流によって電荷蓄積素子５５が充電されるフルブリッジ回路４８の構成においても、電荷蓄積素子５５の電圧が大きくなることを適切に抑制することができる。例えば、フルブリッジ回路４８の構成の変換器ＣＥＬａに対応する制御装置１４ａにおいて、遅延回路１０８を比較器１３０、ＡＮＤ回路１３２、及び絶対値演算器１３４に置き換えてもよい。

この例では、アーム電流の振幅の検出値と、アーム電流の振幅の閾値の情報と、を比較器１３０に設定することにより、アーム部に流れる電流の振幅の大きさが閾値以上である場合に、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、アーム部に流れる電流の振幅の大きさが閾値未満である場合には、複数の変換器ＣＥＬを全て停止状態とするようにしている。アーム部に流れる電流の振幅の大きさが閾値以上である場合に、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態とし、アーム部に流れる電流の振幅の大きさが閾値未満である場合には、複数の変換器ＣＥＬを全て停止状態とするための構成は、上記に限ることなく、上記を実現可能な任意の構成でよい。

（第６の実施形態）
図１０は、第６の実施形態に係る制御回路を模式的に表すブロック図である。
図１０は、変換器ＣＥＬの制御回路６０の変形例である制御回路６０ａを模式的に表している。
図１０に表したように、この例では、停止制御部１０４、インタロック部１０６、遅延回路１０８、電圧抑制制御部１１０、及び切替器１１２が、変換器ＣＥＬの制御回路６０ａに設けられている。この場合、制御装置１４においては、これらを省略可能である。この場合、制御装置１４には、制御指令生成部１００と停止指令生成部１０２とが設けられていればよい。

制御回路６０ａには、例えば、制御装置１４から信号線２６を介して第１制御信号と第２制御信号と停止指令とが入力されるとともに、同一アーム部内の各変換器ＣＥＬのそれぞれの電荷蓄積素子５５の電圧の情報と、第１スイッチング素子５１及び第２スイッチング素子５２をオフ状態とする変換器ＣＥＬの台数の情報と、がさらに入力される。

これにより、この例では、停止指令に基づいて主回路部１２の運転を急停止した際にも、直列に接続した複数の変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制するための制御が、各変換器ＣＥＬの制御回路６０ａで行われる。

このように、各変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制するための制御は、制御装置１４側に限ることなく、各変換器ＣＥＬ側で行ってもよい。主回路部１２は、各変換器ＣＥＬの動作に基づいて、運転停止期間において、電荷蓄積素子５５の電圧の大きさの小さい変換器ＣＥＬを停止状態とし、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬをバイパス状態としてもよい。換言すれば、複数の変換器ＣＥＬのそれぞれの動作により、運転停止期間において、主回路部１２の複数の変換器ＣＥＬのうち、電荷蓄積素子５５の電圧の大きさの小さい変換器ＣＥＬが停止状態となり、電荷蓄積素子５５の電圧の大きさの大きい変換器ＣＥＬがバイパス状態となる構成としてもよい。

各変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制するための制御を各変換器ＣＥＬ側で行う場合には、演算負荷を分散させ、制御装置１４における演算負荷を軽減させることができる。

一方で、各変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制するための制御を各変換器ＣＥＬ側で行う場合には、各変換器ＣＥＬのそれぞれの電荷蓄積素子５５の電圧の情報などを各変換器ＣＥＬのそれぞれに入力しなければならず、制御装置１４と各変換器ＣＥＬとの間の通信負荷が増大してしまう可能性がある。

これに対して、各変換器ＣＥＬの電荷蓄積素子５５の電圧が大きくなることを抑制するための制御を制御装置１４側で行う場合には、制御装置１４と各変換器ＣＥＬとの間の通信負荷を抑えることができる。

例えば、図７に関して説明した例のように、運転停止期間において、電荷蓄積素子５５の電圧の大きさが所定値以上の変換器ＣＥＬをバイパス状態とし、電荷蓄積素子５５の電圧の大きさが所定値未満の変換器ＣＥＬを停止状態とする制御を、各変換器ＣＥＬのそれぞれで行ってもよい。この場合には、各変換器ＣＥＬのそれぞれの電荷蓄積素子５５の電圧の情報などを各変換器ＣＥＬのそれぞれに入力する必要がなく、各変換器ＣＥＬの自身の電荷蓄積素子５５の電圧の情報のみで制御を行うことができるため、通信負荷の増大を抑えつつ、制御装置１４の演算負荷を軽減させることができる。

（その他の変形例）
上記各実施形態では、主回路部１２にＭＭＣ型の電力変換器を用いている。主回路部１２は、ＭＭＣ型に限ることなく、例えば、ＭＶ（Medium Voltage）型の電力変換器など、複数の変換器ＣＥＬを直列に接続する他の方式の電力変換器でもよい。

電力変換装置１０は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。主回路部１２による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。また、主回路部１２は、例えば、交流交流直接変換回路などでもよい。

図１１～図１３は、電力変換装置の変形例を模式的に表すブロック図である。
図１１に表した電力変換装置１０ａの主回路部１２ａのように、主回路部１２ａの構成は、例えば、複数のアーム部２２ａ～２２ｃをデルタ結線した構成でもよい。

図１２に表した電力変換装置１０ｂの主回路部１２ｂのように、主回路部１２ｂの構成は、例えば、複数のアーム部２２ａ～２２ｃをスター結線した構成でもよい。

図１３に表した電力変換装置１０ｃの主回路部１２ｃのように、主回路部１２ｃの構成は、例えば、複数のアーム部２２ａ～２２ｉをマトリックス結線した構成でもよい。主回路部１２ｃは、例えば、変圧器６ａを介して交流電力系統２ａと接続されるとともに、変圧器６ｂを介して交流電力系統２ｂと接続され、交流電力を直接的に別の交流電力に変換することにより、２つの交流電力系統２ａ、２ｂを連系させるものなどでもよい。主回路部１２ｃは、例えば、モジュラーマトリックスコンバータなどでもよい。

このように、主回路部は、必ずしも複数のレグを有しなくてもよい。主回路部は、少なくとも複数のアーム部を有していればよい。主回路部の構成は、電力の変換が可能な任意の構成でよい。電力変換装置は、例えば、周波数変換装置、直流送電装置、無効電力補償装置、あるいは電力潮流制御装置などでもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２、２ａ、２ｂ…交流電力系統、 ３、４…直流送電線、 ６、６ａ、６ｂ…変圧器、 １０、１０ａ～１０ｃ…電力変換装置、 １２、１２ａ～１２ｃ…主回路部、 １４、１４ａ～１４ｄ…制御装置、 ２０ａ…第１直流端子、 ２０ｂ…第２直流端子、 ２１ａ…第１交流端子、 ２１ｂ…第２交流端子、 ２１ｃ…第３交流端子、 ２２ａ…第１アーム部、 ２２ｂ…第２アーム部、 ２２ｃ…第３アーム部、 ２２ｄ…第４アーム部、 ２２ｅ…第５アーム部、 ２２ｆ…第６アーム部、 ２３ａ～２３ｆ…バッファリアクトル、 ２４ａ～２４ｆ…電流検出器、 ２５…電圧検出部、 ２６…信号線、 ４０…チョッパ回路、 ４２…制御部、 ４４…給電回路、 ４６…電圧検出器、 ５０ａ…第１接続端子、 ５０ｂ…第２接続端子、 ５１…第１スイッチング素子、 ５１ｄ…整流素子、 ５２…第２スイッチング素子、 ５２ｄ…整流素子、 ５３…第３スイッチング素子、 ５３ｄ…整流素子、 ５４…第４スイッチング素子、 ５４ｄ…整流素子、 ５５…電荷蓄積素子、 ６０、６０ａ…制御回路、 ６１～６４…駆動回路、 １００…制御指令生成部、 １０２…停止指令生成部、 １０４…停止制御部、 １０６…インタロック部、 １０８…遅延回路、 １１０、１１０ａ…電圧抑制制御部、 １１２…切替器、 １２０…停止制御部、 １２２…インタロック部、 １２４…切替器、 １３０…比較器、 １３２…ＡＮＤ回路、 １３４…絶対値演算器、 ＣＥＬ、ＣＥＬａ…変換器、 ＬＧ１…第１レグ、 ＬＧ２…第２レグ、 ＬＧ３…第３レグ

Claims (7)

1. 直列に接続された複数の変換器を有するアーム部を有し、前記複数の変換器の動作により、電力の変換を行う主回路部と、
   前記主回路部の動作を制御する制御装置と、
   を備え、
   前記複数の変換器のそれぞれは、
   一対の接続端子と、
   複数のスイッチング素子と、
   前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
   前記電荷蓄積素子の電圧を検出する電圧検出器と、
   を有し、前記一対の接続端子を介して直列に接続されるとともに、前記複数のスイッチング素子のスイッチングにより、前記電荷蓄積素子の電圧を前記一対の接続端子間に出力する出力状態と、前記一対の接続端子間を導通させたバイパス状態と、前記複数のスイッチング素子をオフ状態とした停止状態と、を切り替え可能であり、
   前記主回路部は、停止指令に基づく運転停止期間において、前記電圧検出器の検出結果を基に、前記複数の変換器のうち、前記電荷蓄積素子の電圧の大きさの大きい順番に所定数の前記変換器を前記バイパス状態とし、残りの前記変換器を前記停止状態とする電力変換装置。
2. 前記主回路部は、前記運転停止期間において、前記電荷蓄積素子の電圧の大きさの順番が変化した場合に、前記バイパス状態とする前記所定数の前記変換器を再選択する請求項１記載の電力変換装置。
3. 直列に接続された複数の変換器を有するアーム部を有し、前記複数の変換器の動作により、電力の変換を行う主回路部と、
   前記主回路部の動作を制御する制御装置と、
   を備え、
   前記複数の変換器のそれぞれは、
   一対の接続端子と、
   複数のスイッチング素子と、
   前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
   前記電荷蓄積素子の電圧を検出する電圧検出器と、
   を有し、前記一対の接続端子を介して直列に接続されるとともに、前記複数のスイッチング素子のスイッチングにより、前記電荷蓄積素子の電圧を前記一対の接続端子間に出力する出力状態と、前記一対の接続端子間を導通させたバイパス状態と、前記複数のスイッチング素子をオフ状態とした停止状態と、を切り替え可能であり、
   前記主回路部は、停止指令に基づく運転停止期間において、前記電圧検出器の検出結果を基に、前記複数の変換器のうち、前記電荷蓄積素子の電圧の大きさの小さい順番に少なくとも所定数の前記変換器を前記停止状態とし、前記電荷蓄積素子の電圧の大きさの大きい変換器については前記バイパス状態とする電力変換装置。
4. 直列に接続された複数の変換器を有するアーム部を有し、前記複数の変換器の動作により、電力の変換を行う主回路部と、
   前記主回路部の動作を制御する制御装置と、
   を備え、
   前記複数の変換器のそれぞれは、
   一対の接続端子と、
   複数のスイッチング素子と、
   前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
   前記電荷蓄積素子の電圧を検出する電圧検出器と、
   を有し、前記一対の接続端子を介して直列に接続されるとともに、前記複数のスイッチング素子のスイッチングにより、前記電荷蓄積素子の電圧を前記一対の接続端子間に出力する出力状態と、前記一対の接続端子間を導通させたバイパス状態と、前記複数のスイッチング素子をオフ状態とした停止状態と、を切り替え可能であり、
   前記主回路部は、停止指令に基づく運転停止期間において、前記電圧検出器の検出結果を基に、前記複数の変換器のうち、前記電荷蓄積素子の電圧の大きさの小さい変換器については前記停止状態とし、前記運転停止期間に切り替わったタイミングから所定時間が経過するまでの期間において、前記電荷蓄積素子の電圧の大きさの大きい前記変換器を前記バイパス状態とし、前記所定時間が経過した後は、前記複数の変換器を全て前記停止状態とする電力変換装置。
5. 前記主回路部は、前記アーム部に流れる電流を検出する電流検出器をさらに有する請求項１～４のいずれか１つに記載の電力変換装置。
6. 前記主回路部は、前記アーム部に流れる電流の大きさが閾値以上である場合に、前記電荷蓄積素子の電圧の大きさの大きい前記変換器を前記バイパス状態とし、前記アーム部に流れる電流の大きさが前記閾値未満である場合には、前記複数の変換器を全て前記停止状態とする請求項５記載の電力変換装置。
7. 前記主回路部は、前記アーム部に流れる電流の振幅の大きさが閾値以上である場合に、前記電荷蓄積素子の電圧の大きさの大きい前記変換器を前記バイパス状態とし、前記アーム部に流れる電流の振幅の大きさが前記閾値未満である場合には、前記複数の変換器を全て前記停止状態とする請求項５記載の電力変換装置。

Images