JP6417043B2 - 電力変換装置 - Google Patents

Description

この発明は、電力変換装置に関し、より特定的には、１つまたは複数の単位変換器を直列接続して構成された電力変換装置に関する。

近年、ＳＴＡＴＣＯＭ（Static Synchronous Compensator）などの自励式無効電力補償装置、ＢＴＢ（Back to Back）システムなどの直流送電システム、および、モータドライブインバータなどにおいては、モジュラー・マルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）の適用が検討されている（たとえば、国際公開第２００７／０２５８２８号（特許文献１）参照）。

ＭＭＣは、単位変換器を複数直列に接続して構成されている。単位変換器は、スイッチング素子と直流コンデンサとを含む。単位変換器は、スイッチング素子をスイッチング動作させることで、直流コンデンサの電圧を出力端子へ出力する。スイッチング素子としては、一般的に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのオンオフ制御が可能な半導体スイッチング素子が用いられる。

国際公開第２００７／０２５８２８号

ＭＭＣを構成する単位変換器には、ＭＭＣ全体を制御する上位の制御装置と連携してスイッチング素子のオンオフを制御するための制御回路が設けられている。単位変換器ごとに、制御回路に供給する電源電圧を生成する電源を設ける構成が検討されている。電源は、直流コンデンサの電圧を降圧して電源電圧を生成するように構成されている。

しかしながら、上記のように、単位変換器ごとに電源を設けた構成では、直流コンデンサが過充電されるなどの異常が発生した場合において、電源に許容電圧を超える電圧が入力される状態が起こり得る。これにより、電源および制御回路の回路部品が破壊されてしまう可能性がある。

この発明は上述のような問題点を解決するためになされたものであって、この発明の目的は、１つまたは複数の単位変換器を直列接続して構成された電力変換装置において、単位変換器ごとに設けられた電源への入力過電圧により、単位変換器の回路部品が破壊されることを防止することである。

この発明のある局面に従う電力変換装置は、１つまたは複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、電力変換器を制御する制御装置とを備える。単位変換器は、主回路と、制御回路と、電源とを含む。主回路は、スイッチング素子および直流コンデンサを含み、スイッチング素子のオンオフにより直流コンデンサの電圧に応じた電圧パルスを出力する。制御回路は、制御装置から受信した制御信号に従ってスイッチング素子のオンオフを制御するように構成される。電源は、直流コンデンサの電圧を降圧して制御回路へ供給する電源電圧を生成する。電源は、電源回路を含む。電源回路は、第１および第２の入力端子間に直流コンデンサから与えられる入力電圧を電源電圧に変換するように構成される。電源はさらに、第１および前記第２の入力端子の間に、電源回路と電気的に並列に接続されるサイリスタと、直流コンデンサの端子間に、サイリスタと電気的に直列に接続される限流抵抗と、電源回路の入力電圧が閾値電圧を超える場合に、サイリスタを点弧するように構成された制御部とを含む。

この発明によれば、１つまたは複数の単位変換器を直列接続して構成された電力変換装置において、単位変換器ごとに設けられた電源への入力過電圧により、単位変換器の回路部品が破壊されることを防止することができる。

この発明の実施の形態１に従う電力変換装置の全体構成図である。 図１に示したセルの構成例を示す図である。 図２に示した電源の構成を示す図である。 図３に示した電源回路の構成を示すブロック図である。 電源の制御部の制御構成を示すブロック図である。 短絡サイリスタがオフ状態のとき（図６（ａ））および短絡サイリスタがオン状態のとき（図６（ｂ））の電源の状態を示す図である。 実施の形態１に従う各セルにおける入力過電圧の検知処理を説明するためのフローチャートである。 この発明の実施の形態２に従う電力変換装置におけるセルの構成を示す図である。 短絡サイリスタがオン状態であるときの電源の状態を示す図である。 実施の形態２に従う電源の制御部の構成を示すブロック図である。 実施の形態２に従う各セルにおける入力過電圧の検知処理を説明するためのフローチャートである。 主回路における直流コンデンサの過充電を説明するための図である。 スイッチがオン状態であるときの主回路の状態を示す図である。 実施の形態３に従う電源の制御部の構成を示すブロック図である。 実施の形態３に従う各セルにおける入力過電圧の検知処理を説明するためのフローチャートである。 図１に示したセルの他の構成例を示す図である。

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

［実施の形態１］
（電力変換装置の構成）
図１は、この発明の実施の形態１に従う電力変換装置の全体構成図である。図１を参照して、電力変換装置１００は、モジュラー・マルチレベル変換器（ＭＭＣ）１１０と、ＭＭＣ１１０を制御する制御装置１２０とを備える。

ＭＭＣ１１０は、正電圧端子３ａ、負電圧端子３ｂおよび、３つの交流端子３ｃ〜３ｅを含む。ＭＭＣ１１０は、直流電力および三相交流電力のいずれか一方の電力を他方の電力に変換する双方向電力変換装置である。正電圧端子３ａおよび負電圧端子３ｂは、直流電力を授受するために用いられる。３つの交流端子３ｃ〜３ｅは三相交流電力を授受するために用いられる。ＭＭＣ１１０は本発明における「電力変換器」の一実施例に対応する。

正電圧端子３ａおよび負電圧端子３ｂは、負荷４に接続される。負荷４には、直流負荷、直流電源およびモータドライブインバータなどが適用される。

３つの交流端子３ｃ〜３ｅは、三相変圧器２の３つの２次側端子にそれぞれ接続される。三相変圧器２の１次側端子は、それぞれ図示しない遮断器を介して交流電力系統１の三相送電線に接続される。なお、遮断器は通常動作時は導通状態にされており、たとえば端子３ａ，３ｂ間で短絡事故が発生した場合に非導通状態にされる。

交流電力系統１から負荷４に電力を供給する場合、交流電力系統１の三相交流電力が三相変圧器２を介してＭＭＣ１１０に供給される。ＭＭＣ１１０は三相交流電力を直流電力に変換する。変換された直流電力は負荷４に供給される。すなわち、ＭＭＣ１１０は、交流電力を直流電力に変換する交流−直流変換装置として動作する。

一方、負荷４から交流電力系統１に電力を供給する場合は、負荷４からＭＭＣ１１０に直流電力が供給される。ＭＭＣ１１０は直流電力を三相交流電力に変換する。変換された三相交流電力は、三相変圧器２を介して交流電力系統１に供給される。すなわち、ＭＭＣ１１０は、直流電力を交流電力に変換する直流−交流変換装置として動作する。

ＭＭＣ１１０は、アームＡ１〜Ａ６と、リアクトルＬ１〜Ｌ６とをさらに含む。アームＡ１〜Ａ３の一方端子はともに正電圧端子３ａに接続され、他方端子はそれぞれリアクトルＬ１〜Ｌ３の一方端子に接続される。リアクトルＬ１〜Ｌ３の他方端子はそれぞれ交流端子３ｃ〜３ｅに接続される。

アームＡ４〜Ａ６の一方端子はともに負電圧端子３ｂに接続され、他方端子はそれぞれリアクトルＬ４〜Ｌ６の一方端子に接続される。リアクトルＬ４〜Ｌ６の他方端子はそれぞれ交流端子３ｃ〜３ｅに接続される。

正電圧端子３ａには、ＭＭＣ１１０および負荷４から正の直流電圧ＶＰが供給される。負電圧端子３ｂには、ＭＭＣ１１０および負荷４から負の直流電圧ＶＮが供給される。交流端子３ｃには、三相変圧器２およびＭＭＣ１１０からＵ相交流電圧ＶＵが供給される。交流端子３ｄには、三相変圧器２およびＭＭＣ１１０からＶ相交流電圧ＶＶが供給される。交流端子３ｅには、三相変圧器２およびＭＭＣ１１０からＷ相交流電圧ＶＷが供給される。三相交流電圧ＶＵ，ＶＶ，ＶＷの位相は１２０度ずつずれている。

アームＡ１およびＡ４は、Ｕ相交流電圧ＶＵと直流電圧ＶＰ，ＶＮとの間で双方向の電力変換を行なうＵ相モジュールを構成する。アームＡ２およびＡ５は、Ｖ相交流電圧ＶＶと直流電圧ＶＰ，ＶＮとの間で双方向の電力変換を行なうＶ相モジュールを構成する。アームＡ３およびＡ６は、Ｗ相交流電圧ＶＷと直流電圧ＶＰ，ＶＮとの間で双方向の電力変換を行なうＷ相モジュールを構成する。

リアクトルＬ１〜Ｌ６のインダクタンスは、各アームＡに流れる電流を制御するとともに、交流電圧ＶＵ，ＶＶ，ＶＷの振幅が異なる場合に３つの相モジュール間に流れる循環電流を抑制するために必要な値に設定されている。

（単位変換器の構成）
アームＡ１〜Ａ６の各々は、カスケード接続された複数の単位変換器（以下、セルとも称す）１０を含んでいる。図２は、図１に示したセル１０の構成例を示す図である。図２を参照して、セル１０は、主回路３０と、セル制御回路３２と、電源５０とを含む。

主回路３０は、直流コンデンサを備えたフルブリッジ回路により構成される。具体的には、主回路３０は、第１端子３３および第２端子３４を有する２端子回路である。主回路３０は、スイッチング素子Ｑ１〜Ｑ４と、ダイオードＤ１〜Ｄ４と、直流コンデンサＣ１とを含む。

スイッチング素子Ｑ１〜Ｑ４は、自己消弧型電力用半導体素子であり、たとえばＩＧＢＴで構成されている。スイッチング素子Ｑ１，Ｑ２は電力線対（正極線３６および負極線３８）の間に直列に接続されている。スイッチング素子Ｑ３，Ｑ４は電力線対の間に直列に接続されている。スイッチング素子Ｑ１，Ｑ３のコレクタはともに正極線３６に接続され、スイッチング素子Ｑ２，Ｑ４のエミッタはともに負極線３８に接続されている。スイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ２のコレクタとの接続点は第１端子３３に接続されている。スイッチング素子Ｑ３のエミッタとスイッチング素子Ｑ４のコレクタとの接続点は第２端子３４に接続されている。

ダイオードＤ１〜Ｄ４は、スイッチング素子Ｑ１〜Ｑ４にそれぞれ逆並列に接続されている。直流コンデンサＣ１は、正極線３６および負極線３８の間に接続されている。直流コンデンサＣ１はフルブリッジ回路の出力を平滑化する。

図１に示すように、アームＡ１〜Ａ３の一方端に位置するセル１０の第１端子３３は、ともに正電圧端子３ａに接続されている。アームＡ１〜Ａ３において、各セル１０の第２端子３４は交流端子３ｃ〜３ｅ側に隣接するセル１０の第１端子３３に接続されている。アームＡ１〜Ａ３の他方端に位置するセル１０の第２端子３４はそれぞれリアクトルＬ１〜Ｌ３の一方端子に接続されている。

アームＡ４〜Ａ６の一方端に位置するセル１０の第１端子３３は、それぞれリアクトルＬ４〜Ｌ６の一方端子に接続されている。アームＡ４〜Ａ６において、各セル１０の第２端子３４は負電圧端子３ｂ側に隣接するセル１０の第１端子３３に接続されている。アームＡ４〜Ａ６の他方端に位置するセル１０の第２端子３４は、ともに負電圧端子３ｂに接続されている。

セル１０において、スイッチング素子Ｑ１，Ｑ２はそれぞれ交互にオンオフする。スイッチング素子Ｑ３，Ｑ４はそれぞれ交互にオンオフする。図２に示されるように、第２端子３４を基準とした第１端子３３までの電圧をセル電圧Ｖｃｅｌｌと定義すると、セル電圧Ｖｃｅｌｌは、スイッチング素子Ｑ１〜Ｑ４のオンオフ状態によって制御される。

具体的には、スイッチング素子Ｑ１，Ｑ２がそれぞれオン、オフし、スイッチング素子Ｑ３，Ｑ４がそれぞれオフ、オンする場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣと略等しい。スイッチング素子Ｑ１，Ｑ２がそれぞれオン、オフし、スイッチング素子Ｑ３，Ｑ４がそれぞれオン、オフする場合、セル電圧Ｖｃｅｌｌは略零である。スイッチング素子Ｑ１，Ｑ２がそれぞれオフ、オンし、スイッチング素子Ｑ３，Ｑ４がそれぞれオフ、オンする場合、セル電圧Ｖｃｅｌｌは略零である。スイッチング素子Ｑ１，Ｑ２がそれぞれオフ、オンし、スイッチング素子Ｑ３，Ｑ４がそれぞれオン、オフする場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣの極性を反転させた電圧に略等しい。

スイッチング素子Ｑ１〜Ｑ４が全てオフの場合、セル電圧Ｖｃｅｌｌはセル１０に流れる電流の極性に依存して決まる。電流が正である場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣに略等しい。電流が負である場合、セル電圧Ｖｃｅｌｌは直流コンデンサＣ１の電圧ＶＣの極性を反転させた電圧に略等しい。

各アームＡの２端子間の電圧は、このアームＡに含まれるセル１０のセル電圧Ｖｃｅｌｌの和で表される。したがって、各アームＡの電圧は、セル１０を構成するスイッチング素子Ｑ１〜Ｑ４のオンオフ状態によって制御することができる。

主回路３０は、スイッチＳＷをさらに含む。スイッチＳＷは、第１端子３３と第２端子３４との間に接続されている。スイッチＳＷは、セル制御回路３２からのオン指令（閉指令）に応じてオン（閉成）することにより、第１端子３３および第２端子３４を短絡することが可能に構成されている。すなわち、スイッチＳＷをオンすることによってセル１０の出力を短絡することができる。スイッチＳＷは、本発明における「スイッチ」の一実施例に対応する。

セル制御回路３２は、ゲート駆動回路４０，４２と、スイッチ操作回路４４と、電圧センサ４６と、Ｉ／Ｆ（インターフェイス）回路４８とを含む。

Ｉ／Ｆ回路４８は、図示しない光ファイバケーブルを介して制御装置１２０と通信する。Ｉ／Ｆ回路４８は、制御装置１２０から、主回路３０のフルブリッジ回路を制御するためのゲート信号ＧＣを受信する。Ｉ／Ｆ回路４８はさらに、制御装置１２０から、フルブリッジ回路を構成するスイッチング素子Ｑ１〜Ｑ４のスイッチング動作を停止（すべてオフ）するためのゲート遮断信号ＧＢを受信する。Ｉ／Ｆ回路４８は、受信したゲート信号ＧＣおよびゲート遮断信号ＧＢをゲート駆動回路４０，４２へ出力する。

ゲート駆動回路４０は、ゲート信号ＧＣに応答してスイッチング素子Ｑ１，Ｑ２のオンオフを制御する。または、ゲート駆動回路４０は、ゲート遮断信号ＧＢに応答して、スイッチング素子Ｑ１，Ｑ２をオフ状態に固定された状態（停止状態）とする。

ゲート駆動回路４２は、ゲート信号ＧＣに応答してスイッチング素子Ｑ３，Ｑ４のオンオフを制御する。または、ゲート駆動回路４２は、ゲート遮断信号ＧＢに応答して、スイッチング素子Ｑ３，Ｑ４をオフ状態に固定された状態とする。

スイッチ操作回路４４は、スイッチＳＷのオンオフを操作するための回路である。励磁コイル５２は、非通電時にスイッチＳＷをオフ（開放）するように設けられている。スイッチ操作回路４４は、励磁コイル５２への通電を制御装置１２０からの指令に応じて制御する。通常動作時、励磁コイル５２への電流供給が停止されているため、スイッチＳＷはオフ状態とされる。一方、制御装置１２０は、複数のセル１０のうちのいずれかのセル１０において、スイッチング素子の短絡故障等の異常を検知した場合には、この故障したセル１０に向けてスイッチＳＷのオン指令を出力する。故障したセル１０では、Ｉ／Ｆ回路４８がオン指令を受信してスイッチ操作回路４４へ出力する。オン指令に応じてスイッチ操作回路４４が励磁コイル５２に電流を供給することにより、スイッチＳＷがオンされる。これにより、故障したセル１０の出力が短絡される。

電圧センサ４６は、直流コンデンサＣ１の電圧ＶＣを検出し、検出値をＩ／Ｆ回路４８に出力する。Ｉ／Ｆ回路４８は、電圧センサ４６により検出された電圧ＶＣを制御装置１２０へ送信する。

電源５０は、直流コンデンサＣ１に並列に接続される。電源５０は、直流コンデンサＣ１の電圧ＶＣを降圧してセル制御回路３２へ供給する電源電圧を生成する。すなわち、各セル１０は、主回路３０からセル制御回路３２に電力を供給することができ、自給式のセルを形成する。

（電源の構成）
図３は、図２に示した電源５０の構成を示す図である。図３を参照して、電源５０は、正極端子５２ａと、負極端子５２ｂと、電源回路５４と、サイリスタＴ１と、限流抵抗Ｒ１と、制御部５６とを含む。

正極端子５２ａは主回路３０の正極線３６に接続される。負極端子５２ｂは主回路３０の負極線３８に接続される。電源５０は、正極端子５２ａおよび負極端子５２ｂの間に、直流コンデンサＣ１の電圧ＶＣを受ける。

電源回路５４は、第１入力端子５４ａおよび第２入力端子５４ｂを含む。第１入力端子５４ａは正極端子５２ａに電気的に接続され、第２入力端子５４ｂは負極端子５２ｂに電気的に接続されている。電源回路５４は、第１入力端子５４ａおよび第２入力端子５４ｂの間に直流コンデンサＣ１から与えられる入力電圧Ｖｉｎを、セル制御回路３２の電源電圧に変換する。電源回路５４はさらに、入力電圧Ｖｉｎを、制御部５６へ供給する電源電圧に変換する。

サイリスタＴ１は、電源回路５４の第１入力端子５４ａおよび第２入力端子５４ｂの間に、電源回路５４と電気的に並列に接続されている。サイリスタＴ１は、アノードが第１入力端子５４ａに電気的に接続され、カソードが第２入力端子５４ｂに電気的に接続されている。

サイリスタＴ１は、制御部５６からゲートに入力される点弧信号に応答して点弧（オン）する。オンされたサイリスタＴ１は、点弧信号が遮断された状態において電流が零になるのに応じて消弧（オフ）する。サイリスタＴ１がオンすることで、電源回路５４における第１入力端子５４ａおよび第２入力端子５４ｂが電気的に短絡される。以下の説明では、サイリスタＴ１を「短絡サイリスタ」とも称する。

限流抵抗Ｒ１は、正極端子５２ａおよび負極端子５２ｂの間、すなわち直流コンデンサＣ１の端子間に、サイリスタＴ１と電気的に直列に接続される。なお、限流抵抗Ｒ１とサイリスタＴ１との接続順序を入れ換えても、電気的に等価な回路構成が形成される。

制御部５６は、電源回路５４から電源電圧の供給を受けて短絡サイリスタＴ１のオンオフを制御する。制御部５６の制御構造については後述する。

（電源回路の構成）
図４は、図３に示した電源回路５４の構成を示すブロック図である。図４を参照して、電源回路５４は、セル制御回路３２の各部および制御部５６のそれぞれに供給する電源電圧を生成するための複数の電源部６２〜７０を含んで構成される。具体的には、第１電源部６２は、入力端子５４ａ，５４ｂから供給される入力電圧Ｖｉｎを制御部５６の電源電圧に変換する。第２電源部６４は、入力電圧Ｖｉｎをゲート駆動回路４０，４２の電源電圧に変換する。第３電源部６６は、入力電圧Ｖｉｎをスイッチ操作回路４４の電源電圧に変換する。第４電源部６８は、入力電圧Ｖｉｎを電圧センサ４６の電源電圧に変換する。第５電源部７０は、入力電圧ＶｉｎをＩ／Ｆ回路４８の電源電圧に変換する。

電源回路５４は、入力電圧Ｖｉｎが電源回路５４の許容電圧を超える状態（以下、「入力過電圧状態」とも称する）を検知するための構成として、入力電圧監視回路６０をさらに含む。入力電圧監視回路６０は、入力電圧Ｖｉｎを検出し、検出値を制御部５６に出力する。制御部５６は、入力電圧Ｖｉｎの検出値に基づいて、短絡サイリスタＴ１のオンオフを制御する。

（制御部の構成）
図５は、電源５０の制御部５６の制御構成を示すブロック図である。図５を参照して、制御部５６は、比較器ＣＰ１と、短絡サイリスタ駆動回路５８とを含む。

比較器ＣＰ１は、非反転入力端子（＋端子）に入力電圧監視回路６０による入力電圧Ｖｉｎの検出値が入力され、反転入力端子（−端子）に閾値電圧ＤＣＯＶが入力される。閾値電圧ＤＣＯＶは、電源回路５４の入力過電圧状態を判定するための判定値であり、電源回路５４の許容電圧に基づいて設定される。比較器ＣＰ１は、入力電圧Ｖｉｎの検出値と閾値電圧ＤＣＯＶとを比較し、比較結果を出力する。入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えているとき、比較器ＣＰ１の出力信号はＨ（論理ハイ）レベルとなる。一方、入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶ以下となるとき、比較器ＣＰ１の出力信号はＬ（論理ロー）レベルとなる。

短絡サイリスタ駆動回路５８は、比較器ＣＰ１の出力信号に基づいて、短絡サイリスタＴ１の点弧信号を生成する。具体的には、比較器ＣＰ１の出力信号がＬレベルのとき、すなわちＶｉｎ≦ＤＣＯＶのとき、短絡サイリスタ駆動回路５８は、電源回路５４が入力過電圧の無い正常状態であると判定する。電源回路５４が正常状態であると判定された場合には、短絡サイリスタ駆動回路５８は点弧信号を出力しない。よって、短絡サイリスタＴ１はオフ状態に維持される。

図６（ａ）は、短絡サイリスタＴ１がオフ状態であるときの電源５０の状態を示している。図６（ａ）に示されるように、限流抵抗Ｒ１を介して電源回路５４に電流が供給される。電源５０に入力される入力電流をＩｉｎとし、入力電圧をＶｉｎとし、直流コンデンサＣ１から電源５０に供給される電力をＰｉｎとすると、供給電力Ｐｉｎは、Ｐｉｎ＝Ｖｉｎ×Ｉｉｎで表される。なお、入力電流Ｉｉｎは、限流抵抗Ｒ１の抵抗値Ｒ１を用いて、Ｉｉｎ＝（ＶＣ−Ｖｉｎ）／Ｒ１となる。

ここで、主回路３０および電源５０がともに正常である場合には、主回路３０と電源５０との電力の需給バランスが保たれている。そのため、入力電圧Ｖｉｎは所定の電圧範囲に収まっている。しかしながら、主回路３０および電源５０の少なくとも一方に異常が発生した場合には、上記の電力の需給バランスが崩れることによって、入力電圧Ｖｉｎが所定の電圧範囲を逸脱した値となる。入力電圧Ｖｉｎが電圧範囲よりも低電圧側に逸脱した場合には、電源回路５４が電源電圧を生成することができず、電源５０が停止することになる。この場合、セル１０の動作が停止するものの、電源５０およびセル制御回路３２の回路部品が破壊されることはない。

これに対して、入力電圧Ｖｉｎが電圧範囲よりも高電圧側に逸脱した場合には、電源回路５４が入力過電圧状態となるため、電源回路５４およびセル制御回路３２の回路部品が破壊されてしまう虞がある。したがって、電源回路５４の入力過電圧状態を検知して入力過電圧状態から回路部品を保護する必要がある。

そこで、実施の形態１では、図５に示す比較器ＣＰ１の出力信号がＨレベルのとき、すなわちＶｉｎ＞ＤＣＯＶのときには、短絡サイリスタ駆動回路５８は、電源回路５４が入力過電圧状態であると判定する。電源回路５４が入力過電圧状態であると判定されると、短絡サイリスタ駆動回路５８は、点弧信号を出力することにより、短絡サイリスタＴ１をターンオンする。

図６（ｂ）は、短絡サイリスタＴ１がオン状態であるときの電源５０の状態を示している。電源回路５４における第１入力端子５４ａおよび第２入力端子５４ｂが電気的に短絡されるため、限流抵抗Ｒ１を介して短絡サイリスタＴ１に電流が供給される。その一方で、電源回路５４への電流供給が遮断される。

ここで、短絡サイリスタＴ１がオン状態のときの順方向電圧（オン電圧）は高々数ボルト程度であり、上記の閾値電圧ＤＣＯＶに比べて低い。したがって、短絡サイリスタＴ１をターンオンすることで、電源回路５４の入力電圧Ｖｉｎは、短絡サイリスタＴ１のオン電圧と同程度の電圧レベルとなり、閾値電圧ＤＣＯＶよりも低い電圧にまで低減される。これにより、電源回路５４の入力過電圧状態が解消されるため、電源回路５４およびセル制御回路３２の回路部品が故障に至るのを回避することができる。

なお、短絡サイリスタＴ１は、ターンオンされると、点弧信号が遮断された状態において電流が零になるのに応じてオフする。このため、電源回路５４への電流供給が遮断されることによって制御部５６からの点弧信号が途絶えた状態となっても、短絡サイリスタＴ１がオン状態に保たれるため、電源回路５４の入力過電圧状態を回避することができる。

図７は、実施の形態１に従う各セル１０における入力過電圧の検知処理を説明するためのフローチャートである。なお、図７に示すフローチャートは、各セル１０の制御部５６において予め格納したプログラムを実行することで実現できる。

図７を参照して、各セル１０では、ステップＳ１０により、入力電圧監視回路６０が電源回路５４の入力電圧Ｖｉｎを検出する。入力電圧監視回路６０は、入力電圧Ｖｉｎの検出値を制御部５６へ送信する。

ステップＳ１１では、制御部５６は、比較器ＣＰ１を用いて、入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えているか否かを判定する。入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶ以下であると判定された場合（Ｓ１１のＮＯ判定時）、制御部５６は、電源回路５４が正常状態であると判断して処理を終了する。

これに対して、入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えていると判定された場合（Ｓ１１のＹＥＳ判定時）、ステップＳ１２により、制御部５６は、短絡サイリスタＴ１をターンオンする。

この発明の実施の形態１によれば、セル１０ごとに設けられた電源回路５４の第１入力端子５４ａおよび第２入力端子５４ｂ間に短絡サイリスタＴ１が電気的に接続されるとともに、電源回路５４への入力過電圧が検知された場合に短絡サイリスタＴ１がオンされる。これにより、電源回路５４の入力過電圧に起因して電源回路５４およびセル制御回路３２の回路部品が破壊されることを防止することができる。

［実施の形態２］
図８は、この発明の実施の形態２に従う電力変換装置におけるセルの構成を示す図である。図８を参照して、実施の形態２に従う電力変換装置の構成は、セルの構成を除いて、図１と同様であるので詳細な説明は繰り返さない。

図８を参照して、実施の形態２に従うセル１０Ａは、図２に示すセル１０において、電源５０に代えて電源５０Ａを設けたものである。電源５０Ａは、電源５０において、逆流防止用のダイオードＤ５をさらに設けたものである。

ダイオードＤ５は、短絡サイリスタＴ１のアノードおよびカソードの間に、電源回路５４と電気的に直列に接続される。ダイオードＤ５は、アノードが限流抵抗Ｒ１に電気的に接続され、カソードが電源回路５４の第１入力端子５４ａに電気的に接続される。ダイオードＤ５は、電源回路５４から短絡サイリスタＴ１への電流の逆流を防止する。

図９は、短絡サイリスタＴ１がオン状態であるときの電源５０Ａの状態を示している。図９を参照して、制御部５６の電源電圧を供給するための第１電源部６２は、平滑用コンデンサＣ２と、ＤＣ／ＤＣコンバータ６３とを含んで構成される。コンデンサＣ２は第１入力端子５４ａおよび第２入力端子５４ｂの間に電気的に接続される。ＤＣ／ＤＣコンバータ６３は、コンデンサＣ２の端子間電圧を制御部５６の各部に供給する電源電圧に変換する。図９では、制御部５６の電源電圧として、＋５Ｖ、＋１５Ｖ、−１５Ｖ、ＣＯＭ（接地電圧）の４種類の電圧が生成される場合が例示されている。なお、図示は省略するが、第２電源部６４、第３電源部６６、第４電源部６８および第５電源部７０の各々は、電源電圧の大きさに違いがあるものの、基本的構成は第１電源部６２と同じである。

ここで、ダイオードＤ５が設けられていない場合を想定する。この場合、短絡サイリスタＴ１がオンされると、電源回路５４内部では、図中に矢印で示されるように、コンデンサＣ２に蓄積されていた電荷を放出するように電流が流れる経路が形成される。コンデンサＣ２の放電によってコンデンサＣ２の端子間電圧が低下すると、ＤＣ／ＤＣコンバータ６３から出力される電源電圧も低下する。

このため、制御部５６の各部では、電源電圧が動作保証電圧を下回る状態が起こり得るため、制御部５６が動作不能な状態に陥る可能性がある。ゲート駆動回路４０，４２、スイッチ操作回路４４、電圧センサ４６およびＩ／Ｆ回路４８においても、制御部５６と同様に、電源電圧が低下して動作不能な状態に陥る可能性がある。

実施の形態２に従うセル１０Ａにおいて、ダイオードＤ５は、上記のようなコンデンサＣ２の放電を抑制する機能を奏する。これにより、短絡サイリスタＴ１をターンオンした後においても、電源回路５４は、制御部５６およびセル制御回路３２の各々に対して電源電圧を供給できる。すなわち、短絡サイリスタＴ１をターンオンした後においても、制御部５６およびセル制御回路３２を動作可能とすることができる。

このような構成とすることにより、図１０に示されるように、セル制御回路３２において、Ｉ／Ｆ回路４８は、自セル１０Ａの電源回路５４が入力過電圧状態に陥ったことを上位の制御装置１２０に伝えることができる。具体的には、比較器ＣＰ１の出力信号は、短絡サイリスタ駆動回路５８およびＩ／Ｆ回路４８に与えられる。Ｉ／Ｆ回路４８は、比較器ＣＰ１からＨレベルに活性化された出力信号を受信した場合には、自セルの異常を示す信号（異常信号）を生成して制御装置１２０に送信する。

制御装置１２０は、Ｉ／Ｆ回路４８からの異常信号を受信することにより、ある１つのセル１０Ａにおいて電源回路５４が入力過電圧状態であることを検知する。この場合、制御装置１２０は、ＭＭＣ１１０を構成する全てのセル１０Ａに向けてゲート遮断信号ＧＢを発生する。これにより、ＭＭＣ１１０の全てのセル１０Ａをゲート遮断状態とすることができる。

図１１は、各セル１０Ａにおける入力過電圧の検知処理を説明するためのフローチャートである。なお、図１１に示すフローチャートは、各セル１０Ａの制御部５６およびセル制御回路３２において予め格納したプログラムを実行することで実現できる。

図１１を参照して、入力電圧監視回路６０および制御部５６は、図７の同様のステップＳ１０〜Ｓ１２を実行することにより、入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えていると判定された場合に短絡サイリスタＴ１をターンオンする。

入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えていると判定された場合（Ｓ１１のＹＥＳ判定時）には、さらにステップＳ１３により、Ｉ／Ｆ回路４８は、制御装置１２０に向けて自セル１０Ａの異常を示す異常信号を送信する。

制御装置１２０は、異常信号を受信すると（Ｓ２０のＹＥＳ判定時）、ステップＳ２１により、ＭＭＣ１１０を構成する全てのセル１０Ａに向けてゲート遮断信号ＧＢを発生する。

各セル１０Ａでは、Ｉ／Ｆ回路４８は、制御装置１２０からゲート遮断信号ＧＢを受信したか否かを判定する。ゲート遮断信号ＧＢを受信したと判定された場合（Ｓ１４のＹＥＳ判定時）、ステップＳ１５に進み、Ｉ／Ｆ回路４８はゲート遮断信号ＧＢをゲート駆動回路４０，４２へ出力する。ゲート駆動回路４０，４２は、スイッチング素子Ｑ１〜Ｑ４のゲートにゲート遮断信号ＧＢを供給することにより、主回路３０をゲート遮断状態とする。

一方、ゲート遮断信号ＧＢを受信していないと判定された場合（Ｓ１４のＮＯ判定時）には、Ｉ／Ｆ回路４８は、セル１０Ａの異常が発生していないと判断して処理を終了する。

この発明の実施の形態２によれば、各セル１０Ａにおいて、電源回路５４の第１入力端子５４ａおよび第２入力端子５４ｂ間に短絡サイリスタＴ１が電気的に接続されるとともに、電源回路５４から短絡サイリスタＴ１への電流の逆流を防止するダイオードＤ１が接続される。これにより、電源回路５４への入力過電圧が検知された場合に、電源回路５４およびセル制御回路３２の回路部品の破壊を防止できるとともに、入力過電圧の検知後においても制御部５６およびセル制御回路３２を動作可能な状態に保つことができる。これにより、セル制御回路３２から制御装置１２０に向けて自セルの異常を報知することができるため、制御装置１２０はＭＭＣ１１０の保護のための措置（たとえば全セル１０Ａのゲート遮断など）を採ることができる。この結果、電力変換装置１００の可用性を向上させることが可能となる。

［実施の形態３］
実施の形態１で述べたように、電源回路５４が入力過電圧状態に至る原因としては、主回路３０の異常または電源５０の異常が挙げられる。主回路３０の異常の１つに、直流コンデンサＣ１の過充電がある。

直流コンデンサＣ１の過充電は、主回路３０が停止状態（スイッチング素子Ｑ１〜Ｑ４がオフ状態）であるときに起こり得る。停止状態の主回路３０の内部に、直流コンデンサＣ１を充電するように電流が流れるためである。

詳細には、図１２に示されるように、スイッチング素子Ｑ１〜Ｑ４がオフ状態であるときに、図中に矢印で示されるように、第１端子３３〜ダイオードＤ１〜直流コンデンサＣ１〜ダイオードＤ４〜第２端子３４を通って電流が流れる経路が形成される。この電流経路を経由して直流コンデンサＣ１に電荷が蓄積されることによって、直流コンデンサＣ１の電圧ＶＣが増加する。

なお、このような直流コンデンサＣ１の過充電は、たとえば、ＭＭＣ１１０の１つのアームＡ（図２）において、直列接続される複数のセル１０Ａのうち、一部のセル１０Ａでは主回路３０が停止状態となる一方で、残りのセル１０Ａでは主回路３０が動作状態に維持されるというケースが生じた場合に起こり得る。

直流コンデンサＣ１の電圧ＶＣが増加することで入力電圧Ｖｉｎが閾値電圧ＤＣＯＶを超えると、上記のように短絡サイリスタＴ１がターンオンされるため、電源回路５４およびセル制御回路３２の回路部品が故障に至ることを回避できる。しかしながら、主回路３０では、図１２に示す経路を電流が流れ続けるため、直流コンデンサＣ１が充電され続けることになる。この結果、直流コンデンサＣ１の電圧ＶＣがさらに増加することによって、スイッチング素子Ｑ１〜Ｑ４に耐圧を超える過電圧が印加されてスイッチング素子Ｑ１〜Ｑ４が損傷してしまう虞がある。

実施の形態３では、上記の実施の形態２に従うセル１０Ａにおいて、電源回路５４が入力過電圧状態であると判定されると、短絡サイリスタＴ１をターンオンするとともに、スイッチＳＷをオンする。図１３に示されるように、スイッチＳＷをオンして第１端子３３および第２端子３４を電気的に短絡させることで、直流コンデンサＣ１に電荷を蓄積するための充電経路が形成されることを防止することができる。

なお、実施の形態３に従うセルの構成は、図７と同様であることが必要である。すなわち、セル１０Ａの電源５０Ａには逆流防止用のダイオードＤ５が設けられている。これによれば、入力過電圧の検知後においてもスイッチ操作回路４４に電源電圧が供給されるため、スイッチ操作回路４４を動作可能とすることができる。したがって、図１４に示されるように、スイッチ操作回路４４は、比較器ＣＰ１からＨレベルに活性化された出力信号を受信したことに応答してスイッチＳＷをオンすることができる。

また、実施の形態３においても、実施の形態２と同様に、Ｉ／Ｆ回路４８は、自セルの電源回路５４が入力過電圧状態に陥ったことを制御装置１２０に伝えることができる。これにより、制御装置１２０はＭＭＣ１１０の保護のための措置を採ることができる。

図１５は、各セル１０Ａにおける入力過電圧の検知処理を説明するためのフローチャートである。なお、図１５に示すフローチャートは、各セル１０Ａの制御部５６およびセル制御回路３２において予め格納したプログラムを実行することで実現できる。

図１５を参照して、入力電圧監視回路６０および制御部５６は、図７の同様のステップＳ１０〜Ｓ１２を実行することにより、入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えていると判定された場合に短絡サイリスタＴ１をターンオンする。

入力電圧Ｖｉｎの検出値が閾値電圧ＤＣＯＶを超えていると判定された場合（Ｓ１１のＹＥＳ判定時）には、さらにステップＳ１４により、スイッチ操作回路４４はスイッチＳＷをオンする。

この発明の実施の形態３によれば、電源回路５４への入力過電圧が検知された場合に、短絡サイリスタＴ１をターンオンするとともに、主回路３０内部のスイッチＳＷをオンすることにより、電源回路５４およびセル制御回路３２の回路部品の破壊を防止できるとともに、直流コンデンサＣ１が過充電されることを防止することができる。

［電力変換装置の変形例］
なお、上述した実施の形態では、セル１０（または１０Ａ）の主回路３０がフルブリッジ回路を含む構成について例示したが、主回路３０を双方向チョッパ回路を含む構成とすることもできる。

図１６は、図１に示したセル１０の他の構成例を示す図である。図１６を参照して、本変形例に従うセル１０Ｂは、主回路３０Ｂと、セル制御回路３２Ｂと、電源５０とを含む。主回路３０Ｂは、直流コンデンサを備えた双方向チョッパ回路により構成される。具体的には、主回路３０Ｂは、第１端子３３および第２端子３４を有する２端子回路であり、スイッチング素子Ｑ１，Ｑ２と、ダイオードＤ１，Ｄ２と、直流コンデンサＣ１とを含む。本変形例においても、第１端子３３と第２端子３４との間にはスイッチＳＷが接続されている。

また、上述した実施の形態では、電力変換器として、三相交流電力系統に連系する三相ＭＭＣ１１０について例示したが、本発明は、単相電力系統に連系する単相ＭＭＣやモータを駆動するＭＭＣにも適用可能である。また、本発明は、カスケード接続された１つまたは複数のセルからなるアームとリアクトルとの直列体からなる単相変換器を、６つ二重にＹ結線して構成された二重Ｙ結線ＭＭＣについて例示したが、３つデルタ結線して構成されたデルタ結線ＭＭＣや、上記単相変換器を３つＹ結線して構成されたＹ結線ＭＭＣにも本発明を適用することが可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明でなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 交流電力系統、２ 三相変圧器、３ａ 正電圧端子、３ｂ 負電圧端子、３ｃ〜３ｃ 交流端子、４ 負荷、１０，１０Ａ，１０Ｂ 単位変換器（セル）、３０ 主回路、３２，３２Ａ 制御回路、３３ 第１端子、３４ 第２端子、３６ 正極線、３８ 負極線、４０，４２ ゲート駆動回路、４４ スイッチ操作回路、４６ 電圧センサ、４８ Ｉ／Ｆ回路、５０，５０Ａ 電源、５２ 励磁コイル、５４ 電源回路、５４ａ 第１入力端子、５４ｂ 第２入力端子、５６ 制御部、５８ 短絡サイリスタ駆動回路、６０ 入力電圧監視回路、６２ 第１電源部、６３ ＤＣ／ＤＣコンバータ、６４ 第２電源部、６６ 第３電源部、６８ 第４電源部、７０ 第５電源部、１００ 電力変換装置、１１０ ＭＭＣ、１２０ 制御装置、Ａ１〜Ａ６ アーム、Ｃ１ 直流コンデンサ、Ｃ２ 平滑用コンデンサ、Ｌ１〜Ｌ６ リアクトル、ＧＣ ゲート信号、ＧＢ ゲート遮断信号、Ｑ１〜Ｑ４ スイッチング素子、Ｄ１〜Ｄ５ ダイオード、ＳＷ スイッチ、Ｔ１ 短絡サイリスタ、ＣＰ１ 比較器、ＤＣＯＶ 閾値電圧

Claims (3)

1. 複数の単位変換器を直列接続して構成されたアームを備える電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記単位変換器は、
   スイッチング素子および直流コンデンサを含み、前記スイッチング素子のオンオフにより前記直流コンデンサの電圧に応じた電圧パルスを出力する主回路と、
   前記制御装置から受信した制御信号に従って前記スイッチング素子のオンオフを制御するように構成された制御回路と、
   前記直流コンデンサの電圧を降圧して前記制御回路へ供給する電源電圧を生成する電源とを含み、
   前記電源は、
   第１および第２の入力端子間に前記直流コンデンサから与えられる入力電圧を前記電源電圧に変換するように構成された電源回路と、
   前記第１および前記第２の入力端子の間に、前記電源回路と電気的に並列に接続されるサイリスタと、
   前記直流コンデンサの端子間に、前記サイリスタと電気的に直列に接続される限流抵抗と、
   前記電源回路の前記入力電圧が閾値電圧を超える場合に、前記サイリスタを点弧するように構成された制御部と、
   前記サイリスタのアノードおよびカソードの間に前記電源回路と電気的に直列に接続され、前記電源回路から前記サイリスタへの電流の逆流を防止する逆流防止用ダイオードとを含む、電力変換装置。
2. 前記電源回路の前記入力電圧が閾値電圧を超える場合には、前記制御回路は、前記電源から電源電圧の供給を受けて、前記制御装置に前記単位変換器の異常を示す信号を送信するように構成され、
   前記制御装置は、前記複数の単位変換器のいずれかから前記単位変換器の異常を示す信号を受信すると、各前記複数の単位変換器の前記制御回路に対して前記スイッチング素子をオフ状態に固定するための前記制御信号を送信するように構成される、請求項１に記載の電力変換装置。
3. 前記単位変換器は、前記制御回路からのオン指令に応じてオンすることにより前記主回路の出力端子を短絡可能に構成されたスイッチをさらに含み、
   前記制御回路は、前記電源回路の前記入力電圧が前記閾値電圧を超える場合に、前記スイッチに前記オン指令を出力する、請求項１または２に記載の電力変換装置。

Images