WO2020044454A1 - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
WO2020044454A1
WO2020044454A1 PCT/JP2018/031906 JP2018031906W WO2020044454A1 WO 2020044454 A1 WO2020044454 A1 WO 2020044454A1 JP 2018031906 W JP2018031906 W JP 2018031906W WO 2020044454 A1 WO2020044454 A1 WO 2020044454A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
resistor
power
storage element
voltage
Prior art date
Application number
PCT/JP2018/031906
Other languages
English (en)
French (fr)
Inventor
翔平 原田
順平 磯崎
多一郎 土谷
Original Assignee
東芝三菱電機産業システム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝三菱電機産業システム株式会社 filed Critical 東芝三菱電機産業システム株式会社
Priority to US17/052,390 priority Critical patent/US11362578B2/en
Priority to PCT/JP2018/031906 priority patent/WO2020044454A1/ja
Priority to JP2019529269A priority patent/JP6835967B2/ja
Priority to EP18931789.4A priority patent/EP3846331B1/en
Publication of WO2020044454A1 publication Critical patent/WO2020044454A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H02M7/4835—Converters with outputs that each can have more than two voltages levels comprising two or more cells, each including a switchable capacitor, the capacitors having a nominal charge voltage which corresponds to a given fraction of the input voltage, and the capacitors being selectively connected in series to determine the instantaneous output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop

Definitions

  • the present invention relates to a power converter, and more specifically, to a power converter including a self-feeding circuit that generates a control power supply from a main circuit of the power converter.
  • a configuration using a self-feeding circuit to supply control power to a control circuit such as an internal gate drive circuit is known.
  • the self-feeding circuit is configured to directly generate a control power supply from a main circuit of the power conversion device (see, for example, JP-A-2017-212837 (Patent Document 1)).
  • MMC modular multi-level converter
  • HVDC High-Voltage Direct Current
  • BTB Back To To Back
  • FC Frequency @ Changer
  • STATCOM STATic @ synchronous @ COMpensator
  • the MMC is composed of an arm in which a plurality of unit converters called cells are cascaded.
  • the cell includes a main circuit having a plurality of semiconductor switches and a DC capacitor, and outputs a voltage across the DC capacitor or zero voltage by turning on and off the semiconductor switch.
  • the self-feeding circuit includes a current limiting resistor and a capacitor electrically connected in series between terminals of a DC capacitor of the main circuit, and a power supply circuit (DC) for converting a voltage of the capacitor into a power supply voltage of a drive circuit. / DC converter).
  • a resistor and a switch are electrically connected in series between the terminals of the capacitor.
  • a voltage which is obtained by stepping down the voltage of the DC capacitor by the current limiting resistor is applied to the capacitor.
  • the switch is turned on and a resistor is connected between the terminals of the capacitor, thereby stopping the power supply to the capacitor.
  • the present invention has been made to solve the above-described problem, and an object of the present invention is to store power supplied from a main circuit in a self-feeding circuit that generates control power from a main circuit of a power conversion device.
  • the purpose is to detect an overload state of a resistor for suppressing overcharging of a capacitor.
  • a power converter includes a power converter having a unit converter and a control device for controlling the power converter.
  • the unit converter includes a main circuit having a first power storage element and a plurality of switching elements, a drive circuit for driving the plurality of switching elements, and a self-feeding circuit for supplying power to the drive circuit from the first power storage element.
  • a self-feeding circuit a second power storage element electrically connected between terminals of the first power storage element, a power supply circuit for converting a voltage of the second power storage element to a power supply voltage of a drive circuit, A voltage detector for detecting a voltage of the storage element.
  • the unit converter includes a first resistor electrically connected in series with the second power storage element between the terminals of the first power storage element, and a first resistor electrically connected between the terminals of the second power storage element. And a first switch electrically connected in series with the second resistor between the terminals of the second storage element.
  • the power supply circuit is configured to generate a control signal for controlling on / off of the first switch based on a detection value of the voltage detector, thereby suppressing overcharge of the second power storage element.
  • a suppression circuit includes an overload detection circuit configured to detect an overload state of the second resistor based on a control signal generated by the overcharge suppression circuit.
  • a self-feeding circuit that generates a control power supply from a main circuit of a power conversion device, detecting an overload state of a resistor for suppressing overcharging of a capacitor that stores power supplied from the main circuit.
  • FIG. 3 is a circuit block diagram showing a configuration of a power conversion device according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a cell illustrated in FIG. 1.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a self-feeding circuit illustrated in FIG. 2.
  • FIG. 4 is a block diagram illustrating a control configuration of a control unit of the power supply circuit illustrated in FIG. 3.
  • FIG. 4 is a diagram schematically illustrating a current path when a switching element T1 is in an off state.
  • FIG. 4 is a diagram schematically illustrating a current path when a switching element T1 is in an ON state.
  • FIG. 4 is a circuit diagram illustrating another configuration example of the self-feeding circuit illustrated in FIG. 2.
  • FIG. 2 is a circuit diagram illustrating a configuration example of a cell illustrated in FIG. 1.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a self-feeding circuit illustrated in FIG. 2.
  • FIG. 4 is a diagram schematically illustrating a current path when a switching element T1 is in an off state.
  • FIG. 4 is a diagram schematically illustrating a current path when a switching element T1 is in an ON state.
  • FIG. 4 is a timing chart for explaining operations of an overcharge suppression circuit and an overload detection circuit when a resistance R1 is normal.
  • FIG. 4 is a timing chart for explaining operations of an overcharge suppression circuit and an overload detection circuit when a resistor R1 has failed.
  • 5 is a flowchart for explaining a control process of a power supply circuit in the self-power supply circuit.
  • FIG. 1 is a circuit block diagram showing a configuration of a power conversion device according to an embodiment of the present invention.
  • power conversion device 100 is used as a reactive power compensating device that compensates for reactive power of power system 1.
  • power conversion device 100 includes modular multilevel converter (hereinafter, referred to as MMC) 2 and control device 3 for controlling MMC 2.
  • MMC modular multilevel converter
  • MMC2 includes a transformer 4 and three-phase (U, V, W-phase) AC lines UL, VL, WL.
  • Transformer 4 includes three primary windings and three secondary windings. The three primary windings are respectively connected to three-phase transmission lines of the power system 1. The three secondary windings are connected to one terminals of the AC lines UL, VL, WL, respectively.
  • the MMC 2 is configured to inject or absorb reactive power into the power system 1 via the transformer 4. Specifically, when the three-phase AC voltage of the power system 1 (hereinafter, also referred to as “system voltage”) decreases, the MMC 2 injects reactive power into the power system 1 so as to increase the system voltage. On the other hand, when the system voltage increases, the MMC 2 absorbs the reactive power from the power system 1 so as to reduce the system voltage. The MMC 2 can compensate for the reactive power by injecting or absorbing a current orthogonal to the system voltage into the power system 1.
  • system voltage three-phase AC voltage of the power system 1
  • the active power provided from the power system 1 to the MMC 2 is sufficiently smaller than the reactive power.
  • the ideal state includes a case where the power loss inside the MMC 2 (the unit converter 5) is substantially zero and a case where the system voltage is in a three-phase equilibrium state.
  • $ MMC2 corresponds to an embodiment of a "power converter".
  • the MMC 2 is connected to the power system 1 via the transformer 4, but may be connected to the power system 1 via the interconnection reactor.
  • MMC2 further includes arms A1 to A3.
  • the arm A1 is connected between the other terminal of the AC line UL and the other terminal of the AC line VL.
  • the arm A2 is connected between the other terminal of the AC line VL and the other terminal of the AC line WL.
  • the arm A3 is connected between the other terminal of the AC line WL and the other terminal of the AC line UL. That is, the arms A1 to A3 are connected in a delta connection.
  • Each of the arms A1 to A3 has a plurality of unit converters 5 (hereinafter, also simply referred to as “cells”). Each of the plurality of cells 5 is configured to perform bidirectional power conversion according to a control signal from control device 3.
  • n is an integer of 2 or more cells 5 are connected in series. That is, the MMC 2 has a total of 3n cells 5.
  • the arm A1 further has a reactor L1 connected in series with the plurality of cells 5.
  • the arm A2 further has a reactor L2 connected in series with the plurality of cells 5.
  • the arm A3 further has a reactor L3 connected in series with the plurality of cells 5.
  • Each of reactors L1 to L3 is arranged to suppress a circulating current flowing in the delta connection.
  • Reactors L1 to L3 are not limited to the positions shown in FIG. 1 as long as they are connected in series with cells 5 of the corresponding arms. Alternatively, a plurality of reactors L1 to L3 may be dispersedly arranged in corresponding A1 to A3.
  • the output terminal 5a of the first-stage cell 5 is connected to the other terminals of the AC lines UL, VL, WL via the reactors L1 to L3.
  • the output terminal 5b of the cell 5 at the last stage of the arms A1 to A3 is connected to the other terminals of the AC lines VL, WL, UL, respectively.
  • the output terminal 5a of the cell 5 other than the first and last stages is connected to the output terminal 5b of the preceding cell 5, and the output terminal 5b is connected to the output terminal 5a of the next stage cell 5.
  • Current detectors Cu, Cv, Cw for detecting currents iu, iv, iw (hereinafter also referred to as “output current”) flowing between the power system 1 and the MMC 2 are provided on the three-phase transmission line of the power system 1. Are respectively arranged. Furthermore, a voltage detector 34 for detecting a three-phase AC voltage (hereinafter, also referred to as “system voltage”) Vu, Vv, Vw of the power system 1 is arranged on the transmission line.
  • a current detector 35 for detecting a current flowing through the arm A1 (hereinafter, also referred to as “arm current iuv”) is arranged on the AC line UL.
  • a current detector 36 for detecting a current flowing through the arm A2 (hereinafter, referred to as “arm current ivw”) is arranged on the AC line VL.
  • a current detector 37 for detecting a current flowing through the arm A3 (hereinafter, also referred to as “arm current iwu”) is arranged on the AC line WL.
  • the output currents iu, iv, iw can be calculated based on the detection values of the arm currents iuv, ivw, iwu by the current detectors 35 to 37 without using the current detectors Cu, Cv, Cw. is there.
  • Iu Iuv-Iwu
  • Iv Ivw-Iuv
  • Iw Iwu-Ivw.
  • the detected values of the current detectors Cu, Cv, Cw, 35 to 37 and the voltage detector 34 are input to the control device 3.
  • the control device 3 controls the operation of each of the arms A1 to A3 (that is, each of the 3n cells 5) using a command from a higher-level controller (not shown), a detection signal input from each detector, and the like. .
  • the control device 3 can be constituted by, for example, a microcomputer or the like.
  • the control device 3 incorporates a memory (not shown) and a CPU (Control Processing Unit), and can execute a control operation described below by software processing when the CPU executes a program stored in the memory in advance. it can.
  • part or all of the control operation can be realized by hardware processing using a built-in dedicated electronic circuit or the like instead of software processing.
  • cell 5 includes a main circuit 6, a self-feeding circuit 7, a driving circuit 8, resistors R1 and R2, and a switching element T1.
  • the main circuit 6 has a so-called full bridge configuration. Specifically, main circuit 6 includes output terminals 5a and 5b, switching elements Q1 to Q4, diodes D1 to D4, DC capacitor C1, voltage detector 30, and switch SW.
  • the switching elements Q1 to Q4 are self-extinguishing type power semiconductor elements, and are composed of, for example, IGBTs (Insulated Gate Bipolar Transistors). Switching elements Q1 and Q3 are connected in series between a power line pair (positive line PL and negative line NL). Switching elements Q2 and Q4 are connected in series between the power line pairs. The collectors of switching elements Q1 and Q2 are both connected to positive line PL, and the emitters of switching elements Q3 and Q4 are both connected to negative line NL. The connection point between the emitter of the switching element Q1 and the collector of the switching element Q3 is connected to the output terminal 5a. The connection point between the emitter of the switching element Q2 and the collector of the switching element Q4 is connected to the output terminal 5b. The diodes D1 to D4 are connected in antiparallel to the switching elements Q1 to Q4, respectively.
  • the DC capacitor C1 is connected between the positive line PL and the negative line NL, and stores DC power.
  • Various capacitors such as an electrolytic capacitor and a film capacitor can be used as the DC capacitor C1.
  • DC capacitor C1 corresponds to an example of a “first power storage element”.
  • the voltage detector 30 detects a DC voltage between the terminals of the DC capacitor C1 (hereinafter, also simply referred to as “capacitor voltage VDC”), and outputs a signal indicating the detected capacitor voltage VDC to the drive circuit 8.
  • each cell 5 if the voltage up to the output terminal 5a with respect to the output terminal 5b is defined as "cell voltage Vcell", the cell voltage Vcell is controlled by the on / off state of the switching elements Q1 to Q4.
  • the cell 5 can switch the cell voltage Vcell among + VDC, 0, and -VDC according to the switching operation of the switching elements Q1 to Q4.
  • the voltage between the two terminals of each arm A is represented by the sum of the cell voltages Vcell of n cells 5 included in the arm A. Therefore, the voltage of each arm A can be controlled by the on / off state of the switching elements Q1 to Q4 constituting the main circuit 6 of the cell 5.
  • Control device 3 controls output currents iu, iv, iw of MMC 2 to control active power transmitted and received between power system 1 and MMC 2 and reactive power output from MMC 2 to power system 1. It is composed of The control device 3 controls the active power transmitted and received between the power system 1 and the MMC 2 to cause the capacitor voltage VDC of the DC capacitor C1 of each cell 5 to follow the DC voltage command value VDC *.
  • DC voltage command value VDC * may be input from a higher-level controller (not shown), or may be predetermined in control device 3. Controller 3 also controls the reactive power output from MMC 2 to power system 1 to stabilize the system voltage.
  • control device 3 determines cell voltage Vcell of each cell 5 based on arm voltage command values Vuv *, Vvw *, Vwu *, capacitor voltage VDC of each cell 5, and arm currents iuv, ivw, iwu.
  • Vcell * for controlling
  • 3n cell voltage command values Vcell * are generated corresponding to 3n cells 5.
  • Control device 3 generates a gate signal GC to be given to each main circuit 6 of 3n cells 5 based on 3n cell voltage command values Vcell *.
  • the switch SW is connected between the output terminals 5a and 5b.
  • the switch SW is opened (off) when the corresponding cell 5 is normal, and closed (on) when the corresponding cell 5 fails.
  • the switch SW is turned on, the output terminals 5a and 5b are short-circuited, so that the corresponding cell 5 is bypassed.
  • the switch SW corresponds to an example of a “second switch”.
  • the drive circuit 8 is driven by the DC power supplied from the self-feeding circuit 7.
  • the drive circuit 8 sends a gate signal GC for controlling the switching operation of the full bridge circuit of the main circuit 6 and a gate cutoff signal GB for stopping (all off) the switching operation of the full bridge circuit from the control device 3.
  • the drive circuit 8 controls on / off of the switching elements Q1 to Q4 in response to the gate signal GC. Further, the drive circuit 8 fixes the switching elements Q1 to Q4 to the off state in response to the gate cutoff signal GB.
  • the drive circuit 8 further receives from the control device 3 an ON command for controlling ON / OFF of the switch SW.
  • the drive circuit 8 controls on / off of the switch SW by energizing the excitation coil 9 in accordance with the on command.
  • the control configuration of the drive circuit 8 will be described later.
  • the self-feeding circuit 7 is configured to generate the power supply voltage of the drive circuit 8 by using the power stored in the DC capacitor C1 of the main circuit 6. That is, the self-power supply circuit 7 supplies power to the drive circuit 8 from the DC capacitor C1 of the main circuit 6.
  • FIG. 3 is a circuit diagram showing a configuration example of the self-feeding circuit 7 shown in FIG. A configuration example of the self-feeding circuit 7 will be described with reference to FIGS. 2 and 3.
  • the self-feeding circuit 7 is electrically connected in series with the resistor R1 between the positive line PL and the negative line NL.
  • the self-power supply circuit 7 includes input terminals 7a and 7b, output terminals 7c and 7d, a capacitor C2, a power supply circuit 10, and a voltage detector 32.
  • the input terminal 7a is connected to one terminal of the resistor R1.
  • the other terminal of resistor R1 is connected to positive line PL.
  • the input terminal 7b is connected to the negative line NL.
  • the output terminals 7c and 7d are connected to the drive circuit 8.
  • the capacitor C2 is connected between the input terminals 7a and 7b. In other words, the capacitor C2 is electrically connected in series with the resistor R1 between the positive line PL and the negative line NL. A series circuit of the resistor R1 and the capacitor C2 is electrically connected in parallel to the DC capacitor C1.
  • the resistor R1 can function as a “current limiting resistor” for limiting the current flowing from the DC capacitor C1 to the capacitor C2. In the following description, the current flowing through the resistor R1 is also referred to as “input current Iin”.
  • a voltage obtained by reducing the capacitor voltage VDC by the resistor R1 (current limiting resistor) is applied to the capacitor C2.
  • Various capacitors such as an electrolytic capacitor and a film capacitor can be used as the capacitor C2.
  • the capacitor C2 corresponds to an example of a “second power storage element”.
  • the voltage detector 32 detects a DC voltage between the terminals of the capacitor C2 (hereinafter, also referred to as “input voltage Vin”), and outputs a signal indicating the detected input voltage Vin to the power supply circuit 10.
  • the power supply circuit 10 is electrically connected in parallel to the capacitor C2, and is configured to convert an input voltage Vin provided from the capacitor C2 into a power supply voltage of the drive circuit 8. More specifically, referring to FIG. 3, power supply circuit 10 includes a DC / DC converter 12 and a control unit 14.
  • the DC / DC converter 12 converts a DC voltage (input voltage Vin) between the terminals of the capacitor C2 into a voltage required for driving the drive circuit 8, and supplies the voltage to the drive circuit 8.
  • the DC / DC converter 12 can transmit the DC power supplied from the capacitor C2 to the drive circuit 8.
  • the DC / DC converter 12 may be, for example, an insulated DC / DC converter.
  • an isolated DC / DC converter a known method such as a flyback converter, a forward converter, a push-pull converter, a half-bridge converter, or a full-bridge converter can be used.
  • the DC / DC converter 12 is a flyback converter.
  • the DC / DC converter 12 includes a transformer TR, a switching element T2, a diode D5, and a capacitor C3.
  • Transformer TR has a primary winding and a secondary winding that are insulated from each other.
  • Switching element T2 is connected in series to the primary winding.
  • the series circuit of the primary winding and the switching element T2 is connected in parallel to the capacitor C2.
  • the switching element T2 can be constituted by any self-extinguishing type switching element.
  • the switching element T2 is composed of, for example, an N-channel MOSFET (Metal Oxide Field Effect Transistor).
  • the switching element T2 is turned on / off by the control signal S2 supplied from the control unit 14. During the ON period of the switching element T2, the input voltage Vin is applied to the primary winding.
  • the transformer TR transmits power supplied to the primary winding to the secondary winding.
  • One end of the secondary winding is connected to the anode of the diode D5, and the other end is connected to the output terminal 7d.
  • the cathode of the diode D5 is connected to the output terminal 7c.
  • the capacitor C3 is connected between the output terminals 7c and 7d.
  • the diode D5 and the capacitor C3 rectify the energy emitted from the secondary winding during the off period of the switching element T2, and convert the energy to DC. Thereby, DC / DC converter 12 can generate a DC voltage between output terminals 7c and 7d.
  • the voltage conversion ratio in the DC / DC converter 12 is represented by Vout / Vin.
  • the voltage conversion ratio Vout / Vin is determined by the turns ratio of the primary winding and the secondary winding of the transformer TR and the duty ratio of the switching element T2.
  • the duty ratio of the switching element T2 is the ratio of the ON period of the switching element T2 to the switching cycle.
  • the control unit 14 controls the duty ratio of the switching element T2 to generate a control signal S2 for controlling on / off of the switching element T2.
  • the control unit 14 is composed of, for example, a microcomputer.
  • the resistor R2 and the switching element T1 are electrically connected in series between the input terminals 7a and 7b of the self-feeding circuit 7.
  • Switching element T1 is formed of, for example, an N-channel MOSFET.
  • the switching element T1 has a drain connected to one terminal of the resistor R2 and a source connected to the negative line NL.
  • the other terminal of the resistor R2 is connected to the input terminal 7a of the self-feeding circuit 7.
  • the on / off of the switching element T1 is controlled by a control signal S1 input to the gate from the control unit 14 of the power supply circuit 10. Specifically, when an H (logic high) level control signal S1 is input from the control unit 14, the switching element T1 is turned on, and the resistor R2 is electrically connected in parallel with the capacitor C2. On the other hand, when the control signal S1 at the L (logic low) level is input from the control unit 14, the switching element T1 is turned off, and the resistor R2 is electrically disconnected from the capacitor C2.
  • the switching element T1 corresponds to an example of a “first switch”.
  • the first switch may be another type of switch, such as a relay, as long as the first switch can be turned on and off by the power supply circuit 10. Even if the order of connection of the resistor R2 and the switching element T1 is exchanged, an electrically equivalent circuit configuration is formed.
  • the control unit 14 of the power supply circuit 10 suppresses overcharging of the capacitor C2 by controlling on / off of the switching element T1 based on the input voltage Vin detected by the voltage detector 32, as described later. Be composed.
  • the resistor R2 can function as an “overcharge suppression resistor”.
  • FIG. 4 is a block diagram showing a control configuration of the control unit 14 of the power supply circuit 10 shown in FIG.
  • control unit 14 includes a voltage control unit 16 and an overcharge suppression circuit 18.
  • the voltage control unit 16 controls the DC / DC converter 12.
  • the voltage control unit 16 controls the duty ratio of the switching element T2.
  • the voltage control unit 16 generates a control signal S2 for controlling on / off of the switching element T2, and outputs the generated control signal S2 to the gate of the switching element T2.
  • the overcharge suppression circuit 18 is configured to suppress overcharge of the capacitor C2 by controlling on / off of the switching element T1 based on the input voltage Vin detected by the voltage detector 32.
  • the overcharge suppression circuit 18 includes a comparator COM1.
  • the comparator COM1 compares the input voltage Vin detected by the voltage detector 32 with predetermined thresholds VH and VL, and outputs a signal indicating the result of the comparison.
  • the output signal of the comparator COM1 is provided as a control signal S1 to the gate of the switching element T1.
  • the threshold value VH is set to a voltage value higher than the threshold value VL (VH> VL).
  • the comparator COM1 outputs an H-level control signal S1.
  • the comparator COM1 outputs an L-level control signal S1.
  • the comparator COM1 has a hysteresis.
  • the threshold value VH corresponds to the “first threshold value”
  • the threshold value VL corresponds to the “second threshold value”.
  • FIG. 5 is a diagram schematically illustrating a current path when the switching element T1 is off.
  • resistance R2 overcharge suppression resistance
  • a current flows from the DC capacitor C1 to the capacitor C2 via the resistor R1 (current limiting resistor).
  • Iin (VDC ⁇ Vin) / R1 (1)
  • the voltage of the capacitor C2 (input voltage Vin) is converted into a voltage required for driving the drive circuit 8 by the DC / DC converter 12 of the power supply circuit 10 and supplied to the drive circuit 8.
  • the overcharge suppression circuit 18 outputs an H-level control signal S1 when the input voltage Vin detected by the voltage detector 32 rises above a threshold VH (first threshold). Then, by turning on the switching element T1, the resistor R2 (overcharge suppression resistor) is electrically connected in parallel with the capacitor C2.
  • FIG. 6 is a diagram schematically showing a current path when the switching element T1 is in an ON state.
  • the current flows from DC capacitor C1 through resistor R1 (current limiting resistor) and resistor R2 (overcharge suppressing resistor), as indicated by the dashed arrow in the drawing. Flows.
  • the voltage of the capacitor C2 (input voltage Vin) is converted into a voltage required for driving the drive circuit 8 by the DC / DC converter 12 of the power supply circuit 10 and supplied to the drive circuit 8.
  • the power supply to the capacitor C2 is stopped by selecting the electric resistance value R2 of the resistor R2 so that the current flowing through the resistor R2 when the resistor R2 is turned on becomes larger than the input current Iin.
  • the electric charge accumulated in the capacitor C2 flows backward from the capacitor C2 to the resistor R2. Therefore, as shown in FIG. 7, a configuration may be adopted in which a diode D6 for backflow prevention is further provided.
  • the diode D6 has an anode electrically connected to one terminal of the resistor R2 and a cathode electrically connected to one terminal of the capacitor C2. In this way, the power can be stably supplied from the self-feeding circuit 7 to the drive circuit 8 even when the switching element T1 is on.
  • the overcharge suppression circuit 18 sets the control signal S1 of L level. To turn off the switching element T1. Thereby, the current path shown in FIG. 5 is formed again. Since the capacitor C2 is charged again with surplus power, which is the difference between the power charged by the DC capacitor C1 and the power discharged to the drive circuit 8, the input voltage Vin starts to increase.
  • the overcharge suppression circuit 18 changes the state of FIG. 5 (the switching element T1 is on) and the state of FIG. 6 (the switching element T1 is off) based on the detection value of the input voltage Vin by the voltage detector 32. Repeat alternately. Thereby, the power supply circuit 10 can supply power to the drive circuit 8 while suppressing overcharging of the capacitor C2.
  • the resistor R1 (current limiting resistor) may be damaged, and the resistance value may decrease.
  • the resistor R1 is configured by a series circuit of a plurality of resistance elements, when at least one of the plurality of resistance elements is short-circuited, the electric resistance value of the entire series circuit decreases.
  • the input current Iin increases.
  • FIG. 8 is a diagram schematically showing a current path when the switching element T1 is off.
  • FIG. 8 when electric resistance value R1 decreases due to failure of resistance R1, input current Iin increases according to equation (1).
  • the input current Iin increases, the rising speed of the input voltage Vin increases. Therefore, as compared with FIG. 5, the input voltage Vin reaches the threshold value VH in a shorter time.
  • the overcharge suppression circuit 18 turns on the switching element T1.
  • FIG. 9 is a diagram schematically showing a current path when the switching element T1 is in an ON state.
  • switching element T1 when switching element T1 is turned on, a current flows from DC capacitor C1 via resistors R1 and R2. The input current Iin increases.
  • the voltage of the capacitor C2 may become higher than the threshold value VH even when the resistor R2 is turned on. In this case, since the power is continuously supplied to the capacitor C2 even after the switching element T1 is turned on, the falling speed of the input voltage Vin becomes slower than that in FIG. Become.
  • the overcharge suppression circuit 18 alternately repeats the state of FIG. 8 (the switching element T1 is on) and the state of FIG. 9 (the switching element T1 is off) based on the detection value of the input voltage Vin detected by the voltage detector 32. .
  • the power supply circuit 10 can supply power to the drive circuit 8 while suppressing overcharge of the capacitor C2.
  • the overload state of the resistor R2 refers to a state in which the loss consumed by the resistor R2 and the temperature of the resistor R2 exceed the specified loss and allowable temperature, respectively. If the overload state continues, the resistor R2 may be overheated and damaged by Joule heat. Therefore, in order to prevent overheating of the resistor R2, it is necessary to immediately detect the overload state of the resistor R2 and stop the operation of the cell 5.
  • the magnitude of the input current Iin differs between the case where the resistor R1 is normal and the case where the resistor R1 is faulty, so that the temporal change of the input voltage Vin also differs.
  • the on / off control of the switching element T1 in the overcharge suppression circuit 18 is also different.
  • power supply circuit 10 detects an overload state of resistor R2 (overcharge suppression resistor) based on control signal S1 of switching element T1 generated by overcharge suppression circuit 18. It is composed of Specifically, referring to FIG. 4, control unit 14 of power supply circuit 10 further includes overload detection circuit 20.
  • the overload detection circuit 20 includes a low-pass filter (LPF) 22 and a comparator COM2.
  • LPF 22 is formed of, for example, a capacitance element and a resistance element. LPF 22 generates signal S1 # obtained by averaging control signal S1 generated by overcharge suppression circuit 18. The LPF 22 corresponds to one embodiment of a “smoothing circuit”.
  • Comparator COM2 compares output signal S1 of LPF 22 ⁇ with reference value REF. Comparator COM2 compares signal S1 # with reference value REF, and generates detection signal OVL according to the comparison result. Specifically, when signal S1 # is greater than reference value REF, comparator COM2 generates an H-level detection signal OVL. On the other hand, when signal S1 # is smaller than reference value REF, comparator COM2 generates detection signal OVL of L level.
  • FIG. 10 is a timing chart for explaining operations of the overcharge suppression circuit 18 and the overload detection circuit 20 when the resistance R1 is normal.
  • FIG. 10 shows waveforms of the input current Iin, the input voltage Vin, the control signal S1, and the output signal S1 # of the LPF 22.
  • the overcharge suppression circuit 18 compares the detection value of the input voltage Vin by the voltage detector 32 with the thresholds VH and VL, and generates a control signal S1 according to the comparison result.
  • the control signal S1 is a pulse signal that rises to the H level when the input voltage Vin rises above the threshold VH, and falls to the L level when the input voltage Vin falls below the threshold VL.
  • ⁇ Signal S1 obtained by averaging control signal S1 ⁇ has a waveform including a ripple, and the average value is a value obtained by multiplying the amplitude of control signal S1 by duty ratio DR.
  • the amplitude of the control signal S1 is set to “1” for simplicity.
  • the magnitude of signal S1 # is equal to duty ratio DR of control signal S1.
  • FIG. 11 is a timing chart for explaining the operation of the overcharge suppression circuit 18 and the overload detection circuit 20 when the resistor R1 has failed.
  • FIG. 11 shows waveforms of the input current Iin, the input voltage Vin, the control signal S1, and the output signal S1 # of the LPF 22.
  • control signal S1 is a pulse signal.
  • the duty ratio DR of the control signal S1 is different from the duty ratio DR of the control signal S1 in FIG.
  • the reference value REF corresponds to a duty ratio larger than the duty ratio DR of the control signal S1 when the resistor R1 is normal and smaller than the duty ratio DR of the control signal S1 when the resistor R1 is out of order. Is set.
  • the overload detection circuit 20 determines that the resistor R2 is not in an overload state. Then, an L-level detection signal OVL is output.
  • the signal S1 # is larger than the reference value REF, in other words, the duty ratio DR of the control signal S1 is larger than the reference value REF. It determines that it is in an overload state and outputs an H-level detection signal OVL.
  • the overload detection circuit 20 upon detecting the overload state of the resistor R2, the overload detection circuit 20 generates an H-level detection signal OVL and outputs it to the drive circuit 8.
  • the drive circuit 8 includes a gate driver 24, a SW driver 26, and an I / F (interface) circuit 28.
  • the I / F circuit 28 communicates with the control device 3 via an optical fiber cable (not shown).
  • the I / F circuit 28 receives a gate signal GC for controlling the full bridge circuit of the main circuit 6 from the control device 3.
  • the I / F circuit 28 further receives from the control device 3 a gate cutoff signal GB for stopping (all turning off) the switching operations of the switching elements Q1 to Q4 constituting the full bridge circuit.
  • the I / F circuit 28 outputs the received gate signal GC and gate cutoff signal GB to the gate driver 24.
  • the gate driver 24 controls on / off of the switching elements Q1 to Q4 in response to the gate signal GC. Alternatively, in response to the gate cutoff signal GB, the gate driver 24 sets the switching elements Q1 to Q4 to a state in which the switching elements Q1 to Q4 are fixed off (stop state).
  • the SW driver 26 is a circuit for controlling on / off of the switch SW.
  • the SW driver 26 controls energization of the excitation coil 9 (see FIG. 2) of the switch SW in response to an ON command from the control device 3.
  • the exciting coil 9 is provided so as to turn off the switch SW when no current is supplied. During normal operation, the switch SW is turned off because the excitation coil 9 is not energized.
  • the control device 3 outputs an ON command to the abnormal cell 5.
  • the I / F circuit 28 receives the ON command and outputs it to the SW driver 26.
  • the excitation coil 9 is energized in response to the ON command, the switch SW is turned on, and the output of the failed cell 5 is short-circuited.
  • the I / F circuit 28 When the I / F circuit 28 receives the H-level detection signal OVL from the overload detection circuit 20, it outputs the detection signal OVL to the SW driver 26 and the gate driver 24. Upon receiving the H-level detection signal OVL, the SW driver 26 turns on the switch SW, thereby bypassing its own cell 5. When receiving the detection signal OVL at the H level, the gate driver 24 cuts off the gate signal of the full bridge circuit of the main circuit 6, thereby fixing the switching elements Q1 to Q4 in the off state.
  • FIG. 12 is a flowchart for explaining a control process of the power supply circuit 10 in the self-feeding circuit 7.
  • the power supply circuit 10 executes the control processing shown in FIG. 12, the function of suppressing overcharge of the capacitor C2 and the function of detecting overload of the resistor R2 in each cell 5 are realized.
  • step S01 when power supply circuit 10 obtains the detection value of input voltage Vin by voltage detector 32 in step S01, the detection value of input voltage Vin becomes threshold value VH (first threshold value) in step S02. It is determined whether it is greater than or equal to. If the detected value of the input voltage Vin is larger than the threshold value VH (YES in S02), the power supply circuit 10 generates an H-level control signal S1 in step S03. Thereby, in step S04, the switching element T1 is turned on, and the current path shown in FIG. 6 is formed.
  • VH first threshold value
  • the power supply circuit 10 when the detected value of the input voltage Vin is equal to or smaller than the threshold value VH (NO in S02), the power supply circuit 10 further sets the detected value of the input voltage Vin to be smaller than the threshold value VL (second threshold value) in step S09. It is determined whether it is small. If the detected value of the input voltage Vin is equal to or higher than the threshold value VL (NO in S09), the power supply circuit 10 proceeds to step S03 and generates an H-level control signal S1. Therefore, in step S04, switching element T1 is turned on.
  • step S11 when the detected value of the input voltage Vin is smaller than the threshold value VL (YES in S09), the power supply circuit 10 generates the L-level control signal S1 in step S10. Thus, in step S11, the switching element T1 is turned on, and the current path shown in FIG. 5 is formed.
  • step S05 the power supply circuit 10 proceeds to step S05, and generates a signal S1 by averaging the control signal S1 using the smoothing circuit (LPF22).
  • step S06 power supply circuit 10 compares signal S1 # with reference value REF.
  • power supply circuit 10 determines that resistor R2 is in an overload state, and generates H-level detection signal OVL.
  • the drive circuit 8 Upon receiving the H-level detection signal OVL from the power supply circuit 10, the drive circuit 8 turns on the switch SW in step S07, thereby bypassing its own cell 5.
  • the drive circuit 8 fixes the switching elements Q1 to Q4 to the off state by blocking the gate signal of the full bridge circuit of the main circuit 6.
  • each cell 5 has self-power supply circuit 7 that supplies power to drive circuit 8 from DC capacitor C1 of main circuit 6.
  • This self-feeding circuit 7 has a capacitor C2 electrically connected in series with a resistor R1 (current limiting resistor) between the terminals of a DC capacitor C1, and drives the voltage of the capacitor C2 (input voltage Vin) to a drive circuit. 8 power supply voltage.
  • a resistor R2 overcharge suppression resistor
  • a switching element T1 first switch
  • the self-feeding circuit 7 is further configured to detect an overload state of the resistor R2 based on a control signal S1 for controlling on / off of the switching element T1.
  • the overload state of the resistor R2 can be detected using the control signal S1 for controlling on / off of the switching element T1 connected in series to the resistor R2 for suppressing overcharging of the capacitor C2. . Therefore, it is possible to prevent the resistor R2 from being overheated and damaged due to a failure of the resistor R1.
  • the overload state of the resistor R2 can be detected using the control signal S1
  • a temperature sensor or the like for detecting the temperature of the resistor R2 is not required, and a highly reliable power converter with a simple configuration is realized. can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

自己給電回路（７）は、主回路（６）の第１の蓄電素子（Ｃ１）の端子間に電気的に接続された第２の蓄電素子（Ｃ２）と、第２の蓄電素子（Ｃ２）の電圧を駆動回路（８）の電源電圧に変換する電源回路（１０）と、第２の蓄電素子（Ｃ２）の電圧を検出する電圧検出器（３２）とを含む。単位変換器（５）は、第１の蓄電素子（Ｃ１）の端子間に第２の蓄電素子（Ｃ２）と電気的に直列に接続された第１の抵抗（Ｒ１）と、第２の蓄電素子（Ｃ２）の端子間に電気的に直列に接続された第２の抵抗（Ｒ２）および第１のスイッチ（Ｔ１）とを含む。電源回路（１０）は、電圧検出器（３２）の検出値に基づいて第１のスイッチ（Ｔ１）のオンオフを制御するための制御信号（Ｓ１）を生成することにより、第２の蓄電素子（Ｃ２）の過充電を抑制するように構成される。電源回路（１０）はさらに、制御信号（Ｓ１）に基づいて第２の抵抗（Ｒ２）の過負荷状態を検知するように構成される。

Description

電力変換装置
　この発明は、電力変換装置に関し、より特定的には、電力変換装置の主回路から制御電源を生成する自己給電回路を備えた電力変換装置に関する。
　電力変換装置においては、内部のゲート駆動回路などの制御回路に制御電源を供給するために、自己給電回路を用いる構成が知られている。自己給電回路は、電力変換装置の主回路から制御電源を直接生成するように構成されている（たとえば特開２０１７－２１２８３７号公報（特許文献１）参照）。
　大容量の電力変換装置として、複数の変換器の出力をカスケード接続したマルチレベル変換器が提案されており、その中の一つにモジュラー・マルチレベル変換器（Modular　Multilevel　Converter、以下、ＭＭＣと称する）がある。ＭＭＣは高電圧大容量化が可能なため、電力系統に連系可能な変換器であり、高圧直流送電（ＨＶＤＣ：High－Voltage　Direct　Current）、ＢＴＢ（Ｂａｃｋ　Ｔｏ　Ｂａｃｋ）（非同期連系装置）、周波数変換装置（ＦＣ：Frequency　Changer）、無効電力補償装置（ＳＴＡＴＣＯＭ：STATic　synchronous　COMpensator）などに、広く適用されている。
　ＭＭＣは、セルと呼ばれる複数の単位変換器がカスケード接続されたアームで構成されている。セルは、複数の半導体スイッチおよび直流コンデンサを有する主回路を備えており、半導体スイッチをオンオフさせることにより、直流コンデンサの両端電圧またはゼロ電圧を出力する。各セルに、主回路から制御電源を生成するための自己給電回路を設けることにより、高電位部に制御電源を供給する必要がある用途において、制御電源に必要な絶縁耐圧を大幅に低減することができる。
特開２０１７－２１２８３７号公報
　上記ＭＭＣにおいて、自己給電回路は、主回路の直流コンデンサの端子間に電気的に直列に接続された限流抵抗およびコンデンサと、このコンデンサの電圧を駆動回路の電源電圧に変換する電源回路（ＤＣ／ＤＣコンバータ）とを有している。コンデンサの端子間には、抵抗およびスイッチが電気的に直列に接続されている。
　主回路の動作中、コンデンサには、限流抵抗によって直流コンデンサの電圧を降圧した電圧が印加される。コンデンサの電圧が予め設定した閾値以上となってコンデンサが過充電状態となると、スイッチをオンしてコンデンサの端子間に抵抗を接続することにより、コンデンサへの給電を停止させる。
　しかしながら、上記の回路構成では、限流抵抗に故障が発生して抵抗値が低下している場合、コンデンサの過充電を抑制するためにスイッチをオンしたときに、過大な電流が抵抗に流れるために抵抗が過負荷状態となり、抵抗が過熱される可能性がある。したがって、過充電抑制用の抵抗の過負荷状態を検知する技術が重要となる。
　この発明は、上記のような課題を解決するためになされたものであり、その目的は、電力変換装置の主回路から制御電源を生成する自己給電回路において、主回路から供給される電力を蓄えるコンデンサの過充電を抑制するための抵抗の過負荷状態を検知することである。
　この発明のある局面によれば、電力変換装置は、単位変換器を有する電力変換器と、電力変換器を制御する制御装置とを備える。単位変換器は、第１の蓄電素子および複数のスイッチング素子を有する主回路と、複数のスイッチング素子を駆動する駆動回路と、第１の蓄電素子から駆動回路に電源を供給する自己給電回路とを含む。自己給電回路は、第１の蓄電素子の端子間に電気的に接続された第２の蓄電素子と、第２の蓄電素子の電圧を駆動回路の電源電圧に変換する電源回路と、第２の蓄電素子の電圧を検出する電圧検出器とを含む。単位変換器は、第１の蓄電素子の端子間に第２の蓄電素子と電気的に直列に接続された第１の抵抗と、第２の蓄電素子の端子間に電気的に接続された第２の抵抗と、第２の蓄電素子の端子間に第２の抵抗と電気的に直列に接続された第１のスイッチとをさらに含む。電源回路は、電圧検出器の検出値に基づいて第１のスイッチのオンオフを制御するための制御信号を生成することにより、第２の蓄電素子の過充電を抑制するように構成された過充電抑制回路と、過充電抑制回路により生成される制御信号に基づいて、第２の抵抗の過負荷状態を検知するように構成された過負荷検知回路とを含む。
　この発明によれば、電力変換装置の主回路から制御電源を生成する自己給電回路において、主回路から供給される電力を蓄えるコンデンサの過充電を抑制するための抵抗の過負荷状態を検知することができる。
この発明の実施の形態に従う電力変換装置の構成を示す回路ブロック図である。 図１に示されるセルの構成例を示す回路図である。 図２に示した自己給電回路の構成例を示す回路図である。 図３に示した電源回路の制御部の制御構成を示すブロック図である。 スイッチング素子Ｔ１がオフ状態のときの電流経路を模式的に示す図である。 スイッチング素子Ｔ１がオン状態のときの電流経路を模式的に示す図である。 図２に示した自己給電回路の他の構成例を示す回路図である。 スイッチング素子Ｔ１がオフ状態のときの電流経路を模式的に示す図である。 スイッチング素子Ｔ１がオン状態のときの電流経路を模式的に示す図である。 抵抗Ｒ１が正常であるときの過充電抑制回路および過負荷検知回路の動作を説明するためのタイミング図である。 抵抗Ｒ１が故障しているときの過充電抑制回路および過負荷検知回路の動作を説明するためのタイミング図である。 自己給電回路における電源回路の制御処理を説明するためのフローチャートである。
　以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では、図中の同一または相当部分には同一符号を付して、その説明が原則的に繰返さないものとする。
　（電力変換装置の構成）
　図１は、この発明の実施の形態に従う電力変換装置の構成を示す回路ブロック図である。図１において、電力変換装置１００は、電力系統１の無効電力を補償する無効電力補償装置として使用される。
　図１を参照して、電力変換装置１００は、モジュラー・マルチレベル変換器（以下、ＭＭＣと称する）２と、ＭＭＣ２を制御する制御装置３とを備える。
　ＭＭＣ２は、変圧器４と、三相（Ｕ，Ｖ，Ｗ相）の交流ラインＵＬ，ＶＬ，ＷＬとを含む。変圧器４は、３つの一次巻線および３つの二次巻線を含む。３つの一次巻線は、電力系統１の三相の送電線にそれぞれ接続される。３つの二次巻線は、交流ラインＵＬ，ＶＬ，ＷＬの一方端子にそれぞれ接続される。
　ＭＭＣ２は、電力系統１に対して、変圧器４を介して無効電力を注入または吸収するように構成される。具体的には、電力系統１の三相交流電圧（以下、「系統電圧」ともいう）が低くなった場合には、ＭＭＣ２は、系統電圧を上げるように電力系統１に無効電力を注入する。一方、系統電圧が高くなった場合には、ＭＭＣ２は、系統電圧を下げるように電力系統１から無効電力を吸収する。ＭＭＣ２は、電力系統１に対して、系統電圧と直交する電流を注入または吸収することで、無効電力を補償することができる。
　したがって、電力変換装置１００が理想状態である場合、電力系統１からＭＭＣ２へ融通される有効電力は、無効電力に比べて十分に小さくなる。なお、理想状態とは、ＭＭＣ２内部（単位変換器５）での電力損失が略零である場合、および系統電圧が三相平衡状態である場合を含んでいる。
　ＭＭＣ２は「電力変換器」の一実施例に対応する。なお、図１では、ＭＭＣ２は、変圧器４を介して電力系統１に接続されているが、連系用リアクトルを介して電力系統１に接続される構成であってもよい。
　ＭＭＣ２は、アームＡ１～Ａ３をさらに含む。アームＡ１は、交流ラインＵＬの他方端子と交流ラインＶＬの他方端子との間に接続される。アームＡ２は、交流ラインＶＬの他方端子と交流ラインＷＬの他方端子との間に接続される。アームＡ３は交流ラインＷＬの他方端子と交流ラインＵＬの他方端子との間に接続される。すなわち、アームＡ１～Ａ３はデルタ結線で接続されている。
　アームＡ１～Ａ３の各々は、複数の単位変換器５（以下、単に「セル」とも称する）を有する。複数のセル５の各々は、制御装置３からの制御信号に従って双方向の電力変換を行なうように構成される。図１の例では、アームＡ１～Ａ３の各々において、ｎ個（ｎは２以上の整数）のセル５が直列接続されている。すなわち、ＭＭＣ２は合計３ｎ個のセル５を有している。
　アームＡ１は、複数のセル５と直列に接続されたリアクトルＬ１をさらに有する。アームＡ２は、複数のセル５と直列に接続されたリアクトルＬ２をさらに有する。アームＡ３は、複数のセル５と直列に接続されたリアクトルＬ３をさらに有する。リアクトルＬ１～Ｌ３の各々は、デルタ結線内を流れる循環電流を抑制するために配置されている。リアクトルＬ１～Ｌ３の各々は、対応するアームのセル５とそれぞれ直列に接続されていれば、その位置は図１に示された位置に限られるものではない。または、リアクトルＬ１～Ｌ３の各々は、対応するＡ１～Ａ３内に複数個を分散して配置してもよい。
　アームＡ１～Ａ３において、初段のセル５の出力端子５ａは、リアクトルＬ１～Ｌ３を介して交流ラインＵＬ，ＶＬ，ＷＬの他方端子にそれぞれ接続される。アームＡ１～Ａ３の最終段のセル５の出力端子５ｂは、交流ラインＶＬ，ＷＬ，ＵＬの他方端子にそれぞれ接続される。各アームにおいて、初段および最終段を除いた他のセル５の出力端子５ａは前段のセル５の出力端子５ｂに接続され、出力端子５ｂは次段のセル５の出力端子５ａに接続される。
　電力系統１の三相の送電線には、電力系統１およびＭＭＣ２の間に流れる電流ｉｕ，ｉｖ，ｉｗ（以下、「出力電流」とも称する）を検出するための電流検出器Ｃｕ，Ｃｖ，Ｃｗがそれぞれ配置される。さらに、送電線には、電力系統１の三相交流電圧（以下、「系統電圧」とも称する）Ｖｕ，Ｖｖ，Ｖｗを検出するための電圧検出器３４が配置される。
　さらに、交流ラインＵＬには、アームＡ１に流れる電流（以下、「アーム電流ｉｕｖ」とも称する）を検出するための電流検出器３５が配置される。交流ラインＶＬには、アームＡ２に流れる電流（以下、「アーム電流ｉｖｗ」と称する）を検出するための電流検出器３６が配置される。交流ラインＷＬには、アームＡ３に流れる電流（以下、「アーム電流ｉｗｕ」とも称する）を検出するための電流検出器３７が配置される。
　なお、出力電流ｉｕ，ｉｖ，ｉｗは、電流検出器Ｃｕ，Ｃｖ，Ｃｗを用いずに、電流検出器３５～３７によるアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕの検出値に基づいて演算することも可能である。Ｉｕ＝Ｉｕｖ－Ｉｗｕ、Ｉｖ＝Ｉｖｗ－Ｉｕｖ、Ｉｗ＝Ｉｗｕ－Ｉｖｗである。
　これらの電流検出器Ｃｕ，Ｃｖ，Ｃｗ，３５～３７および電圧検出器３４の検出値は、制御装置３に入力される。制御装置３は、図示しない上位コントローラからの指令および、各検出器から入力された検出信号等を用いて、アームＡ１～Ａ３の各々（すなわち、３ｎ個のセル５の各々）の動作を制御する。
　制御装置３は、たとえばマイクロコンピュータ等で構成することが可能である。一例として制御装置３は、図示しないメモリおよびＣＰＵ（Control　Processing　Unit）を内蔵し、メモリに予め格納されたプログラムをＣＰＵが実行することによるソフトウェア処理によって、以下で説明する制御動作を実行することができる。あるいは、当該制御動作の一部または全部については、ソフトウェア処理に代えて、内蔵された専用の電子回路等を用いたハードウェア処理によって実現することも可能である。
　（単位変換器の構成）
　次に、図２を用いて、図１に示されるセル５の構成例を説明する。
　図２を参照して、セル５は、主回路６と、自己給電回路７と、駆動回路８と、抵抗Ｒ１，Ｒ２と、スイッチング素子Ｔ１とを含む。
　主回路６は、いわゆるフルブリッジ構成を有する。具体的には、主回路６は、出力端子５ａ，５ｂと、スイッチング素子Ｑ１～Ｑ４と、ダイオードＤ１～Ｄ４と、直流コンデンサＣ１と、電圧検出器３０と、スイッチＳＷとを含む。
　スイッチング素子Ｑ１～Ｑ４は、自己消弧型の電力用半導体素子であり、たとえばＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）で構成される。スイッチング素子Ｑ１，Ｑ３は電力線対（正極線ＰＬおよび負極線ＮＬ）の間に直列に接続されている。スイッチング素子Ｑ２，Ｑ４は電力線対の間に直列に接続されている。スイッチング素子Ｑ１，Ｑ２のコレクタはともに正極線ＰＬに接続され、スイッチング素子Ｑ３，Ｑ４のエミッタはともに負極線ＮＬに接続されている。スイッチング素子Ｑ１のエミッタとスイッチング素子Ｑ３のコレクタとの接続点は出力端子５ａに接続されている。スイッチング素子Ｑ２のエミッタとスイッチング素子Ｑ４のコレクタとの接続点は出力端子５ｂに接続されている。ダイオードＤ１～Ｄ４は、スイッチング素子Ｑ１～Ｑ４にそれぞれ逆並列に接続されている。
　直流コンデンサＣ１は、正極線ＰＬおよび負極線ＮＬの間に接続され、直流電力を蓄える。直流コンデンサＣ１には、電解コンデンサ、フィルムコンデンサ等の各種コンデンサを用いることができる。直流コンデンサＣ１は「第１の蓄電素子」の一実施例に対応する。
　電圧検出器３０は、直流コンデンサＣ１の端子間の直流電圧（以下、単に「コンデンサ電圧ＶＤＣ」とも称する）を検出し、検出したコンデンサ電圧ＶＤＣを示す信号を駆動回路８に出力する。
　各セル５において、出力端子５ｂを基準とした出力端子５ａまでの電圧を「セル電圧Ｖｃｅｌｌ」と定義すると、セル電圧Ｖｃｅｌｌは、スイッチング素子Ｑ１～Ｑ４のオンオフ状態によって制御される。セル５は、スイッチング素子Ｑ１～Ｑ４のスイッチング動作に応じて、セル電圧Ｖｃｅｌｌを、＋ＶＤＣ，０，－ＶＤＣの間で切り替えることができる。
　図１に示したＭＭＣ２において、各アームＡの２端子間の電圧は、このアームＡに含まれるｎ個のセル５のセル電圧Ｖｃｅｌｌの和で表される。したがって、各アームＡの電圧は、セル５の主回路６を構成するスイッチング素子Ｑ１～Ｑ４のオンオフ状態によって制御することができる。
　制御装置３は、ＭＭＣ２の出力電流ｉｕ，ｉｖ，ｉｗを制御することで、電力系統１およびＭＭＣ２の間で送受される有効電力、およびＭＭＣ２から電力系統１に出力される無効電力を制御するように構成される。制御装置３は、電力系統１およびＭＭＣ２の間で送受される有効電力を制御することで、各セル５の直流コンデンサＣ１のコンデンサ電圧ＶＤＣを直流電圧指令値ＶＤＣ＊に追従させる。直流電圧指令値ＶＤＣ＊は、図示しない上位コントローラから入力されてもよく、制御装置３において予め定められていてもよい。制御装置３は、また、ＭＭＣ２から電力系統１に出力される無効電力を制御することで、系統電圧を安定化させる。
　具体的には、制御装置３は、アーム電圧指令値Ｖｕｖ＊，Ｖｖｗ＊，Ｖｗｕ＊、各セル５のコンデンサ電圧ＶＤＣ、およびアーム電流ｉｕｖ，ｉｖｗ，ｉｗｕに基づいて、各セル５のセル電圧Ｖｃｅｌｌを制御するためのセル電圧指令値Ｖｃｅｌｌ＊を生成する。本実施の形態では、３ｎ個のセル５に対応して、３ｎ個のセル電圧指令値Ｖｃｅｌｌ＊が生成される。制御装置３は、３ｎ個のセル電圧指令値Ｖｃｅｌｌ＊に基づいて、３ｎ個のセル５の各々の主回路６に与えるゲート信号ＧＣを生成する。
　図２に戻って、スイッチＳＷは、出力端子５ａ，５ｂ間に接続される。スイッチＳＷは、対応するセル５が正常である場合は開放（オフ）され、対応するセル５が故障した場合は閉成（オン）される。スイッチＳＷがオンされると、出力端子５ａ，５ｂ間が短絡されるため、対応するセル５がバイパスされる。スイッチＳＷは「第２のスイッチ」の一実施例に対応する。
　駆動回路８は、自己給電回路７から供給される直流電力によって駆動される。駆動回路８は、制御装置３から、主回路６のフルブリッジ回路におけるスイッチング動作を制御するためのゲート信号ＧＣ、および、フルブリッジ回路のスイッチング動作を停止（すべてオフ）するためのゲート遮断信号ＧＢを受ける。駆動回路８は、ゲート信号ＧＣに応答してスイッチング素子Ｑ１～Ｑ４のオンオフを制御する。また、駆動回路８は、ゲート遮断信号ＧＢに応答して、スイッチング素子Ｑ１～Ｑ４をオフ状態に固定する。
　駆動回路８はさらに、制御装置３から、スイッチＳＷのオンオフを制御するためのオン指令を受ける。駆動回路８は、オン指令に従って励磁コイル９を通電することにより、スイッチＳＷのオンオフを制御する。駆動回路８の制御構成については後述する。
　自己給電回路７は、主回路６の直流コンデンサＣ１に蓄えられた電力を利用して駆動回路８の電源電圧を生成するように構成される。すなわち、自己給電回路７は、主回路６の直流コンデンサＣ１から駆動回路８に電源を供給する。
　（自己給電回路の構成）
　図３は、図２に示した自己給電回路７の構成例を示す回路図である。図２および図３を用いて、自己給電回路７の構成例を説明する。
　自己給電回路７は、正極線ＰＬおよび負極線ＮＬの間に、抵抗Ｒ１と電気的に直列に接続される。自己給電回路７は、入力端子７ａ，７ｂと、出力端子７ｃ，７ｄと、コンデンサＣ２と、電源回路１０と、電圧検出器３２とを含む。
　入力端子７ａは、抵抗Ｒ１の一方端子に接続される。抵抗Ｒ１の他方端子は正極線ＰＬに接続される。入力端子７ｂは負極線ＮＬに接続される。出力端子７ｃ，７ｄは駆動回路８に接続される。
　コンデンサＣ２は、入力端子７ａおよび７ｂの間に接続される。言い換えれば、コンデンサＣ２は、正極線ＰＬおよび負極線ＮＬの間に、抵抗Ｒ１と電気的に直列に接続される。抵抗Ｒ１およびコンデンサＣ２の直列回路は、直流コンデンサＣ１に電気的に並列に接続される。抵抗Ｒ１は、直流コンデンサＣ１からコンデンサＣ２に流れる電流を制限するための「限流抵抗」として機能し得る。以下の説明では、抵抗Ｒ１に流れる電流を「入力電流Ｉｉｎ」とも称する。
　コンデンサＣ２には、コンデンサ電圧ＶＤＣを抵抗Ｒ１（限流抵抗）によって低減させた電圧が印加される。コンデンサＣ２には、電解コンデンサ、フィルムコンデンサ等の各種コンデンサを用いることができる。コンデンサＣ２は「第２の蓄電素子」の一実施例に対応する。
　電圧検出器３２は、コンデンサＣ２の端子間の直流電圧（以下、「入力電圧Ｖｉｎ」とも称する）を検出し、検出した入力電圧Ｖｉｎを示す信号を電源回路１０に出力する。
　電源回路１０は、コンデンサＣ２に電気的に並列に接続され、コンデンサＣ２から与えられる入力電圧Ｖｉｎを駆動回路８の電源電圧に変換するように構成される。具体的には、図３を参照して、電源回路１０は、ＤＣ／ＤＣコンバータ１２と、制御部１４とを含む。ＤＣ／ＤＣコンバータ１２は、コンデンサＣ２の端子間の直流電圧（入力電圧Ｖｉｎ）を駆動回路８の駆動に必要な電圧に変換して駆動回路８に供給する。ＤＣ／ＤＣコンバータ１２は、コンデンサＣ２から供給される直流電力を駆動回路８に伝達することができる。
　ＤＣ／ＤＣコンバータ１２には、たとえば絶縁型ＤＣ／ＤＣコンバータを適用することができる。絶縁型ＤＣ／ＤＣコンバータは、フライバックコンバータ、フォワードコンバータ、プッシュプルコンバータ、ハーフブリッジコンバータ、およびフルブリッジコンバータなどの公知の方式を用いることができる。図３の例では、ＤＣ／ＤＣコンバータ１２は、フライバックコンバータである。ＤＣ／ＤＣコンバータ１２は、トランスＴＲと、スイッチング素子Ｔ２と、ダイオードＤ５と、コンデンサＣ３とを有する。
　トランスＴＲは、互いに絶縁された一次巻線および二次巻線を有する。スイッチング素子Ｔ２は、一次巻線に直列接続される。一次巻線およびスイッチング素子Ｔ２の直列回路はコンデンサＣ２に並列接続される。スイッチング素子Ｔ２は任意の自己消弧型のスイッチング素子によって構成することができる。スイッチング素子Ｔ２は、たとえばＮチャネル型のＭＯＳＦＥＴ（Metal　Oxide　Field　Effect　Transistor）で構成される。
　スイッチング素子Ｔ２は、制御部１４から供給される制御信号Ｓ２によってオンオフ動作する。スイッチング素子Ｔ２のオン期間中、一次巻線に入力電圧Ｖｉｎが印加される。トランスＴＲは、一次巻線に供給される電力を二次巻線に伝達する。
　二次巻線の一方端はダイオードＤ５のアノードに接続され、他方端は出力端子７ｄに接続される。ダイオードＤ５のカソードは出力端子７ｃに接続される。出力端子７ｃおよび７ｄの間にはコンデンサＣ３が接続される。ダイオードＤ５およびコンデンサＣ３は、スイッチング素子Ｔ２のオフ期間中に二次巻線から放出されるエネルギを整流し、直流化する。これにより、ＤＣ／ＤＣコンバータ１２は、出力端子７ｃおよび７ｄの間に直流電圧を発生することができる。
　ここで、ＤＣ／ＤＣコンバータ１２の出力電圧をＶｏｕｔとすると、ＤＣ／ＤＣコンバータ１２における電圧変換比はＶｏｕｔ／Ｖｉｎで表される。電圧変換比Ｖｏｕｔ／Ｖｉｎは、トランスＴＲの一次巻線および二次巻線の巻数比と、スイッチング素子Ｔ２のデューティ比とによって決まる。スイッチング素子Ｔ２のデューティ比とは、スイッチング周期に対するスイッチング素子Ｔ２のオン期間の比である。
　制御部１４は、スイッチング素子Ｔ２のデューティ比を制御することにより、スイッチング素子Ｔ２のオンオフを制御するための制御信号Ｓ２を生成する。制御部１４は、たとえばマイクロコンピュータで構成される。
　図２に示すように、抵抗Ｒ２およびスイッチング素子Ｔ１は、自己給電回路７の入力端子７ａおよび７ｂの間に電気的に直列に接続される。スイッチング素子Ｔ１は、たとえばＮチャネル型のＭＯＳＦＥＴで構成される。スイッチング素子Ｔ１は、ドレインが抵抗Ｒ２の一方端子に接続され、ソースが負極線ＮＬに接続される。抵抗Ｒ２の他方端子は自己給電回路７の入力端子７ａに接続される。
　スイッチング素子Ｔ１は、電源回路１０の制御部１４からゲートに入力される制御信号Ｓ１によってオンオフが制御される。具体的には、制御部１４からＨ（論理ハイ）レベルの制御信号Ｓ１が入力されると、スイッチング素子Ｔ１がオンされ、抵抗Ｒ２がコンデンサＣ２と電気的に並列に接続される。一方、制御部１４からＬ（論理ロー）レベルの制御信号Ｓ１が入力されると、スイッチング素子Ｔ１がオフされ、抵抗Ｒ２はコンデンサＣ２と電気的に切り離される。スイッチング素子Ｔ１は「第１のスイッチ」の一実施例に対応する。なお、第１のスイッチは、電源回路１０によってオンオフを制御できれば、リレー等の他の種類のスイッチであってもよい。また、抵抗Ｒ２とスイッチング素子Ｔ１との接続順序を入れ換えても、電気的に等価な回路構成が形成される。
　電源回路１０の制御部１４は、後述するように、電圧検出器３２により検出される入力電圧Ｖｉｎに基づいて、スイッチング素子Ｔ１のオンオフを制御することにより、コンデンサＣ２の過充電を抑制するように構成される。スイッチング素子Ｔ１がオンのとき、抵抗Ｒ２は「過充電抑制抵抗」として機能し得る。
　（電源回路の制御構成）
　次に、自己給電回路７における電源回路１０の制御構成について説明する。以下では、電源回路１０が有するコンデンサＣ２の過充電抑制機能について説明する。
　図４は、図３に示した電源回路１０の制御部１４の制御構成を示すブロック図である。図４を参照して、制御部１４は、電圧制御部１６と、過充電抑制回路１８とを有する。
　電圧制御部１６は、ＤＣ／ＤＣコンバータ１２を制御する。電圧制御部１６は、スイッチング素子Ｔ２のデューティ比を制御する。電圧制御部１６は、スイッチング素子Ｔ２のオンオフを制御するための制御信号Ｓ２を生成し、生成した制御信号Ｓ２をスイッチング素子Ｔ２のゲートへ出力する。
　過充電抑制回路１８は、電圧検出器３２により検出される入力電圧Ｖｉｎに基づいて、スイッチング素子Ｔ１のオンオフを制御することにより、コンデンサＣ２の過充電を抑制するように構成される。具体的には、過充電抑制回路１８は、比較器ＣＯＭ１を有する。比較器ＣＯＭ１は、電圧検出器３２により検出された入力電圧Ｖｉｎと予め定められた閾値ＶＨ，ＶＬとを比較し、その比較結果を示す信号を出力する。比較器ＣＯＭ１の出力信号は、制御信号Ｓ１としてスイッチング素子Ｔ１のゲートに与えられる。
　より具体的には、比較器ＣＯＭ１において、閾値ＶＨは閾値ＶＬよりも高い電圧値に設定されている（ＶＨ＞ＶＬ）。入力電圧Ｖｉｎが閾値ＶＨよりも大きい場合、比較器ＣＯＭ１はＨレベルの制御信号Ｓ１を出力する。入力電圧Ｖｉｎが閾値ＶＬよりも小さい場合、比較器ＣＯＭ１はＬレベルの制御信号Ｓ１を出力する。比較器ＣＯＭ１はヒステリシスを有している。閾値ＶＨは「第１の閾値」に対応し、閾値ＶＬは「第２の閾値」に対応する。
　このような構成とすることにより、入力電圧Ｖｉｎが閾値ＶＨよりも上昇すると、制御信号Ｓ１がＬレベルからＨレベルに遷移することによりスイッチング素子Ｔ１がオンされる。また、入力電圧Ｖｉｎが閾値ＶＬよりも低下すると、制御信号Ｓ１がＨレベルからＬレベルに遷移するため、スイッチング素子Ｔ１がオフされる。
　図５は、スイッチング素子Ｔ１がオフ状態のときの電流経路を模式的に示す図である。図５を参照して、スイッチング素子Ｔ１がオフ状態のときには、抵抗Ｒ２（過充電抑制抵抗）がコンデンサＣ２から電気的に分離される。そのため、図中に破線矢印で示すように、直流コンデンサＣ１から抵抗Ｒ１（限流抵抗）を介してコンデンサＣ２に電流が流れる。抵抗Ｒ１の電気抵抗値をＲ１とすると、入力電流Ｉｉｎは次式（１）で与えられる。
Ｉｉｎ＝（ＶＤＣ－Ｖｉｎ）／Ｒ１　　　…（１）
　コンデンサＣ２の電圧（入力電圧Ｖｉｎ）は、電源回路１０のＤＣ／ＤＣコンバータ１２によって駆動回路８の駆動に必要な電圧に変換されて駆動回路８に供給される。
　ここで、セル５においては、主回路６の運転中に駆動回路８に安定的に電源を供給するために、主回路６から自己給電回路７に供給される電力が、自己給電回路７から駆動回路８に供給される電力よりも大きくなるように、電力の需給バランスが定められている。そのため、コンデンサＣ２では、直流コンデンサＣ１による充電電力が駆動回路８への放電電力を上回るために、入力電圧Ｖｉｎが徐々に上昇する。コンデンサＣ２の過充電を抑制するため、過充電抑制回路１８は、電圧検出器３２により検出される入力電圧Ｖｉｎが閾値ＶＨ（第１の閾値）よりも上昇すると、Ｈレベルの制御信号Ｓ１を出力してスイッチング素子Ｔ１をオンすることにより、抵抗Ｒ２（過充電抑制抵抗）をコンデンサＣ２と電気的に並列に接続する。
　図６は、スイッチング素子Ｔ１がオン状態のときの電流経路を模式的に示す図である。図６を参照して、スイッチング素子Ｔ１をオンすることにより、図中に破線矢印で示すように、直流コンデンサＣ１から抵抗Ｒ１（限流抵抗）および抵抗Ｒ２（過充電抑制抵抗）を介して電流が流れる。
　コンデンサＣ２の電圧（入力電圧Ｖｉｎ）は、電源回路１０のＤＣ／ＤＣコンバータ１２によって駆動回路８の駆動に必要な電圧に変換されて駆動回路８に供給される。
　なお、抵抗Ｒ２の電気抵抗値Ｒ２は、抵抗Ｒ２の投入により抵抗Ｒ２に流れる電流が入力電流Ｉｉｎよりも大きくなるように選定することで、コンデンサＣ２への電力供給が停止される。その一方で、コンデンサＣ２から抵抗Ｒ２に向けて、コンデンサＣ２に蓄積された電荷が逆流することになる。そこで、図７に示すように、逆流防止用のダイオードＤ６をさらに設ける構成としてもよい。ダイオードＤ６は、アノードが抵抗Ｒ２の一方端子に電気的に接続され、カソードがコンデンサＣ２の一方端子に電気的に接続される。このようにすると、スイッチング素子Ｔ１がオンのときにも、自己給電回路７から駆動回路８に対して電源を安定して供給することができる。
　図６または図７の状態において、入力電圧Ｖｉｎが徐々に低下し、電圧検出器３２による入力電圧Ｖｉｎの検出値が閾値ＶＬよりも低下すると、過充電抑制回路１８は、Ｌレベルの制御信号Ｓ１を出力することによりスイッチング素子Ｔ１をオフさせる。これにより、図５に示す電流経路が再び形成される。直流コンデンサＣ１による充電電力と駆動回路８への放電電力との差分である余剰電力によってコンデンサＣ２が再び充電されるため、入力電圧Ｖｉｎが上昇に転じる。
　このように過充電抑制回路１８は、電圧検出器３２による入力電圧Ｖｉｎの検出値に基づいて、図５の状態（スイッチング素子Ｔ１がオン）と図６の状態（スイッチング素子Ｔ１がオフ）とを交互に繰り返す。これにより、電源回路１０は、コンデンサＣ２の過充電を抑制しながら、駆動回路８に対して電源を供給することができる。
　しかしながら、上記構成においては、抵抗Ｒ１（限流抵抗）が損傷し、その抵抗値が低下する事態が生じる場合がある。たとえば、抵抗Ｒ１が複数の抵抗素子の直列回路により構成されている場合、当該複数の抵抗素子のうちの少なくとも１つが短絡すると、直列回路全体の電気抵抗値が低下する。抵抗Ｒ１の電気抵抗値が低下すると、入力電流Ｉｉｎが増大する。
　図８は、スイッチング素子Ｔ１がオフ状態のときの電流経路を模式的に示す図である。図８を参照して、抵抗Ｒ１の故障により電気抵抗値Ｒ１が低下した場合には、式（１）に従って入力電流Ｉｉｎが増大する。入力電流Ｉｉｎが増大すると、入力電圧Ｖｉｎの上昇速度が速くなる。そのため、図５に比べて、入力電圧Ｖｉｎはより短時間で閾値ＶＨに達することになる。過充電抑制回路１８は、電圧検出器３２により検出される入力電圧Ｖｉｎが閾値ＶＨよりも上昇すると、スイッチング素子Ｔ１をオンさせる。
　図９は、スイッチング素子Ｔ１がオン状態のときの電流経路を模式的に示す図である。図９を参照して、スイッチング素子Ｔ１をオンすると、直流コンデンサＣ１から抵抗Ｒ１，Ｒ２を介して電流が流れる。入力電流Ｉｉｎが増大する。
　ただし、抵抗Ｒ１の電気抵抗値が低下しているため、抵抗Ｒ２を投入してもコンデンサＣ２の電圧が閾値ＶＨよりも高くなることがある。この場合、スイッチング素子Ｔ１をオンした後も、引き続きコンデンサＣ２に電力が供給されるため、図６に比べて入力電圧Ｖｉｎの下降速度は遅くなり、結果的により長い時間で閾値ＶＬに達することになる。
　過充電抑制回路１８は、電圧検出器３２による入力電圧Ｖｉｎの検出値に基づいて、図８の状態（スイッチング素子Ｔ１がオン）と図９の状態（スイッチング素子Ｔ１がオフ）とを交互に繰り返す。これにより、抵抗Ｒ１が故障している状況においても、電源回路１０は、コンデンサＣ２の過充電を抑制しながら、駆動回路８に電源を供給することができる。
　ただし、スイッチング素子Ｔ１がオンのときには（図９参照）、抵抗Ｒ１の電気抵抗値が低下していることで、図６に比べて、抵抗Ｒ２（過充電抑制抵抗）にはより大きな電流が流れることになる。抵抗Ｒ１の電気抵抗値が小さくなるほど、抵抗Ｒ２に流れる電流は大きくなる。そのため、抵抗Ｒ２で消費される電力も大きくなり、抵抗Ｒ２が過負荷状態に陥る可能性がある。
　なお、実際の設定では、抵抗Ｒ２で消費される損失および許容温度が規定される。本願明細書において、抵抗Ｒ２の過負荷状態とは、抵抗Ｒ２で消費される損失および抵抗Ｒ２の温度が、規定される損失および許容温度をそれぞれ超える状態をいう。過負荷状態が継続することにより、ジュール熱によって抵抗Ｒ２が過熱されて損傷する可能性がある。したがって、抵抗Ｒ２の過熱を防ぐためには、抵抗Ｒ２の過負荷状態を速やかに検知してセル５の運転を停止させる必要がある。
　ここで、抵抗Ｒ１が正常であるときと、抵抗Ｒ１が故障しているときとでは、入力電流Ｉｉｎの大きさが異なることから、入力電圧Ｖｉｎの時間的変化も異なる。その結果、過充電抑制回路１８におけるスイッチング素子Ｔ１のオンオフ制御も異なることになる。
　そこで、本実施の形態においては、電源回路１０は、過充電抑制回路１８により生成されるスイッチング素子Ｔ１の制御信号Ｓ１に基づいて、抵抗Ｒ２（過充電抑制抵抗）の過負荷状態を検知するように構成される。具体的には、図４を参照して、電源回路１０の制御部１４は、過負荷検知回路２０をさらに有する。過負荷検知回路２０は、低域通過フィルタ（ＬＰＦ）２２と、比較器ＣＯＭ２とを含む。
　ＬＰＦ２２は、たとえば容量素子および抵抗素子で構成される。ＬＰＦ２２は、過充電抑制回路１８により生成された制御信号Ｓ１を平均化した信号Ｓ１♯を生成する。ＬＰＦ２２は「平滑回路」の一実施例に対応する。
　比較器ＣＯＭ２は、ＬＰＦ２２の出力信号Ｓ１♯と基準値ＲＥＦとを比較する。比較器ＣＯＭ２は、信号Ｓ１♯と基準値ＲＥＦとを比較し、その比較結果に従って検知信号ＯＶＬを生成する。具体的には、信号Ｓ１♯が基準値ＲＥＦよりも大きい場合、比較器ＣＯＭ２はＨレベルの検知信号ＯＶＬを生成する。一方、信号Ｓ１♯が基準値ＲＥＦよりも小さい場合、比較器ＣＯＭ２はＬレベルの検知信号ＯＶＬを生成する。
　以下、図１０および図１１を参照して、過負荷検知回路２０の動作について説明する。
　図１０は、抵抗Ｒ１が正常であるときの過充電抑制回路１８および過負荷検知回路２０の動作を説明するためのタイミング図である。図１０には、入力電流Ｉｉｎ、入力電圧Ｖｉｎ、制御信号Ｓ１および、ＬＰＦ２２の出力信号Ｓ１♯の波形が示される。
　過充電抑制回路１８は、電圧検出器３２による入力電圧Ｖｉｎの検出値と閾値ＶＨ，ＶＬとを比較し、その比較結果に従って制御信号Ｓ１を生成する。制御信号Ｓ１は、入力電圧Ｖｉｎが閾値ＶＨよりも上昇するとＨレベルに立ち上がり、かつ、入力電圧Ｖｉｎが閾値ＶＬよりも低下するとＬレベルに立ち下がるパルス信号となる。
　なお、制御信号Ｓ１がＨレベルの期間、すなわちスイッチング素子Ｔ１のオン時間をＴｏｎとし、オフ時間をＴｏｆｆとし、スイッチング素子Ｔ１のスイッチング周期をＴ（＝Ｔｏｎ＋Ｔｏｆｆ）とすると、スイッチング周期Ｔに対するオン時間Ｔｏｎの比（Ｔｏｎ／Ｔ）は、制御信号Ｓ１のデューティ比ＤＲに相当する。
　制御信号Ｓ１を平均化した信号Ｓ１♯は、リップルを含んだ波形となり、その平均値は制御信号Ｓ１の振幅にデューティ比ＤＲを乗じた大きさとなる。以下の説明では、簡単のため、制御信号Ｓ１の振幅を「１」とする。すなわち、信号Ｓ１♯の大きさは制御信号Ｓ１のデューティ比ＤＲに等しくなる。
　図１１は、抵抗Ｒ１が故障しているときの過充電抑制回路１８および過負荷検知回路２０の動作を説明するためのタイミング図である。図１１には、入力電流Ｉｉｎ、入力電圧Ｖｉｎ、制御信号Ｓ１および、ＬＰＦ２２の出力信号Ｓ１♯の波形が示される。
　図１０と同様に、図１１においても、制御信号Ｓ１はパルス信号となる。ただし、図１１では、制御信号Ｓ１のデューティ比ＤＲが、図１０における制御信号Ｓ１のデューティ比ＤＲとは異なる。
　図８で説明したように、抵抗Ｒ１が故障して電気抵抗値が低下している場合には、入力電流Ｉｉｎが増大するため、制御信号Ｓ１がＬレベルのとき（スイッチング素子Ｔ１がオフのとき）、入力電圧Ｖｉｎの上昇速度は速くなる。そのため、図１０に比べて入力電圧Ｖｉｎはより短時間で閾値ＶＨに達することになり、結果的に制御信号Ｓ１がＬレベルの期間、すなわちスイッチング素子Ｔ１のオフ時間Ｔｏｆｆが短くなる。
　また、図９で説明したように、制御信号Ｓ１がＨレベルのとき（スイッチング素子Ｔ１がオンのとき）には、コンデンサＣ２に電力が供給され続けるため、入力電圧Ｖｉｎの下降速度は遅くなる。そのため、図１０に比べて入力電圧Ｖｉｎがより長い時間で閾値ＶＬに達することになり、結果的に制御信号Ｓ１がＨレベルの期間、すなわちスイッチング素子Ｔ１のオン時間Ｔｏｎが長くなる。
　このように抵抗Ｒ１の故障時には、抵抗Ｒ１の正常時に比べて、制御信号Ｓ１において、オフ時間Ｔｏｆｆが短くなるとともにオン時間Ｔｏｎが長くなる。このため、図１０の制御信号Ｓ１のデューティ比ＤＲに比べて、制御信号Ｓ１のデューティ比ＤＲが大きくなる傾向が現れる。この結果、制御信号Ｓ１を平均化した信号Ｓ１♯も、図１０の信号Ｓ１♯に比べて大きくなる。
　これによると、抵抗Ｒ１が正常であるときの信号Ｓ１♯よりも大きく、抵抗Ｒ１が故障しているときの信号Ｓ１♯よりも小さくなるように基準値ＲＥＦを設定すれば、信号Ｓ１♯と基準値ＲＥＦとを比較することにより、抵抗Ｒ２の過負荷状態を検知することができる。したがって、基準値ＲＥＦは、抵抗Ｒ１が正常であるときの制御信号Ｓ１のデューティ比ＤＲよりも大きく、抵抗Ｒ１が故障しているときの制御信号Ｓ１のデューティ比ＤＲよりも小さいデューティ比に対応して設定される。
　図１０の例では、信号Ｓ１♯が基準値ＲＥＦよりも小さい、すなわち、制御信号Ｓ１のデューティ比ＤＲが基準値ＲＥＦよりも小さいため、過負荷検知回路２０は抵抗Ｒ２が過負荷状態でないと判断してＬレベルの検知信号ＯＶＬを出力する。
　これに対して、図１１の例では、信号Ｓ１♯が基準値ＲＥＦよりも大きい、言い換えれば、制御信号Ｓ１のデューティ比ＤＲが基準値ＲＥＦよりも大きいため、過負荷検知回路２０は抵抗Ｒ２が過負荷状態であると判断してＨレベルの検知信号ＯＶＬを出力する。
　図４に戻って、過負荷検知回路２０は、抵抗Ｒ２の過負荷状態を検知すると、Ｈレベルの検知信号ＯＶＬを生成して駆動回路８へ出力する。駆動回路８は、ゲートドライバ２４と、ＳＷドライバ２６と、Ｉ／Ｆ（インターフェイス）回路２８とを含む。
　Ｉ／Ｆ回路２８は、図示しない光ファイバケーブルを介して制御装置３と通信する。Ｉ／Ｆ回路２８は、制御装置３から、主回路６のフルブリッジ回路を制御するためのゲート信号ＧＣを受信する。Ｉ／Ｆ回路２８はさらに、制御装置３から、フルブリッジ回路を構成するスイッチング素子Ｑ１～Ｑ４のスイッチング動作を停止（すべてオフ）するためのゲート遮断信号ＧＢを受信する。Ｉ／Ｆ回路２８は、受信したゲート信号ＧＣおよびゲート遮断信号ＧＢをゲートドライバ２４へ出力する。
　ゲートドライバ２４は、ゲート信号ＧＣに応答してスイッチング素子Ｑ１～Ｑ４のオンオフを制御する。または、ゲートドライバ２４は、ゲート遮断信号ＧＢに応答して、スイッチング素子Ｑ１～Ｑ４をオフに固定された状態（停止状態）とする。
　ＳＷドライバ２６は、スイッチＳＷのオンオフを制御するための回路である。ＳＷドライバ２６は、制御装置３からのオン指令に応答してスイッチＳＷの励磁コイル９（図２参照）への通電を制御する。励磁コイル９は非通電時にスイッチＳＷをオフするように設けられている。通常動作時、励磁コイル９の通電が停止されているため、スイッチＳＷはオフされる。一方、制御装置３は、複数のセル５のうちのいずれかのセル５において異常を検知した場合には、この異常のセル５に向けてオン指令を出力する。故障したセル５では、Ｉ／Ｆ回路２８がオン指令を受信してＳＷドライバ２６へ出力する。オン指令に応答して励磁コイル９が通電されることによりスイッチＳＷがオンされ、故障したセル５の出力が短絡される。
　Ｉ／Ｆ回路２８は、過負荷検知回路２０からＨレベルの検知信号ＯＶＬを受けると、検知信号ＯＶＬをＳＷドライバ２６およびゲートドライバ２４へ出力する。ＳＷドライバ２６は、Ｈレベルの検知信号ＯＶＬを受けると、スイッチＳＷをオンすることにより、自己のセル５をバイパスさせる。ゲートドライバ２４は、Ｈレベルの検知信号ＯＶＬを受けると、主回路６のフルブリッジ回路のゲート信号を遮断することにより、スイッチング素子Ｑ１～Ｑ４をオフ状態に固定する。
　図１２は、自己給電回路７における電源回路１０の制御処理を説明するためのフローチャートである。図１２に示される制御処理を電源回路１０が実行することにより、各セル５では上述したコンデンサＣ２の過充電抑制機能および抵抗Ｒ２の過負荷検知機能が実現される。
　図１２を参照して、電源回路１０は、ステップＳ０１により、電圧検出器３２による入力電圧Ｖｉｎの検出値を取得すると、ステップＳ０２により、入力電圧Ｖｉｎの検出値が閾値ＶＨ（第１の閾値）よりも大きいか否かを判定する。入力電圧Ｖｉｎの検出値が閾値ＶＨより大きい場合（Ｓ０２のＹＥＳ判定時）、電源回路１０は、ステップＳ０３により、Ｈレベルの制御信号Ｓ１を生成する。これにより、ステップＳ０４では、スイッチング素子Ｔ１がオンされ、図６に示した電流経路が形成される。
　一方、入力電圧Ｖｉｎの検出値が閾値ＶＨ以下である場合（Ｓ０２のＮＯ判定時）には、電源回路１０はさらにステップＳ０９により、入力電圧Ｖｉｎの検出値が閾値ＶＬ（第２の閾値）より小さいか否かを判定する。入力電圧Ｖｉｎの検出値が閾値ＶＬ以上である場合（Ｓ０９のＮＯ判定時）、電源回路１０は、ステップＳ０３に進み、Ｈレベルの制御信号Ｓ１を生成する。したがって、ステップＳ０４により、スイッチング素子Ｔ１がオンされる。
　これに対して、入力電圧Ｖｉｎの検出値が閾値ＶＬより小さい場合（Ｓ０９のＹＥＳ判定時）、電源回路１０は、ステップＳ１０により、Ｌレベルの制御信号Ｓ１を生成する。これにより、ステップＳ１１では、スイッチング素子Ｔ１がオンされ、図５に示した電流経路が形成される。
　次に、電源回路１０は、ステップＳ０５に進み、平滑回路（ＬＰＦ２２）を用いて、制御信号Ｓ１を平均化した信号Ｓ１♯を生成する。電源回路１０は、ステップＳ０６により、信号Ｓ１♯と基準値ＲＥＦとを比較する。
　信号Ｓ１♯が基準値ＲＥＦよりも大きい場合（Ｓ０６のＹＥＳ判定時）、電源回路１０は、抵抗Ｒ２は過負荷状態であると判断してＨレベルの検知信号ＯＶＬを生成する。駆動回路８は、電源回路１０からＨレベルの検知信号ＯＶＬを受けると、ステップＳ０７により、スイッチＳＷをオンすることにより、自己のセル５をバイパスさせる。駆動回路８は、主回路６のフルブリッジ回路のゲート信号を遮断することにより、スイッチング素子Ｑ１～Ｑ４をオフ状態に固定する。
　このように本実施の形態に従う電力変換装置によれば、各セル５は、主回路６の直流コンデンサＣ１から駆動回路８に電源を供給する自己給電回路７を有する。この自己給電回路７は、直流コンデンサＣ１の端子間に抵抗Ｒ１（限流抵抗）と電気的に直列に接続されたコンデンサＣ２を有しており、コンデンサＣ２の電圧（入力電圧Ｖｉｎ）を駆動回路８の電源電圧に変換するように構成される。コンデンサＣ２の端子間には、抵抗Ｒ２（過充電抑制抵抗）およびスイッチング素子Ｔ１（第１のスイッチ）が電気的に直列に接続されており、自己給電回路７は、コンデンサＣ２の電圧の検出値に基づいてスイッチング素子Ｔ１のオンオフを制御することにより、コンデンサＣ２の過充電を抑制するように構成される。自己給電回路７はさらに、スイッチング素子Ｔ１のオンオフを制御するための制御信号Ｓ１に基づいて、抵抗Ｒ２の過負荷状態を検知するように構成される。
　これによると、コンデンサＣ２の過充電を抑制するための抵抗Ｒ２に直列接続されたスイッチング素子Ｔ１のオンオフを制御するための制御信号Ｓ１を用いて、抵抗Ｒ２の過負荷状態を検知することができる。したがって、抵抗Ｒ１の故障の発生などによって抵抗Ｒ２が過熱されて損傷することを防止することができる。
　さらに、制御信号Ｓ１を利用して抵抗Ｒ２の過負荷状態を検知できるため、抵抗Ｒ２の温度を検知するための温度センサ等を必要とせず、簡易な構成で信頼性の高い電力変換装置を実現することができる。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　電力系統、２　ＭＭＣ、３　制御装置、４　変圧器、５　単位変換器（セル）、６　主回路、７　自己給電回路、７ａ，７ｂ　入力端子、５ａ，５ｂ，７ｃ，７ｄ　出力端子、８　駆動回路、９　励磁コイル、１０　電源回路、１２　ＤＣ／ＤＣコンバータ、１４　制御部、１６　電圧制御部、１８　過充電抑制回路、２０　過負荷検知回路、２４　ゲートドライバ、２６　ＳＷドライバ、２８　Ｉ／Ｆ回路、３０，３２，３４　電圧検出器、３５～３７，Ｃｕ，Ｃｖ，Ｃｗ　電流検出器、１００　電力変換装置、ＰＬ　正極線、ＮＬ　負極線、Ｑ１～Ｑ４，Ｔ１，Ｔ２　スイッチング素子、Ｃ１～Ｃ３　コンデンサ、Ｄ１～Ｄ６　ダイオード、Ｒ１，Ｒ２　抵抗、ＣＯＭ１，ＣＯＭ２　比較器、ＲＥＦ　基準値、ＶＨ，ＶＬ　閾値、ＴＲ　トランス、Ｖｉｎ　入力電圧、Ｉｉｎ　入力電流、ＳＷ　スイッチ、ＶＤＣ　コンデンサ電圧、Ｖｃｅｌｌ　セル電圧。

Claims (6)

  1. 　単位変換器を有する電力変換器と、
    　前記電力変換器を制御する制御装置とを備え、
    　前記単位変換器は、
    　第１の蓄電素子および複数のスイッチング素子を有する主回路と、
    　前記複数のスイッチング素子を駆動する駆動回路と、
    　前記第１の蓄電素子から前記駆動回路に電源を供給する自己給電回路とを含み、
    　前記自己給電回路は、
    　前記第１の蓄電素子の端子間に電気的に接続された第２の蓄電素子と、
    　前記第２の蓄電素子の電圧を前記駆動回路の電源電圧に変換する電源回路と、
    　前記第２の蓄電素子の電圧を検出する電圧検出器とを含み、
    　前記単位変換器は、
    　前記第１の蓄電素子の端子間に前記第２の蓄電素子と電気的に直列に接続された第１の抵抗と、
    　前記第２の蓄電素子の端子間に電気的に接続された第２の抵抗と、
    　前記第２の蓄電素子の端子間に前記第２の抵抗と電気的に直列に接続された第１のスイッチとをさらに含み、
    　前記電源回路は、
    　前記電圧検出器の検出値に基づいて前記第１のスイッチのオンオフを制御するための制御信号を生成することにより、前記第２の蓄電素子の過充電を抑制するように構成された過充電抑制回路と、
    　前記過充電抑制回路により生成される前記制御信号に基づいて、前記第２の抵抗の過負荷状態を検知するように構成された過負荷検知回路とを含む、電力変換装置。
  2. 　前記過充電抑制回路は、前記電圧検出器の検出値が第１の閾値よりも上昇すると前記第１のスイッチをオンし、前記検出値が前記第１の閾値よりも低い第２の閾値を低下すると前記第１のスイッチをオフするように、前記制御信号を生成し、
    　前記過負荷検知回路は、前記制御信号のデューティ比に基づいて、前記第２の抵抗の過負荷状態を検知する、請求項１に記載の電力変換装置。
  3. 　前記過負荷検知回路は、前記制御信号を平滑化した信号の大きさが予め定められた基準値よりも大きいときに、前記第２の抵抗の過負荷状態を検知する、請求項２に記載の電力変換装置。
  4. 　前記基準値は、前記第１の抵抗が正常であるときの前記制御信号のデューティ比よりも大きく、前記第１の抵抗が故障しているときの前記制御信号のデューティ比よりも小さいデューティ比に対応して設定される、請求項３に記載の電力変換装置。
  5. 　複数の前記単位変換器を直列接続された構成されたアームをさらに備え、
    　前記単位変換器は、前記制御装置からのオン指令に応じてオンすることにより前記主回路の出力端子を短絡可能に構成された第２のスイッチをさらに含み、
    　前記駆動回路は、前記第２の抵抗の過負荷状態が検知されると、前記第２のスイッチをオンする、請求項１から４のいずれか１項に記載の電力変換装置。
  6. 　前記駆動回路は、前記第２の抵抗の過負荷状態が検知されると、前記主回路を、前記複数のスイッチング素子がオフに固定されたゲートブロック状態とする、請求項５に記載の電力変換装置。
PCT/JP2018/031906 2018-08-29 2018-08-29 電力変換装置 WO2020044454A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US17/052,390 US11362578B2 (en) 2018-08-29 2018-08-29 Power conversion apparatus
PCT/JP2018/031906 WO2020044454A1 (ja) 2018-08-29 2018-08-29 電力変換装置
JP2019529269A JP6835967B2 (ja) 2018-08-29 2018-08-29 電力変換装置
EP18931789.4A EP3846331B1 (en) 2018-08-29 2018-08-29 Electric power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/031906 WO2020044454A1 (ja) 2018-08-29 2018-08-29 電力変換装置

Publications (1)

Publication Number Publication Date
WO2020044454A1 true WO2020044454A1 (ja) 2020-03-05

Family

ID=69643496

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/031906 WO2020044454A1 (ja) 2018-08-29 2018-08-29 電力変換装置

Country Status (4)

Country Link
US (1) US11362578B2 (ja)
EP (1) EP3846331B1 (ja)
JP (1) JP6835967B2 (ja)
WO (1) WO2020044454A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226340U (ja) * 1988-08-04 1990-02-21
JP2002281737A (ja) * 2001-03-21 2002-09-27 Fuji Electric Co Ltd Ｉｇｂｔ直列接続式ゲート駆動回路
JP2011193615A (ja) * 2010-03-15 2011-09-29 Hitachi Ltd 電力変換装置
WO2016002319A1 (ja) * 2014-06-30 2016-01-07 三菱電機株式会社 電力変換装置
JP2017212837A (ja) 2016-05-27 2017-11-30 富士電機株式会社 電圧駆動型半導体スイッチング素子の駆動電源装置及びその制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03261377A (ja) * 1990-03-09 1991-11-21 Toshiba Corp 電力変換装置の保護装置
CN102856909B (zh) * 2012-08-23 2015-04-22 无锡清源电气科技有限公司 卸荷系统及应用该卸荷系统的模块化多电平风电变流器
US10367428B2 (en) 2015-06-15 2019-07-30 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power conversion device
US20180331682A1 (en) * 2016-06-22 2018-11-15 Sarda Technologies, Inc. Gate Driver for Depletion-Mode Transistors
US11081876B2 (en) * 2019-04-09 2021-08-03 Renesas Electronics America Inc. Control circuit for an input filter capacitor in a switch-mode power supply

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226340U (ja) * 1988-08-04 1990-02-21
JP2002281737A (ja) * 2001-03-21 2002-09-27 Fuji Electric Co Ltd Ｉｇｂｔ直列接続式ゲート駆動回路
JP2011193615A (ja) * 2010-03-15 2011-09-29 Hitachi Ltd 電力変換装置
WO2016002319A1 (ja) * 2014-06-30 2016-01-07 三菱電機株式会社 電力変換装置
JP2017212837A (ja) 2016-05-27 2017-11-30 富士電機株式会社 電圧駆動型半導体スイッチング素子の駆動電源装置及びその制御方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3846331A4

Also Published As

Publication number Publication date
JP6835967B2 (ja) 2021-02-24
EP3846331A1 (en) 2021-07-07
JPWO2020044454A1 (ja) 2020-09-03
US20210234453A1 (en) 2021-07-29
US11362578B2 (en) 2022-06-14
EP3846331B1 (en) 2023-11-29
EP3846331A4 (en) 2022-03-23

Similar Documents

Publication Publication Date Title
JP6417043B2 (ja) 電力変換装置
US10734916B2 (en) Power conversion device
WO2013153571A1 (ja) 電力変換装置
JPWO2016203516A1 (ja) 電力変換装置
CN114731113A (zh) 电力转换装置
JP2010119239A (ja) Ｓｍｅｓ装置、ｓｍｅｓ用インターフェース装置及びその駆動方法
CN112438008B (zh) 不间断电源装置
WO2020044454A1 (ja) 電力変換装置
JP6886072B1 (ja) 電力変換装置
WO2011013187A1 (ja) 自励式無効電力補償装置
JP4044533B2 (ja) 切換装置
JP5264287B2 (ja) 瞬時電圧低下補償装置
JP7108130B1 (ja) 無停電電源装置
US12218545B2 (en) Uninterruptible power supply
WO2019155522A1 (ja) 電力変換装置
KR102620032B1 (ko) 전원 장치
JP5185563B2 (ja) 電力変換装置
JP4147350B2 (ja) 無停電電源装置

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2019529269

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18931789

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018931789

Country of ref document: EP

Effective date: 20210329