JP7485495B1 - 電力変換装置 - Google Patents

Abstract

電力変換装置は、直列接続された複数の変換器セルを含む電力変換器を備える。各変換器セルは、直列接続された複数の第１スイッチング素子を含むスイッチング回路と、スイッチング回路に並列接続された蓄電素子（２８）と、スイッチング回路を制御する制御回路と、第２スイッチング素子（５３）およびトランス（５６）を用いて蓄電素子（２８）の電圧に基づく制御電圧を生成し、制御電圧を制御回路に供給する給電回路（３０）とを含む。制御回路によりスイッチング回路の制御が開始されていない状態において蓄電素子（２８）の電圧が第１閾値以上となった場合、給電回路（３０）は、蓄電素子（２８）を放電するための抵抗器（３１）に放電電流が流れるように、抵抗器（３１）に直列接続されたスイッチ（３２）をオン状態に制御する。

Description

本開示は、電力変換装置に関する。

近年、電力系統などの高圧系統に適用される高電圧、大容量の電力変換装置として、モジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。ＭＭＣは、変換器セルと呼ばれる複数の単位変換器がカスケード接続されたアームで構成されている。ＭＭＣは、拡張性の高い点、高調波が少ない点等の利点から、高圧直流送電（ＨＶＤＣ：High Voltage Direct Current）に適用する交直変換器、無効電力補償装置（ＳＴＡＴＣＯＭ：Static Synchronous Compensator）等に広く適用されている。

変換器セルには、コンデンサ等の主回路側から制御電源を供給する給電回路が設けられている。給電回路の負荷は変換器セル毎に異なる場合があるため、変換器セルの各スイッチング素子がオフ状態（例えば、フローティングの状態）のときに、給電回路の負荷のアンバランスにともなう誤差によって、各コンデンサの電圧にアンバランスが発生してしまう可能性がある。特開２０１９－１０６７８５号公報（特許文献１）では、不要な電力消費を抑えつつ、複数の変換器セルにおいてコンデンサの電圧にアンバランスが生じてしまうことを抑制することを検討している。

特開２０１９－１０６７８５号公報

特許文献１では、変換器セルに含まれる複数のスイッチング素子をオフ状態にするフローティング状態のときに、コンデンサの電圧が高くなる程、変換器セルに含まれる給電回路のスイッチ部がオン状態になる頻度を高くするように構成される。しかしながら、コンデンサの電圧に応じてスイッチ部がオン状態になる頻度を高くする場合、オン状態になる頻度を調整するための機構が複雑であり、コストも高くなるという問題がある。

本開示のある局面における目的は、簡易な構成により、各変換器セルにおける蓄電素子の電圧アンバランスを抑制することが可能な電力変換装置を提供することである。

ある実施の形態に従う電力変換装置は、直列接続された複数の変換器セルを含む電力変換器を備える。各変換器セルは、直列接続された複数の第１スイッチング素子を含むスイッチング回路と、スイッチング回路に並列接続された蓄電素子と、スイッチング回路を制御する制御回路と、第２スイッチング素子およびトランスを用いて蓄電素子の電圧に基づく制御電圧を生成し、制御電圧を制御回路に供給する給電回路とを含む。制御回路によりスイッチング回路の制御が開始されていない状態において蓄電素子の電圧が第１閾値以上となった場合、給電回路は、蓄電素子を放電するための抵抗器に放電電流が流れるように、抵抗器に直列接続されたスイッチをオン状態に制御する。

本開示によると、簡易な構成により、各変換器セルにおける蓄電素子の電圧アンバランスを抑制することができる。

電力変換装置の構成例を示す図である。 変換器セルの構成例を示す図である。 制御装置のハードウェア構成の一例を示すブロック図である。 ２つの変換器セルにおける電圧アンバランスを説明するための図である。 比較例に従う給電回路の構成例を示す図である。 変換器セルのコンデンサの理想的な電圧波形を示す図である。 ２つの変換器セルの各々のコンデンサの電圧波形の一例を示す図である。 ２つの変換器セルの各々のコンデンサの電圧波形の他の例を示す図である。 本実施の形態に従う給電回路の構成例を示す図である。 本実施の形態に従うコンデンサの電圧波形を示す図である。 本実施の形態の変形例１に従うスイッチ制御部の構成例を示す図である。 本実施の形態の変形例１に従うコンデンサの電圧波形を示す図である。 本実施の形態の変形例２に従うスイッチ制御部の構成例を示す図である。 本実施の形態の変形例２に従うコンデンサの電圧波形を示す図である。 本実施の形態の変形例３に従うコンデンサの電圧波形を示す図である。 本実施の形態の変形例４に従うコンデンサの電圧波形を示す図である。

以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜全体構成＞
図１は、電力変換装置１００の構成例を示す図である。図１を参照して、電力変換装置１００は、交流回路２と直流回路４との間に接続されている。直流回路４は、例えば、直流送電網等を含む直流電力系統、または他の電力変換装置の直流端子である。直流回路４は、電力変換器６の直流端子に接続された蓄電装置を含む構成であってもよい。蓄電装置は、例えば、電気二重層コンデンサ、あるいはリチウムイオン電池等の蓄電池を含む。

電力変換装置１００は、自励式の電力変換器６と、電力変換器６を制御するための制御装置５とを含む。典型的には、電力変換器６は、互いに直列接続された複数の変換器セル（図１中の「セル」に対応）１を含むモジュラーマルチレベル変換器によって構成される。「変換器セル」は、「サブモジュール（sub module）」あるいは「単位変換器」とも称される。

電力変換器６は、直流回路４に接続されており、直流回路４と交流回路２との間で電力変換を行なう電力変換器である。具体的には、電力変換器６は、直流回路４から出力される直流電力を交流電力に変換して、当該交流電力を変圧器３を介して交流回路２に出力する。また、電力変換器６は、交流回路２からの交流電力を直流電力に変換して、当該直流電力を直流回路４に出力する。

図１の例では、電力変換器６は、交流回路２の相ごとに複数のアームを含む。具体的には、電力変換器６は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路８ｕ，８ｖ，８ｗ（以下、総称する場合または任意のものを示す場合、「レグ回路８」と記載する）を含む。

レグ回路８は、交流を構成する複数相の各々に設けられる。レグ回路８は、交流回路２と直流回路４との間に接続され、両回路間で電力変換を行なう。図１には交流回路２が三相交流系統である場合が示されており、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路８ｕ，８ｖ，８ｗが設けられる。

レグ回路８ｕ，８ｖ，８ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器３を介して交流回路２に接続される。交流回路２は、例えば、交流電源などを含む三相交流電力系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと変圧器３との接続は図示していない。各レグ回路８に共通に設けられた直流端子（すなわち、正極直流端子Ｎｐ，負極直流端子Ｎｎ）は、直流回路４に接続される。

図１の変圧器３を用いる代わりに、レグ回路８ｕ，８ｖ，８ｗは、連系リアクトルを介して交流回路２に接続した構成としてもよい。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路８ｕ，８ｖ，８ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路８ｕ，８ｖ，８ｗが変圧器３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル７ａ，７ｂとしてもよい。すなわち、レグ回路８は、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路８ｕ，８ｖ，８ｗに設けられた接続部を介して電気的（すなわち、直流的または交流的）に交流回路２に接続される。

レグ回路８ｕは、正極直流端子Ｎｐから交流端子Ｎｕまでの正側アーム１３ｕと、負極直流端子Ｎｎから交流端子Ｎｕまでの負側アーム１４ｕとを含む。正側アーム１３ｕと負側アーム１４ｕとの接続点が、交流端子Ｎｕとして変圧器３と接続される。正極直流端子Ｎｐおよび負極直流端子Ｎｎが直流回路４に接続される。レグ回路８ｖは正側アーム１３ｖと負側アーム１４ｖとを含み、レグ回路８ｗは正側アーム１３ｗと負側アーム１４ｗとを含む。レグ回路８ｖ，８ｗはレグ回路８ｕと同様の構成を有しているので、以下、レグ回路８ｕを代表として説明する。

レグ回路８ｕにおいて、正側アーム１３ｕは、互いにカスケード接続された複数の変換器セル１と、リアクトル７ａとを含む。複数の変換器セル１とリアクトル７ａとは互いに直列接続されている。負側アーム１４ｕは、互いにカスケード接続された複数の変換器セル１と、リアクトル７ｂとを含む。複数の変換器セル１とリアクトル７ｂとは互いに直列接続されている。

リアクトル７ａが挿入される位置は、正側アーム１３ｕのいずれの位置であってもよく、リアクトル７ｂが挿入される位置は、負側アーム１４ｕのいずれの位置であってもよい。リアクトル７ａ，７ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、正側アーム１３ｕのリアクトル７ａのみ、もしくは、負側アーム１４ｕのリアクトル７ｂのみを設けてもよい。

電力変換装置１００は、さらに、交流電圧検出器１０と、交流電流検出器１５と、直流電圧検出器１１ａ，１１ｂと、各レグ回路８に設けられたアーム電流検出器９ａ，９ｂとを含む。これらの検出器は、電力変換器６の制御に使用される電気量（すなわち、電流、電圧）を計測する。これらの検出器によって検出された信号は、制御装置５に入力される。

交流電圧検出器１０は、三相の交流電圧Ｖｓｙｓｕ，Ｖｓｙｓｖ，Ｖｓｙｓｗ（以下、「交流電圧Ｖｓｙｓ」とも総称する。）を検出する。交流電流検出器１５は、交流回路２の三相の交流電流Ｉｓｙｓｕ，Ｉｓｙｓｖ，Ｉｓｙｓｗ（以下、「交流電流Ｉｓｙｓ」とも総称する。）を検出する。直流電圧検出器１１ａは、直流回路４に接続された正極直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１ｂは、直流回路４に接続された負極直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。

ｕ相用のレグ回路８ｕに設けられたアーム電流検出器９ａ，９ｂは、正側アーム１３ｕに流れる正側アーム電流Ｉｕｐおよび負側アーム１４ｕに流れる負側アーム電流Ｉｕｎをそれぞれ検出する。ｖ相用のレグ回路８ｖに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｖｐおよび負側アーム電流Ｉｖｎをそれぞれ検出する。ｗ相用のレグ回路８ｗに設けられたアーム電流検出器９ａ，９ｂは、正側アーム電流Ｉｗｐおよび負側アーム電流Ｉｗｎをそれぞれ検出する。

＜変換器セルの構成＞
図２は、変換器セル１の構成例を示す図である。図２（ａ）に示す変換器セル１は、ハーフブリッジ構成と呼ばれる回路構成を有する。

図２（ａ）を参照して、変換器セル１は、スイッチング回路２５と、蓄電素子としてのコンデンサ２８と、電圧検出器２９と、給電回路３０と、制御回路４０とを含む。スイッチング回路２５と、コンデンサ２８と、給電回路３０とは並列接続される。

スイッチング回路２５は、直列接続された２つのスイッチング素子２２Ａ，２２Ｂと、ダイオード２３Ａ，２３Ｂとを含む。ダイオード２３Ａ，２３Ｂは、それぞれスイッチング素子２２Ａ，２２Ｂと逆並列（すなわち、並列かつ逆バイアス方向）に接続される。コンデンサ２８は、スイッチング回路２５と並列に接続され、直流電圧を保持する。コンデンサ２８の両端の電圧Ｖｃは、電圧検出器２９により検出される。検出された電圧Ｖｃは、給電回路３０に入力される。なお、電圧Ｖｃは、制御回路４０に入力されてもよい。制御回路４０は、制御装置５に電圧Ｖｃを送信する。

スイッチング素子２２Ａ，２２Ｂの接続ノードは高電位側の入出力端子Ｇ１と接続される。スイッチング素子２２Ｂとコンデンサ２８との接続ノードは低電位側の入出力端子Ｇ２と接続される。

コンデンサ２８は、入出力端子Ｇ１，Ｇ２を流れる電流によって充電され、電圧が増大する。コンデンサ２８の電圧が増大すると、給電回路３０が起動する。給電回路３０は、コンデンサ２８の電圧に基づいて制御電圧Ｖｓを生成し、制御電圧Ｖｓを制御回路４０に供給（出力）する。給電回路３０の具体的な構成については後述する。

制御回路４０は、スイッチング回路２５を制御する。制御回路４０は、給電回路３０からの制御電圧Ｖｓが供給されると、各スイッチング素子２２Ａ，２２Ｂを制御できる状態となる。典型的には、制御回路４０は、変換器セル１の外部（例えば、制御装置５）からスイッチング回路２５の制御開始を許可するための制御許可通知を受信すると、各スイッチング素子２２Ａ，２２Ｂの制御を開始する。これにより、各スイッチング素子２２Ａ，２２Ｂは、オンオフのスイッチング動作が可能となる。制御回路４０は、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）、ＦＰＧＡ（Field Programmable Gate Array）、またはこれらを組み合わせたもの等で構成される。

制御回路４０による制御によりスイッチング素子２２Ａがオン、かつスイッチング素子２２Ｂがオフとなったときに、入出力端子Ｇ１，Ｇ２間にはコンデンサ２８の電圧Ｖｃが出力される。スイッチング素子２２Ａがオフ、かつスイッチング素子２２Ｂがオンとなったときに、入出力端子Ｇ１，Ｇ２間には零電圧が出力される。例えば、制御回路４０は、各スイッチング素子２２Ａ，２２Ｂのオン時間およびオフ時間の長さを調整することにより、入出力端子Ｇ１，Ｇ２間の電圧およびコンデンサ２８の電圧の各々を対応する目標値になるように制御する。例えば、これらの目標値は、交流回路２の交流電圧および直流回路４の直流電圧と、アームを構成する変換器セル１の数等に基づいて設定される。

図２（ｂ）に示す変換器セル１は、フルブリッジ構成と呼ばれる回路構成を有する。図２（ｂ）を参照して、この変換器セル１は、スイッチング回路２５，２６と、コンデンサ２８と、電圧検出器２９と、給電回路３０とを含む。スイッチング回路２５と、スイッチング回路２６と、コンデンサ２８と、給電回路３０とは並列接続される。

スイッチング回路２６は、直列接続された２つのスイッチング素子２２Ｃ，２２Ｄと、ダイオード２３Ｃ，２３Ｄとを含む。ダイオード２３Ｃ，２３Ｄは、それぞれスイッチング素子２２Ｃ，２２Ｄと逆並列に接続される。スイッチング素子２２Ａおよび２２Ｂの接続ノードは高電位側の入出力端子Ｇ１と接続され、スイッチング素子２２Ｃおよび２２Ｄの接続ノードは低電位側の入出力端子Ｇ２と接続される。

スイッチング素子２２Ｄをオンとし、スイッチング素子２２Ｃをオフとし、スイッチング素子２２Ａ，２２Ｂを交互にオン状態とすることによって、入出力端子Ｇ１，Ｇ２間には正電圧または零電圧が出力される。また、スイッチング素子２２Ｄをオフとし、スイッチング素子２２Ｃをオンとし、スイッチング素子２２Ａ，２２Ｂを交互にオン状態にすることによって、入出力端子Ｇ１，Ｇ２間には零電圧または負電圧が出力される。

図２（ａ）および図２（ｂ）における各スイッチング素子２２Ａ～２２Ｄには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられる。スイッチング素子２２Ａ～２２Ｄは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）等の自己消弧型の半導体スイッチング素子である。また、図２（ａ）および図２（ｂ）において、コンデンサ２８には、フィルムコンデンサ等が主に用いられる。

以下では、変換器セル１を図２（ａ）に示すハーフブリッジセルの構成とした場合を例に説明する。しかし、変換器セル１を図２（ｂ）に示すフルブリッジ構成としてもよい。

＜制御装置のハードウェア構成＞
図３は、制御装置５のハードウェア構成の一例を示すブロック図である。図３の場合の制御装置５は、コンピュータに基づいて構成される。図３を参照して、制御装置５は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド（Ｓ／Ｈ）回路７１と、マルチプレクサ（ＭＵＸ：multiplexer）７２と、Ａ／Ｄ変換器７３とを含む。さらに、制御装置５は、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６とを含む。さらに、制御装置５は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９とを含む。

入力変換器７０は、入力チャンネルごとに補助変成器を備える。各補助変成器は、図１の各検出器による検出信号を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をデジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出信号に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置５の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値などを収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータなどを格納する。入出力インターフェイス７７は、ＣＰＵ７４と外部装置との間で通信する際のインターフェイス回路である。

なお、制御装置５の少なくとも一部をＦＰＧＡおよびＡＳＩＣなどの回路を用いて構成してもよい。もしくは、制御装置５の少なくとも一部は、アナログ回路によって構成することもできる。

＜電圧アンバランスについて＞
（概要）
電力変換器６が停止している場合、各変換器セル１のコンデンサ２８は完全に放電された状態であり、各スイッチング素子２２Ａ，２２Ｂ（以下、「スイッチング素子２２」とも総称する。）はオフ状態（例えば、ゲートブロック状態）である。電力変換器６の運転を開始するためには、まず、各変換器セル１のコンデンサ２８を初期充電する必要がある。例えば、初期充電時には、変圧器３の一次側（すなわち、交流回路２側）に接続された遮断器（図示しない）を投入することにより、すべてのコンデンサ２８が一斉に充電される。

初期充電によりコンデンサ２８の電圧が増大すると、給電回路３０が起動する。その後、制御回路４０は、制御装置５からの制御許可通知に従って各スイッチング素子２２のオンオフ制御を開始する。給電回路３０が起動した時刻から、制御回路４０が各スイッチング素子２２の制御を開始する時刻までの期間（以下、「待機期間」とも称する。）では、各スイッチング素子２２は動作していないため、コンデンサ２８の電圧は変換器セル１の入出力端子Ｇ１，Ｇ２を介して通流する初期充電電流によって充電される。

初期充電電流は、交流回路２または直流回路４（例えば、初期充電に利用される方の回路）の電圧と、各変換器セル１とリアクトル７ａ，７ｂのインピーダンスとで決定され、ある時刻において直列接続される複数の変換器セル１に同じ初期充電電流が流れる。初期充電電流によってある変換器セル１に供給される充電電力は、当該変換器セル１のコンデンサ２８の電圧と初期充電電流との積になる。交流回路２または直流回路４の電圧と、複数の変換器セル１の電圧の合計値とが等しくなると、初期充電電流は流れなくなる。しかし、変換器セル１の給電回路３０および制御回路４０が電力を自己消費する場合には、当該電力に相当する初期充電電流が流れ続ける。

ある時刻において、交流回路２または直流回路４の電圧を直列接続される複数の変換器セル１で分圧した状態となる。理想的には複数の変換器セル１の各々の特性が完全に一致していると、各変換器セル１の分圧は等しくなる。実際には、複数の変換器セル１の各々は、部品ばらつきによって特性は完全に一致しないため、分圧は等しくならない。具体的には、ある変換器セル１で自己消費される電力（以下、「自己消費電力」とも称する。）は標準値よりも大きく、他の変換器セル１の自己消費電力は標準値よりも小さくなる。この場合、各変換器セル１の分圧は等しくならない。

また、直列接続される複数の変換器セル１のコンデンサ２８の電圧の平均値（以下、「電圧平均値」とも称する。）、および、直列接続される複数の変換器セル１に供給される充電電力の平均値（以下、「電力平均値」とも称する。）を考える。ある変換器セル１のコンデンサ２８の電圧が電圧平均値より大きい場合、当該変換器セル１に供給される充電電力は電力平均値よりも大きい。一方、他の変換器セル１のコンデンサ２８の電圧が電圧平均値より小さい場合、他の変換器セル１に供給される充電電力は電力平均値よりも小さい。

上記のように、共通の初期充電電流によって充電される複数の変換器セル１においては、各変換器セル１の特性差によって、ある変換器セル１の充電電力と他の変換器セル１の充電電力との差分は時間とともに拡大する。結果として、ある変換器セル１のコンデンサ２８の電圧と他の変換器セル１のコンデンサ２８の電圧との差分は時間とともに拡大する。これを、複数の変換器セル１間の電圧アンバランスとも称する。

図４は、２つの変換器セル１における電圧アンバランスを説明するための図である。ここでは、アームを構成するｋ台の変換器セル１のうち、Ｘ番目の変換器セル１ｘとＹ番目の変換器セル１ｙの電力損失が異なるものとする。ｋは２以上の自然数であり、ＸおよびＹは異なるものとする。

図４を参照して、グラフ５０１は、変換器セル１ｘのコンデンサ２８（以下、便宜上「コンデンサ２８ｘ」とも称する。）の電圧Ｖｃの時間変化を示している。グラフ５０２は、変換器セル１ｙのコンデンサ２８（以下、便宜上「コンデンサ２８ｙ」とも称する。）の電圧Ｖｃの時間変化を示している。変換器セル１ｘの自己消費電力は電力平均値よりも小さく、変換器セル１ｙの自己消費電力は電力平均値よりも大きいとする。

初期充電電流が流れ始めた直後においては、電力系統（例えば、交流回路２または直流回路４）の電圧に対して電力変換器６の電圧が小さいため、大きな初期充電電流が電力変換器６に流れる。そのため、各コンデンサ２８ｘ，２８ｙの電圧Ｖｃは急激に増大する。

続いて、充電が進み、電力系統の電圧と電力変換器６の電圧との差が小さくなると初期充電電流の大きさは小さくなる。この場合、変換器セル１ｘでは、供給される電力よりも自己消費電力が小さいためコンデンサ２８ｘの電圧Ｖｃは増大する。一方、変換器セル１ｙでは、供給される電力よりも自己消費電力が大きいためコンデンサ２８ｘの電圧Ｖｃは低下する。これにより、時間経過とともに電圧アンバランスは拡大する。

上記の電圧アンバランスを防ぐためには、コンデンサ２８の電圧Ｖｃが過度に増大した場合には、低下させるようにコンデンサ２８に流入する電力を減らす必要がある。

（比較例に従う給電回路の構成）
ここでは、後述する本実施の形態に従う給電回路３０の具体的な構成の理解を促進するため、比較例に従う給電回路の構成を説明する。

図５は、比較例に従う給電回路の構成例を示す図である。図５を参照して、給電回路５０は、コンデンサ５１と、ダイオード５２と、スイッチング素子５３と、逆並列ダイオード５４と、トランス５６と、自動電圧安定器（ＡＶＲ：Auto Voltage Regulator）５７とを含む。

コンデンサ５１は、変換器セルのコンデンサ２８と並列接続されており、電力の供給を受ける。そのため、コンデンサ５１の電圧はコンデンサ２８の電圧と同一である。トランス５６は、スイッチング素子５３を介してコンデンサ５１と並列接続される１次巻線と、制御電圧供給用の２次巻線と、電圧検出用の３次巻線とを含む。

自動電圧安定器５７は、スイッチング素子５３のオンオフを制御する。スイッチング素子５３のオンおよびオフを交互に繰り返すことにより、トランス５６の１次巻線にコンデンサ５１の電圧が断続的に印加される。

ダイオード５２は、スイッチング素子５３がオンからオフに変化するときに、サージ電圧が発生することを防ぐ役割を有する。２次巻線と３次巻線には、１次巻線への電圧の印加に対応して、変圧動作によって電圧が出力される。２次巻線に出力される電圧は、制御回路４０が必要とする制御電圧に変換（例えば、整流ダイオードおよび平滑コンデンサにより直流電圧に変換）され、制御回路４０へ供給される。このように、給電回路５０は、スイッチング素子５３およびトランスを用いて電圧Ｖｃに基づく制御電圧を生成し、当該制御電圧を制御回路４０に供給するように構成される。

３次巻線に出力される電圧は、スイッチング素子５３のオン期間およびオフ期間を、自動電圧安定器５７によって調整するための情報として用いられる。例えば、３次巻線に出力される電圧が規定電圧よりも大きくなった場合、自動電圧安定器５７は、スイッチング素子５３のオン期間を短くし、オフ期間を長くすることで、３次巻線の電圧を低下させる。このように３次巻線の電圧を調整することにより、２次巻線の電圧も調整される。

上記のようにスイッチング素子５３のオンオフ動作とトランス５６の変圧動作とによって、コンデンサ２８から制御回路４０への電力供給が行なわれる。この際、スイッチング素子５３ではスイッチング損失および導通損失が発生し、トランス５６ではコア損失および導通損失が発生する。仮に、給電回路５０で発生するこのような電力損失が、コンデンサ２８の電圧に比例する場合には、上述した待機期間中における電圧アンバランスを解消できる。

図５に示すようなフライバック方式の給電回路５０は、スイッチング電源であり、ドロッパ電源（例えば、リニア電源、シリーズ電源とも称される。）とは異なり電力損失の発生量を抑制する。また、給電回路５０は、トランス５６を用いることで１次側と２次側との絶縁を確保できる点、スイッチング素子５３の高周波動作によってトランス５６を小型化できる点においてもドロッパ電源と比べて優位性がある。しかし、給電回路５０で発生する電力損失は、コンデンサ２８の電圧に比例しないため、電圧アンバランスを解消することはできない。

（各変換器セルの電圧Ｖｃの時間変化）
ここでは、変換器セル１において比較例に従う給電回路５０を用いた場合に、初期充電電流によってコンデンサ２８の電圧Ｖｃが増大し、各スイッチング素子２２の制御によってコンデンサ２８の電圧Ｖｃが目標電圧に到達するまでの電圧Ｖｃの時間変化について説明する。

図６は、変換器セル１のコンデンサ２８の理想的な電圧波形を示す図である。図６に示す電圧波形６０１は、ある変換器セル１のコンデンサ２８の電圧波形である。アームを構成する各変換器セル１の特性が一致している場合には、各変換器セル１のコンデンサ２８の電圧波形となる。図６の横軸は時間、縦軸はコンデンサ２８の電圧Ｖｃである。

なお、電圧波形６０１では、交流回路２の周波数に対応するリップル電圧は無視されており、単位期間当たりの平均値が示されている。これは、後述する図中の電圧波形についても同様である。

図６を参照して、時刻ｔ０において、遮断器が投入されて、コンデンサ２８の初期充電が開始される。初期充電が進んで、給電回路５０が起動し、時刻ｔ１において電圧Ｖｃは初期充電電圧Ｖ１に到達する。時刻ｔ１において、アームを構成する各変換器セル１で交流回路２または直流回路４の電圧を分担した状態となる。時刻ｔ０から時刻ｔ１までの期間は、複数の変換器セル１を初期充電している初期充電期間に相当する。

その後、理想的には、初期充電電流によって変換器セル１に供給される電力と変換器セル１の自己消費電力とが釣り合う。この場合、時刻ｔ１から時刻ｔ２までの期間において電圧Ｖｃは初期充電電圧Ｖ１を維持する。時刻ｔ２において、制御装置５からの制御許可通知に従って各スイッチング素子２２の制御が開始される。

時刻ｔ２以降においては、各スイッチング素子２２が駆動され、各変換器セル１のコンデンサ２８の電圧Ｖｃが目標電圧（例えば、定格電圧）Ｖ２になるように調整される。これにより、時刻ｔ３において電圧Ｖｃが目標電圧Ｖ２に到達する。時刻ｔ３以降においては、電圧Ｖｃが目標電圧Ｖ２を維持するように各スイッチング素子２２が駆動される。

このように、各変換器セル１において供給電力と自己消費電力とが釣り合う場合には、各スイッチング素子２２が駆動していない期間（例えば、時刻ｔ１から時刻ｔ２までの期間）においても電圧Ｖｃは一定に維持されるため、電圧アンバランスは発生しない。

図７は、２つの変換器セルの各々のコンデンサ２８の電圧波形の一例を示す図である。図７を参照して、電圧波形６１１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６１２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔ１，ｔ２，ｔ３の定義は図６と同様である。

変換器セル１ｘおよび変換器セル１ｙの電力損失差により、時刻ｔ１の各々の初期充電電圧Ｖ１は異なることが想定されるが、ここでは、時刻ｔ０から時刻ｔ１の期間は短いものとして各々の初期充電電圧Ｖ１は同一であるとする。これは、後述する以下の電圧波形についても同様である。

時刻ｔ１において、アームを構成する各変換器セル１で交流回路２または直流回路４の電圧を分担した状態となる。時刻ｔ１以降では、各変換器セル１ｘ，１ｙの電力損失の差に応じて、各変換器セル１ｘ，１ｙのコンデンサ２８の電圧Ｖｃの分担比率が変化する。具体的には、変換器セル１ｘの電圧Ｖｃは増大し、変換器セル１ｙの電圧Ｖｃは低下する。そして、時刻ｔ２において、変換器セル１ｘ，１ｙの各スイッチング素子２２の駆動が開始されるため、時刻ｔ３において変換器セル１ｘ，１ｙの電圧Ｖｃが目標電圧Ｖ２に調整される。

図８は、２つの変換器セル１の各々のコンデンサ２８の電圧波形の他の例を示す図である。図８を参照して、電圧波形６２１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６２２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔ１，ｔ２の定義は図６と同様である。ここでは、電圧アンバランスにより変換器セル１ｙの電圧Ｖｃが、給電回路５０の最低電圧Ｖｍｉｎに到達してしまう場合について説明する。

給電回路５０を起動させるためには一定の電力が必要となる。そのため、コンデンサ２８からの小さい入力電圧によって給電回路５０を起動させる場合、給電回路５０への入力電流を大きくする必要がある。しかしながら、給電回路５０へ入力される電流を大きくできるように設計すると、給電回路５０が大型化してしまう。そこで、給電回路５０では、入力される電流が大きくならないように、起動可能な最低電圧Ｖｍｉｎが設定される。ただし、最低電圧Ｖｍｉｎは、初期充電可能な電圧（すなわち、初期充電電圧Ｖ１）よりも小さくなるように設定される。

図８を参照して、時刻ｔａにおいて、初期充電により電圧Ｖｃが最低電圧Ｖｍｉｎに到達すると給電回路５０が起動する。時刻ｔ１において、電圧Ｖｃは初期充電電圧Ｖ１に到達する。時刻ｔ１以降において、変換器セル１ｘの電圧Ｖｃは増大し、変換器セル１ｙの電圧Ｖｃは低下する。そして、時刻ｔ１２において、変換器セル１ｙのコンデンサ２８の電圧Ｖｃが最低電圧Ｖｍｉｎまで低下すると、変換器セル１ｙの給電回路５０は停止した状態となる。

これにより、変換器セル１ｙでは、電力損失が発生しなくなるため電圧Ｖｃの低下は停止する。一方、変換器セル１ｙを除く他の変換器セル１の給電回路５０は動作しているため電力損失が発生している。そのため、変換器セル１ｙの電圧Ｖｃが増大に転じて給電回路５０が再起動するが、当該再起動により給電回路５０において電力損失が発生するようになるため再び電圧Ｖｃは低下して給電回路５０が停止する。これにより、変換器セル１ｙの電圧Ｖｃは、最低電圧Ｖｍｉｎを維持する。これに伴って、変換器セル１ｘの電圧Ｖｃも維持される。

したがって、時刻ｔ１２以降において、変換器セル１ｙの給電回路５０は実質的に停止した状態となる。この状態では、給電回路５０から制御回路４０への電力供給はなされないため、時刻ｔ２における制御装置５からの制御許可通知に従って、制御回路４０は各スイッチング素子２２の制御を開始できない。結果として、電力変換器６は送電動作を開始することができない。このことから、給電回路５０が起動した時刻から、制御回路４０が各スイッチング素子２２の制御を開始する時刻までの待機期間（例えば、時刻ｔａから時刻ｔ２までの期間）において、各変換器セル１の電圧Ｖｃが最低電圧Ｖｍｉｎまで低下しないようにする必要がある。

＜本実施の形態に従う給電回路の構成＞
図９は、本実施の形態に従う給電回路の構成例を示す図である。図９（ａ）は、給電回路３０Ａの構成例を示している。図９（ｂ）は、給電回路３０Ｂの構成例を示している。給電回路３０Ａ，３０Ｂは、図２に示す給電回路３０に対応するが、区別のため、便宜上“Ａ”および“Ｂ”との符号を付している。

図９（ａ）を参照して、給電回路３０Ａは、抵抗器３１と、スイッチ３２と、制御部３５と、コンデンサ５１と、ダイオード５２と、スイッチング素子５３と、逆並列ダイオード５４と、トランス５６とを含む。制御部３５は、スイッチ制御部３３と、ＡＶＲ５７とを含む。すなわち、給電回路３０Ａは、図５で説明した比較例に従う給電回路５０に対して、抵抗器３１と、スイッチ３２と、スイッチ制御部３３とを追加した構成を有する。給電回路５０と同様の構成については詳細な説明は繰り返さない。

抵抗器３１およびスイッチ３２で構成される直列体は、コンデンサ２８，５１に並列接続される。抵抗器３１は、コンデンサ２８（およびコンデンサ５１）のエネルギーを放電するために設けられる。抵抗器３１に直列接続されるスイッチ３２は、抵抗器３１に流れる電流を制御するために設けられる。スイッチ３２がオン状態になると抵抗器３１に電流が流れ、スイッチ３２がオフ状態になると抵抗器３１には電流は流れない。スイッチ３２は、例えば、半導体スイッチング素子により構成される。

制御部３５は、給電回路３０Ａの動作を制御する。具体的には、制御部３５に含まれるスイッチ制御部３３は、電圧検出器２９により検出されたコンデンサ２８の電圧Ｖｃの入力を受け付ける。コンデンサ５１の電圧は、コンデンサ２８の電圧Ｖｃと同一であるため、スイッチ制御部３３は、コンデンサ５１の電圧の入力を受け付けてもよい。

スイッチ制御部３３は、給電回路３０Ａの起動時点以降であって、制御回路４０によりスイッチング回路２５の制御が開始されていない状態において電圧Ｖｃが閾値Ｖｔｈ１以上になった場合、抵抗器３１に放電電流が流れるようにスイッチ３２をオン状態に制御する。また、スイッチ制御部３３は、電圧Ｖｃが閾値Ｖｔｈ１以上となった後、電圧Ｖｃが閾値Ｖｔｈ１未満となった場合、抵抗器３１に電流が流れないようにスイッチ３２をオフ状態に制御する。給電回路３０Ａの起動時点は、電圧Ｖｃが給電回路３０Ａを起動するために必要な最低電圧Ｖｍｉｎ以上になった時点である。

具体的には、スイッチ制御部３３は、電圧Ｖｃと閾値Ｖｔｈ１とを比較して、電圧Ｖｃが閾値Ｖｔｈ１以上であると判定した場合、スイッチ３２をオン状態に制御するための制御信号Ｓａ（例えば、ハイレベルの信号）を出力する。一方、スイッチ制御部３３は、電圧Ｖｃが閾値Ｖｔｈ１未満であると判定した場合、スイッチ３２をオフ状態に制御するための制御信号Ｓａ（例えば、ローレベルの信号）を出力する。したがって、電圧Ｖｃが閾値Ｖｔｈ１以上である場合には抵抗器３１による放電が行われ、電圧Ｖｃが閾値Ｖｔｈ１未満である場合には抵抗器３１による放電が行われない。

図９（ｂ）を参照して、給電回路３０Ｂと給電回路３０Ａとの差異点は、抵抗器３１およびスイッチ３２の直列体を設ける場所である。具体的には、給電回路３０Ｂでは、当該直列体がトランス５６の２次巻線と並列に接続される。このように、トランス５６の２次巻線側に当該直列体が接続されている場合でも、コンデンサ２８を放電させることができる。トランス５６の２次巻線に印加される電圧は、コンデンサ２８の電圧と比べて低い電圧にすることができる。したがって、抵抗器３１およびスイッチ３２に求められる耐電圧および絶縁性能が緩和されるため、給電回路の小型化に寄与する。なお、トランス５６が３次巻線を有する場合についても同様である。

図１０は、本実施の形態に従うコンデンサの電圧波形を示す図である。図１０を参照して、電圧波形６３１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６３２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔａ，ｔ１，ｔ２の定義は図８と同様である。

また、上述したように、変換器セル１ｘは、自己消費電力が小さいため電圧Ｖｃが増大する傾向にあり、変換器セル１ｙは、自己消費電力が大きいため電圧Ｖｃが低下する傾向にあるものとする。また、変換器セル１ｘにおける制御信号Ｓａを便宜上“制御信号Ｓａｘ”と称し、変換器セル１ｙにおける制御信号Ｓａを便宜上“制御信号Ｓａｙ”と称する。これらは、以下の説明においても同様である。

時刻ｔａにおいて、初期充電により電圧Ｖｃが最低電圧Ｖｍｉｎに到達すると給電回路３０が起動する。時刻ｔ１において、電圧Ｖｃは初期充電電圧Ｖ１に到達する。時刻ｔ１において、アームを構成する各変換器セル１で交流回路２または直流回路４の電圧を分担した状態となる。時刻ｔ１以降において、変換器セル１ｘの電圧Ｖｃは増大し、変換器セル１ｙの電圧Ｖｃは低下する。

時刻ｔ１ａにおいて、変換器セル１ｘのコンデンサ２８の電圧Ｖｃが閾値Ｖｔｈ１に到達すると、制御信号Ｓａｘが“ハイレベル”となりスイッチ３２がオン状態に制御される。抵抗器３１によりコンデンサ２８の電荷が放電されることにより、変換器セル１ｘにおける電圧Ｖｃの増大が抑制される。一方、変換器セル１ｘにおける電圧Ｖｃの増大の抑制に伴って、変換器セル１ｙにおける電圧Ｖｃの低下が抑制される。閾値Ｖｔｈ１は、初期充電電圧Ｖ１よりも大きい値に設定されている。

図１０の例では、変換器セル１ｘの抵抗器３１での消費電力と電圧Ｖｃを増大させていた電力とが釣り合った状態を示している。これにより、時刻ｔ１ａから時刻ｔ２までの期間において、変換器セル１ｘ，１ｙの電圧Ｖｃが維持されている。しかし、抵抗器３１での消費電力を電圧Ｖｃを変化させないように設定する必要はない。

具体的には、時刻ｔ１以降において変換器セル１ｘの抵抗器３１での消費電力が不足している場合、変換器セル１ｘにおける電圧Ｖｃが増大し、それに伴って変換器セル１ｙにおける電圧Ｖｃは低下する。しかし、時刻ｔ２において各スイッチング素子２２が動作するまでの間に、変換器セル１ｙにおける電圧Ｖｃが最低電圧Ｖｍｉｎまで低下していなければよい。

また、時刻ｔ１以降において変換器セル１ｘの抵抗器３１での消費電力が過剰である場合、変換器セル１ｘにおける電圧Ｖｃは低下するが、電圧Ｖｃが閾値Ｖｔｈ１未満となるとスイッチ３２がオフ状態となるため、電圧Ｖｃの低下が止まる。以後、再び電圧Ｖｃが増大しても、閾値Ｖｔｈ１に到達した後は上述の動作を繰り返す。そのため、変換器セル１ｘにおける電圧Ｖｃは閾値Ｖｔｈ１付近の値を維持する。以下、変換器セル１ｘにおける電圧Ｖｃが閾値Ｖｔｈ１付近の値を維持する理由についてより詳細に説明する。

まず、変換器セル１ｘの自己消費電力と、閾値Ｖｔｈ１における抵抗器３１の消費電力との合計消費電力が、変換器セル１ｙの自己消費電力と同じであるとする。変換器セル１ｘの電圧Ｖｃが電圧Ｖｔｈ１に到達すると、スイッチ３２がオンとなり抵抗器３１により電力が消費される。この場合、変換器セル１ｘの合計消費電力と変換器セル１ｙとの自己消費電力とが均衡する。したがって、変換器セル１ｘの電圧Ｖｃは閾値Ｖｔｈ１付近の値で維持される。

次に、変換器セル１ｘの合計消費電力が変換器セル１ｙの自己消費電力よりも大きいとする。この場合、変換器セル１ｘのスイッチ３２がオンとなり抵抗器３１により電力が消費されると、変換器セル１ｘの合計消費電力が変換器セル１ｙの自己消費電力よりも大きくなる。一方、変換器セル１ｘのスイッチ３２がオフであり抵抗器３１により電力が消費されない場合、変換器セル１ｘで消費される電力（すなわち、変換器セル１ｘの自己消費電力）は変換器セル１ｙの自己消費電力よりも小さい。スイッチ３２は閾値Ｖｔｈ１を境界としてオンオフが切り替わるため、それに応じて抵抗器３１による電力消費の有無も切り替わる。したがって、この場合でも、変換器セル１ｘの電圧Ｖｃは閾値Ｖｔｈ１付近の値で維持される。

なお、スイッチ３２のオンとオフを切り替える動作は、高速に繰り返す必要はない。スイッチ制御部３３は、コンデンサ２８の電圧Ｖｃが最低電圧Ｖｍｉｎまで低下しないようにスイッチ３２のオン状態およびオフ状態を制御すればよい。これは、スイッチ３２のオンおよびオフを不必要に高速に制御すると、スイッチ３２の動作不良および寿命の短縮といった事態が発生するためである。

上記より、スイッチ制御部３３は、シュミットトリガのようにヒステリシス特性を備えていてもよい。例えば、スイッチ制御部３３は、電圧Ｖｃが閾値Ｖｔｈ１以上であると判定した場合、スイッチ３２をオン状態に制御する。一方、スイッチ制御部３３は、電圧Ｖｃが閾値Ｖｔｈ１以上となった後（すなわち、スイッチ３２がオン状態になった後）、電圧Ｖｃが閾値Ｖｔｈ１よりも小さい閾値Ｖｔｈ１ａ未満であると判定した場合、スイッチ３２をオフ状態に制御する。このように、スイッチ制御部３３は、スイッチ３２をオフからオンに切り替える場合には電圧Ｖｃと閾値Ｖｔｈ１とを比較し、スイッチ３２をオンからオフに切り替える場合には電圧Ｖｃと閾値Ｖｔｈ１ａとを比較してもよい。

制御回路４０は、給電回路３０の起動時点以降の時刻ｔ２において、制御装置５から送信される制御許可通知を受信すると、スイッチング回路２５の制御（例えば、各スイッチング素子２２の駆動制御）を開始する。スイッチング回路２５の制御は、コンデンサ２８の電圧Ｖｃを目標電圧Ｖ２に追従させる制御を含む。これにより、変換器セル１ｘでは時刻ｔ３において電圧Ｖｃが目標電圧Ｖ２に到達する。一方、変換器セル１ｙでは、時刻ｔ２ａにおいて電圧Ｖｃが閾値Ｖｔｈ１に到達するため、制御信号Ｓａｙが“ハイレベル”となりスイッチ３２がオン状態に制御される。そして、時刻ｔ３ａにおいて電圧Ｖｃが目標電圧Ｖ２に到達する。

このように、給電回路３０Ａ，３０Ｂの構成によると、起動時点（すなわち、時刻ｔａ）から時刻ｔ２までの待機期間において、ある変換器セル１（例えば、変換器セル１ｘ）における電圧Ｖｃが閾値Ｖｔｈ１以上になるとスイッチ３２がオフからオンへ制御されて、電圧Ｖｃの増大が抑制される。それに伴い、他の変換器セル１（例えば、変換器セル１ｙ）における電圧Ｖｃの低下が抑制され、電圧Ｖｃが最低電圧Ｖｍｉｎまで低下することを防止する。そのため、電圧アンバランスを抑制するとともに、給電回路３０Ａ，３０Ｂが停止状態になるのを防止できる。また、スイッチ３２を制御する機能を有するスイッチ制御部３３は、比較回路等の簡易な構成によって実現することができる。

＜スイッチ制御部の変形例＞
（変形例１）
図１１は、本実施の形態の変形例１に従うスイッチ制御部３３Ａの構成例を示す図である。図１１を参照して、スイッチ制御部３３Ａは、比較回路１５９と、比較回路１６０と、ＡＮＤ回路１６１とを含む。スイッチ制御部３３Ａは、図９のスイッチ制御部３３に対応するが、区別のため符号“Ａ”との符号を付している。これは、図１３でも同様である。

比較回路１５９は、電圧Ｖｃが閾値Ｖｔｈ１以上である場合、値“１”（例えば、ハイレベル）の信号Ｓ１を出力し、電圧Ｖｃが閾値Ｖｔｈ１未満である場合、値“０”（例えば、ローレベル）の信号Ｓ１を出力する。比較回路１６０は、電圧Ｖｃが閾値Ｖｔｈ２未満である場合、値“１”の信号Ｓ２を出力し、電圧Ｖｃが閾値Ｖｔｈ２以上である場合、値“０”の信号Ｓ２を出力する。ただし、閾値Ｖｔｈ２は、閾値Ｖｔｈ１よりも大きく、かつ目標電圧Ｖ２よりも小さい値に設定される。

ＡＮＤ回路１６１は、信号Ｓ１の値と信号Ｓ２の値とのＡＮＤ演算を行なう。具体的には、ＡＮＤ回路１６１は、信号Ｓ１の値が“１”であり（すなわち、電圧Ｖｃが閾値Ｖｔｈ１以上であり）、かつ信号Ｓ２の値が“１”である（すなわち、電圧Ｖｃが閾値Ｖｔｈ２未満である）場合に、値“１”の制御信号Ｓａを出力する。これにより、スイッチ３２がオン状態に制御される。ＡＮＤ回路１６１は、信号Ｓ１の値および信号Ｓ２の値の少なくとも一方が“０”である場合に、値“０”の制御信号Ｓａを出力する。これにより、スイッチ３２がオフ状態に制御される。

なお、スイッチ制御部３３Ａは図１１の構成例に限られない。具体的には、スイッチ制御部３３Ａは、電圧Ｖｃが閾値Ｖｔｈ１未満である場合にスイッチ３２をオフ状態に制御し、電圧Ｖｃが閾値Ｖｔｈ１以上かつ閾値Ｖｔｈ２未満である場合に、スイッチ３２をオン状態に制御し、電圧Ｖｃが閾値Ｖｔｈ２以上である場合に、スイッチ３２をオフ状態に制御するように構成されていればよい。

図１２は、本実施の形態の変形例１に従うコンデンサの電圧波形を示す図である。図１２を参照して、電圧波形６４１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６４２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔａ，ｔ１，ｔ１ａ，ｔ２，ｔ２ａ，ｔ３，ｔ３ａの定義は図１０と同様である。

時刻ｔ２までの流れは、図１０と同様であるため、その詳細な説明は行なわない。ここで、時刻ｔ２以降においては、各スイッチング素子２２が駆動される期間であるため、電圧Ｖｃは目標電圧Ｖ２に向かって収束していく。

変換器セル１ｘでは、時刻ｔ２ｂにおいて電圧Ｖｃが閾値Ｖｔｈ２に到達すると、制御信号Ｓａｘが“ローレベル”となりスイッチ３２がオフ状態に制御される。これにより、抵抗器３１によりコンデンサ２８の放電が停止される（すなわち、抵抗器３１での電力消費が発生しない）ため、電圧Ｖｃの上昇速度は大きくなる。その後、時刻ｔ３において電圧Ｖｃは目標電圧Ｖ２に到達する。

一方、変換器セル１ｙでは、時刻ｔ２ａにおいて電圧Ｖｃが閾値Ｖｔｈ１に到達すると、制御信号Ｓａが“ハイレベル”となりスイッチ３２がオン状態に制御される。これにより、抵抗器３１によりコンデンサ２８の放電が開始される（すなわち、抵抗器３１での電力消費が発生する）ため、電圧Ｖｃの上昇速度は小さくなる。時刻ｔ２ｃにおいて電圧Ｖｃが閾値Ｖｔｈ２に到達すると、制御信号Ｓａが“ローレベル”となりスイッチ３２がオフ状態に制御される。これにより、抵抗器３１によりコンデンサ２８の放電が停止されるため、電圧Ｖｃの上昇速度は大きくなる。その後、時刻ｔ３ａにおいて電圧Ｖｃは目標電圧Ｖ２に到達する。

時刻ｔ２以降においては、各スイッチング素子２２が駆動されるため、電圧Ｖｃを制御できるため、抵抗器３１においてコンデンサ２８の放電を行なう必要性がない。このことから、時刻ｔ２以降における抵抗器３１での電力消費は不必要な電力損失となる。このように、変形例１によると、時刻ｔａから時刻ｔ２までの待機期間においては電圧アンバランスを抑制しつつ、時刻ｔ２以降においては不必要な電力損失の発生を抑制できる。

（変形例２）
図１３は、本実施の形態の変形例２に従うスイッチ制御部３３Ｂの構成例を示す図である。図１３を参照して、スイッチ制御部３３Ｂは、比較回路１５９と、ＮＯＴ回路１６３と、ＡＮＤ回路１６５とを含む。

比較回路１５９は、図１１と同様であるため、その詳細な説明は繰り返さない。ＮＯＴ回路１６３は、信号Ｓｖの論理レベルを反転した信号Ｓ３を出力する。具体的には、信号Ｓｖの値“１”は、各スイッチング素子２２の制御（駆動）が許可された状態を示しており、信号Ｓｖの値“０”は、各スイッチング素子２２の制御が許可されていない状態を示している。

したがって、各スイッチング素子２２の制御が許可されている場合には信号Ｓ３の値は“０”となり、当該制御が許可されていない場合には信号Ｓ３の値は“１”となる。これにより、スイッチ制御部３３Ｂは、各スイッチング素子２２の制御が許可された状態であると判定する。典型的には、スイッチ制御部３３Ｂは、制御装置５から制御許可通知を受信した場合には信号Ｓｖの値が“１”であると判定し、制御許可通知を受信していない場合には信号Ｓｖの値が“０”であると判定する。

ＡＮＤ回路１６５は、信号Ｓ１の値と信号Ｓ３の値とのＡＮＤ演算を行なう。具体的には、ＡＮＤ回路１６５は、信号Ｓ１の値が“１”であり（すなわち、電圧Ｖｃが閾値Ｖｔｈ１以上であり）、かつ信号Ｓ３の値が“１”である（すなわち、各スイッチング素子２２の制御が許可されていない）場合に、値“１”の制御信号Ｓａを出力する。これにより、スイッチ３２がオン状態に制御される。ＡＮＤ回路１６５は、信号Ｓ１の値および信号Ｓ３の値の少なくとも一方が“０”である場合に、値“０”の制御信号Ｓａを出力する。これにより、スイッチ３２がオフ状態に制御される。

なお、スイッチ制御部３３Ｂは図１３の構成例に限られない。具体的には、スイッチ制御部３３Ｂは、各スイッチング素子２２の制御が許可されておらず、かつ電圧Ｖｃが閾値Ｖｔｈ１未満である場合にはスイッチ３２をオフ状態に制御し、各スイッチング素子２２の制御が許可されておらず、かつ電圧Ｖｃが閾値Ｖｔｈ１以上である場合にはスイッチ３２をオン状態に制御する。さらに、スイッチ制御部３３Ｂは、各スイッチング素子２２の制御が許可されている場合、電圧Ｖｃの値に関わらずスイッチ３２をオフ状態に制御する。

図１４は、本実施の形態の変形例２に従うコンデンサの電圧波形を示す図である。図１４を参照して、電圧波形６５１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６５２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔａ，ｔ１，ｔ１ａ，ｔ２，ｔ３の定義は図１０と同様である。

時刻ｔ０から時刻ｔ２までは、各スイッチング素子２２の制御が許可されていない状態である。そのため、時刻ｔ１ａにおいて、変換器セル１ｘのコンデンサ２８の電圧Ｖｃが閾値Ｖｔｈ１に到達すると、制御信号Ｓａｘが“ハイレベル”となりスイッチ３２がオン状態に制御される。したがって、図１０で説明したように電圧アンバランスが抑制される。すなわち、時刻ｔ２までの変換器セル１ｘ，１ｙのコンデンサ２８の電圧変化は、図１０と同様である。

時刻ｔ２において、制御装置５からの制御許可通知に従って制御回路４０は、各スイッチング素子２２の駆動を開始する。また、給電回路３０（具体的には、スイッチ制御部３３Ｂ）は、制御装置５から送信される制御許可通知を受信する。これにより、スイッチ制御部３３Ｂは、各スイッチング素子２２の制御が許可された状態であると判定する。したがって、図１３に示す信号Ｓｖが“ハイレベル”となる。そのため、変換器セル１ｘでは、制御信号Ｓａｘが“ローレベル”となりスイッチ３２がオフ状態に制御される。変換器セル１ｙでは、スイッチ３２のオフ状態が維持される。

上記より、各スイッチング素子２２の制御が開始される時刻ｔ２以降においては、各変換器セル１ｘ，１ｙにおける給電回路３０はスイッチ３２をオフ状態に制御する。そのため、時刻ｔ２以降における抵抗器３１での不必要な電力損失の発生を抑制できる。

＜変形例３＞
上述した実施の形態では、閾値Ｔｈ１が初期充電電圧Ｖ１よりも大きく設定されていたが当該構成に限られない。変形例３では、閾値Ｔｈ１が初期充電電圧Ｖ１よりも小さく設定される構成について説明する。

図１５は、本実施の形態の変形例３に従うコンデンサの電圧波形を示す図である。図１５においては、給電回路３０は、図１１に示すスイッチ制御部３３Ａの機能を有するものとするが、図９に示すスイッチ制御部３３または図１３に示すスイッチ制御部３３Ｂの機能を有していてもよい。また、閾値Ｔｈ１は、最低電圧Ｖｍｉｎよりも大きく、かつ初期充電電圧Ｖ１よりも小さく設定されている。

図１５を参照して、電圧波形６６１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６６２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔａ，ｔ１，ｔ２，ｔ３の定義は図１０と同様である。

時刻ｔａにおいて、初期充電により電圧Ｖｃが最低電圧Ｖｍｉｎに到達すると給電回路３０が起動する。時刻ｔｂにおいて、変換器セル１ｘ，１ｙのコンデンサ２８の電圧Ｖｃが閾値Ｖｔｈ１に到達する。これにより、制御信号Ｓａｘ，Ｓａｙが“ハイレベル”となり変換器セル１ｘ，１ｙにおけるスイッチ３２がオン状態に制御される。そのため、抵抗器３１によりコンデンサ２８の電荷が放電され、電圧Ｖｃの上昇速度は小さくなる。

時刻ｔ１において、変換器セル１ｘ，１ｙにおける電圧Ｖｃが初期充電電圧Ｖ１に到達する。その後、時刻ｔ１から時刻ｔ２までの期間において、変換器セル１ｘ，１ｙにおける電圧Ｖｃは初期充電電圧Ｖ１を維持する。したがって、電圧アンバランスが抑制される。

ここで、変換器セル１ｘ，１ｙにおける電圧Ｖｃが初期充電電圧Ｖ１で維持される理由について説明する。変換器セル１ｘの自己消費電力と変換器セル１ｙの自己消費電力との差分をＰｄ、初期充電電圧Ｖ１よりもΔＶだけ高い電圧を“Ｖ１＋ΔＶ”、初期充電電圧Ｖ１よりもΔＶだけ低い電圧を“Ｖ１－ΔＶ”、電圧（Ｖ１＋ΔＶ）における抵抗器３１の消費電力をＰｈ、電圧（Ｖ１－ΔＶ）における抵抗器３１の消費電力をＰｌとする。

差分Ｐｄが、消費電力Ｐｈと消費電力をＰｌとの差分（すなわち、Ｐｈ－Ｐｌ）よりも十分小さい場合（すなわち、Ｐｄ＜＜（Ｐｈ－Ｐｌ））、変換器セル１ｘの電圧Ｖｃと変換器セル１ｙの電圧Ｖｃとの電圧差は“ΔＶ×２”よりも小さくなる。図１５では、ΔＶが十分に小さいとしているため、変換器セル１ｘ，１ｙにおける電圧Ｖｃが初期充電電圧Ｖ１で維持されている。なお、ΔＶが十分に小さくない場合には、変換器セル１ｘの電圧Ｖｃは“Ｖ１＋ΔＶ”で維持され、変換器セル１ｙの電圧Ｖｃは“Ｖ１－ΔＶ”で維持される。この場合においても、電圧アンバランスは抑制される。

時刻ｔ２において、各変換器セル１の各スイッチング素子２２の駆動が開始される。時刻ｔ２ｄにおいて、変換器セル１ｘ，１ｙにおける電圧Ｖｃが閾値Ｖｔｈ２に到達すると、スイッチ３２がオフ状態に制御される。その後、時刻ｔ３において、変換器セル１ｘ，１ｙにおける電圧Ｖｃは目標電圧Ｖ２に到達する。結果として、電圧波形６６１と電圧波形６６２とはほぼ同一の波形となる。

＜変形例４＞
図１６は、本実施の形態の変形例４に従うコンデンサの電圧波形を示す図である。図１６においては、給電回路３０は、図９に示すスイッチ制御部３３の機能を有するものとするが、図１１に示すスイッチ制御部３３Ａまたは図１３に示すスイッチ制御部３３Ｂの機能を有していてもよい。また、閾値Ｔｈ１は初期充電電圧Ｖ１と同一となるように設定されている。

初期充電電圧Ｖ１は、交流回路２または直流回路４のうち初期充電に用いる方の初期充電時における電圧と、電力変換器６のアームに含まれる複数の変換器セル１の数（例えば、ｋ）に基づいて設定されている。

ここでは、初期充電に直流回路４の電圧を用いるものとし、初期充電時の直流回路４の直流電圧を“Ｖｄｃ”とする。この場合、電力変換器６では、ｋ個の変換器セル１で構成されるアームが２つ直列に接続されており、２つのアームが直流回路４と並列に接続される。そのため、直流電圧Ｖｄｃは、“ｋ×２”の変換器セル１で分圧される。均等に分圧されている場合、１つの変換器セル１における電圧は“Ｖｄｃ／（ｋ×２）”となる。したがって、初期充電電圧Ｖ１は、“Ｖｄｃ／（ｋ×２）”となる。その結果、閾値Ｔｈ１は、“Ｖｄｃ／（ｋ×２）”に設定される。

図１６を参照して、電圧波形６７１は、Ｘ番目の変換器セル１ｘのコンデンサ２８の電圧波形であり、電圧波形６７２は、Ｙ番目の変換器セル１ｙのコンデンサ２８の電圧波形である。各時刻ｔ０，ｔａ，ｔ１，ｔ２，ｔ３の定義は図１０と同様である。

時刻ｔａにおいて、初期充電により電圧Ｖｃが最低電圧Ｖｍｉｎに到達すると給電回路３０が起動する。時刻ｔ１において、変換器セル１ｘ，１ｙのコンデンサ２８の電圧Ｖｃが閾値Ｖｔｈ１（すなわち、初期充電電圧Ｖ１）に到達する。これにより、制御信号Ｓａｘ，Ｓａｙが“ハイレベル”となり、変換器セル１ｘ，１ｙにおけるスイッチ３２がオン状態に制御される。時刻ｔ１から時刻ｔ２までの期間において、変換器セル１ｘ，１ｙにおける電圧Ｖｃは初期充電電圧Ｖ１を維持する。したがって、電圧アンバランスが抑制される。なお、変換器セル１ｘ，１ｙにおける電圧Ｖｃが初期充電電圧Ｖ１で維持される理由は、図１５で説明した内容と同様である。

時刻ｔ２において、各変換器セル１の各スイッチング素子２２の駆動が開始される。時刻ｔ３において、変換器セル１ｘ，１ｙにおける電圧Ｖｃは目標電圧Ｖ２に到達する。結果として、電圧波形６７１と電圧波形６７２とはほぼ同一の波形となる。なお、電圧波形６７１，６７２は、上述した図６で説明した理想的な電圧波形となる。

その他の実施の形態．
（１）上述した実施の形態では、抵抗器３１が給電回路３０の内部に設けられる構成について説明したが、当該構成に限られない。例えば、抵抗器３１は、給電回路３０の外部に設けられる構成であってもよい。この場合、抵抗器３１の電力消費に伴う発熱を、給電回路３０の外部に排熱することができるため、給電回路３０の大型化、高熱伝導化を回避することができる。

（２）上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 変換器セル、２ 交流回路、３ 変圧器、４ 直流回路、５ 制御装置、６ 電力変換器、７ａ，７ｂ リアクトル、８ｕ，８ｖ，８ｗ レグ回路、９ａ，９ｂ アーム電流検出器、１０ 交流電圧検出器、１１ａ，１１ｂ 直流電圧検出器、１３ｕ～１３ｗ 正側アーム、１４ｕ～１４ｗ 負側アーム、１５ 交流電流検出器、２２Ａ～２２Ｄ，５３ スイッチング素子、２３Ａ～２３Ｄ，５２ ダイオード、２５，２６ スイッチング回路、２８，５１ コンデンサ、２９ 電圧検出器、３０，３０Ａ，３０Ｂ，５０ 給電回路、３１ 抵抗器、３２ スイッチ、３３，３３Ａ，３３Ｂ スイッチ制御部、３５ 制御部、４０ 制御回路、５４ 逆並列ダイオード、５６ トランス、５７ 自動電圧安定器、７０ 入力変換器、７１ サンプルホールド回路、７２ マルチプレクサ、７３ Ａ／Ｄ変換器、７４ ＣＰＵ、７５ ＲＡＭ、７６ ＲＯＭ、７７ 入出力インターフェイス、７８ 補助記憶装置、７９ バス、１００ 電力変換装置、１５９，１６０ 比較回路、１６１，１６５ ＡＮＤ回路、１６３ ＮＯＴ回路。

Claims (9)

1. 直列接続された複数の変換器セルを含む電力変換器を備え、
   各前記変換器セルは、
   直列接続された複数の第１スイッチング素子を含むスイッチング回路と、
   前記スイッチング回路に並列接続された蓄電素子と、
   前記スイッチング回路を制御する制御回路と、
   第２スイッチング素子およびトランスを用いて前記蓄電素子の電圧に基づく制御電圧を生成し、前記制御電圧を前記制御回路に供給する給電回路とを含み、
   前記制御回路により前記スイッチング回路の制御が開始されていない状態において前記蓄電素子の電圧が第１閾値以上となった場合、前記給電回路は、前記蓄電素子を放電するための抵抗器に放電電流が流れるように、前記抵抗器に直列接続されたスイッチをオン状態に制御する、電力変換装置。
2. 前記蓄電素子の電圧が前記第１閾値以上となった後、前記第１閾値未満または前記第１閾値よりも小さい第２閾値未満となった場合、前記給電回路は、前記抵抗器に放電電流が流れないように前記スイッチをオフ状態に制御する、請求項１に記載の電力変換装置。
3. 前記第１閾値は、前記給電回路を起動するために必要な最低電圧よりも大きい、請求項１または請求項２に記載の電力変換装置。
4. 前記蓄電素子の初期充電電圧は、前記最低電圧よりも大きい値に設定されており、
   前記第１閾値は、前記初期充電電圧以上の値に設定される、請求項３に記載の電力変換装置。
5. 前記電力変換器は、交流回路と直流回路との間で電力変換を実行し、
   前記初期充電電圧は、初期充電時の前記直流回路の直流電圧または前記交流回路の交流電圧と、前記電力変換器のアームに含まれる前記変換器セルの数とに基づいて設定される、請求項４に記載の電力変換装置。
6. 前記制御回路は、前記給電回路の起動時点以降の第１時点において前記スイッチング回路の制御を開始し、前記スイッチング回路の制御は、前記蓄電素子の電圧を目標電圧に追従させる制御を含み、
   前記第１時点以降において、前記蓄電素子の電圧が、前記第１閾値よりも大きくかつ前記目標電圧よりも小さい第３閾値以上となった場合、前記給電回路は、前記抵抗器に放電電流が流れないように前記スイッチをオフ状態に制御する、請求項１または請求項２に記載の電力変換装置。
7. 前記第１時点は、前記スイッチング回路の制御開始を許可するための通知を前記制御回路が受信した時点である、請求項６に記載の電力変換装置。
8. 前記給電回路は、前記制御回路により前記スイッチング回路の制御が開始された場合、前記抵抗器に放電電流が流れないように前記スイッチをオフ状態に制御する、請求項１または請求項２に記載の電力変換装置。
9. 前記スイッチは、前記給電回路の内部に設けられ、
   前記抵抗器は、前記給電回路の外部に設けられている、請求項１または請求項２に記載の電力変換装置。

Images