JP2017184496A - 電力変換装置及びその制御方法 - Google Patents

Abstract

【課題】小型化の妨げを抑制しつつ、変換器に故障が生じた際にも、運転を継続できる電力変換装置及びその制御方法を提供する。
【解決手段】インバータ回路と制御盤と複数の変換器と制御部とを備えた電力変換装置１０であって、インバータ回路１２は、入力電力を変換して交流負荷４に供給する。インバータ回路は、複数台の変換器２２が直列に接続された変換器ユニット２０を含む。各変換器は、第１スイッチング素子と、第２スイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、故障検出部と、第１接続端子と、第２接続端子と、を含む。制御盤１４は、インバータ回路による電力の変換を制御する。各故障検出部は、各変換器の各スイッチング素子の故障の検出を行い、故障の検出結果を示す検出信号を出力する。制御部２６は、検出信号を基に、各接続端子の間を導通状態にする。
【選択図】図１

Description

本発明の実施形態は、電力変換装置及びその制御方法に関する。

複数台の変換器を直列に接続した多段構成の電力変換装置がある。各変換器は、複数のスイッチング素子を含む。また、多段構成の電力変換装置は、各スイッチング素子に接続された制御盤を含む。制御盤は、各スイッチング素子に制御信号を入力し、各スイッチング素子のオン・オフを制御することにより、交流又は直流の入力電力を、入力電力と異なる交流電力に変換する。多段構成の電力変換装置では、直列に接続された変換器の数に応じて、出力電圧のレベルを変化させ、出力電力の高調波成分を抑制することができる。いわゆるマルチレベルの電力変換を実現できる。

多段構成の電力変換装置では、各変換器のそれぞれに短絡器を設けることが行われている。短絡器は、変換器に並列に接続され、オン状態の時に、変換器の出力を短絡させる。短絡器が設けられていない場合には、直列に接続された各変換器のいずれかが故障した際に、各変換器が直列に接続された経路に電流が流れなくなり、運転の継続が困難になる。短絡器が設けられている場合には、直列に接続された各変換器のいずれかが故障した際に、故障した変換器に並列に接続された短絡器をオン状態にし、故障した変換器を短絡させる。これにより、変換器が故障した場合でも、各変換器が直列に接続された経路に電流が流れ、残りの変換器で運転を継続することができる。

しかしながら、各変換器のそれぞれに短絡器を設けると、電力変換装置の小型化が難しくなる。このため、多段構成の電力変換装置では、小型化の妨げを抑制しつつ、変換器に故障が生じた際にも、運転を継続できるようにすることが望まれる。

特開２０１３−２７２６０号公報

本発明の実施形態は、小型化の妨げを抑制しつつ、変換器に故障が生じた際にも、運転を継続できる電力変換装置及びその制御方法を提供する。

本発明の実施形態によれば、インバータ回路と、制御盤と、複数の故障検出部と、制御部と、を備えた電力変換装置が提供される。前記インバータ回路は、電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給する。前記インバータ回路は、複数台の変換器が直列に接続された変換器ユニットを含む。前記複数台の変換器のそれぞれは、一対の主端子と制御端子とを含む第１スイッチング素子と、一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、を含む。前記制御盤は、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御するための制御信号を前記複数台の変換器毎に生成し、前記制御信号を前記複数台の変換器のそれぞれに入力することにより、前記インバータ回路による電力の変換を制御する。前記複数の故障検出部は、前記複数台の変換器のそれぞれに対応して前記インバータ回路に設けられ、前記第１スイッチング素子及び前記第２スイッチング素子の故障の検出を行い、前記故障の検出結果を示す検出信号を出力する。前記制御部は、前記検出信号を基に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを切り替えることにより、前記第１接続端子と前記第２接続端子との間を導通状態にする。

小型化の妨げを抑制しつつ、変換器に故障が生じた際にも、運転を継続できる電力変換装置及びその制御方法が提供される。

第１の実施形態に係る電力変換装置を模式的に表すブロック図である。 第１の実施形態に係る変換器を模式的に表すブロック図である。 図３（ａ）及び図３（ｂ）は、第１の実施形態に係るスイッチング素子の模式図である。 図４（ａ）〜図４（ｃ）は、第１の実施形態に係るスイッチング素子の特性を模式的に表すグラフ図である。 第１の実施形態に係る電力変換装置の動作を模式的に表すフローチャートである。 第１の実施形態に係る別の変換器を模式的に表すブロック図である。 第２の実施形態に係る電力変換装置を模式的に表すブロック図である。 第２の実施形態に係る変換器を模式的に表すブロック図である。 第２の実施形態に係る別の変換器を模式的に表すブロック図である。

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る電力変換装置を模式的に表すブロック図である。
図１に表したように、電力変換装置１０は、インバータ回路１２と、制御盤１４と、を備える。

インバータ回路１２は、電源２及び交流負荷４に接続される。インバータ回路１２は、電源２から入力された入力電力を、入力電力と異なる交流の出力電力に変換し、出力電力を交流負荷４に供給する。この例において、入力電力は、三相交流電力である。インバータ回路１２は、例えば、三相交流の入力電力を実効値の異なる三相交流の出力電力に変換する。インバータ回路１２は、例えば、入力電力を交流負荷４に対応した実効値の出力電力に変換する。

入力電力及び出力電力は、例えば、単相交流や二相交流でもよい。また、インバータ回路１２は、例えば、三相交流の入力電力を単相交流や二相交流の出力電力に変換してもよい。

交流負荷４は、例えば、三相交流モータなどの電子機器である。この場合、インバータ回路１２は、出力電力を交流負荷４に供給することにより、交流負荷４を駆動する。交流負荷４は、例えば、電力を需要家の受電設備に供給する送電線などの電力系統でもよい。この場合、インバータ回路１２は、出力電力を電力系統に供給する、いわゆる逆潮流を行う。

この例において、電力変換装置１０は、トランス１６をさらに備える。インバータ回路１２は、トランス１６を介して電源２に接続される。トランス１６は、電源２に接続された一次巻線１６ａと、一次巻線１６ａと磁気結合した複数の二次巻線１６ｂと、を含む。インバータ回路１２は、各二次巻線１６ｂのそれぞれに接続されている。この例において、トランス１６は、三相トランスである。

なお、本願明細書において、「接続」には、直接接触して接続される場合の他に、他の導電性部材などを介して電気的に接続される場合も含むものとする。また、トランスなどを介して磁気的に結合している場合も、「接続」に含むものとする。

制御盤１４は、インバータ回路１２に接続されている。制御盤１４は、インバータ回路１２による電力の変換を制御する。制御盤１４は、例えば、ＣＰＵやＭＰＵなどのプロセッサを含む。制御盤１４は、例えば、図示を省略したメモリから所定のプログラムを読み出し、そのプログラムを逐次処理することによって、インバータ回路１２の動作を制御する。プログラムを記憶したメモリは、制御盤１４内に設けてもよいし、制御盤１４と別に設け、制御盤１４に接続してもよい。

インバータ回路１２は、複数台の変換器２２が直列に接続された変換器ユニット２０を含む。変換器ユニット２０は、出力電力の相に対応して設けられる。従って、この例では、三相交流の各相に対応した３つの変換器ユニット２０が、インバータ回路１２に設けられる。例えば、出力電力が単相交流である場合には、変換器ユニット２０の数は、１つでよい。

この例では、各変換器ユニット２０の一端が、それぞれ互いに接続され、各変換器ユニット２０の他端が、交流負荷４に接続されている。すなわち、この例では、各変換器ユニット２０が、Ｙ結線されている。各変換器ユニット２０の接続は、例えば、デルタ結線でもよい。すなわち、各変換器ユニット２０の両端に交流負荷４を接続してもよい。例えば、２組の変換器ユニット２０をＶ結線してもよい。インバータ回路１２では、変換器ユニット２０の少なくとも一方の端部が、交流出力点となる。インバータ回路１２では、変換器ユニット２０から交流負荷４に出力電力を供給する。

この例では、各変換器ユニット２０のそれぞれが、直列に接続された３台の変換器２２を含んでいる。各変換器ユニット２０に設けられる変換器２２の台数は、３台以上でもよい。例えば、高圧用のインバータ回路１２では、各変換器ユニット２０のそれぞれにおいて、１００台〜１２０台程度の変換器２２が、直列に接続される。各変換器ユニット２０に設けられる変換器２２の台数は、実質的に同じである。例えば、多数の各変換器２２が接続される場合には、インバータ回路１２の動作に影響のない範囲において、各変換器ユニット２０に設けられる変換器２２の台数が異なってもよい。例えば、１つの変換器ユニット２０に１００台の変換器２２を設けた場合、別の変換器ユニット２０に設ける変換器２２の台数は、１〜２台異なってもよい。

各変換器２２のそれぞれは、トランス１６の各二次巻線１６ｂのそれぞれに接続される。これにより、電源２の入力電力が、トランス１６を介して各変換器２２に供給される。例えば、電源２の入力電力をトランス１６で変圧した電力が、各変換器２２に供給される。この例では、三相交流電力が、各変換器２２に供給される。各二次巻線１６ｂの数は、各変換器２２の台数と実質的に同じである。従って、この例では、９つの二次巻線１６ｂが、トランス１６に設けられている。トランス１６に設けられる二次巻線１６ｂの数は、インバータ回路１２に設けられる変換器２２の台数以上であればよい。

図２は、第１の実施形態に係る変換器を模式的に表すブロック図である。
図２に表したように、変換器２２は、第１接続端子２２ａと、第２接続端子２２ｂと、第１スイッチング素子３１と、第２スイッチング素子３２と、第３スイッチング素子３３と、第４スイッチング素子３４と、電荷蓄積素子３５と、抵抗素子３６と、インダクタ３７と、整流回路３８と、駆動回路４０と、故障検出部４２と、を含む。

各スイッチング素子３１〜３４のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子３１〜３４には、例えば、ＩＧＢＴなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子３１〜３４には、ノーマリオフ型の素子が用いられる。

第２スイッチング素子３２の一対の主端子（電流経路）は、第１スイッチング素子３１の一対の主端子に対して直列に接続されている。第４スイッチング素子３４の一対の主端子は、第３スイッチング素子３３の一対の主端子に対して直列に接続されている。また、第３スイッチング素子３３及び第４スイッチング素子３４は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続されている。

第１接続端子２２ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続されている。第２接続端子２２ｂは、第３スイッチング素子３３と第４スイッチング素子３４との間に接続されている。この例において、第２接続端子２２ｂは、第３スイッチング素子３３を介して第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。

変換器２２では、各接続端子２２ａ、２２ｂが、交流出力点となる。すなわち、この例において、変換器２２は、各スイッチング素子３１〜３４によってフルブリッジ回路を構成している。第１スイッチング素子３１及び第３スイッチング素子３３は、いわゆるローサイドスイッチであり、第２スイッチング素子３２及び第４スイッチング素子３４は、いわゆるハイサイドスイッチである。

変換器ユニット２０に含まれる各変換器２２は、各接続端子２２ａ、２２ｂを介して互いに直列に接続される。すなわち、１つの変換器２２の第１接続端子２２ａは、別の１つの変換器２２の第２接続端子２２ｂに接続される。

また、第１スイッチング素子３１には、一対の主端子に対して逆並列にダイオード５１が接続されている。ダイオード５１の順方向は、第１スイッチング素子３１の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第２スイッチング素子３２には、一対の主端子に対して逆並列にダイオード５２が接続されている。第３スイッチング素子３３には、一対の主端子に対して逆並列にダイオード５３が接続されている。第４スイッチング素子３４には、一対の主端子に対して逆並列にダイオード５４が接続されている。各ダイオード５１〜５４は、いわゆる還流ダイオードである。

電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続されるとともに、第３スイッチング素子３３及び第４スイッチング素子３４に対して並列に接続される。変換器２２は、例えば、直列に接続された複数の電荷蓄積素子３５を含んでもよい。電荷蓄積素子３５には、例えば、コンデンサや蓄電池などが用いられる。電荷蓄積素子３５は、電荷を蓄積可能な任意の素子でよい。

抵抗素子３６は、電荷蓄積素子３５とハイサイド側の各スイッチング素子３２、３４との間に設けられる。抵抗素子３６は、例えば、電荷蓄積素子３５の内部抵抗、及び、電荷蓄積素子３５とハイサイド側の各スイッチング素子３２、３４との間の配線抵抗の少なくとも一方である。

インダクタ３７は、電荷蓄積素子３５とハイサイド側の各スイッチング素子３２、３４との間に設けられる。インダクタ３７は、例えば、電荷蓄積素子３５とハイサイド側の各スイッチング素子３２、３４との間の配線インダクタンスである。このように、抵抗素子３６及びインダクタ３７は、例えば、配線などによって回路に二次的に発生する抵抗及びインダクタである。抵抗素子３６及びインダクタ３７は、例えば、物理的な素子として設けてもよい。

図３（ａ）及び図３（ｂ）は、第１の実施形態に係るスイッチング素子の模式図である。図３（ａ）は、第１スイッチング素子３１を模式的に表す平面図であり、図３（ｂ）は、第１スイッチング素子３１を模式的に表す側面図である。
図３（ａ）及び図３（ｂ）に表したように、第１スイッチング素子３１は、半導体チップ６０と、第１電極６１と、第２電極６２と、配線６３と、ケース６４と、を含む。

半導体チップ６０は、一対の主端子と、制御端子と、を含む。半導体チップ６０には、例えば、ＩＧＢＴなどの縦型のチップが用いられる。第１電極６１は、一方の主端子に接続される。第２電極６２は、他方の主端子に接続される。配線６３は、制御端子に接続される。半導体チップ６０は、第１電極６１と第２電極６２との間に設けられる。半導体チップ６０は、例えば、第１電極６１及び第２電極６２に圧接される。第１電極６１及び第２電極６２には、例えば、銅などの電気伝導性及び熱伝導性の高い金属材料が用いられる。

ケース６４は、例えば、筒状である。ケース６４は、半導体チップ６０、第１電極６１、第２電極６２及び配線６３を内部の空間に保持する。半導体チップ６０は、ケース６４内において、第１電極６１と第２電極６２との間に圧接される。ケース６４には、例えば、セラミックや樹脂などの絶縁材料が用いられる。

すなわち、第１スイッチング素子３１は、いわゆる圧接型の半導体素子である。第１スイッチング素子３１の過電流や過電圧に対する故障モードは、短絡故障である。第１スイッチング素子３１では、第１電極６１と第２電極６２との間に過電流や過電圧などが生じた際に、第１電極６１と第２電極６２とが導通する。

第２スイッチング素子３２〜第４スイッチング素子３４には、第１スイッチング素子３１と実質的に同じ素子が用いられる。第２スイッチング素子３２〜第４スイッチング素子３４には、圧接型の半導体素子が用いられる。第２スイッチング素子３２〜第４スイッチング素子３４の過電流や過電圧に対する故障モードは、短絡故障である。従って、第２スイッチング素子３２〜第４スイッチング素子３４についての詳細な説明は省略する。

図４（ａ）〜図４（ｃ）は、第１の実施形態に係るスイッチング素子の特性を模式的に表すグラフ図である。
図４（ａ）は、第１スイッチング素子３１が短絡故障した時に、電荷蓄積素子３５の電圧に基づいて第１スイッチング素子３１に流れる短絡電流の一例を表す。
図４（ｂ）は、第１スイッチング素子３１が短絡故障した時の電荷蓄積素子３５の電圧の一例を表す。
図４（ｃ）は、図４（ａ）に表す短絡電流の電流二乗積（短絡電流の二乗の積分値）の一例を表す。また、図４（ｃ）では、第１スイッチング素子３１のケース６４のエネルギー耐量を破線で表している。

図４（ａ）〜図４（ｃ）に表したように、変換器２２では、短絡電流の電流二乗積が、ケース６４のエネルギー耐量以下である。第１スイッチング素子３１が短絡故障した時に、第１スイッチング素子３１に加わるエネルギーは、短絡電流の二乗に比例にする。第１スイッチング素子３１に加わるエネルギーが、ケース６４のエネルギー耐量を超えると、例えば、素子の破損箇所に電流が集中し、ケース６４にまで影響が拡大してしまう恐れがある。すなわち、第１スイッチング素子３１が、短絡故障からオープン故障となってしまう恐れがある。

従って、短絡電流の電流二乗積を、ケース６４のエネルギー耐量以下にする。これにより、例えば、第１スイッチング素子３１の故障モードを適切に短絡故障とすることができる。前述のように、第２スイッチング素子３２〜第４スイッチング素子３４には、第１スイッチング素子３１と実質的に同じ素子が用いられる。従って、第２スイッチング素子３２〜第４スイッチング素子３４においても、第１スイッチング素子３１と同様に、短絡電流の電流二乗積は、ケース６４のエネルギー耐量以下である。

短絡電流の電流二乗積は、例えば、電荷蓄積素子３５の容量及び電圧によって調整する。すなわち、電荷蓄積素子３５の容量及び電圧により、故障時に第１スイッチング素子３１に加わる総エネルギーを調整する。

また、故障時に素子に流れる短絡電流の立ち上がりを、例えば、抵抗素子３６及びインダクタ３７の定数で調整する。短絡電流の立ち上がりが早いと、短絡電流の立ち上がりの時に、短絡電流の電流二乗積が、ケース６４のエネルギー耐量を超えやすくなる。このため、抵抗素子３６の抵抗値及びインダクタ３７のインダクタンス値を調整することにより、短絡電流の立ち上がりを遅らせる。例えば、インダクタ３７のインダクタンス値を比較的大きくすることにより、短絡電流の立ち上がりを遅らせることができる。インダクタ３７のインダクタンス値は、例えば、電荷蓄積素子３５とハイサイド側の各スイッチング素子３２、３４との間の配線（例えば、ブスバー）を長くすることによって大きくすることができる。

このように、故障時に第１スイッチング素子３１に加わる総エネルギー、及び、短絡電流の立ち上がりを調整する。これにより、短絡電流の電流二乗積を、ケース６４のエネルギー耐量以下にすることができる。

図２に戻って、整流回路３８は、電荷蓄積素子３５に対して並列に接続されている。また、整流回路３８は、トランス１６の二次巻線１６ｂに接続されている。この例において、整流回路３８は、三相ブリッジ回路である。整流回路３８は、二次巻線１６ｂから供給される三相交流電力を整流電力（例えば脈流電力）に変換する。

電荷蓄積素子３５は、整流回路３８から出力された整流電力を平滑化することにより、整流電力を直流電力に変換する。すなわち、電荷蓄積素子３５は、いわゆる平滑コンデンサである。ここで、電荷蓄積素子３５から出力される直流電力の電圧を、電圧Ｖｃとする。

変換器２２では、第２スイッチング素子３２及び第３スイッチング素子３３をオン状態にし、第１スイッチング素子３１及び第４スイッチング素子３４をオフ状態にした場合に、各接続端子２２ａ、２２ｂ間に＋Ｖｃが出力される。

第１スイッチング素子３１及び第４スイッチング素子３４をオン状態にし、第２スイッチング素子３２及び第３スイッチング素子３３をオフ状態にした場合に、各接続端子２２ａ、２２ｂ間に−Ｖｃが出力される。

そして、第１スイッチング素子３１及び第３スイッチング素子３３をオン状態にし、第２スイッチング素子３２及び第４スイッチング素子３４をオフ状態にした場合、または、第２スイッチング素子３２及び第４スイッチング素子３４をオン状態にし、第１スイッチング素子３１及び第３スイッチング素子３３をオフ状態にした場合に、各接続端子２２ａ、２２ｂ間に０Ｖが出力される。

このように、変換器２２では、オン・オフする各スイッチング素子３１〜３４の組み合わせによって、＋Ｖｃ、０、−Ｖｃの３レベルの電力を出力することができる。変換器２２は、例えば、パワーセルと呼ばれる場合もある。

インバータ回路１２では、各変換器ユニット２０の出力電圧が、各変換器２２の出力電圧を加算した電圧となる。すなわち、各変換器ユニット２０の出力電圧は、＋３Ｖｃ、＋２Ｖｃ、＋Ｖｃ、０、−Ｖｃ、−２Ｖｃ、及び、−３Ｖｃの７レベルに変化する。電力変換装置１０は、いわゆるＭＶ（Medium Voltage）型の電力変換装置である。

駆動回路４０は、信号線２３を介して制御盤１４に接続されている。制御盤１４は、各スイッチング素子３１〜３４のオン・オフを制御するための制御信号を信号線２３を介して駆動回路４０に送信する。駆動回路４０は、入力された制御信号に基づいて、各スイッチング素子３１〜３４のオン・オフを切り替える。これにより、制御盤１４からの制御信号に応じて、各スイッチング素子３１〜３４のオン・オフが制御される。制御盤１４は、各変換器２２毎に制御信号を生成し、各変換器２２のそれぞれの各スイッチング素子３１〜３４のオン・オフを制御する。これにより、制御盤１４は、インバータ回路１２による電力の変換を制御する。

故障検出部４２は、各スイッチング素子３１〜３４の故障の検出を行う。故障検出部４２は、各スイッチング素子３１〜３４の故障を検出すると、各スイッチング素子３１〜３４の故障の検出結果を示す検出信号を出力する。この例では、故障検出部４２が、信号線２４を介して制御盤１４に接続されている。故障検出部４２は、故障を検出すると、検出信号を制御盤１４に出力する。

この例では、制御盤１４と変換器２２との間の信号の送受を２本の信号線２３、２４を用いて行っている。制御盤１４と変換器２２との間の信号の送受は、これに限ることなく、例えば、１本の信号線で行ってもよい。すなわち、制御盤１４から駆動回路４０に入力される制御信号、及び、故障検出部４２から制御盤１４に入力される検出信号は、同じ信号線を介して送受してもよい。

故障検出部４２は、各接続端子２２ａ、２２ｂに接続されている。故障検出部４２は、例えば、各スイッチング素子３１〜３４をオフ状態にした時の各接続端子２２ａ、２２ｂ間の電圧を基に、各スイッチング素子３１〜３４の故障を検出する。

各スイッチング素子３１〜３４が正常である場合には、各接続端子２２ａ、２２ｂ間に電荷蓄積素子３５の電圧が現れる。より詳しくは、第２接続端子２２ｂの電位が第１接続端子２２ａの電位よりも高い負バイアス電圧が、各接続端子２２ａ、２２ｂ間に現れる。

一方、各スイッチング素子３１〜３４のいずれかが故障して短絡した場合には、各スイッチング素子３１〜３４をオフ状態にした時にも、各接続端子２２ａ、２２ｂ間に電荷蓄積素子３５の電圧が現れなくなる。

従って、故障検出部４２は、各スイッチング素子３１〜３４をオフ状態にした時に、電圧が検出された場合には、各スイッチング素子３１〜３４が正常であると判断し、電圧が検出されなかった場合には、各スイッチング素子３１〜３４のいずれかが故障していると判断する。すなわち、故障検出部４２は、電圧が検出されなかった場合に、各スイッチング素子３１〜３４の故障を検出し、検出信号を出力する。このように、この例において、故障検出部４２は、各スイッチング素子３１〜３４のいずれかが故障していることを表す検出信号を生成し、その検出信号を制御盤１４に出力する。

制御盤１４には、制御部２６が設けられている。制御部２６は、所定の変換器２２の故障検出部４２から検出信号が入力されると、故障が検出された変換器２２の駆動回路４０に、故障検出時の制御信号を入力する。

駆動回路４０は、故障検出時の制御信号を受けると、各スイッチング素子３１〜３４のオン・オフにより、各接続端子２２ａ、２２ｂ間を導通状態にする。すなわち、制御部２６は、故障検出部４２の検出信号に応じて、各接続端子２２ａ、２２ｂ間を導通状態にする。

駆動回路４０は、例えば、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオン状態にし、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオフ状態にすることにより、各接続端子２２ａ、２２ｂ間を導通状態にする。駆動回路４０は、例えば、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオン状態にし、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオフ状態にすることにより、各接続端子２２ａ、２２ｂ間を導通状態にしてもよい。この際、各スイッチング素子３１〜３４の故障モードは、前述のように、短絡故障であるから、故障したスイッチング素子が、導通状態の設定の妨げとなることはない。

ここで、「導通状態」とは、各スイッチング素子３１〜３４を選択的にオン状態にして、各接続端子２２ａ、２２ｂ間に電流が流れるようにした状態である。換言すれば、各接続端子２２ａ、２２ｂ間を短絡させた状態である。一方、「非導通状態」とは、各スイッチング素子３１〜３４をオフ状態にして、各接続端子２２ａ、２２ｂ間に実質的に電流が流れないようにした状態である。「非導通状態」は、例えば、変換器２２の動作に影響を及ぼさない範囲の微弱な電流が各接続端子２２ａ、２２ｂ間に流れる状態でもよい。

故障検出時の制御信号は、各スイッチング素子３１〜３４の制御端子に入力する制御信号（ゲート信号）そのものでもよいし、駆動回路４０に各スイッチング素子３１〜３４の制御を指示する信号でもよい。

また、制御盤１４は、各変換器２２からの検出信号を基に、各スイッチング素子３１〜３４の故障を検出した変換器２２の台数が所定数に達したか否かを判定する。制御盤１４は、例えば、各変換器ユニット２０毎に、故障を検出した変換器２２の台数が所定数に達したか否かを判定する。例えば、変換器ユニットに含まれる変換器２２の台数に対して、故障の検出された変換器２２の台数が所定数に達したか否かを判定する。

制御盤１４は、所定数に達したと判定した場合、インバータ回路１２の運転を停止させる。制御盤１４は、例えば、各変換器２２への制御信号の入力を停止し、各スイッチング素子３１〜３４をオフ状態にすることにより、インバータ回路１２の運転を停止させる。すなわち、インバータ回路１２からの電力の出力を停止させる。制御盤１４は、例えば、変換器ユニット２０に１２０台の変換器２２が直列に接続されている場合、６台程度の変換器２２で故障が検出された際に、所定数に達したと判定してインバータ回路１２の運転を停止させる。

制御盤１４は、例えば、インバータ回路１２に含まれる変換器２２の総数を基に、所定数に達したか否かを判定してもよい。すなわち、各変換器２２の総数に対して、故障を検出した変換器２２の数が所定数に達したか否かを判定してもよい。例えば、変換器ユニット２０毎の判定と、総数に対する判定との双方を行ってもよい。

図５は、第１の実施形態に係る電力変換装置の動作を模式的に表すフローチャートである。
次に、図５に表すフローチャートを基に、電力変換装置１０の動作について説明する。 電力変換装置１０の制御盤１４は、動作を開始すると、各変換器２２毎に制御信号を生成し、制御信号を各変換器２２に送信する。制御信号は、信号線２３を介して駆動回路４０に入力される。駆動回路４０は、入力された制御信号に基づいて各スイッチング素子３１〜３４のオン・オフを制御する。これにより、電源２の入力電力が、交流負荷４に応じた交流の出力電力に変換され、出力電力が、交流負荷４に供給される。

各変換器２２の故障検出部４２は、動作を開始した後、各スイッチング素子３１〜３４の故障の検出を行う（図５のステップＳ１）。故障検出部４２は、各スイッチング素子３１〜３４の故障を検出すると、検出信号を制御盤１４に入力する。

故障の検出は、例えば、各スイッチング素子３１〜３４がオフ状態になる任意のタイミングで行えばよい。故障の検出を行うタイミングは、例えば、各変換器２２のそれぞれで異なってもよい。例えば、各変換器２２の各スイッチング素子３１〜３４を一斉にオフ状態にし、各変換器２２のそれぞれで実質的に同時に故障の検出を行ってもよい。例えば、電力変換を行う通常の動作モードとは、別に、各変換器２２の各スイッチング素子３１〜３４をオフ状態にする故障検出用の動作モードを電力変換装置１０に設けてもよい。

制御盤１４の制御部２６は、所定の変換器２２の故障検出部４２から検出信号が入力されると、故障が検出された変換器２２の駆動回路４０に、故障検出時の制御信号を入力する。駆動回路４０は、指令信号の入力に応じて、前述のように各スイッチング素子３１〜３４のオン・オフを切り替え、各接続端子２２ａ、２２ｂ間を導通状態にする（図５のステップＳ２）。

制御盤１４は、各変換器２２からの検出信号を基に、各スイッチング素子３１〜３４の故障を検出した変換器２２の台数が所定数に達したか否かを判定する（図５のステップＳ３）。制御盤１４は、所定数未満であると判定した場合、各変換器２２への制御信号の送信を継続する。すなわち、制御盤１４は、所定数未満と判定した場合、インバータ回路１２の運転を継続させる。

一方、制御盤１４は、所定数に達したと判定した場合、各変換器２２への制御信号の送信を停止し、インバータ回路１２の運転を停止させる（図５のステップＳ４）。

前述のように、各スイッチング素子３１〜３４は、ノーマリオフ型である。このため、例えば、各スイッチング素子３１〜３４のいずれかが故障し、オン・オフの切り替えができなくなると、各接続端子２２ａ、２２ｂ間が非導通状態になってしまう恐れがある。変換器ユニット２０に含まれる各変換器２２のいずれかにおいて、各接続端子２２ａ、２２ｂ間が非導通状態になると、変換器ユニット２０自体に電流が流れなくなってしまう。すなわち、インバータ回路１２の運転の継続が困難になってしまう。

これに対して、本実施形態に係る電力変換装置１０では、各変換器２２の故障検出部４２が、各スイッチング素子３１〜３４の故障を検出した際に、各接続端子２２ａ、２２ｂ間を導通状態にする。これにより、制御信号に異常が生じた場合にも、変換器ユニット２０に電流を流すことができる。換言すれば、異常の発生した変換器２２をバイパスすることができる。

従って、電力変換装置１０では、各変換器２２のいずれかで各スイッチング素子３１〜３４の故障が生じた場合にも、インバータ回路１２の運転を継続させることができる。また、電力変換装置１０では、各変換器２２のそれぞれに対応する短絡器などを設ける必要がない。従って、電力変換装置１０の小型化の妨げとなることもない。例えば、電力変換装置１０の部品点数の増加を抑制することもできる。例えば、電力変換装置１０の製造コストの増加を抑制することもできる。このように、電力変換装置１０では、小型化の妨げを抑制しつつ、変換器２２に故障が生じた際にも、インバータ回路１２の運転を継続することができる。

また、電力変換装置１０では、制御盤１４が、故障を検出した変換器２２の台数が所定数に達したか否かを判定し、所定数に達した場合に、インバータ回路１２の運転を停止させる。これにより、例えば、正常に動作する残りの各変換器２２に過度な負荷がかかることを抑制することができる。電力変換装置１０の動作をより安定させることができる。

制御盤１４は、所定数未満であると判定してインバータ回路１２の運転を継続させる場合、例えば、正常に動作する変換器２２の台数の違いによって、各変換器ユニット２０の出力電圧に偏りが生じないようにする。制御盤１４は、例えば、正常に動作する変換器２２の台数に応じて、各変換器ユニット２０毎に各変換器２２の出力電圧を調整する。

例えば、故障が検出された場合に、故障を検出した変換器２２と同じ変換器ユニット２０の残りの各変換器２２の出力電圧を高くする。例えば、故障を検出した変換器２２の出力電圧分を、残りの各変換器２２で等分する。すなわち、変換器２２で故障が検出された場合にも、変換器ユニット２０の出力電圧を正常時と実質的に同じにする。これにより、例えば、故障を検出した変換器２２をバイパスした場合にも、適切な出力電力を得ることができる。制御盤１４の判定する変換器２２の台数の所定数は、例えば、変換器ユニット２０毎の出力電圧の調整が困難となる数に設定すればよい。

上記各実施形態では、故障検出部４２を各変換器２２に設けている。これに限ることなく、故障検出部４２は、変換器２２と別に設けてもよい。故障検出部４２は、インバータ回路１２に設けられ、各スイッチング素子３１〜３４の故障を検出可能であればよい。

上記実施形態では、各接続端子２２ａ、２２ｂ間の電圧を基に、各スイッチング素子３１〜３４の故障の検出を行っている。各スイッチング素子３１〜３４の故障の検出方法は、これに限ることなく、各スイッチング素子３１〜３４の故障を検出可能な任意の方法でよい。

例えば、複数の故障検出部４２を各スイッチング素子３１〜３４のそれぞれに対応して設け、主端子間の電圧などを基に、各スイッチング素子３１〜３４のそれぞれの故障を個別に検出できるようにしてもよい。この場合、故障検出部４２は、各スイッチング素子３１〜３４の中の故障している素子を表す検出信号を生成し、その検出信号を出力する。

制御部２６は、故障した素子を識別可能な検出信号を受信した場合、各接続端子２２ａ、２２ｂ間を導通状態にするために必要な素子を判別し、その素子をオン状態にするための制御信号を入力する。

制御部２６は、例えば、第１スイッチング素子３１の故障が検出された場合、第３スイッチング素子３３をオン状態にするための制御信号を生成し、駆動回路４０に入力する。制御部２６は、例えば、第２スイッチング素子３２の故障が検出された場合、第４スイッチング素子３４をオン状態にするための制御信号を生成し、駆動回路４０に入力する。これにより、例えば、短絡故障した素子を利用して、各接続端子２２ａ、２２ｂ間を効率良く導通状態にすることができる。

上記実施形態では、各スイッチング素子３１〜３４の故障を故障検出部４２で検出し、検出信号を制御部２６に入力している。検出信号は、これに限ることなく、例えば、外部の機器などから制御部２６に入力してもよい。さらには、電力変換装置１０のメンテナンスを行う作業員などが、キーボードやマウスなどの入力部を介して検出信号を手動で制御部２６に入力できるようにしてもよい。

図６は、第１の実施形態に係る別の変換器を模式的に表すブロック図である。
図６は、上記実施形態の変換器２２に置き換えて用いられる別の変換器２８を模式的に表す。なお、上記実施形態と機能・構成上実質的に同じものについては、同符号を付し、詳細な説明は省略する。

図６に表したように、変換器２８は、制御部２６をさらに含む。この例において、故障検出部４２は、各スイッチング素子３１〜３４の故障を検出すると、変換器２８内に設けられた制御部２６に検出信号を出力する。制御部２６は、故障検出部４２から検出信号が入力されると、故障検出時の制御信号を駆動回路４０に入力する。駆動回路４０は、故障検出時の制御信号を受けると、各スイッチング素子３１〜３４のオン・オフにより、各接続端子２２ａ、２２ｂ間を導通状態にする。このように、制御部２６は、各変換器２８のそれぞれに設けてもよい。

（第２の実施形態）
図７は、第２の実施形態に係る電力変換装置を模式的に表すブロック図である。
図７に表したように、電力変換装置１００のインバータ回路１１２は、一対の入力端子８０ａ、８０ｂと、第１〜第６の６つのアーム部８１ａ〜８１ｆと、を含む。

一対の入力端子８０ａ、８０ｂは、電源２に接続される。この例において、電源２は、直流電源である。電源２から供給される入力電力は、直流電力である。入力端子８０ａは、電源２の陽極に接続され、入力端子８０ｂは、電源２の負極に接続される。電源２は、例えば、商用電源などから供給される交流電力を直流電力に変換する整流器である。電源２は、直流電力を供給可能な任意の電源でよい。

第１アーム部８１ａは、入力端子８０ａに接続される。第２アーム部８１ｂは、第１アーム部８１ａと入力端子８０ｂとの間に接続される。すなわち、第１アーム部８１ａ及び第２アーム部８１ｂは、電源２に対して直列に接続される。

第３アーム部８１ｃは、入力端子８０ａに接続される。第４アーム部８１ｄは、第３アーム部８１ｃと入力端子８０ｂとの間に接続される。すなわち、第３アーム部８１ｃ及び第４アーム部８１ｄは、第１アーム部８１ａ及び第２アーム部８１ｂに対して並列に接続される。

第５アーム部８１ｅは、入力端子８０ａに接続される。第６アーム部８１ｆは、第５アーム部８１ｅと入力端子８０ｂとの間に接続される。すなわち、第５アーム部８１ｅ及び第６アーム部８１ｆは、第１アーム部８１ａ及び第２アーム部８１ｂに対して並列に接続されるとともに、第３アーム部８１ｃ及び第４アーム部８１ｄに対して並列に接続される。

インバータ回路１１２では、第１アーム部８１ａ及び第２アーム部８１ｂによって第１レグＬＧ１が構成され、第３アーム部８１ｃ及び第４アーム部８１ｄによって第２レグＬＧ２が構成され、第５アーム部８１ｅ及び第６アーム部８１ｆによって第３レグＬＧ３が構成される。すなわち、この例において、インバータ回路１１２は、３レグ、６アームの三相インバータである。インバータ回路１１２は、例えば、２レグ、４アームの単相インバータでもよい。すなわち、インバータ回路１１２は、第１アーム部８１ａ〜第４アーム部８１ｄを少なくとも含んでいればよい。

各アーム部８１ａ〜８１ｆは、直列に接続された複数台の変換器８２を含む。すなわち、インバータ回路１１２では、各アーム部８１ａ〜８１ｆのそれぞれが、変換器ユニット２０を含む。この例において、電力変換装置１００は、いわゆるＭＭＣ（Modular Multilevel Converter）型の電力変換装置である。

インバータ回路１１２では、第１アーム部８１ａと第２アーム部８１ｂとの接続点、第３アーム部８１ｃと第４アーム部８１ｄとの接続点、及び、第５アーム部８１ｅと第６アーム部８１ｆとの接続点のそれぞれが、交流出力点となる。従って、インバータ回路１１２では、交流負荷４が、各アーム部８１ａ〜８１ｆの各接続点に接続される。

図８は、第２の実施形態に係る変換器を模式的に表すブロック図である。
図８に表したように、変換器８２は、第１接続端子８２ａと、第２接続端子８２ｂと、第１スイッチング素子３１と、第２スイッチング素子３２と、電荷蓄積素子３５と、抵抗素子３６と、インダクタ３７と、故障検出部４２と、を含む。

第２スイッチング素子３２の一対の主端子は、第１スイッチング素子３１の一対の主端子に対して直列に接続される。電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続される。第１接続端子８２ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続される。第２接続端子８２ｂは、第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。抵抗素子３６は、電荷蓄積素子３５と第２スイッチング素子３２との間に設けられる。インダクタ３７は、電荷蓄積素子３５と第２スイッチング素子３２との間に設けられる。

変換器８２では、整流回路３８が省略されている。変換器８２に対する電力の供給は、各接続端子８２ａ、８２ｂを介して行われる。この例において、変換器８２は、いわゆる双方向チョッパである。第１スイッチング素子３１は、いわゆるローサイドスイッチであり、第２スイッチング素子３２は、いわゆるハイサイドスイッチである。

変換器８２の故障検出部４２は、例えば、各スイッチング素子３１、３２の故障を検出し、検出信号を制御盤１４の制御部２６に出力する。制御部２６は、故障検出部４２から検出信号が入力されると、故障検出時の制御信号を駆動回路４０に入力する。駆動回路４０は、故障検出時の制御信号を受けると、第１スイッチング素子３１をオン状態にし、第２スイッチング素子３２をオフ状態にすることにより、各接続端子２２ａ、２２ｂ間を導通状態にする。

これにより、電力変換装置１００においても、異常の発生した変換器８２をバイパスすることができる。従って、電力変換装置１００においても、上記第１の実施形態の電力変換装置１０と同様に、各変換器８２のいずれかで制御信号の異常が生じた場合にも、インバータ回路１１２の運転を継続させることができる。本実施形態に係る電力変換装置１００においても、小型化の妨げを抑制しつつ、変換器２２に故障が生じた際にも、インバータ回路１２の運転を継続することができる。なお、制御部２６は、変換器８２に設けてもよい。

変換器８２では、第１スイッチング素子３１が短絡故障した場合、短絡故障した第１スイッチング素子３１によって、各接続端子２２ａ、２２ｂ間が既に導通状態になっている。従って、例えば、各スイッチング素子３１、３２の故障を個別に検出する場合には、第１スイッチング素子３１の故障時に、故障検出時の制御信号を制御部２６から駆動回路４０に入力しなくてもよい。

図９は、第２の実施形態に係る別の変換器を模式的に表すブロック図である。
図９に表したように、変換器８４は、第３スイッチング素子３３と、第４スイッチング素子３４と、をさらに含む。第４スイッチング素子３４の一対の主端子は、第３スイッチング素子３３の一対の主端子に対して直列に接続される。また、第３スイッチング素子３３及び第４スイッチング素子３４は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続される。電荷蓄積素子３５は、第１スイッチング素子３１及び第２スイッチング素子３２に対して並列に接続されるとともに、第３スイッチング素子３３及び第４スイッチング素子３４に対して並列に接続される。

変換器８４の第１接続端子８４ａは、第１スイッチング素子３１と第２スイッチング素子３２との間に接続されている。第２接続端子８４ｂは、第３スイッチング素子３３と第４スイッチング素子３４との間に接続されている。この例において、第２接続端子８４ｂは、第３スイッチング素子３３を介して第１スイッチング素子３１の第２スイッチング素子３２に接続された主端子と反対側の主端子に接続される。すなわち、この例において、変換器８４は、フルブリッジ回路である。

変換器８４の駆動回路４０は、故障検出時の制御信号を受けると、上記第１の実施形態と同様に、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオン状態にし、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオフ状態にすることにより、各接続端子８４ａ、８４ｂ間を導通状態にする。または、ハイサイド側の第２スイッチング素子３２及び第４スイッチング素子３４をオン状態にし、ローサイド側の第１スイッチング素子３１及び第３スイッチング素子３３をオフ状態にすることにより、各接続端子８４ａ、８４ｂ間を導通状態にする。

これにより、変換器８４においても、異常の発生した変換器８４をバイパスすることができる。この変換器８４を用いた場合にも、上記実施形態と同様に、小型化の妨げを抑制しつつ、変換器２２に故障が生じた際にも、インバータ回路１２の運転を継続することができる。このように、ＭＭＣ型の電力変換装置１００に用いられる変換器８４は、フルブリッジ回路でもよい。

上記各実施形態では、ＭＶ型の電力変換装置１０及びＭＭＣ型の電力変換装置１００を示している。電力変換装置は、これに限ることなく、複数台の変換器を直列に接続する他の電力変換装置でもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

２…電源、４…交流負荷、１０、１００…電力変換装置、１２、１１２…インバータ回路、１４…制御盤、１６…トランス、２０…変換器ユニット、２２、２８…変換器、２３、２４…信号線、２６…制御部、３１…第１スイッチング素子、３２…第２スイッチング素子、３３…第３スイッチング素子、３４…第４スイッチング素子、３５…電荷蓄積素子、３６…抵抗素子、３８…整流回路、４０…駆動回路、４２…故障検出部、５１〜５４…ダイオード、６０…半導体チップ、６１…第１電極、６２…第２電極、６３…配線、６４…ケース、８１ａ〜８１ｆ…アーム部、８２、８４…変換器

Claims (6)

1. 電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給するインバータ回路であって、
   複数台の変換器が直列に接続された変換器ユニットを含み、
   前記複数台の変換器のそれぞれは、
   一対の主端子と制御端子とを含む第１スイッチング素子と、
   一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、
   前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、
   前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、
   前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、
   を含む
   インバータ回路と、
   前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御するための制御信号を前記複数台の変換器毎に生成し、前記制御信号を前記複数台の変換器のそれぞれに入力することにより、前記インバータ回路による電力の変換を制御する制御盤と、
   前記複数台の変換器のそれぞれに対応して前記インバータ回路に設けられ、前記第１スイッチング素子及び前記第２スイッチング素子の故障の検出を行い、前記故障の検出結果を示す検出信号を出力する複数の故障検出部と、
   前記検出信号を基に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを切り替えることにより、前記第１接続端子と前記第２接続端子との間を導通状態にする制御部と、
   を備えた電力変換装置。
2. 前記第１スイッチング素子及び前記第２スイッチング素子の故障モードは、短絡故障である請求項１記載の電力変換装置。
3. 前記第１スイッチング素子及び前記第２スイッチング素子のそれぞれは、
   第１電極と、
   第２電極と、
   前記第１電極と前記第２電極との間に設けられた半導体チップと、
   前記第１電極と前記第２電極と前記半導体チップとを保持するケースと、
   を含み、
   前記第１スイッチング素子及び前記第２スイッチング素子の少なくとも一方が短絡故障した時に、前記第１スイッチング素子及び前記第２スイッチング素子の前記少なくとも一方に流れる電流の電流二乗積は、前記ケースのエネルギー耐量以下である請求項２記載の電力変換装置。
4. 前記電源に接続された一次巻線と、前記一次巻線と磁気結合した複数の二次巻線と、を含むトランスを、さらに備え、
   前記入力電力は、交流電力であり、
   前記複数台の変換器のそれぞれは、
   前記電荷蓄積素子に対して並列に接続されるとともに、前記トランスの前記二次巻線に接続され、前記二次巻線から供給される交流電力を整流電力に変換し、前記整流電力を前記電荷蓄積素子に供給する整流回路と、
   一対の主端子と制御端子とを含む第３スイッチング素子と、
   一対の主端子と制御端子とを含み、前記第３スイッチング素子に対して直列に接続された第４スイッチング素子と、
   を、さらに含み、
   前記第３スイッチング素子及び前記第４スイッチング素子は、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続され、
   前記第２接続端子は、前記第３スイッチング素子と前記第４スイッチング素子との間に接続され、前記第３スイッチング素子を介して前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続される請求項１〜３のいずれか１つに記載の電力変換装置。
5. 前記インバータ回路は、
   前記電源に接続される一対の入力端子と、
   前記入力端子の一方に接続された第１アーム部と、
   前記第１アーム部と前記入力端子の他方との間に接続された第２アーム部と、
   前記入力端子の前記一方に接続された第３アーム部と、
   前記第３アーム部と前記入力端子の前記他方との間に接続された第４アーム部と、
   前記第１アーム部、前記第２アーム部、前記第３アーム部及び前記第４アーム部のそれぞれに設けられた複数の前記変換器ユニットと、
   を含む請求項１〜３のいずれか１つに記載の電力変換装置。
6. 電源及び交流負荷に接続され、前記電源から入力された入力電力を、前記入力電力と異なる交流の出力電力に変換し、前記出力電力を前記交流負荷に供給するインバータ回路であって、複数台の変換器が直列に接続された変換器ユニットを含み、前記複数台の変換器のそれぞれは、一対の主端子と制御端子とを含む第１スイッチング素子と、一対の主端子と制御端子とを含み、前記第１スイッチング素子に対して直列に接続された第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子に対して並列に接続された電荷蓄積素子と、前記第１スイッチング素子と前記第２スイッチング素子との間に接続された第１接続端子と、前記第１スイッチング素子の前記第２スイッチング素子に接続された主端子と反対側の主端子に接続された第２接続端子と、を含むインバータ回路と、
   前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを制御するための制御信号を前記複数台の変換器毎に生成し、前記制御信号を前記複数台の変換器のそれぞれに入力することにより、前記インバータ回路による電力の変換を制御する制御盤と、
   を含む電力変換装置の制御方法であって、
   前記複数台の変換器のそれぞれの前記第１スイッチング素子及び前記第２スイッチング素子の故障の検出を行う工程と、
   前記故障を検出した場合に、前記第１スイッチング素子及び前記第２スイッチング素子のオン・オフを切り替えることにより、前記第１接続端子と前記第２接続端子との間を導通状態にする工程と、
   を備えた電力変換装置の制御方法。

Images