JP7483187B1 - 電力変換装置 - Google Patents

Abstract

電力変換装置（１）は、直列接続された複数の変換器セル（７）を含む電力変換器（２）と、電力変換器（２）を制御する制御装置（３）とを備える。複数の変換器セル（７）の各々は、セル制御部（３５）と、第１入出力端子（Ｇ１）および第２入出力端子（Ｇ２）と、複数のスイッチング素子（３１ｓ，３２ｓ）と、エネルギー蓄積要素（２７）とを含む。セル制御部（３５）は、複数のスイッチング素子（３１ｓ，３２ｓ）のいずれかに流れる過電流を検出した場合、複数のスイッチング素子（３１ｓ，３２ｓ）をゲートブロックし、過電流を検出したことを示す検出情報を制御装置（３）に送信する。制御装置（３）は、検出情報を受信した場合、複数の変換器セル（７）の各々に対して、当該変換器セル（７）の複数のスイッチング素子（３１ｓ，３２ｓ）をゲートブロックするように指示する。

Description

本開示は、電力変換装置に関する。

近年、電力系統等の高圧系統に適用される高電圧、大容量の電力変換装置として、モジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。ＭＭＣは、変換器セルがカスケード接続されたアームにより構成される。変換器セルは、複数のスイッチング素子と蓄電素子（例えば、コンデンサ）とを含んでおり、スイッチング素子をオンオフさせることにより、コンデンサの両端電圧またはゼロ電圧を出力する。

例えば、国際公開第２０１８／０９２３０３号（特許文献１）は、複数の変換器セルを含む電力変換回路部と、制御装置と、保護装置とを備える電力変換装置を開示している。制御装置は、各変換器セルを運転制御するための制御指令を生成する。保護装置は、制御指令に基づいて各変換器セルを動作させるか又は制御指令に依らずに各変換器セルの動作を停止させるかを指令するための保護指令を生成する。

国際公開第２０１８／０９２３０３号

ＭＭＣにおいては、電力系統の事故などによっていずれかのアームに過電流が流れたことが検出された場合には、回路故障を防ぐために各変換器セルのスイッチング素子をオフにする必要がある。特許文献１では、各変換器セルの上位装置である保護装置は、アーム電流、直流電流または循環電流の少なくとも１つが過電流であることを検出した場合に、各変換器セルの動作を停止する停止指令を出力する。

上位装置は種々の情報を集約して過電流検出を行なうため、その検出精度が高いという利点がある。しかし、情報収集に時間を要するため、上位装置から各変換器セルへの指令が遅れ、結果として保護動作が遅れる可能性がある。一方、各変換器セルに設けられた個別の制御部により過電流検出および保護動作を行なう場合、高速な保護は可能であるが、局所的な情報により過電流検出の判断がなされるため、その検出精度が低いという問題がある。したがって、上位装置と各変換器セルの制御部とで協調しながら、各変換器セルを適切に保護することが求められている。

本開示のある局面における目的は、上位装置と各変換器セルの個別の制御部とで協調することにより、各変換器セルを適切に保護することが可能な電力変換装置を提供することである。

ある実施の形態に従う電力変換装置は、直列接続された複数の変換器セルを含む電力変換器と、電力変換器を制御する制御装置とを備える。複数の変換器セルの各々は、セル制御部と、第１入出力端子および第２入出力端子と、複数のスイッチング素子と、複数のスイッチング素子を介して第１入出力端子および第２入出力端子に接続されるエネルギー蓄積要素とを含む。セル制御部は、複数のスイッチング素子のいずれかに流れる過電流を検出した場合、複数のスイッチング素子をゲートブロックし、過電流を検出したことを示す検出情報を制御装置に送信する。制御装置は、検出情報を受信した場合、複数の変換器セルの各々に対して、当該変換器セルの複数のスイッチング素子をゲートブロックするように指示する。

他の実施の形態に従う電力変換装置は、直列接続された複数の変換器セルを含む電力変換器と、電力変換器を制御する制御装置とを備える。複数の変換器セルの各々は、セル制御部と、直列接続された第１スイッチング回路および第２スイッチング回路と、第１入出力端子および第２入出力端子とを含む。第１スイッチング回路は、第１スイッチング素子と、第２スイッチング素子と、第１スイッチング素子および第２スイッチング素子を含む直列体に並列接続された第１エネルギー蓄積要素とを含む。第１入出力端子は、第１スイッチング素子の負極端子と第２スイッチング素子の正極端子との接続点に接続される。第２スイッチング回路は、第３スイッチング素子と、第４スイッチング素子と、第３スイッチング素子および第４スイッチング素子を含む直列体に並列接続された第２エネルギー蓄積要素とを含む。第２入出力端子は、第３スイッチング素子の負極端子と第４スイッチング素子の正極端子との接続点に接続される。セル制御部は、第１スイッチング素子および第４スイッチング素子のうちのいずれかに流れる過電流を検出した場合、第１～第４スイッチング素子をゲートブロックし、過電流を検出したことを示す検出情報を制御装置に送信する。制御装置は、検出情報を受信した場合、複数の変換器セルの各々に対して、当該変換器セルの第１～第４スイッチング素子をゲートブロックするように指示する。

本開示に係る電力変換装置によると、上位装置と各変換器セルの個別の制御部とで協調することにより、各変換器セルを適切に保護することができる。

本実施の形態に従う電力変換装置の概略構成図である。 本実施の形態に従う変換器セルの構成を示す図である。 本実施の形態に従う制御装置のハードウェア構成の一例を示すブロック図である。 本実施の形態に従う変換器セルの処理手順の一例を示すフローチャートである。 本実施の形態に従う制御装置の処理手順の一例を示すフローチャートである。 本実施の形態の変形例に従う変換器セルを示す図である。 本実施の形態の変形例に従う制御装置の処理手順の一例を示すフローチャートである。

以下、図面を参照しつつ、本実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

＜電力変換装置の構成＞
図１は、本実施の形態に従う電力変換装置の概略構成図である。図１を参照して、電力変換システム１０００は、電力変換装置１と、交流回路１２と、連系変圧器１３と、直流回路１４とを含む。典型的には、電力変換装置１および連系変圧器１３は、変電所内に設けられる。電力変換装置１は、互いに直列接続された複数の変換器セル（図１中の「セル」に対応）７を含む電力変換器２と、電力変換器２を制御するための制御装置３とを含む。“変換器セル”は、“サブモジュール”あるいは“単位変換器”とも呼ばれる。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。本実施の形態では、電力系統は、交流回路１２、電力変換装置１等を含む変電所、および直流回路１４を含むものとする。

電力変換器２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（以下、総称する場合または任意のものを示す場合、「レグ回路４」と記載する）を含む。

レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。

レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流入力端子Ｎｕ，Ｎｖ，Ｎｗは、連系変圧器１３を介して交流回路１２に接続される。交流回路１２は、例えば、交流電源等を含む交流電力系統である。図１では、図解を容易にするために、交流入力端子Ｎｖ，Ｎｗと連系変圧器１３との接続は図示されていない。

各レグ回路４に共通に接続された高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、例えば、直流送電網等を含む直流電力系統または他の電力変換装置の直流端子である。後者の場合、２台の電力変換装置を連結することによって定格周波数、同期等が異なる交流電力系統間を接続するためのＢＴＢ（Back To Back）システムが構成される。

図１の連系変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続した構成としてもよい。さらに、交流入力端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが連系変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流入力端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線等、各レグ回路４ｕ，４ｖ，４ｗに設けられた接続部を介して電気的に（すなわち直流的または交流的に）交流回路１２と接続される。

レグ回路４ｕは、高電位側直流端子Ｎｐから交流入力端子Ｎｕまでの上アーム５と、低電位側直流端子Ｎｎから交流入力端子Ｎｕまでの下アーム６とを含む。上アーム５と下アーム６との接続点である交流入力端子Ｎｕが連系変圧器１３と接続される。高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有しているので、以下、レグ回路４ｕを代表として説明する。

上アーム５は、カスケード接続された複数の変換器セル７と、リアクトル８Ａとを含む。当該複数の変換器セル７およびリアクトル８Ａは互いに直列接続されている。下アーム６は、カスケード接続された複数の変換器セル７と、リアクトル８Ｂとを含む。当該複数の変換器セル７およびリアクトル８Ｂは互いに直列接続されている。

リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。

電力変換装置１は、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂとを含む。これらの検出器は、電力変換装置１の制御に使用される電気量（すなわち、電流、電圧）を計測する。これらの検出器によって検出された検出情報は、制御装置３に入力される。

制御装置３は、各変換器セル７の上位装置に相当し、これらの検出情報に基づいて各変換器セル７の運転状態を制御するための運転指令を出力する。制御装置３は、各変換器セル７から、当該変換器セル７に設けられたコンデンサの電圧の検出値を表す信号を受信する。

制御装置３は、専用回路によって構成してもよいし、その一部または全部をＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、マイクロプロセッサ等によって構成してもよい。なお、制御装置３は、例えば、ディジタル保護リレー装置で構成されていてもよい。

交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、およびＷ相の交流電圧Ｖａｃｗ（以下、「交流電圧Ｖａｃ」とも総称する。）を検出する。交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、およびＷ相の交流電流Ｉａｃｗ（以下、「交流電流Ｉａｃ」とも総称する。）を検出する。直流電圧検出器１１Ａは、直流回路１４に接続された高電位側直流端子Ｎｐの直流電圧値Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された低電位側直流端子Ｎｎの直流電圧値Ｖｄｃｎを検出する。

直流回路１４の直流電圧Ｖｄｃは、高電位側直流端子Ｎｐと低電位側直流端子Ｎｎとの間の直流電圧であり、直流電圧検出器１１Ａ，１１Ｂによって検出された直流電圧値Ｖｄｃｐ，Ｖｄｃｎから求められる。具体的には、“Ｖｄｃ＝Ｖｄｃｐ－Ｖｄｃｎ”である。

Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れるアーム電流Ｉｐｕおよび下アーム６に流れるアーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、アーム電流Ｉｐｖおよびアーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、アーム電流Ｉｐｗおよびアーム電流Ｉｎｗをそれぞれ検出する。以下、アーム電流Ｉｐｕ～Ｉｎｗを「アーム電流Ｉａｒｍ」とも総称する。

電力変換器２から出力される直流電流Ｉｄｃは、図示しない直流電流検出器を用いて検出される。なお、直流電流Ｉｄｃは、各アーム電流Ｉｐｕ～Ｉｎｗを用いて演算されてもよい。また、直流回路１４に流れないが各相のレグ間に流れる循環電流は、各相のアーム電流Ｉｐｕ～Ｉｎｗおよび直流電流Ｉｄｃを用いて演算される。例えば、Ｕ相の循環電流Ｉｚｕは、「Ｉｚｕ＝（Ｉｐｕ＋Ｉｎｕ）／２－Ｉｄｃ／３」であり、Ｖ相の循環電流Ｉｚｖは、「Ｉｚｖ＝（Ｉｐｖ＋Ｉｎｖ）／２－Ｉｄｃ／３」であり、Ｗ相の循環電流Ｉｚｗは、「Ｉｚｗ＝（Ｉｐｗ＋Ｉｎｗ）／２－Ｉｄｃ／３」である。以下、循環電流Ｉｚｕ～Ｉｚｗを「循環電流Ｉｚ」とも総称する。

＜変換器セルの構成＞
図２は、本実施の形態に従う変換器セルの構成を示す図である。図２を参照して、変換器セル７は、ハーフブリッジ型のスイッチング回路２１と、セル制御部３５と、バイパス要素５１と、入出力端子Ｇ１，Ｇ２とを含む。スイッチング回路２１は、コンデンサ２７と、半導体回路３１，３２とを含む。

半導体回路３１は、スイッチング素子３１ｓと、ダイオード３１ｄとを含む。ダイオード３１ｄは、スイッチング素子３１ｓと逆並列（すなわち、並列かつ逆バイアス方向）に接続されるフリーホイールダイオード（以下、「ＦＷＤ」とも称する。）である。半導体回路３２は、スイッチング素子３２ｓと、ダイオード３２ｄとを含む。ダイオード３２ｄは、スイッチング素子３２ｓと逆並列に接続されるＦＷＤである。

スイッチング素子３１ｓ，３２ｓは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）等の自己消弧型の半導体スイッチング素子により構成される。

エネルギー蓄積要素としてのコンデンサ２７は、複数のスイッチング素子３１ｓ，３２ｓを介して入出力端子Ｇ１，Ｇ２に接続される。具体的には、コンデンサ２７は、直列接続された半導体回路３１（例えば、スイッチング素子３１ｓ）および半導体回路３２（例えば、スイッチング素子３２ｓ）を含む直列体に並列接続され、直流電圧を保持する。詳細には、スイッチング素子３１ｓおよびスイッチング素子３２ｓの接続ノードは高電位側の入出力端子Ｇ１と接続される。スイッチング素子３２ｓおよびコンデンサ２７の接続ノードは低電位側の入出力端子Ｇ２と接続される。また、コンデンサ２７の正極はスイッチング素子３１ｓの正極と接続され、コンデンサ２７の負極はスイッチング素子３２ｓの負極と接続される。

バイパス要素５１は、入出力端子Ｇ１と入出力端子Ｇ２との間に接続される。図２の例では、バイパス要素５１は、半導体回路３２と並列に接続される。バイパス要素５１をオンにすることによって、変換器セル７が短絡される。バイパス要素５１は、変換器セル７の各素子（例えば、半導体回路３１，３２等）が故障した場合に、当該変換器セル７を短絡させる際にも利用されるスイッチである。これにより、複数の変換器セル７のうちの任意の変換器セル７が故障しても、他の変換器セル７を利用することにより電力変換器２の運転継続が可能となる。

電流検出器４１は、半導体回路３１と入出力端子Ｇ１との間に設けられ、半導体回路３１（例えば、スイッチング素子３１ｓ）に流れる電流Ｉｓを検出する。電流検出器４１は、例えば、シャント抵抗等により構成される。検出された電流Ｉｓは、セル制御部３５に入力される。なお、電流検出器４１は、半導体回路３２と入出力端子Ｇ２との間に設けられていてもよい。

図２の例では、高電位側の入出力端子Ｇ１がスイッチング素子３１ｓおよび３２ｓの接続ノードに接続され、低電位側の入出力端子Ｇ２がスイッチング素子３２ｓおよびコンデンサ２７の接続ノードに接続される構成について説明したが、当該構成に限られない。例えば、入出力端子Ｇ１がスイッチング素子３１ｓおよびコンデンサ２７の接続ノードに接続され、入出力端子Ｇ２がスイッチング素子３１ｓおよび３２ｓの接続ノードに接続される構成であってもよい。この場合、バイパス要素５１は、半導体回路３１に並列接続される。

電圧検出部４５は、コンデンサ２７の両端の電圧（以下、「コンデンサ電圧」とも称する。）を検出する。検出されたコンデンサ電圧は、セル制御部３５に入力される。セル制御部３５は、制御装置３との間で各種情報を送受信する。

セル制御部３５は、スイッチング素子３１ｓ，３２ｓの動作を制御する。セル制御部３５は、通常動作時（例えば、入出力端子Ｇ１，Ｇ２間にゼロ電圧または正電圧を出力する場合）においては、スイッチング素子３１ｓ，３２ｓをオン状態またはオフ状態に制御して、入出力端子Ｇ１，Ｇ２間にゼロ電圧または正電圧を出力する。セル制御部３５は、例えば、ＡＳＩＣ、ＦＰＧＡ、またはこれらを組み合わせたもの等で構成される。

変換器セル７は、スイッチング素子３１ｓ，３２ｓを交互にオン状態とすることによって、ゼロ電圧またはコンデンサ２７の電圧に依存した正電圧を出力できる。ダイオード３１ｄ，３２ｄは、それぞれスイッチング素子３１ｓ，３２ｓに逆方向電圧が印加されたときの保護のために設けられている。

セル制御部３５は、電流検出器４１から受け付けた電流Ｉｓに基づいて、過電流を検出する。典型的には、セル制御部３５は、電流Ｉｓが閾値Ｋ１以上である場合に、半導体回路３１（例えば、スイッチング素子３１ｓ）あるいは半導体回路３２（例えば、スイッチング素子３２ｓ）に流れる過電流を検出する。セル制御部３５は、当該過電流を検出した場合、スイッチング素子３１ｓ，３２ｓをゲートブロック（例えば、スイッチング素子３１ｓ，３２ｓをオフ状態に固定）する。この場合、セル制御部３５は、当該過電流を検出したことを示す検出情報（以下、「過電流検出情報」とも称する。）を制御装置３に送信する。

制御装置３は、当該過電流検出情報を受信した場合、電力変換器２に含まれるすべての変換器セル７の各々に対して、当該変換器セル７のスイッチング素子３１ｓ，３２ｓをゲートブロックするように指示する（例えば、指示情報を送信する）。各変換器セル７のセル制御部３５は、当該指示に従って、スイッチング素子３１ｓ，３２ｓをゲートブロックする。制御装置３およびセル制御部３５の以降の処理の詳細については後述する。

セル制御部３５は、変換器セル７の故障を診断する自己診断機能を有していてもよい。例えば、変換器セル７の故障には、スイッチング素子の故障、ゲートドライバの故障、コンデンサの破損、通信異常等が含まれる。セル制御部３５は、当該故障を示す故障情報を制御装置３に送信する。

＜制御装置のハードウェア構成＞
図３は、本実施の形態に従う制御装置のハードウェア構成の一例を示すブロック図である。図３の場合の制御装置３は、コンピュータに基づいて構成される。図３を参照して、制御装置３は、１つ以上の入力変換器７０と、１つ以上のサンプルホールド回路７１（図中の「Ｓ／Ｈ」に対応）と、マルチプレクサ（ＭＵＸ：multiplexer）７２と、Ａ／Ｄ変換器７３とを含む。さらに、制御装置３は、１つ以上のＣＰＵ（Central Processing Unit）７４と、ＲＡＭ（Random Access Memory）７５と、ＲＯＭ（Read Only Memory）７６とを含む。さらに、制御装置３は、１つ以上の入出力インターフェイス７７と、補助記憶装置７８と、上記の構成要素間を相互に接続するバス７９とを含む。

入力変換器７０は、入力チャンネルごとに補助変成器を備える。各補助変成器は、図１に示す各種の電気量の検出器による検出情報を、後続する信号処理に適した電圧レベルの信号に変換する。

サンプルホールド回路７１は、入力変換器７０ごとに設けられる。サンプルホールド回路７１は、対応の入力変換器７０から受けた電気量を表す信号を規定のサンプリング周波数でサンプリングして保持する。

マルチプレクサ７２は、複数のサンプルホールド回路７１に保持された信号を順次選択する。Ａ／Ｄ変換器７３は、マルチプレクサ７２によって選択された信号をディジタル値に変換する。なお、複数のＡ／Ｄ変換器７３を設けることによって、複数の入力チャンネルの検出情報に対して並列的にＡ／Ｄ変換を実行するようにしてもよい。

ＣＰＵ７４は、制御装置３の全体を制御し、プログラムに従って演算処理を実行する。揮発性メモリとしてのＲＡＭ７５および不揮発性メモリとしてのＲＯＭ７６は、ＣＰＵ７４の主記憶として用いられる。ＲＯＭ７６は、プログラムおよび信号処理用の設定値等を収納する。補助記憶装置７８は、ＲＯＭ７６に比べて大容量の不揮発性メモリであり、プログラムおよび電気量検出値のデータ等を格納する。

入出力インターフェイス７７は、ＣＰＵ７４と外部装置との間で通信する際のインターフェイス回路である。

制御装置３の少なくとも一部をＦＰＧＡおよびＡＳＩＣ等の回路を用いて構成してもよい。もしくは、制御装置３の少なくとも一部は、アナログ回路によって構成することもできる。

＜制御装置およびセル制御部の協調動作＞
上位装置としての制御装置３は、検出されたアーム電流Ｉａｒｍ、直流電流Ｉｄｃ、循環電流Ｉｚ等を用いて電力変換器２において過電流が発生したと判定した場合、各変換器セル７をゲートブロックする（例えば、各スイッチング素子をオフ状態に固定する）ことにより過電流を抑制できる。制御装置３は、各種情報を用いて当該判定を実行するため、その判定精度は高い。しかし、当該判定に一定の時間を要すること、および当該判定後に各変換器セル７への指令が必要であること等から、電力変換器２の保護が遅れてしまう可能性がある。また、変換器セル７内の短絡発生時には、アーム電流Ｉａｒｍでは過電流を検出できない場合もある。

一方、変換器セル７において電流計測、過電流の発生の有無の判定および保護動作（例えば、ゲートブロック）を実行する場合には、計測、判定および保護が１つの変換器セル７で完結するため、これらの一連の処理を高速に実行できる。しかし、局所的な情報のみで判定を実行するため、その判定精度が制御装置３の当該判定精度よりも低い。

ここで、変換器セル７内の短絡導通等によるコンデンサ２７の短絡は高速な現象であるため、この場合、変換器セル７自体が過電流の検出および保護動作を実行しなければ変換器セル７の保護が間に合わない。また、バルブ架台段間短絡等のインダクタンスを介さない短絡の場合も同様である。

一方、系統事故に伴って過電流が発生する場合、その電流変化、電流ピークが上記現象と比較して小さいため、制御装置３による保護でも間に合う。なお、この場合、系統事故発生時の擾乱がノイズとなるため、変換器セル７による判定精度が低くなる。

したがって、電力変換器２の保護を適切に行なうためには、制御装置３を介した保護動作および変換器セル７（すなわち、セル制御部３５）での保護動作を適切に組み合わせる必要がある。以下、セル制御部３５および制御装置３の処理手順について具体的に説明する。

図４は、変換器セルの処理手順の一例を示すフローチャートである。図４において、変換器セル７の処理はセル制御部３５により実行される。

図４を参照して、セル制御部３５は、変換器セル７における複数のスイッチング素子３１ｓ，３２ｓのうちのいずれかに流れる過電流を検出したか否かを判定する（ステップＳ１０）。具体的には、セル制御部３５は、電流Ｉｓが閾値Ｋ１以上である場合に過電流を検出する。過電流が検出されていない場合（ステップＳ１０においてＮＯ）、セル制御部３５はステップＳ１０の処理を継続する。過電流が検出された場合（ステップＳ１０においてＹＥＳ）、セル制御部３５は、変換器セル７内のスイッチング素子３１ｓ，３２ｓをゲートブロックし（ステップＳ１２）、過電流検出情報を制御装置３に送信する（ステップＳ１４）。

上記のフローチャートでは、セル制御部３５が過電流を検出してから過電流検出情報を送信するまでの流れについて説明した。セル制御部３５は、制御装置３からの指示に従って、各種処理を実行する。例えば、セル制御部３５は、制御装置３からのデブロック指令に基づいて、ゲートブロック状態のスイッチング素子３１ｓ，３２ｓをデブロック状態（例えば、スイッチング素子３１ｓ，３２ｓをオンオフできる状態）にする。また、セル制御部３５は、制御装置３からのバイパス要素５１の投入指令に基づいて、バイパス要素５１をオン状態（すなわち、閉路状態）にする。

図５は、制御装置の処理手順の一例を示すフローチャートである。図５における制御装置３の処理は、制御装置３内の処理回路により実行される。処理回路は、専用のハードウェアであってもよいし、制御装置３の内部メモリ（例えば、ＲＡＭ７５、ＲＯＭ７６、補助記憶装置７８）に格納されるプログラムを実行するＣＰＵ７４であってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、ＦＰＧＡ、ＡＳＩＣ、またはこれらを組み合わせたもの等で構成される。

図５を参照して、制御装置３は、少なくとも１つの変換器セル７から過電流検出情報を受信したか否かを判断する（ステップＳ３０）。いずれの変換器セル７からも過電流検出情報を受信していない場合（ステップＳ３０においてＮＯ）、制御装置３はステップＳ３０の処理を継続する。制御装置３は、少なくとも１つの変換器セル７から過電流検出情報を受信した場合（ステップＳ３０においてＹＥＳ）、電力変換器２内のすべての変換器セル７に対して、各スイッチング素子３１ｓ，３２ｓのゲートブロックを指示するためのゲートブロック信号を送信する（ステップＳ３２）。

制御装置３は、電力系統（例えば、交流回路１２、変電所、直流回路１４）において事故が発生したか否かを判断する（ステップＳ３４）。具体的には、制御装置３は、交流電圧Ｖａｃおよび交流電流Ｉａｃ等を用いて、公知の方式により当該事故が発生したか否かを判断する。

当該事故が発生している場合（ステップＳ３４においてＹＥＳ）、制御装置３は、当該事故が通常事故か否かを判断する（ステップＳ３６）。通常事故は、電力系統側での多頻度故障（例えば、落雷による一時的な送電障害）を含む。具体的には、通常事故は、例えば、送電線、送電鉄塔等への落雷による地絡および短絡が、系統側変電所の保護リレー装置で検出され、交流回路１２と変電所との間に設けられた遮断器（図示しない）による電流遮断により送電線保護が成功し、４サイクル程度で電圧が復帰するような事故である。通常事故が発生した場合には設備への被害はないため、落雷によるアークが消滅すれば、電力変換器２を再起動して運転継続が可能となる。

例えば、制御装置３は、系統接続点（例えば、連系変圧器１３の一次側）の電圧低下（例えば、交流電圧Ｖａｃが電圧値Ｖｋ以下）および電流上昇（例えば、交流電流Ｉａｃが電流値Ｉｋ以上）を検出し、電圧位相および電流位相より事故点が系統側であることを検出することにより、系統事故が発生したと判定する。さらに、制御装置３は、当該系統事故を検出した後、想定時間内に電圧および電流が通常範囲に復帰した場合には、当該系統事故が一時的な事故（すなわち、通常事故）と判定する。

一方、事故が通常事故ではない重大事故である場合には、遮断器の開放および再投入によって電力変換器２の運転を継続することはできない。重大事故としては、例えば、変換所内の地絡事故または短絡事故が考えられる。変換所内の連系変圧器１３の二次側での地絡事故または短絡事故の原因は落雷以外のものであり、事故が波及している可能性がある。そのため、電力変換装置１を含む電力変換システム全体を停止して調査する必要がある。制御装置３は、連系変圧器１３の二次側および直流線路（例えば、直流回路１４）の電気量（例えば、電流値および電圧値）および位相、電気量の複数計測値間の差に基づいて変電所内の事故（すなわち、重大事故）が発生したと判断する。

電力系統における事故が通常事故ではない（すなわち、重大事故である）場合（ステップＳ３６においてＮＯ）、制御装置３はシステム停止処理を実行して（ステップＳ３８）、処理を終了する。具体的には、システム停止処理は、電力変換器２内のすべての変換器セル７のスイッチング素子３１ｓ，３２ｓをゲートブロックするための処理と、遮断器を開放する処理と、電力変換器２の動作を完全に停止させるための規定の停止処理とを含む。上述したように、重大事故発生時においては電力変換器２の運転を継続すべきではなく、詳細な調査が必要であるため、システム停止処理が実行される。

電力系統における事故が通常事故である場合（ステップＳ３６においてＹＥＳ）、制御装置３は、事故発生時（例えば、事故が発生したと判定した時点）から規定時間経過後に電力変換器２を再起動するための再起動処理を実行して（ステップＳ４０）、ステップＳ３０の処理に戻る。再起動処理は、例えば、電力変換器２のすべての変換器セル７のスイッチング素子３１ｓ，３２ｓをゲートブロック状態からデブロック状態に移行させるための処理（例えば、各変換器セル７にデブロック信号を送信する処理）と、電力変換器２の出力を通常状態に戻すための処理とを含む。通常事故は一時的な事故であるため、制御装置３は電力変換器２を再起動することにより電力変換器２の運転を継続させることができる。

次に、ステップＳ３４において電力系統における事故が発生していない場合（ステップＳ３４においてＮＯ）、制御装置３は、２以上の変換器セル７から過電流検出情報を受信したか否かを判断する（ステップＳ４２）。換言すると、ステップＳ４２は、ステップＳ３０において、制御装置３が複数の変換器セル７から過電流検出情報を受信していたか否かを判断するための処理である。

２以上の変換器セル７から過電流検出情報を受信した場合（ステップＳ４２においてＹＥＳ）、制御装置３はシステム停止処理を実行して（ステップＳ３８）、処理を終了する。この場合、電力系統において事故が発生しておらず、かつ複数の変換器セル７において何らかの異常が発生していると考えられる。当該異常は、制御装置３により検出できない異常であることから、詳細な調査を行なうためにシステム停止処理が実行される。

２以上の変換器セル７から過電流検出情報を受信していない（すなわち、単独の変換器セル７からのみ過電流検出情報を受信している）場合（ステップＳ４２においてＮＯ）、制御装置３は、現時点における、過電流検出情報に基づく再起動処理の回数が閾値Ｘ以上であるか否かを判断する（ステップＳ４４）。以下の説明では、“再起動処理の回数”とは変換器セル７からの過電流検出情報に基づく再起動処理の回数を意味するものとする。過電流検出情報に基づく再起動処理とは、後述するステップＳ４６における再起動処理である。また、制御装置３は、過電流検出情報に基づく再起動処理を実行する毎に再起動処理の回数をカウントするものとする。閾値Ｘは、１以上の整数であり、系統運用者によって任意に決定される。

再起動処理の回数が閾値Ｘ未満である場合（ステップＳ４４においてＮＯ）、制御装置３は、事故発生時（例えば、事故が発生したと判定した時点）から規定時間経過後に再起動処理を実行して（ステップＳ４６）、ステップＳ３０の処理に戻る。再起動処理の回数が閾値Ｘ未満である場合には、変換器セル７による過電流検出が誤検出である可能性を鑑みて、再起動処理により電力変換器２の運転が継続される。

再起動処理の回数が閾値Ｘ以上である場合（ステップＳ４４においてＹＥＳ）、制御装置３は、過電流検出情報を制御装置３に送信した単独の変換器セル７（以下、便宜上「変換器セル７＿ｉ」とも称する。）のバイパス要素５１を投入するための処理を実行し、電力変換器２の再起動処理を実行して（ステップＳ４８）、ステップＳ３０に戻る。具体的には、制御装置３は、変換器セル７＿ｉの単独故障であると判定し、変換器セル７＿ｉを短絡させるためにバイパス要素５１を投入するための投入信号を変換器セル７＿ｉに送信する。そして、制御装置３は、電力変換器２の再起動処理を実行して、残りの変換器セル７での運転を継続する。

上記フローチャートによると、制御装置３は以下のような機能を有する。
通常事故が発生している場合（例えば、ステップＳ３６においてＹＥＳ）、制御装置３は、通常事故が発生してから規定時間経過後に電力変換器２の再起動処理を実行する（例えば、ステップＳ４０）。

事故が発生しておらず、かつ２以上の変換器セル７から過電流検出情報を受信した場合（例えば、ステップＳ４２においてＹＥＳ）、制御装置３は、電力変換器２の動作の停止処理を実行する（例えば、ステップＳ３８）。

再起動処理（例えば、ステップＳ４６の再起動処理）が１回もなされていない場合、制御装置３は、電力系統において事故が発生しておらず、かつ変換器セル７＿ｉからのみ過電流検出情報を受信した場合（例えば、ステップＳ４２においてＮＯ）、電力変換器２の再起動処理を実行する（例えば、ステップＳ４６）。

制御装置３は、再起動処理（例えば、ステップＳ４６）の後、変換器セル７＿ｉから過電流検出情報をさらに受信したか否かを判断し（例えば、ステップＳ３０）、過電流検出情報をさらに受信していない場合（例えば、ステップＳ３０においてＮＯ）、変換器セル７＿ｉにおける過電流の検出が誤検出であると判定する。この場合、電力変換器２の運転は継続される。

一方、再起動処理（例えば、ステップＳ４６）の後、制御装置３は、変換器セル７＿ｉのみから過電流検出情報をさらに受信した場合であって、かつ再起動処理の回数が閾値Ｘ以上である場合（例えば、ステップＳ４２においてＮＯかつステップＳ４４においてＹＥＳ）、変換器セル７＿ｉにおけるバイパス要素５１を投入する処理および電力変換器２の再起動処理を実行する（ステップＳ４８）。なお、閾値Ｘが“１”である場合には、制御装置３は、変換器セル７＿ｉのみから過電流検出情報をさらに受信した場合（例えば、ステップＳ４２においてＮＯ）、変換器セル７＿ｉにおけるバイパス要素５１を投入する処理および電力変換器２の再起動処理を実行してもよい（例えば、ステップＳ４８）。

＜変形例＞
図６は、本実施の形態の変形例に従う変換器セルを示す図である。図６を参照して、変換器セル７Ａは、セル制御部３５Ａと、直列接続されたスイッチング回路２１Ｐおよびスイッチング回路２１Ｎと、バイパス要素５１と、高電位側の入出力端子Ｇ１と、低電位側の入出力端子Ｇ２とを含む。

スイッチング回路２１Ｐ，２１Ｎは、ハーフブリッジ回路で構成される。具体的には、スイッチング回路２１Ｐは、半導体回路３１，３２と、コンデンサ２７Ｐとを含む。スイッチング回路２１Ｐの構成は、図２のスイッチング回路２１の構成と同様であるが、区別のため、便宜上“Ｐ”との符号が付されている。入出力端子Ｇ１は、スイッチング素子３１ｓの負極端子とスイッチング素子３２ｓの正極端子との接続点に接続される。

スイッチング回路２１Ｎは、半導体回路３３，３４と、コンデンサ２７Ｎとを含む。半導体回路３３は、スイッチング素子３３ｓと、ダイオード３３ｄとを含む。ダイオード３３ｄは、スイッチング素子３３ｓと逆並列に接続されるＦＷＤである。半導体回路３４は、スイッチング素子３４ｓと、ダイオード３４ｄとを含む。ダイオード３４ｄは、スイッチング素子３４ｓと逆並列に接続されるＦＷＤである。スイッチング素子３３ｓ，３４ｓは、スイッチング素子３１ｓ，３２ｓと同様の半導体スイッチング素子（例えば、ＩＧＢＴ，ＭＯＳＦＥＴ）により構成される。

コンデンサ２７Ｎは、半導体回路３３（例えば、スイッチング素子３３ｓ）および半導体回路３４（例えば、スイッチング素子３４ｓ）を含む直列体に並列接続される。スイッチング素子３３ｓの負極端子とスイッチング素子３４ｓの正極端子との接続点には、入出力端子Ｇ２が接続される。コンデンサ２７Ｎの正極端子は半導体回路３３の正極端子と接続され、コンデンサ２７Ｎの負極端子は半導体回路３４の負極端子と接続される。半導体回路３２の負極端子およびコンデンサ２７Ｐの負極端子は、半導体回路３３の正極端子およびコンデンサ２７Ｎの正極端子に接続される。

変換器セル７Ａでは、２つのスイッチング回路２１Ｐ，２１Ｎが直列接続されているため、各スイッチング回路２１Ｐ，２１Ｎへの印加電圧が低減される。したがって、このような変換器セル７Ａの構成は、高電圧適用のＭＭＣにおいて変換器セル７Ａを小型化および高密度化する場合に特に有用である。

半導体回路３１において、過電流（例えば、短絡電流）が発生する場合、短絡電流の時間変化分に基づいて短絡電流の経路に発生する自己誘導起電力により、半導体回路３１のエミッタ側の寄生インダクタンス８１に電圧が発生する。セル制御部３５Ａは、寄生インダクタンス８１の電圧に基づいて、半導体回路３１（例えば、スイッチング素子３１ｓ）に流れる短絡電流を検出する。例えば、セル制御部３５Ａは、寄生インダクタンス８１の電圧が規定電圧以上である場合に、半導体回路３１に流れる短絡電流（すなわち、過電流）が発生したと判断する。同様に、セル制御部３５Ａは、半導体回路３４のエミッタ側の寄生インダクタンス８２の電圧が規定電圧以上である場合に、半導体回路３４（例えば、スイッチング素子３４ｓ）に流れる短絡電流（すなわち、過電流）が発生したと判断する。

なお、図２の構成のように、電流検出器４１を設けることにより、過電流を検出してもよい。例えば、一方の電流検出器４１を、半導体回路３１と入出力端子Ｇ１との間に設け、他の電流検出器４１を、半導体回路３４とコンデンサ２７Ｎとの間に設ける構成であってもよい。

セル制御部３５Ａは、スイッチング素子３１ｓおよびスイッチング素子３４ｓのうちのいずれかに過電流が流れたことを検出すると、スイッチング素子３１ｓ～３４ｓをゲートブロック（例えば、オフ状態に固定）する。セル制御部３５Ａは、スイッチング素子３１ｓが故障に至るまでの数μｓ～数十μｓ以内に当該遮断を実現することにより、過電流を除去する。セル制御部３５Ａは、通常制御する場合のスイッチング動作よりも遅いスイッチング動作により、遮断させる「ソフト遮断」という動作によりスイッチング素子３１ｓを遮断してもよい。これは、半導体スイッチング素子の飽和電流は通常制御する電流よりも大きいため、遮断時に半導体スイッチング素子の両端に発生するサージ電圧を抑制させるために行なわれる。

セル制御部３５Ａは、当該過電流を検出したことを示す過電流検出情報を制御装置３に送信する。制御装置３は、当該過電流検出情報を受信した場合、電力変換器２に含まれるすべての変換器セル７Ａの各々に対して、当該変換器セル７Ａのスイッチング素子３１ｓ～３４ｓをゲートブロックするように指示する（例えば、指示情報を送信する）。各変換器セル７Ａのセル制御部３５Ａは、当該指示に従って、スイッチング素子３１ｓ～３４ｓをゲートブロックする。

以下、変形例に従う変換器セル７Ａおよび制御装置３の処理手順について説明する。変換器セル７Ａのセル制御部３５Ａが過電流を検出してから過電流検出情報を送信するまでの流れについては図４と同様である。具体的には、セル制御部３５Ａは、スイッチング素子３１ｓおよび３４ｓのうちのいずれかに流れる過電流を検出した場合、変換器セル７Ａ内のスイッチング素子３１ｓ～３４ｓをゲートブロックし、過電流検出情報を制御装置３に送信する。

図７は、本実施の形態の変形例に従う制御装置３の処理手順の一例を示すフローチャートである。図７における制御装置３の処理は、制御装置３内の処理回路により実行される。

図７を参照して、制御装置３は、少なくとも１つの変換器セル７Ａから過電流検出情報を受信したか否かを判断する（ステップＳ６０）。いずれの変換器セル７Ａからも過電流検出情報を受信していない場合（ステップＳ６０においてＮＯ）、制御装置３はステップＳ６０の処理を継続する。制御装置３は、少なくとも１つの変換器セル７から過電流検出情報を受信した場合（ステップＳ６０においてＹＥＳ）、電力変換器２内のすべての変換器セル７Ａに対して、各スイッチング素子３１ｓ～３４ｓのゲートブロックを指示するためのゲートブロック信号を送信する（ステップＳ６２）。

ステップＳ６４，Ｓ６６，Ｓ６８の処理は、それぞれ図５のステップＳ３４，Ｓ３６，Ｓ３８の処理と同様である。なお、ステップＳ６８で実行されるシステム停止処理は、電力変換器２内のすべての変換器セル７Ａのスイッチング素子３１ｓ～３４ｓをゲートブロックするための処理と、遮断器を開放する処理と、電力変換器２の動作を完全に停止させるための規定の停止処理とを含む。

ステップＳ７０において、制御装置３は、事故発生時から規定時間経過後に電力変換器２を再起動するための再起動処理を実行する。再起動処理は、例えば、電力変換器２のすべての変換器セル７Ａのスイッチング素子３１ｓ～３４ｓをゲートブロック状態からデブロック状態に移行させるための処理と、電力変換器２の出力電圧を通常状態に戻すための処理とを含む。

ステップＳ７２，Ｓ７４，Ｓ７６の処理は、それぞれ図５のステップＳ４２，Ｓ４４，Ｓ４６の処理と同様である。

再起動処理の回数が閾値Ｘ以上である場合（ステップＳ７４においてＹＥＳ）、制御装置３は、過電流検出情報を制御装置３に送信した単独の変換器セル７Ａ（以下、便宜上「変換器セル７Ａ＿ｉ」とも称する。）のバイパス要素５１を投入するための処理を実行し、電力変換器２の再起動処理を実行して（ステップＳ７８）、ステップＳ６０に戻る。具体的には、制御装置３は、変換器セル７Ａ＿ｉの単独故障であると判定し、変換器セル７Ａ＿ｉを短絡させるためにバイパス要素５１を投入（すなわち、閉路）するための投入信号と、変換器セル７Ａ＿ｉのスイッチング素子３２ｓ，３３ｓをオン状態に制御する信号とを変換器セル７Ａ＿ｉに送信する。

ここで、バイパス要素５１の閉動作直前にスイッチング素子３２ｓ，３３ｓをオン状態に制御する理由は、突入過電流によるバイパス要素５１の損傷を防止するためである。例えば、半導体回路３１（例えば、スイッチング素子３１ｓ）が短絡異常である場合には、スイッチング素子３２ｓをオン状態とすることにより、コンデンサ２７Ｐ、半導体回路３１、半導体回路３２の経路Ｒ１で過電流が流れる。これにより、コンデンサ２７Ｐのエネルギーが消費されるため、バイパス要素５１が実際に閉路される時点では、コンデンサ２７Ｐに蓄積されたエネルギーが十分消費された状態となる。したがって、バイパス要素５１の閉路後に、コンデンサ２７Ｐ、半導体回路３１、バイパス要素５１、半導体回路３３の経路で流れる過電流が抑制され、バイパス要素５１の損傷を防止できる。

また、半導体回路３４（例えば、スイッチング素子３４ｓ）が短絡異常である場合には、スイッチング素子３３ｓをオン状態とすることにより、コンデンサ２７Ｎ、半導体回路３３、半導体回路３４の経路Ｒ２で過電流が流れる。これにより、コンデンサ２７Ｎのエネルギーが消費されるため、バイパス要素５１が実際に閉路される時点では、コンデンサ２７Ｎに蓄積されたエネルギーが十分消費された状態となる。したがって、バイパス要素５１の閉路後に、コンデンサ２７Ｎ、半導体回路３２、バイパス要素５１、半導体回路３４の経路で流れる過電流が抑制され、バイパス要素５１の損傷を防止できる。

＜利点＞
本実施の形態によると、上位装置である制御装置と各変換器セルのセル制御部とで協調することにより、各変換器セルを適切に保護できるとともに、どのような処理（例えば、システム停止処理、電力変換器２の再起動処理、バイパス要素５１の投入処理）をすべきであるのか適切に判断できる。

その他の実施の形態．
上述した実施の形態において、セル制御部３５は、変換器セル７において過電流を検出した場合に過電流の検出回数をカウントし、当該検出回数が閾値Ｘ以上である場合に変換器セル７におけるバイパス要素５１を投入する処理を実行してもよい。例えば、閾値Ｘが“２”に設定されているとする。セル制御部３５が、変換器セル７において１回目の過電流を検出した場合に過電流検出信号を制御装置３に送信し、制御装置３が再起動処理を実行する。その後、セル制御部３５は、２回目の過電流を検出した場合、バイパス要素５１の投入を実行する。検出回数のカウンタ数は、電力変換器２の起動時にリセット可能であってもよいし、上位装置（例えば、制御装置３）からの指示あるいはタイマーによってリセット可能であってもよい。

上述の実施の形態として例示した構成は、本開示の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本開示の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 電力変換装置、２ 電力変換器、３ 制御装置、４ｕ，４ｖ，４ｗ レグ回路、５ 上アーム、６ 下アーム、７，７Ａ 変換器セル、８Ａ，８Ｂ リアクトル、９Ａ，９Ｂ アーム電流検出器、１０ 交流電圧検出器、１１Ａ，１１Ｂ 直流電圧検出器、１２ 交流回路、１３ 連系変圧器、１４ 直流回路、１６ 交流電流検出器、２１，２１Ｎ，２１Ｐ スイッチング回路、２７，２７Ｎ，２７Ｐ コンデンサ、３１～３４ 半導体回路、３１ｄ～３４ｄ ダイオード、３１ｓ～３４ｓ スイッチング素子、３５，３５Ａ セル制御部、４１ 電流検出器、４５ 電圧検出部、５１ バイパス要素、７０ 入力変換器、７１ サンプルホールド回路、７２ マルチプレクサ、７３ Ａ／Ｄ変換器、７４ ＣＰＵ、７５ ＲＡＭ、７６ ＲＯＭ、７７ 入出力インターフェイス、７８ 補助記憶装置、７９ バス、８１，８２ 寄生インダクタンス、１０００ 電力変換システム。

Claims (8)

1. 直列接続された複数の変換器セルを含む電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記複数の変換器セルの各々は、
   セル制御部と、
   第１入出力端子および第２入出力端子と、
   複数のスイッチング素子と、
   前記複数のスイッチング素子を介して前記第１入出力端子および前記第２入出力端子に接続されるエネルギー蓄積要素とを含み、
   前記セル制御部は、前記複数のスイッチング素子のいずれかに流れる過電流を検出した場合、前記複数のスイッチング素子をゲートブロックし、前記過電流を検出したことを示す検出情報を前記制御装置に送信し、
   前記制御装置は、前記検出情報を受信した場合、前記複数の変換器セルの各々に対して、当該変換器セルの前記複数のスイッチング素子をゲートブロックするように指示する、電力変換装置。
2. 前記制御装置は、
   前記検出情報を受信した場合、電力系統において事故が発生したか否かを判断し、
   前記事故が発生しておらず、かつ前記複数の変換器セルのうちの１の変換器セルのみから前記検出情報を受信した場合、前記電力変換器の再起動処理を実行する、請求項１に記載の電力変換装置。
3. 前記制御装置は、前記事故が発生しておらず、かつ前記複数の変換器セルのうちの２以上の変換器セルから前記検出情報を受信した場合、前記電力変換器の動作の停止処理を実行する、請求項２に記載の電力変換装置。
4. 前記制御装置は、
   前記再起動処理の後、前記１の変換器セルから前記検出情報をさらに受信したか否かを判断し、
   前記検出情報をさらに受信していない場合、前記１の変換器セルにおける前記過電流の検出が誤検出であると判定する、請求項２または請求項３に記載の電力変換装置。
5. 前記複数の変換器セルの各々は、前記第１入出力端子と前記第２入出力端子との間に接続されるバイパス要素をさらに含み、
   前記制御装置は、前記１の変換器セルのみから前記検出情報をさらに受信した場合であって、かつ前記再起動処理の回数が閾値以上である場合、前記１の変換器セルにおける前記バイパス要素を投入する処理を実行する、請求項４に記載の電力変換装置。
6. 前記複数の変換器セルの各々は、前記第１入出力端子と前記第２入出力端子との間に接続されるバイパス要素をさらに含み、
   前記セル制御部は、
   前記過電流を検出した回数をカウントし、
   前記過電流を検出した回数が閾値以上である場合、対応する前記変換器セルにおける前記バイパス要素を投入する処理を実行する、請求項４に記載の電力変換装置。
7. 前記制御装置は、発生した前記事故が通常事故である場合、前記通常事故が発生してから規定時間経過後に前記電力変換器の再起動処理を実行する、請求項２または請求項３に記載の電力変換装置。
8. 直列接続された複数の変換器セルを含む電力変換器と、
   前記電力変換器を制御する制御装置とを備え、
   前記複数の変換器セルの各々は、
   セル制御部と、
   直列接続された第１スイッチング回路および第２スイッチング回路と、
   第１入出力端子および第２入出力端子とを含み、
   前記第１スイッチング回路は、第１スイッチング素子と、第２スイッチング素子と、前記第１スイッチング素子および前記第２スイッチング素子を含む直列体に並列接続された第１エネルギー蓄積要素とを含み、
   前記第１入出力端子は、前記第１スイッチング素子の負極端子と前記第２スイッチング素子の正極端子との接続点に接続され、
   前記第２スイッチング回路は、第３スイッチング素子と、第４スイッチング素子と、前記第３スイッチング素子および前記第４スイッチング素子を含む直列体に並列接続された第２エネルギー蓄積要素とを含み、
   前記第２入出力端子は、前記第３スイッチング素子の負極端子と前記第４スイッチング素子の正極端子との接続点に接続され、
   前記セル制御部は、前記第１スイッチング素子および前記第４スイッチング素子のうちのいずれかに流れる過電流を検出した場合、前記第１～第４スイッチング素子をゲートブロックし、前記過電流を検出したことを示す検出情報を前記制御装置に送信し、
   前記制御装置は、前記検出情報を受信した場合、前記複数の変換器セルの各々に対して、当該変換器セルの前記第１～第４スイッチング素子をゲートブロックするように指示する、電力変換装置。

Images