KR20230042109A

KR20230042109A - 전원 장치

Info

Publication number: KR20230042109A
Application number: KR1020237006523A
Authority: KR
Inventors: 시아오첸 장
Original assignee: 도시바 미쓰비시덴키 산교시스템 가부시키가이샤
Priority date: 2021-06-02
Filing date: 2021-06-02
Publication date: 2023-03-27
Also published as: CN116195165A; US20230318594A1; JP7171946B1; WO2022254627A1; JPWO2022254627A1

Abstract

복수의 반도체 스위치(SW1~SWn) 및 기계식 스위치(12)는, 제 1 단자(T1) 및 제 2 단자(T2) 간에 직렬로 접속된다. 복수의 전압 검출기(15)는, 복수의 반도체 스위치(SW1~SWn)에 각각 대응하여 설치되고, 대응하는 반도체 스위치의 단자간 전압을 검출한다. 복수의 구동 회로(GD1~GDn)는, 복수의 반도체 스위치(SW1~SWn)에 각각 대응하여 설치되고, 주 제어부(40)로부터의 제어 신호에 응답하여, 대응하는 반도체 스위치를 오프시킨다. 각 구동 회로는, 대응하는 반도체 스위치의 단자간 전압과, 복수의 반도체 스위치의 다른 1개의 반도체 스위치의 단자간 전압이 일치하는지 여부를 판정하고, 판정 결과를 출력한다. 주 제어부(40)는, 복수의 구동 회로(GD1~GDn)의 각각으로부터 주어지는 판정 결과에 근거하여, 복수의 반도체 스위치(SW1~SWn)가 정상으로 오프되지 않는 차단 이상을 검출한다.

Description

전원 장치

본 개시는, 전원 장치에 관한 것이다.

일본 특허공개평성 제2-106158호 공보(특허문헌 1)에는, 복수의 자기 소호형의 반도체 스위칭 소자를 직렬 접속하여 구성된 회로를 갖는 전력 변환 장치가 개시된다. 특허문헌 1에서는, 각 반도체 스위칭 소자에 대해, 차단 불능을 검출하기 위한 검출 수단을 마련한다. 검출 수단은, 반도체 스위칭 소자인 GTO(Gate Turn-Off thyristor)의 단자간 전압을 이용하여, 차단 불능을 검출하도록 구성된다.

[특허문헌 1] 일본 특허공개평성 제2-106158호 공보

부하에 교류 전력을 공급하기 위한 전원 장치로서, 순간 정전 보상 장치(Multiple Power Compensator)가 있다. 순간 정전 보상 장치는, 일반적으로, 교류 전원 및 부하의 사이에 접속되고, 교류 전원의 정전 또는 순간 전압 저하가 발생한 경우에도 안정된 교류 전력을 중단없이 부하에 공급하는 것이 가능하게 구성된다.

순간 정전 보상 장치에는, 교류 전원 및 부하의 사이에 직렬 접속된 기계식 스위치 및 스위치 회로를 갖는 것이 있다. 스위치 회로는, 복수의 반도체 스위치를 직렬 접속하여 구성되어 있다. 교류 전원의 정상시에는, 기계식 스위치 및 복수의 반도체 스위치를 도통(온)시키는 것에 의해, 전원 장치는 교류 전원의 교류 전력을 부하에 공급한다. 한편, 교류 전원의 정전 또는 순간 전압 저하의 발생시에는, 기계식 스위치 및 복수의 반도체 스위치를 차단(오프)시키고, 또한, 전력 변환기를 경유하여 력 저장 장치로부터 부하에의 전력 공급을 개시한다.

이러한 전원 장치에 있어서, 복수의 반도체 스위치의 어느 하나가 차단 불능으로 되는 차단 이상이 발생하면, 스위치 회로의 내부에서는, 스위치 회로의 입력 단자 및 출력 단자간의 전압차가, 정상으로 오프된 일부의 반도체 스위치에 집중적으로 인가될 가능성이 있다. 따라서, 복수의 반도체 스위치의 차단 이상을 검출하는 수단이 필요하다.

그러나, 기계식 스위치 및 스위치 회로가 동시에 오프되면, 전원 장치의 입력 단자 및 출력 단자의 전압차가 대부분 기계식 스위치의 단자 사이에 인가된다. 이것은, 반도체 스위치의 오프 저항(오프 시의 저항)에 비해, 기계식 스위치의 오프 저항이 충분히 큰 것에 의한다. 그 때문에, 정상으로 오프된 반도체 스위치의 단자간 전압은 영 전압에 가까운 값으로 되고, 차단 이상이 생긴 반도체 스위치의 단자간 전압과의 사이에 유의차가 나타나기 어려워진다. 따라서, 상기 특허문헌 1에 기재되는 바와 같이, 반도체 스위치의 단자간 전압을 이용하면, 실수로 차단 이상의 발생을 검출하는 것이 염려된다.

본 개시는 상술한 바와 같은 문제점을 해결하기 위해서 이루어진 것이며, 본 개시의 목적은, 직렬 접속된 복수의 반도체 스위치 및 기계식 스위치를 구비하는 전원 장치에 있어서, 복수의 반도체 스위치의 차단 이상을 정확하게 검출하는 것이다.

본 개시의 일 형태에 따른 전원 장치는, 교류 전원으로부터 공급되는 교류 전압을 받는 제 1 단자와, 부하에 접속되는 제 2 단자와, 복수의 반도체 스위치와, 기계식 스위치와, 복수의 전압 검출기와, 제어 장치를 구비한다. 복수의 반도체 스위치는, 제 1 단자 및 제 2 단자 사이에 직렬로 접속된다. 기계식 스위치는, 제 1 단자 및 제 2 단자 사이에, 복수의 반도체 스위치와 직렬로 접속된다. 복수의 전압 검출기는, 복수의 반도체 스위치에 각각 대응하여 설치되고, 대응하는 반도체 스위치의 단자간 전압을 검출한다. 제어 장치는, 주 제어부와, 복수의 구동 회로를 포함한다. 주 제어부는, 제 1 단자가 받는 교류 전압에 근거하여, 복수의 반도체 스위치 및 기계식 스위치의 온 오프를 제어한다. 복수의 구동 회로는, 복수의 반도체 스위치에 각각 대응하여 설치되고, 주 제어부로부터의 제어 신호에 응답하여, 대응하는 반도체 스위치를 오프시킨다. 복수의 구동 회로의 각각은, 판정부를 포함한다. 판정부는, 대응하는 반도체 스위치의 단자간 전압과, 복수의 반도체 스위치의 다른 1개의 반도체 스위치의 단자간 전압이 일치하는지 여부를 판정하고, 판정 결과를 출력한다. 주 제어부는, 복수의 구동 회로의 각각으로부터 주어지는 판정부의 출력 신호에 근거하여, 복수의 반도체 스위치가 정상으로 오프되지 않는 차단 이상을 검출한다.

본 개시에 의하면, 직렬 접속된 복수의 반도체 스위치 및 기계식 스위치를 구비하는 전원 장치에 있어서, 복수의 반도체 스위치의 차단 이상을 정확하게 검출할 수 있다.

도 1은 실시의 형태 1에 따른 전원 장치의 개략 구성을 나타내는 도면이다.
도 2는 도 1에 나타낸 반도체 스위치의 다른 구성예를 나타내는 회로도이다.
도 3은 도 1에 나타낸 제어 장치 중 기계식 스위치 및 스위치 회로의 제어에 관련하는 부분의 구성을 나타내는 회로 블럭도이다.
도 4는 도 3에 나타낸 게이트 구동 회로의 구성을 나타내는 회로 블럭도이다.
도 5는 도 4에 나타낸 판정부의 제 1 구성예를 나타내는 회로 블럭도이다.
도 6은 주 제어부에 있어서의 반도체 스위치의 차단 이상의 판정 처리를 설명하는 도면이다.
도 7은 도 4에 나타낸 판정부의 참고예를 나타내는 회로 블럭도이다.
도 8은 게이트 구동 회로의 동작을 나타내는 타이밍 차트이다.
도 9는 도 4에 나타낸 판정부의 제 2 구성예를 나타내는 회로 블럭도이다.
도 10은 게이트 구동 회로의 동작을 나타내는 타이밍 차트이다.
도 11은 도 4에 나타낸 판정부의 제 3 구성예를 나타내는 회로 블럭도이다.
도 12는 게이트 구동 회로의 동작을 나타내는 타이밍 차트이다.

이하에, 본 개시의 실시의 형태에 대해 도면을 참조하여 상세하게 설명한다. 또, 이하에서는 도면 중의 동일 또는 상당 부분에는 동일 부호를 붙이고 그 설명은 원칙적으로 반복되지 않는 것으로 한다.

［실시의 형태 1］

도 1은, 실시의 형태 1에 따른 전원 장치의 개략 구성을 나타내는 도면이다.

도 1에 나타내는 바와 같이, 실시의 형태 1에 따른 전원 장치(10)는, 교류 전원(1) 및 부하(2)의 사이에 접속되고, 교류 전원(1)으로부터 교류 전력을 받아 부하(2)에 교류 전력을 공급하도록 구성된다. 전원 장치(10)는, 예를 들면, 교류 전원(1)의 정전 또는 순간 전압 저하가 발생한 경우에 있어서, 안정된 교류 전력을 중단없이 부하(2)에 공급하기 위한 장치(예를 들면, 순간 정전 보상 장치)에 적용될 수 있다.

교류 전원(1)은, 대표적으로는 상용 교류 전원이며, 상용 주파수의 교류 전력을 전원 장치(10)에 공급한다. 부하(2)는, 전원 장치(10)로부터 공급되는 상용 주파수의 교류 전력에 의해 구동된다. 또, 도 1에서는, 일상 교류 전력에 관련하는 부분만이 나타나고 있지만, 전원 장치(10)는 삼상 교류 전력을 받아 삼상 교류 전력을 출력하도록 해도 좋다.

도 1에 나타내는 바와 같이, 전원 장치(10)는, 입력 단자 T1, 출력 단자 T2, 직류 단자 T3, 기계식 스위치(12), 스위치 회로(14), 쌍방향 컨버터(16), 전압 검출기(15, 18, 20), 및 제어 장치(30)를 구비한다.

입력 단자 T1은, 교류 전원(1)에 전기적으로 접속되고 있고, 교류 전원(1)으로부터 공급되는 상용 주파수의 교류 전압 VI를 받는다. 입력 단자 T1은 「제 1 단자」의 하나의 실시예에 대응한다.

기계식 스위치(12)는, 입력 단자 T1과 출력 단자 T2 사이에 전기적으로 접속된다. 기계식 스위치(12)는, 제어 장치(30)로부터 주어지는 H(논리 하이) 레벨의 제어 신호 S0에 응답하여 도통(온)되고, L(논리 로우) 레벨의 제어 신호 S0에 응답하여 차단(오프)된다. 또, 기계식 스위치(12)는, 온 상태에 있어서 L 레벨의 제어 신호 S0를 받았을 때에는, 제어 신호 S0를 받고 나서 수십 밀리초 후에 오프된다.

출력 단자 T2는 부하(2)에 접속된다. 부하(2)는, 출력 단자 T2로부터 공급되는 교류 전압 VO에 의해 구동된다. 출력 단자 T2는 「제 2 단자」의 하나의 실시예에 대응한다.

직류 단자 T3은 배터리(3)에 접속된다. 배터리(3)는, 직류 전력을 축적하는 「전력 저장 장치」의 하나의 실시예에 대응한다. 전력 저장 장치로서, 배터리(3)를 대신하여, 전기 이중층 콘덴서를 직류 단자 T3에 접속해도 좋다. 직류 단자 T3의 직류 전압 VB(배터리(3)의 단자간 전압)의 순간값은, 제어 장치(30)에 의해 검출된다.

스위치 회로(14)는, 입력 단자 T1 및 출력 단자 T2의 사이에 기계식 스위치(12)에 전기적으로 직렬로 접속된다. 스위치 회로(14)는, 입력 노드(14a) 및 출력 노드(14b)와, n개(n은 2 이상의 정수)의 반도체 스위치 SW1~SWn을 갖는다.

입력 노드(14a)는 기계식 스위치(12)를 거쳐 입력 단자 T1에 전기적으로 접속되고, 출력 노드(14b)는 출력 단자 T2에 접속된다. 반도체 스위치 SW1~SWn은, 입력 노드(14a) 및 출력 노드(14b)의 사이에 직렬로 접속된다. 도 1의 예에서는, n=4이다. 다만, 반도체 스위치의 수 n은 4로 한정되지 않는다.

반도체 스위치 SW1~SWn은, 제어 장치(30)로부터 각각 입력되는 게이트 신호 G1~Gn에 의해 온 오프가 제어된다. 이하에서는, 반도체 스위치 SW1~SWn을 포괄적으로 표기하는 경우에는, 간단히 「반도체 스위치 SW」라고도 부르고, 게이트 신호 G1~Gn을 포괄적으로 표기하는 경우에는, 간단히 「게이트 신호 G」라고도 부른다.

반도체 스위치 SWi(i는 1 이상 n 이하의 정수)는, IGBT(Insulated Gate Bipolar Transistor) Qi와, IGBTQi와 역병렬로 접속되는 다이오드 Di와, 스너버 회로 SNi와, 배리스터 Zi를 갖는다. IGBTQi의 콜렉터는 입력 노드(14a)에 전기적으로 접속되고, 이미터는 출력 노드(14b)에 전기적으로 접속된다. 다이오드 Di는, 출력 노드(14b)로부터 입력 노드(14a)로 향하는 방향을 순방향으로 하여 접속된다. 또, 반도체 스위치 SWi에는, IGBT에 한정하지 않고, 임의의 자기 소호형의 반도체 스위칭 소자를 이용할 수 있다. 이하에서는, IGBTQ1~Qn을 포괄적으로 표기하는 경우에는, 간단히 「IGBTQ」라고도 부르고, 스너버 회로 SN1~SNn을 포괄적으로 표기하는 경우에는, 간단히 「스너버 회로 SN」라고도 부르고, 배리스터 Z1~Zn을 포괄적으로 표기하는 경우에는, 간단히 「배리스터 Z」라고도 부른다.

반도체 스위치 SW(IGBTQ)는, H 레벨의 게이트 신호 G에 의해 온되고, L 레벨의 게이트 신호 G에 의해 오프된다. 즉, H 레벨의 게이트 신호 G는 반도체 스위치 SW(IGBTQ)를 온하기 위한 온 지령(도통 지령)에 상당하고, L 레벨의 게이트 신호 G는 반도체 스위치 SW(IGBTQ)를 오프하기 위한 오프 지령(차단 지령)에 상당한다.

스너버 회로 SN1~SNn은, 각각 IGBTQ1~IGBTQn에 병렬 접속되고, 대응하는 IGBTQ를 서지 전압으로부터 보호한다. 스너버 회로 SN은, 예를 들면, 대응하는 IGBTQ의 컬렉터 이미터간에 직렬 접속된 저항 소자 및 콘덴서를 갖는다. IGBTQ에 전류가 흐르고 있는 경우에, IGBTQ를 돌연 오프시키면, 자기 인덕턴스에 의해 IGBTQ의 컬렉터 이미터간에 서지 전압이 발생한다. 스너버 회로 SN은, 그러한 서지 전압을 억제하는 것에 의해 IGBTQ를 보호한다.

배리스터 Z1~Zn은, 각각 IGBTQ1~Qn에 병렬 접속된다. 배리스터 Z는, 저항값이 전압 의존성을 갖는 저항기이다. 배리스터 Z는, 예를 들면, ZnR(Zinc oxide nonlinear resistor)이다. 배리스터 Z의 저항값은, 그 단자간 전압에 따라 변화하고, 소정의 임계값 전압을 초과하면 갑자기 저하한다. 따라서, IGBTQ의 컬렉터 이미터간 전압이 임계값 전압을 초과하는 것을 방지하고, IGBTQ가 서지 전압에 의해 파괴되는 것을 방지할 수 있다.

또, 반도체 스위치 SW는, 도 1의 구성으로 한정되는 것은 아니고, 예를 들면 도 2에 나타내는 구성으로 할 수도 있다. 도 2의 예에서는, 반도체 스위치 SW는, 역직렬로 접속된 IGBTQA, QB와, IGBTQA, QB에 각각 역병렬로 접속되는 다이오드 D1A, D1B와, 스너버 회로 SN과, 배리스터 Z를 갖는다. IGBTQA의 콜렉터는 입력 노드(14a)에 전기적으로 접속되고, 이미터는 IGBTQB의 이미터에 접속된다. IGBTQB의 콜렉터는 출력 노드(14b)에 전기적으로 접속된다. 다이오드 DA는 출력 노드(14b)로부터 입력 노드(14a)로 향하는 방향을 순방향으로 하여 접속된다. 다이오드 DB는, 입력 노드(14a)로부터 출력 노드(14b)로 향하는 방향을 순방향으로 하여 접속된다. 스너버 회로 SN 및 배리스터 Z는, IGBTQA, QB의 직렬 회로와 병렬로 접속된다.

도 1에 돌아와, 쌍방향 컨버터(16)는, 스위치 회로(14)의 출력 노드(14b)와 직류 단자 T3 사이에 접속된다. 쌍방향 컨버터(16)는, 출력 노드(14b)에 출력되는 교류 전력과 배터리(3)에 저장되는 직류 전력 사이에 쌍방향으로 전력 변환을 행하도록 구성된다. 쌍방향 컨버터(16)는 「전력 변환기」의 하나의 실시예에 대응한다.

쌍방향 컨버터(16)는, 교류 전원(1)으로부터 교류 전력이 공급되고 있는 정상시에는, 교류 전원(1)으로부터 스위치 회로(14)를 거쳐 공급되는 교류 전력을 직류 전력으로 변환하고, 그 직류 전력을 배터리(3)에 저장한다. 한편, 교류 전원(1)으로부터의 교류 전력의 공급이 정지하는 정전 또는, 교류 전원(1)의 순간 전압 저하의 발생시에는, 쌍방향 컨버터(16)는, 배터리(3)의 직류 전력을 상용 주파수의 교류 전력으로 변환하고, 그 교류 전력을 부하(2)에 공급한다.

쌍방향 컨버터(16)는, 도시는 생략하지만, 복수의 반도체 스위칭 소자를 갖는다. 복수의 반도체 스위칭 소자는, 제어 장치(30)에 의해 생성되는 제어 신호에 의해 온 오프가 제어된다. 제어 신호는, 펄스 신호열이며, PWM(Pulse Width Modulator) 신호이다. 쌍방향 컨버터(16)는, 제어 신호에 응답하여 복수의 반도체 스위칭 소자를 온 또는 오프시키는 것으로, 출력 노드(14b)에 출력하는 교류 전력과 직류 단자 T3에 입출력되는 직류 전력 사이에 쌍방향의 전력 변환을 실행할 수 있다.

전압 검출기(18)는, 교류 전원(1)으로부터 입력 단자 T1에 공급되는 교류 전압 VI의 순간값을 검출하고, 그 검출값을 나타내는 신호를 제어 장치(30)에 부여한다. 제어 장치(30)는, 교류 전압 VI의 순간값에 근거하여, 교류 전원(1)이 정상인지 여부를 판정한다. 예를 들면, 제어 장치(30)는, 교류 전압 VI가 미리 정해진 하한 전압보다 높은 경우에는, 교류 전원(1)이 정상이라고 판정한다. 제어 장치(30)는, 교류 전압 VI가 하한 전압보다 저하한 경우에는, 교류 전원(1)이 정상적이 아니라고(이상임) 판정한다.

전압 검출기(20)는, 출력 단자 T2에 나타나는 교류 전압 VO의 순간값을 검출하고, 그 검출값을 나타내는 신호를 제어 장치(30)에 부여한다.

전압 검출기(15)는, 반도체 스위치 SW의 단자간 전압 V의 순간값을 검출하고, 그 검출값을 나타내는 신호를 제어 장치(30)에 부여한다. 도 1의 예에서는, 전압 검출기(15)는, 각 반도체 스위치 SW의 IGBTQ의 컬렉터 이미터간의 전압 V의 순간값을 검출한다. 전압 검출기(15)에 의해 검출되는 검출값 V1~Vn은, 각각 반도체 스위치 SW1~SWn의 단자간 전압에 대응한다. 이하에서는, 단자간 전압 V1~Vn을 포괄적으로 표기하는 경우에는, 간단히 「단자간 전압 V」라고도 부른다.

반도체 스위치 SW가 온 상태인 경우, 반도체 스위치 SW의 단자간 전압 V는 영 전압으로 된다. 한편, 반도체 스위치 SW가 오프 상태인 경우, 반도체 스위치 SW의 단자간 전압 V는 입력 단자 T1에 공급되는 교류 전압 VI와 출력 단자 T2에 나타나는 교류 전압 VO의 전압차에 따른 값으로 된다. 이와 같이 반도체 스위치 SW의 단자간 전압 V는, 이상적으로는, 반도체 스위치 SW의 온 상태와 오프 상태에서 다른 값으로 된다.

제어 장치(30)는, 도시하지 않는 상위 콘트롤러로부터의 지령이나 전압 검출기(18, 20)로부터 입력되는 신호 등을 이용하여, 스위치 회로(14)(반도체 스위치 SW)의 온 오프 및 쌍방향 컨버터(16)의 운전을 제어한다. 제어 장치(30)는, 예를 들면, 마이크로 컴퓨터 등으로 구성할 수 있다. 일례로서 제어 장치(30)는, 도시하지 않는 CPU(Central Processing Unit) 및 메모리를 갖고 있고, 메모리에 미리 저장된 프로그램을 CPU가 실행하는 것에 의한 소프트웨어 처리에 의해, 이하에서 설명하는 제어 동작을 실행할 수 있다. 또는, 당해 제어 동작의 일부 또는 전부에 대해, 소프트웨어 처리를 대신하여, 내장된 전용의 전자 회로 등을 이용한 하드웨어 처리에 의해 실현하는 것도 가능하다.

다음에, 실시의 형태 1에 따른 전원 장치(10)의 동작에 대해 설명한다.

교류 전원(1)의 정상시에는, 제어 장치(30)는, 기계식 스위치(12)에 대해서 H 레벨의 제어 신호 S0를 부여하고, 또한, 스위치 회로(14)의 반도체 스위치 SW1~SWn에 대해서, H 레벨의 게이트 신호 G1~Gn을 각각 부여한다. 기계식 스위치(12) 및 스위치 회로(14)의 반도체 스위치 SW1~SWn이 온되는 것에 의해, 교류 전원(1)으로부터 기계식 스위치(12) 및 스위치 회로(14)를 거쳐 부하(2)에 교류 전력이 공급되고, 부하(2)가 구동된다. 또, 교류 전원(1)으로부터 기계식 스위치(12) 및 스위치 회로(14)를 거쳐 쌍방향 컨버터(16)에 교류 전력이 공급되고, 그 교류 전력이 직류 전력으로 변환되어 배터리(3)에 저장된다. 이 때, 제어 장치(30)는, 배터리(3)의 단자간 전압 VB가 참조 전압 VBr로 되도록 쌍방향 컨버터(16)를 제어한다.

교류 전원(1)의 이상시(교류 전원(1)의 정전시 또는 순간 전압 저하시)에는, 제어 장치(30)는, 기계식 스위치(12)에 대해서 L 레벨의 제어 신호 S0를 부여하고, 또한, 스위치 회로(14)의 반도체 스위치 SW1~SWn에 대해서, L 레벨의 게이트 신호 G1~Gn을 각각 부여한다. 기계식 스위치(12) 및 스위치 회로(14)의 반도체 스위치 SW1~SWn이 순간적으로 오프되는 것과 동시에, 배터리(3)의 직류 전력이 쌍방향 컨버터(16)에 의해 교류 전력으로 변환되어 부하(2)에 공급된다. 따라서, 교류 전원(1)의 이상이 발생한 경우에도, 배터리(3)에 직류 전력이 저장되어 있는 기간은, 부하(2)의 운전을 계속할 수 있다. 이 때, 제어 장치(30)는, 전압 검출기(20)에 의해 검출되는 교류 전압 VO에 근거하여, 교류 전압 VO가 참조 전압 VOr로 되도록 쌍방향 컨버터(16)를 제어한다. 제어 장치(30)는, 배터리(3)의 단자간 전압 VB가 저하하여 하한 전압에 도달한 경우에는, 쌍방향 컨버터(16)의 운전을 정지시킨다.

또, 스위치 회로(14)에 있어서 소자 고장 또는 제어 이상이 발생한 경우에 있어서도, 쌍방향 컨버터(16)를 운전하는 것과 동시에, 기계식 스위치(12) 및 스위치 회로(14)를 오프하는 것에 의해, 배터리(3)의 직류 전력이 쌍방향 컨버터(16)를 경유하여 부하(2)에 공급된다. 따라서, 교류 전원(1) 또는 스위치 회로(14)에 이상이 발생한 경우여도, 중단없이 부하(2)에 안정된 전력을 계속 공급할 수 있다.

그러나, 스위치 회로(14)에 있어서, 반도체 스위치 SW1~SWn의 일부가 차단 불능으로 되는 이상(이하, 「차단 이상」이라고도 부른다)이 생긴 경우, L 레벨의 게이트 신호 G1~Gn(차단 지령)의 발생 중, 당해 일부의 반도체 스위치 SW가 오프하지 않고, 온 상태를 유지하고, 또한, 나머지의 반도체 스위치 SW가 오프한다고 하는 고르지 않은 상태가 발생하는 경우가 있다. 이와 같이 직렬 접속되는 반도체 스위치 SW1~SWn에 고르지 않은 상태가 발생하면, 입력 노드(14a) 및 출력 노드(14b) 사이의 전압차가, 오프 상태로 되어 있는 나머지의 반도체 스위치 SW의 단자 사이에 집중적으로 인가되게 된다. 따라서, 당해 나머지의 반도체 스위치 SW에 과전압이 인가되는 것이 염려된다.

그래서, 본 실시의 형태에서는, 제어 장치(30)는, 스위치 회로(14)를 구성하는 반도체 스위치 SW1~SWn의 차단 이상을 검출하도록 구성된다. 이하, 실시의 형태 1에 따른 전원 장치(10)에 있어서의 스위치 회로(14)의 차단 이상의 검출 처리에 대해 설명한다.

도 3은, 도 1에 나타낸 제어 장치(30) 중 기계식 스위치(12) 및 스위치 회로(14)의 제어에 관련하는 부분의 구성을 나타내는 회로 블럭도이다. 도 3에 나타내는 바와 같이, 제어 장치(30)는, 주 제어부(40)와, 복수의 게이트 구동 회로 GD1~GDn을 갖는다.

주 제어부(40)는, 전압 검출기(18)에 의해 검출되는 교류 전압 VI의 순간값에 근거하여, 교류 전원(1)이 정상인지 여부를 판정한다. 교류 전압 VI가 하한 전압보다 높은 경우에는, 주 제어부(40)는, 교류 전원(1)이 정상이라고 판정한다. 이 경우, 주 제어부(40)는, H 레벨의 제어 신호 S0를 기계식 스위치(12)에 부여하고, 또한, H 레벨의 제어 신호 S1~Sn을 게이트 구동 회로 GD1~GDn에 각각 부여한다.

한편, 교류 전압 VI가 하한 전압보다 낮은 경우에는, 주 제어부(40)는, 교류 전원(1)이 정상이 아니라고 판정한다. 이 경우, 주 제어부(40)는, L 레벨의 제어 신호 S0를 기계식 스위치(12)에 부여하고, 또한, L 레벨의 제어 신호 S1~Sn을 게이트 구동 회로 GD1~GDn에 각각 부여한다. 이하에서는, 게이트 구동 회로 GD1~GDn을 포괄적으로 표기하는 경우에는, 간단히 「게이트 구동 회로 GD」라고도 부르고, 제어 신호 S1~Sn을 포괄적으로 표기하는 경우에는, 간단히 「제어 신호 S」라고도 부른다.

게이트 구동 회로 GD1~GDn은, 반도체 스위치 SW1~SWn에 각각 대응하여 설치된다. 게이트 구동 회로 GD1~GDn은, 주 제어부(40)로부터 주어지는 제어 신호 S1~Sn에 응답하여, 게이트 신호 G1~Gn을 반도체 스위치 SW1~SWn에 각각을 출력한다. 구체적으로는, 제어 신호 S가 H 레벨인 경우에는, 게이트 구동 회로 GD는 H 레벨의 게이트 신호 G를 출력하는 것에 의해, 반도체 스위치 SW를 온 시킨다. 제어 신호 S가 L 레벨인 경우에는, 게이트 구동 회로 GD는, L 레벨의 게이트 신호 G를 출력하는 것에 의해, 반도체 스위치 SW를 오프시킨다.

게이트 구동 회로 GD1~GDn은, 반도체 스위치 SW1~SWn에 설치된 전압 검출기(15)의 출력 신호 V1~Vn을 각각 받는다. 게이트 구동 회로 GD1~GDn은, 전압 검출기(15)의 출력 신호 V1~Vn에 근거하여, 반도체 스위치 SW1~SWn 상태를 판정하고, 판정 결과를 나타내는 신호 DET1~DETn을 주 제어부(40)에 출력한다.

게이트 구동 회로 GD는, 입력 단자 T11, T14, T15 및 출력 단자 T12, T13, T16을 갖는다. 입력 단자 T14는, 주 제어부(40)로부터 제어 신호 S를 받는다. 출력 단자 T12는, 대응하는 반도체 스위치 SW의 IGBTQ의 게이트 단자에 접속된다. 게이트 구동 회로 GD는, 입력 단자 T14에 입력되는 제어 신호 S에 근거하여 게이트 신호 G를 생성하고, 생성한 게이트 신호 G를, 출력 단자 T12를 경유하여 대응하는 IGBTQ의 게이트 단자에 출력한다.

입력 단자 T11은, 대응하는 반도체 스위치 SW로부터 전압 검출기(15)의 출력 신호 V를 받는다. 출력 단자 T13은 주 제어부(40)에 접속된다. 게이트 구동 회로 GD는, 신호 DET를, 출력 단자 T13을 경유하여 주 제어부(40)에 출력한다.

입력 단자 T15는, 다른 1개의 게이트 구동 회로 GD의 출력 단자 T16에 접속된다. 도 3의 예에서는, 게이트 구동 회로 GD2의 입력 단자 T15는, 게이트 구동 회로 GD1의 출력 단자 T16에 접속된다. 게이트 구동 회로 GD3의 입력 단자 T15는, 게이트 구동 회로 GD2의 출력 단자 T16에 접속된다. 게이트 구동 회로 GD4의 입력 단자 T15는, 게이트 구동 회로 GD3의 출력 단자 T16에 접속된다. 게이트 구동 회로 GD1의 입력 단자 T15는, 게이트 구동 회로 GD4의 출력 단자 T16에 접속된다. 즉, 게이트 구동 회로 GDi(i는 2 이상 n 이하의 정수)의 입력 단자 T15는, 게이트 구동 회로 GDi-1의 출력 단자 T16에 접속된다. 다만, 게이트 구동 회로 GD1의 입력 단자 T15는, 게이트 구동 회로 GDn의 출력 단자 T16에 접속된다.

도 4는, 도 3에 나타낸 게이트 구동 회로 GD의 구성을 나타내는 회로 블럭도이다. 도 4에 나타내는 바와 같이, 게이트 구동 회로 GD는, 비교기(50)와, EXOR(배타적 논리합) 회로(52)와, 판정부(54)와, 드라이버(56)를 갖는다.

드라이버(56)는, 입력 단자 T14에 부여된 제어 신호 S에 근거하여, 게이트 신호 G를 생성한다. 드라이버(56)는, 생성한 게이트 신호 G를, 출력 단자 T12를 경유하여 대응하는 반도체 스위치 SW(IGBTQ)에 출력한다. 제어 신호 S가 H 레벨일 때, 드라이버(56)는 H 레벨의 게이트 신호 G를 출력한다. 제어 신호 S가 L 레벨일 때, 드라이버(56)는 L 레벨의 게이트 신호 G를 출력한다.

비교기(50)는, 입력 단자 T1에 입력되는 전압 검출기(15)의 출력 신호 V와, 임계값 전압 Vth를 비교한다. 전압 검출기(15)의 출력 신호 V는, 반도체 스위치 SW의 단자간 전압 V의 검출값을 나타낸다. 상술한 바와 같이, 반도체 스위치 SW가 온 상태일 때에는, 단자간 전압 V는 영 전압이 되고, 반도체 스위치 SW가 오프 상태일 때에는, 단자간 전압 V는 교류 전압 VI와 교류 전압 VO의 전압차에 따른 값으로 된다. 비교기(50)는, 단자간 전압 V의 검출값과 임계값 전압 Vth를 비교하고, 비교 결과를 나타내는 신호 C를 출력한다. 단자간 전압 V의 검출값이 임계값 전압 Vth보다 클 때, 비교기(50)의 출력 신호 C는 H 레벨로 된다. 단자간 전압 V의 검출값이 임계값 전압 Vth보다 작을 때, 비교기(50)의 출력 신호 C는 L 레벨로 된다.

비교기(50)의 출력 신호 C는, EXOR 회로(52)의 제 1 입력 단자에 입력되는 것과 동시에, 출력 단자 T16에 입력된다. 출력 단자 T16에 입력된 신호 C는, 다른 1개의 게이트 구동 회로 GD의 입력 단자 T15에 입력된다.

EXOR 회로(52)는, 제 1 입력 단자에 비교기(50)의 출력 신호 C를 받고, 제2 입력 단자에 입력 단자 T15를 경유하여 다른 1개의 게이트 구동 회로 GD의 비교기(50)의 출력 신호 C를 받는다. EXOR 회로(52)는, 2개의 비교기(50)의 출력 신호 C의 배타적 논리합을 산출하고, 산출 결과를 나타내는 신호 E를 출력한다. 2개의 비교기(50)의 출력 신호 C의 값이 일치하지 않을 때, 즉, 한쪽의 신호 C의 값이 H이며, 다른 쪽의 신호 C의 값이 L일 때, EXOR 회로(52)의 출력 신호 E는 H 레벨로 된다. 2개의 비교기(50)의 출력 신호 C의 값이 일치할 때, EXOR 회로(52)의 출력 신호 E는 L 레벨로 된다.

판정부(54)는, EXOR 회로(52)의 출력 신호 E에 근거하여, 2개의 반도체 스위치 SW의 단자간 전압 V가 일치하는지 여부를 판정한다. 판정부(54)는, 판정 결과를 나타내는 신호 DET를, 출력 단자 T13을 경유하여 주 제어부(40)에 출력한다. 2개의 반도체 스위치 SW의 단자간 전압 V가 일치한다고 판정된 경우, 판정부(54)는 L 레벨의 신호 DET를 출력한다. 2개의 반도체 스위치 SW의 단자간 전압 V가 일치하지 않는다고 판정된 경우, 판정부(54)는 H 레벨의 신호 DET를 출력한다.

도 5는, 도 4에 나타낸 판정부(54)의 제 1 구성예를 나타내는 회로 블럭도이다. 도 5에 나타내는 바와 같이, 판정부(54)는, 지연 회로(60)와, 비교기(62)와, 플립플랍(64)을 갖는다.

지연 회로(60)는, EXOR 회로(52)의 출력 신호 E를 소정 시간 Td1만큼 지연시켜 신호 F를 생성한다. 지연 회로(60)에는, 예를 들면, 입력 단자와 직렬로 접속되는 저항 소자와 입력 단자와 병렬로 접속되는 콘덴서를 갖는 로우패스 필터를 이용할 수 있다. 신호 E가 L 레벨인 경우, 신호 F는 L 레벨로 되어 있다. 신호 E가 L 레벨로부터 H 레벨로 상승하면, 소정 시간 Td1의 경과 후에, 신호 F가 L 레벨로부터 H 레벨로 상승한다. 신호 E가 H 레벨로부터 L 레벨로 하강하면, 소정 시간 Td1의 경과 후에, 신호 F가 H 레벨로부터 L 레벨로 하강한다. 즉, 지연 회로(60)는, 신호 E의 상승 에지 및 하강 에지를 소정 시간 Td1만큼 지연시켜 신호 F를 생성한다. 소정 시간 Td1의 설정 방법에 대해서는 후술한다.

비교기(62)는, 지연 회로(60)의 출력 신호 F의 값과 임계값 Sth를 비교하고, 비교 결과를 나타내는 신호를 출력한다. 임계값 Sth는 0 이상 1 미만의 값을 갖는다. 신호 F의 값이 임계값 Sth보다 클 때, 비교기(62)의 출력 신호의 값은 「1」로 된다. 신호 F의 값이 임계값 Sth보다 작을 때, 비교기(62)의 출력 신호의 값은 「0」으로 된다. 즉, 비교기(62)는, 신호 F가 H 레벨 시에 값 「1」을 출력하고, 신호 F가 L 레벨 시에 값 「0」을 출력한다.

플립플랍(64)은, 세트(S)에 비교기(62)의 출력 신호를 받고, 리셋(R)에 값 「0」을 받는다. S=1, R=0일 때, 출력(Q)은 「1」이 된다. 출력(Q) S=0, R=0일 때, 출력(Q)은 그 상태를 유지한다. 즉, 신호 F가 L 레벨로부터 H 레벨로 상승하면, 플립플랍(64)은 출력 상태를 「1」 상태로 유지한다. 플립플랍(64)의 출력은, 신호 DET로서 출력 단자 T13을 경유하여 주 제어부(40)에 부여된다.

이와 같이 판정부(54)에서는, EXOR 회로(52)의 출력 신호 E가 L 레벨로부터 H 레벨로 상승하면, 소정 시간 Td1의 경과 후에 신호 F가 L 레벨로부터 H 레벨로 상승한다. 신호 F가 L 레벨로부터 H 레벨로 상승하면, 비교기(62)의 출력 신호의 L 레벨로부터 H 레벨로 변화하고, 플립플랍(64)의 출력 신호 DET는 H 레벨로 된다(DET=1).

다만, EXOR 회로(52)의 출력 신호 E가 L 레벨로부터 H 레벨로 상승하고 나서 소정 시간 Td1의 경과 전에 신호 E가 L 레벨로 하강한 경우에는, 신호 F가 L 레벨로부터 H 레벨로 상승하지 않기 때문에, 비교기(62)의 출력 신호는 L 레벨로부터 변화하지 않고, 플립플랍(64)의 출력 신호 DET는 L 레벨로 된다(DET=0).

즉, EXOR 회로(52)의 출력 신호 E가 L 레벨로부터 H 레벨에 상승하고, 상승 에지로부터 소정 시간 Td1에 걸쳐 H 레벨의 상태를 유지하고 있는 경우, 판정부(54)의 출력 신호 DET는 H 레벨로 된다. 한편, 신호 E가 상승 에지로부터 소정 시간 Td1에 걸쳐 H 레벨의 상태를 유지하고 있지 않는 경우에는, 판정부(54)의 출력 신호 DET는 L 레벨로 된다.

상기 구성에 의하면, 2개의 비교기(50)의 출력 신호 C가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우에는, 판정부(54)는, 당해 2개의 출력 신호 C에 각각 대응하는 2개의 반도체 스위치 SW의 단자간 전압 V가 일치하지 않는다고 판정하고, H 레벨의 신호 DET를 출력한다. 한편, 2개의 비교기(50)의 출력 신호 C가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있지 않는 경우에는, 판정부(54)는, 당해 2개의 출력 신호 C에 각각 대응하는 2개의 반도체 스위치 SW의 단자간 전압 V가 일치한다고 판정하고, L 레벨의 신호 DET를 출력한다.

다음에, 도 4 및 도 5를 이용하여, 게이트 구동 회로 GD의 동작에 대해 설명한다. 게이트 구동 회로 GD1~GDn의 동작은 기본적으로 동일하기 때문에, 대표적으로 게이트 구동 회로 GD2의 동작을 설명한다.

게이트 구동 회로 GD2에서는, 비교기(50)는, 반도체 스위치 SW2의 단자간 전압 V2와 임계값 전압 Vth를 비교하고, 비교 결과를 나타내는 신호 C2를 EXOR 회로(52) 및 출력 단자 T16에 출력한다. 입력 단자 T15는, 게이트 구동 회로 GD1의 비교기(50)의 출력 신호 C1을 받는다. EXOR 회로(52)는, 비교기(50)의 출력 신호 C2와, 비교기(50)의 출력 신호 C1의 배타적 논리합을 산출하고, 산출 결과를 나타내는 신호 E2를 출력한다. 신호 C1과 신호 C2의 값이 일치할 때에 신호 E2는 L 레벨로 되고, 신호 C1과 신호 C2의 값이 일치하지 않을 때에 신호 E2는 H 레벨로 된다.

판정부(54)는, EXOR 회로(52)의 출력 신호 E2에 근거하여, 2개의 비교기(50)의 출력 신호 C1, C2가 일치하는지 여부를 판정한다. 신호 C1, C2가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우, 판정부(54)는, 신호 C1, C2에 각각 대응하는 반도체 스위치 SW1, SW2의 단자간 전압 V1, V2가 일치하지 않는다고 판정하고, H 레벨의 신호 DET2를 출력한다. 한편, 신호 C1, C2가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있지 않는 경우에는, 판정부(54)는, 신호 C1, C2에 각각 대응하는 반도체 스위치 SW1, SW2의 단자간 전압 V1, V2가 일치한다고 판정하고, L 레벨의 신호 DET2를 출력한다.

게이트 구동 회로 GD3은, 상술한 게이트 구동 회로 GD2와 같은 동작을 행하는 것에 의해, 신호 DET3을 출력한다. 게이트 구동 회로 GD3의 비교기(50)의 출력 신호 C3과, 게이트 구동 회로 GD2의 비교기(50)의 출력 신호 C2가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우, 판정부(54)는, 신호 C2, C3에 각각 대응하는 반도체 스위치 SW2, SW3의 단자간 전압 V2, V3이 일치하지 않는다고 판정하고, H 레벨의 신호 DET3을 출력한다. 신호 C2, C3이 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있지 않는 경우에는, 판정부(54)는, 신호 C2, C3에 각각 대응하는 반도체 스위치 SW2, SW3의 단자간 전압 V2, V3이 일치한다고 판정하고, L 레벨의 신호 DET3을 출력한다.

게이트 구동 회로 GD4는, 상술한 게이트 구동 회로 GD2와 같은 동작을 행하는 것에 의해, 신호 DET4를 출력한다. 게이트 구동 회로 GD4의 비교기(50)의 출력 신호 C4와, 게이트 구동 회로 GD3의 비교기(50)의 출력 신호 C3이 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우, 판정부(54)는, 신호 C3, C4에 각각 대응하는 반도체 스위치 SW3, SW4의 단자간 전압 V3, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET4를 출력한다. 신호 C3, C4가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있지 않는 경우에는, 판정부(54)는, 신호 C3, C4에 각각 대응하는 반도체 스위치 SW3, SW4의 단자간 전압 V3, V4가 일치한다고 판정하고, L 레벨의 신호 DET4를 출력한다.

게이트 구동 회로 GD1은, 상술한 게이트 구동 회로 GD2와 같은 동작을 행하는 것에 의해, 신호 DET1을 출력한다. 게이트 구동 회로 GD1의 비교기(50)의 출력 신호 C1과, 게이트 구동 회로 GD4의 비교기(50)의 출력 신호 C4가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우, 판정부(54)는, 신호 C1, C4에 각각 대응하는 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET1을 출력한다. 신호 C1, C4가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있지 않는 경우에는, 판정부(54)는, 신호 C1, C4에 각각 대응하는 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치한다고 판정하고, L 레벨의 신호 DET1을 출력한다.

주 제어부(40)는, 게이트 구동 회로 GD1~GDn로부터 신호 DET1~DETn을 받는다. 주 제어부(40)는, 신호 DET1~DETn에 근거하여, 반도체 스위치 SW1~SWn의 차단 이상이 발생하고 있는지 여부를 판정한다.

도 6은, 주 제어부(40)에 있어서의 반도체 스위치 SW의 차단 이상의 판정 처리를 설명하는 도면이다. 도 6에는, 신호 DET1~DET4의 값과, 당해 값에 근거한 주 제어부(40)에 있어서의 판정 결과가 예시되고 있다.

케이스 1은, 신호 DET1~DET4가 모두 L 레벨로 되고 있는 경우를 나타내고 있다. L 레벨의 신호 DET1은, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW4의 단자간 전압 V4가 일치하는 것을 나타내고 있다. L 레벨의 신호 DET2는, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW2의 단자간 전압 V2가 일치하는 것을 나타내고 있다. L 레벨의 신호 DET3은, 반도체 스위치 SW2의 단자간 전압 V2와 반도체 스위치 SW3의 단자간 전압 V3이 일치하는 것을 나타내고 있다. L 레벨의 신호 DET4는, 반도체 스위치 SW3의 단자간 전압 V3과 반도체 스위치 SW4의 단자간 전압 V4가 일치하는 것을 나타내고 있다.

즉, 신호 DET1~DET4가 모두 L 레벨인 것은, 반도체 스위치 SW1~SW4의 단자간 전압 V1~V4가 서로 일치하는 것을 의미하고 있다. 이 경우, 주 제어부(40)는, 반도체 스위치 SW~SW4 상태가 서로 일치하고, 반도체 스위치 SW1~SW4가 모두 정상으로 오프되고 있다고 판정한다.

케이스 2는, 신호 DET1, DET4가 H 레벨로 되고 있고, 신호 DET2, DET3이 L 레벨로 되고 있는 경우를 나타내고 있다. H 레벨의 신호 DET1은, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW4의 단자간 전압 V4가 일치하지 않는 것을 나타내고 있다. L 레벨의 신호 DET2는, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW2의 단자간 전압 V2가 일치하는 것을 나타내고 있다. L 레벨의 신호 DET3은, 반도체 스위치 SW2의 단자간 전압 V2와 반도체 스위치 SW3의 단자간 전압 V3이 일치하는 것을 나타내고 있다. H 레벨의 신호 DET4는, 반도체 스위치 SW3의 단자간 전압 V3과 반도체 스위치 SW4의 단자간 전압 V4가 일치하지 않는 것을 나타내고 있다.

케이스 2는, 상술한 케이스 1과는 달리, 반도체 스위치 SW1~SW4의 단자간 전압 V1~V4가 일치하지 않는다. 다만, 반도체 스위치 SW1~SW3의 단자간 전압 V1~V3은 서로 일치한다. 따라서, 주 제어부(40)는, 반도체 스위치 SW1~SW3의 상태가 서로 일치하는 한편, 반도체 스위치 SW4의 상태가 반도체 스위치 SW1~SW3의 상태와 일치하지 않는다고 판정한다. 이 경우, 주 제어부(40)는, 반도체 스위치 SW4의 차단 이상이 발생하고 있다고 판정한다. 이와 같이 반도체 스위치 SW1~SW4 중 어느 1개의 반도체 스위치 SW에 있어서 차단 이상이 발생한 경우에는, 신호 DET1~DET4 중 2개가 H 레벨로 된다. 따라서, 주 제어부(40)는, 신호 DET1~DET4에 근거하여, 반도체 스위치 SW의 차단 이상을 검출할 수 있다.

케이스 3은, 신호 DET1이 H 레벨로 되고 있고, 신호 DET2, DET3, DET4가 L 레벨로 되고 있는 경우를 나타내고 있다. H 레벨의 신호 DET1은, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW4의 단자간 전압 V4가 일치하지 않는 것을 나타내고 있다. L 레벨의 신호 DET2는, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW2의 단자간 전압 V2가 일치하는 것을 나타내고 있다. L 레벨의 신호 DET3은, 반도체 스위치 SW2의 단자간 전압 V2와 반도체 스위치 SW3의 단자간 전압 V3이 일치하는 것을 나타내고 있다. L 레벨의 신호 DET4는, 반도체 스위치 SW3의 단자간 전압 V3과 반도체 스위치 SW4의 단자간 전압 V4가 일치하는 것을 나타내고 있다.

케이스 3은, 신호 DET1~DET4 중 하나가 H 레벨로 되고, 나머지 3개가 L 레벨로 되고 있다. 케이스 2에서 나타낸 바와 같이, 반도체 스위치 SW1~SW4 중 하나에 차단 이상이 발생하고 있는 경우에는, 신호 DET1~DET4 중 2개가 H 레벨로 된다. 따라서, 케이스 3에서는, 주 제어부(40)는, 신호 DET1, DET2의 어느 하나의 값이 정확하지 않다고 판정한다. 이 경우, 주 제어부(40)는, 게이트 구동 회로 GD1 또는 GD2에 있어서 내부 회로에 고장이 생겼다고 판정한다.

다음에, 실시의 형태 1에 따른 전원 장치(10)가 나타내는 효과에 대해 설명한다.

실시의 형태 1에 따른 전원 장치(10)에 있어서는, 교류 전원(1)의 이상시(교류 전원(1)의 정전시 또는 순간 전압 저하시)에는, 기계식 스위치(12)에 대해서 L 레벨의 제어 신호 S0가 부여되고, 또한, 스위치 회로(14)의 반도체 스위치 SW1~SWn에 대해서, L 레벨의 게이트 신호 G1~Gn이 각각 주어진다. 기계식 스위치(12) 및 반도체 스위치 SW1~SWn이 순간적으로 오프되는 것과 동시에, 배터리(3)의 직류 전력이 쌍방향 컨버터(16)에 의해 교류 전력으로 변환되어 부하(2)에 공급된다. 또, L 레벨의 제어 신호 S0 및 L 레벨의 게이트 신호 G1~Gn이 주어진 시점으로부터 수마이크로초 후에 반도체 스위치 SW1~SWn이 오프되고, 당해 시점으로부터 수십 밀리초 후에 기계식 스위치(12)가 오프된다.

반도체 스위치 SW가 정상으로 오프되면, 반도체 스위치 SW의 단자간 전압 V는, 교류 전압 VI 및 교류 전압 VO의 전압차에 따른 전압으로 된다. 반도체 스위치 SW에 차단 이상이 생긴 경우에는, 반도체 스위치 SW가 정상으로 오프되지 않고, 단자간 전압 V는 영 전압으로 된다. 따라서, 전압 검출기(15)에 의해 검출되는 단자간 전압 V의 크기에 근거하여, 반도체 스위치 SW가 정상으로 오프되고 있는지 여부를 판정할 수 있다.

그러나, 실시의 형태 1에 따른 전원 장치(10)에 있어서는, 입력 단자 T1과 출력 단자 T1 사이에, 기계식 스위치(12) 및 스위치 회로(14)가 직렬로 접속되고 있다. 그 때문에, 기계식 스위치(12) 및 스위치 회로(14)의 반도체 스위치 SW1~SWn이 모두 오프되면, 교류 전압 VI 및 교류 전압 VO의 전압차가 거의 기계식 스위치(12)의 단자 사이에 인가된다. 이것은, 반도체 스위치의 오프 저항(오프시의 저항)에 비해, 기계식 스위치(12)의 오프 저항이 충분히 큰 것에 의한다. 그 때문에, 정상으로 오프된 반도체 스위치 SW의 단자간 전압 V는 영 전압에 가까운 값으로 되고, 차단 이상이 생긴 반도체 스위치 SW의 단자간 전압 V와의 사이에 유의차가 나타나기 어려워진다. 그 결과, 단자간 전압 V의 검출값의 크기에 근거하여 차단 이상의 발생을 검출하는 것이 곤란해진다.

상술한 바와 같이, 실시의 형태 1에서는, 제어 장치(30)는, 복수의 반도체 스위치 SW1~SWn의 사이에 단자간 전압 V가 서로 일치하는지 여부를 판정하는 것에 의해, 반도체 스위치 SW1~SWn의 차단 이상을 검출하도록 구성된다. 구체적으로는, 제어 장치(30)는, 반도체 스위치 SW1~SWn의 사이에 단자간 전압 V가 서로 일치하지 않을 때에, 반도체 스위치 SW1~SWn의 차단 이상을 검출한다. 이에 따르면 정상으로 오프된 반도체 스위치 SW의 단자간 전압 V가 영 전압에 가까운 값으로 된 경우에 있어서도, 반도체 스위치 SW1~SWn의 차단 이상의 발생을 검출할 수 있다.

또, 2개의 반도체 스위치 SW의 단자간 전압 V가 일치하는지 여부를 판정하는 수법으로서는, 도 7에 나타내는 참고예와 같이, 게이트 구동 회로 GD2가, 비교기(50)의 출력 신호 C2와, 게이트 구동 회로 GD1로부터 부여되는 비교기(50)의 출력 신호 C1에 근거하여, 반도체 스위치 SW1, SW2의 단자간 전압 V1, V2가 일치하는지 여부를 판정하고, 또한, 게이트 구동 회로 GD4가, 비교기(50)의 출력 신호 C4와, 게이트 구동 회로 GD3로부터 부여되는 비교기(50)의 출력 신호 C3에 근거하여, 반도체 스위치 SW3, SW4의 단자간 전압 V3, V4가 일치하는지 여부를 판정하는 구성을 채용할 수 있다. 도 7의 참고예에 있어서도, 주 제어부(40)는, 신호 DET2, DET4에 근거하여, 반도체 스위치 SW1~SW4의 차단 이상을 검출할 수 있다.

그러나, 도 7에 나타내는 참고예에서는, 게이트 구동 회로 GD2 또는 GD4가 고장난 경우에는, 신호 DET2 또는 DET4가 잘못된 값을 나타내기 때문에, 반도체 스위치 SW1~SW4의 차단 이상을 정확하게 검출할 수 없게 될 우려가 있다.

이것에 대해서, 실시의 형태 1에서는, 제어 장치(30)는, 1개의 반도체 스위치 SW의 단자간 전압 V에 대해, 2개의 게이트 구동 회로 GD가 일치/불일치를 판정하도록 구성되어 있다. 그 때문에, 1개의 반도체 스위치 SW의 차단 이상이 발생했을 때에는, 도 6의 케이스 2에 나타내는 바와 같이, 2개의 게이트 구동 회로 GD가, 단자간 전압 V가 일치하지 않는다고 판정하게 된다. 따라서, 1개의 게이트 구동 회로 GD의 고장에 기인하여, 실수로 반도체 스위치 SW1~SWn의 차단 이상이 검출되는 것을 방지할 수 있다.

또, 상술한 바와 같이, 각 게이트 구동 회로 GD에 있어서, 판정부(54)는, 자기의 비교기(50)의 출력 신호 C와, 다른 1개의 게이트 구동 회로 GD의 비교기(50)의 출력 신호 C가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우에, 대응하는 2개의 반도체 스위치 SW의 단자간 전압 V가 일치하지 않는다고 판정하도록 구성되어 있다. 이하, 도 8을 이용하여, 판정부(54)에 있어서의 소정 시간 Td1의 설정 방법에 대해 설명한다.

도 8은, 게이트 구동 회로 GD1의 동작을 나타내는 타이밍 차트이다.

도 8에는, 제어 신호 S0 및 게이트 신호 G1~G4(제어 신호 S1~S4)의 파형, 기계식 스위치(12)의 상태를 나타내는 파형, 및 반도체 스위치 SW의 단자간 전압 V의 파형이 도시되어 있다. 도 8에는 게이트 구동 회로 GD1의 비교기(50)의 출력 신호 C1 및 게이트 구동 회로 GD4의 비교기(50)의 출력 신호 C4의 파형, 및 게이트 구동 회로 GD1의 EXOR 회로(52)의 출력 신호 E1 및 판정부(54)의 출력 신호 DET1의 파형이 더 도시되어 있다.

도 8에 나타내는 바와 같이, 시각 t0에서, 기계식 스위치(12) 및 반도체 스위치 SW는 모두 온 상태로 되어 있다. 교류 전원(1)의 이상이 발생하면, 제어 장치(30)는, 기계식 스위치(12)에 대해서 L 레벨의 제어 신호 S0를 부여하고, 또한, 반도체 스위치 SW에 대해서 L 레벨의 게이트 신호 G를 부여한다(시각 t1).

시각 t1에서, 제어 신호 S0 및 게이트 신호 G가 H 레벨로부터 L 레벨로 하강하면, 기계식 스위치(12) 및 반도체 스위치 SW가 오프된다. 또, 기계식 스위치(12)는, 반도체 스위치 SW가 오프되는 타이밍으로부터 지연된 타이밍(시각 t4)에서 오프된다.

시각 t1에서, 반도체 스위치 SW는 전류가 흐르고 있는 상태에서 돌연 오프되면, 반도체 스위치 SW의 단자 사이에 서지 전압이 발생한다. 계속해서, 스너버 회로 SN에 포함되는 콘덴서에 저장된 전하가 방전되는 것에 의해 단자간 전압 V가 서서히 저하한다. 또, 시각 t4에서 기계식 스위치(12)가 오프되면, 단자간 전압 V는 영 전압에 가까운 값으로 된다. 도 8 중의 파형 k1은, 반도체 스위치 SW1의 단자간 전압 V1의 시간 변화를 나타내고, 파형 k2는, 반도체 스위치 SW4의 단자간 전압 V4의 시간 변화를 나타내고 있다.

반도체 스위치 SW1, SW4는 모두 정상으로 오프되고 있지만, 2개의 파형 k1, k2는 완전하게는 일치하지 않는다. 이것은, 주로, 스너버 회로 SN에 포함되는 콘덴서의 용량 편차에 기인하여, 반도체 스위치 SW1 및 SW4의 사이에 콘덴서의 방전 속도가 다른 것에 의한다.

게이트 구동 회로 GD에 있어서, 비교기(50)의 출력 신호 C는, 대응하는 반도체 스위치 SW의 단자간 전압 V가 임계값 전압 Vth를 하회하면, H 레벨로부터 L 레벨로 변화한다. 도 8의 예에서는, 반도체 스위치 SW1의 단자간 전압 V1과 반도체 스위치 SW4의 단자간 전압 V4는 파형이 다르기 때문에, 게이트 구동 회로 GD1 내의 비교기(50)의 출력 신호 C1과, 게이트 구동 회로 GD4 내의 비교기(50)의 출력 신호 C4는, 서로 다른 타이밍에서 H 레벨로부터 L 레벨로 변화한다. 구체적으로는, 신호 C1은 시각 t2에서 H 레벨로부터 L 레벨로 변화하고, 신호 C4는 시각 t2보다 후의 시각 t3에서 H 레벨로부터 L 레벨로 변화한다. 도면 중의 Δt는 시각 t2와 시각 t3의 시간차를 나타내고 있다.

게이트 구동 회로 GD1에 있어서, EXOR 회로(52)는, 신호 C1, C4의 값이 일치할 때에 L 레벨의 신호 E1을 출력하고, 신호 C1, C4의 값이 일치하지 않을 때에 H 레벨의 신호 E1을 출력한다. 도 8의 예에서는, 신호 E1은, 신호 C1, C4가 불일치로 되는 시간 Δt에 있어서 H 레벨로 된다.

판정부(54)는, EXOR 회로(52)의 출력 신호 E1에 근거하여, 2개의 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하는지 여부를 판정하고, 판정 결과를 나타내는 신호 DET1을 주 제어부(40)에 출력한다. 판정부(54)는, 신호 E1이 소정 시간 Td1에 걸쳐 H 레벨을 유지하고 있는 경우, 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET1을 출력한다.

여기서, 소정 시간 Td1이 시간 Δt보다 짧은 경우에는(Td1＜Δt), 도 8에 나타내는 바와 같이, 판정부(54)는, 시각 t3에서 H 레벨의 신호 DET1을 출력하게 된다. 그 결과, H 레벨의 신호 DET1을 받은 주 제어부(40)는, 반도체 스위치 SW1, SW4가 정상으로 오프되고 있는 것에도 불구하고, 반도체 스위치 SW1, SW4 중 어느 것에 차단 이상이 생겼다고 판정한다. 이러한 오판정을 방지하기 위해, 소정 시간 Td1은, 시간차 Δt에 비해 충분히 긴 시간으로 설정할 필요가 있다.

［실시의 형태 2］

실시의 형태 2에서는, 게이트 구동 회로 GD 내의 판정부(54)의 제 2 구성예에 대해 설명한다.

도 9는, 도 4에 나타낸 판정부(54)의 제 2 구성예를 나타내는 회로 블럭도이다. 도 9에 나타내는 바와 같이, 판정부(54)는, 카운터(66)와, 비교기(68)를 갖는다.

카운터(66)는, EXOR 회로(52)의 출력 신호 E가 H 레벨로 되는 횟수를 카운트하고, 카운트값을 나타내는 신호를 출력한다. 카운터(66)는, EXOR 회로(52)의 출력 신호 E가 미리 정해진 소정 시간 H 레벨을 유지할 때마다, 카운트값을 1씩 증가시킨다.

비교기(68)는, 카운터(66)의 카운트값과 임계값 Cth를 비교하고, 비교 결과를 나타내는 신호를 출력한다. 임계값 Cth는 2 이상의 정수이다. 카운트값이 임계값 Cth보다 클 때, 비교기(68)의 출력 신호는 H 레벨로 된다. 카운트값이 임계값 Cth보다 작을 때, 비교기(68)의 출력 신호는 L 레벨로 된다. 비교기(68)의 출력은, 신호 DET로서 출력 단자 T13을 경유하여 주 제어부(40)에 부여된다.

이와 같이 판정부(54)에서는, EXOR 회로(52)의 출력 신호 E가 H 레벨로 되는 횟수가 임계값 Cth를 초과한 경우, 비교기(68)의 출력 신호가 L 레벨로부터 H 레벨로 변화하고, 출력 신호 DET는 H 레벨로 된다. 한편, EXOR 회로(52)의 출력 신호 E가 H 레벨로 되는 횟수가 임계값 Cth 미만인 경우에는, 비교기(68)의 출력 신호는 L 레벨로부터 변화하지 않고, 출력 신호 DET는 L 레벨로 된다.

상기 구성에 의하면, 2개의 비교기(50)의 출력 신호 C가 일치하지 않는 횟수가 임계값 Cth를 초과하는 경우에는, 판정부(54)는, 당해 2개의 출력 신호 C에 각각 대응하는 2개의 반도체 스위치 SW의 단자간 전압 V가 일치하지 않는다고 판정하고, H 레벨의 신호 DET를 출력한다. 한편, 2개의 비교기(50)의 출력 신호 C가 일치하지 않는 횟수가 임계값 Cth 미만인 경우에는, 판정부(54)는, 당해 2개의 출력 신호 C에 각각 대응하는 2개의 반도체 스위치 SW의 단자간 전압 V가 일치한다고 판정하고, L 레벨의 신호 DET를 출력한다.

다음에, 도 10을 이용하여, 도 9에 나타낸 게이트 구동 회로 GD의 동작에 대해 설명한다. 게이트 구동 회로 GD1~GDn의 동작은 기본적으로 동일하기 때문에, 대표적으로 게이트 구동 회로 GD1의 동작을 설명한다.

도 10은, 게이트 구동 회로 GD1의 동작을 나타내는 타이밍 차트이다.

도 10에는, 제어 신호 S0 및 게이트 신호 G1~G4(제어 신호 S1~S4)의 파형, 기계식 스위치(12)의 상태를 나타내는 파형, 및 반도체 스위치 SW의 단자간 전압 V의 파형이 도시되어 있다. 도 10에는 게이트 구동 회로 GD1의 비교기(50)의 출력 신호 C1 및 게이트 구동 회로 GD4의 비교기(50)의 출력 신호 C4의 파형, 및 게이트 구동 회로 GD1의 EXOR 회로(52)의 출력 신호 E1 및 판정부(54)의 출력 신호 DET1의 파형이 더 도시되어 있다.

도 10에 나타내는 바와 같이, 시각 t0에서, 기계식 스위치(12) 및 반도체 스위치 SW는 모두 온 상태로 되어 있다. 교류 전원(1)의 이상이 발생하면, 제어 장치(30)는, 기계식 스위치(12)에 대해서 L 레벨의 제어 신호 S0를 부여하고, 또한, 반도체 스위치 SW에 대해서 L 레벨의 게이트 신호 G를 부여한다. 시각 t1에서, 제어 신호 S0 및 게이트 신호 G가 H 레벨로부터 L 레벨로 하강하면, 기계식 스위치(12) 및 반도체 스위치 SW가 오프된다. 또, 기계식 스위치(12)는, 반도체 스위치 SW가 오프되는 타이밍으로부터 지연된 타이밍(시각 t11)에서 오프된다.

시각 t1에서, 반도체 스위치 SW는 전류가 흐르고 있는 상태에서 돌연 오프되면, 반도체 스위치 SW의 단자 사이에 서지 전압이 발생한다. 계속해서, 스너버 회로 SN에 포함되는 콘덴서에 저장된 전하가 방전되는 것에 의해 단자간 전압 V가 서서히 저하한다.

또, 시각 t1 이후, 제어 장치(30)는, 전압 검출기(20)의 검출값에 근거하여, 교류 전압 VO가 참조 전압 VOr로 되도록 쌍방향 컨버터(16)를 제어한다. 교류 전압 VO가 정현파로 되기 때문에, 교류 전압 VI와 교류 전압 VO의 전압차도 정현파로 된다. 그 때문에, 반도체 스위치 SW의 단자간 전압 V도 정현파로 된다. 다만, 시각 t11에서 기계식 스위치(12)가 오프되면, 단자간 전압 V는 영 전압에 가까운 값으로 된다.

도 10 중의 파형 k1은, 반도체 스위치 SW1의 단자간 전압 V1의 시간 변화를 나타내고, 파형 k2는, 반도체 스위치 SW4의 단자간 전압 V4의 시간 변화를 나타내고 있다. 도 10에서는, 도 8과는 달리, 반도체 스위치 SW1은 정상으로 오프되는 한편, 반도체 스위치 SW4는 정상으로 오프되지 않고, 온 상태를 유지하고 있는 것으로 한다.

게이트 구동 회로 GD1 내의 비교기(50)의 출력 신호 C1은, 시각 t1 이후, 단자간 전압 V1의 변화에 따라 H 레벨과 L 레벨 사이를 천이한다. 구체적으로는, 신호 C1은, 단자간 전압 V1은 임계값 전압 Vth보다 클 때에 H 레벨로 되고, 단자간 전압 V1이 임계값 전압 Vth보다 작을 때에 L 레벨로 된다. 한편, 게이트 구동 회로 GD4 내의 비교기(50)의 출력 신호 C4는 시각 t1 이후도 L 레벨인 채이다.

게이트 구동 회로 GD1에 있어서, EXOR 회로(52)는, 신호 C1, C4의 값이 일치할 때에 L 레벨의 신호 E1을 출력하고, 신호 C1, C4의 값이 일치하지 않을 때에 H 레벨의 신호 E1을 출력한다.

판정부(54)는, EXOR 회로(52)의 출력 신호 E1에 근거하여, 2개의 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하는지 여부를 판정하고, 판정 결과를 나타내는 신호 DET1을 주 제어부(40)에 출력한다. 판정부(54)는, 신호 E1이 H 레벨로 되는 횟수를 카운트하고, 카운트값이 임계값 Cth를 초과했을 때에(시각 t8), 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET1을 출력한다. 도 10에서는, 임계값 Cth는 Cth=4로 설정되어 있다.

이상 설명한 바와 같이, 실시의 형태 2에 따른 전원 장치(10)에 있어서, 판정부(54)는, EXOR 회로(52)의 출력 신호 E1이 H 레벨로 되는 횟수가 임계값 Cth(Cth≥2)를 초과한 경우에, 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET1을 출력한다. 이에 따르면 도 8에서 설명한 바와 같이, 단자간 전압 V의 파형의 편차에 기인하여, 시간차 Δt의 사이, 신호 E1이 일시적으로 H 레벨로 되는 경우에, 카운트값이 1 증가된다. 다만, 카운트값이 임계값 Cth 미만이기 때문에, 신호 DET1은 L 레벨인 채로 된다. 즉, 신호 DET1은, 단자간 전압 V의 파형의 편차에 영향을 받지 않는다. 따라서, 주 제어부(40)가 반도체 스위치 SW1, SW4 중 어느 것에 차단 이상이 생겼다고 잘못 판정하는 것을 방지할 수 있다.

［실시의 형태 3］

실시의 형태 3에서는, 게이트 구동 회로 GD 내의 판정부(54)의 제 3 구성예에 대해 설명한다.

도 11은, 도 4에 나타낸 판정부(54)의 제 3 구성예를 나타내는 회로 블럭도이다. 또, 게이트 구동 회로 GD1~GDn의 판정부(54)는 동일한 구성을 구비하기 때문에, 도 11에서는, 게이트 구동 회로 GD1의 판정부(54)를 대표적으로 나타낸다.

도 11에 나타내는 바와 같이, 판정부(54)는, 지연 회로(60)와, 비교기(62)와, 플립플랍(64)과, 오프 지연 회로(70)와, AND(논리곱) 회로(72)를 갖는다. 도 11에 나타내는 판정부(54)는, 도 5에 나타낸 판정부(54)에 대해서, 오프 지연 회로(70) 및 AND 회로(72)를 추가한 것이다.

오프 지연 회로(70)는, 입력 단자 T14를 경유하여 제어 신호 S1을 받는다. 오프 지연 회로(70)는, 제어 신호 S1로부터 판정부(54)에 있어서의 판정 타이밍을 생성하기 위한 지연 회로이다. 오프 지연 회로(70)는, 제어 신호 S1이 L 레벨로부터 H 레벨로 상승하면, 즉시 출력 신호 H1을 L 레벨로부터 H 레벨로 상승시킨다. 한편, 오프 지연 회로(70)는, 제어 신호 S1이 H 레벨로부터 L 레벨로 하강하면, 미리 정한 지연 시간 Td2의 경과 후에, 출력 신호 H1을 H 레벨로부터 L 레벨로 하강시킨다. 오프 지연 회로(70)의 출력 신호 H1은, AND 회로(72)의 제 1 입력 단자에 입력된다. 지연 시간 Td2는 「제 1 시간」에 대응한다.

AND 회로(72)는, 제 1 입력 단자에 오프 지연 회로(70)의 출력 신호 H1을 받고, 제 2 입력 단자에 EXOR 회로(52)의 출력 신호 E1을 받는다. AND 회로(72)는, 신호 H1 및 신호 E1의 논리곱을 산출하고, 산출 결과를 나타내는 신호 E11을 출력한다. AND 회로(72)는, 신호 H1이 H 레벨일 때에는 신호 E1을 그대로 출력한다. 즉, E1=E11이 된다. 한편, 신호 H1이 L 레벨일 때에는, AND 회로(72)는 L 레벨의 신호를 출력한다. 이에 따르면, 오프 지연 회로(70)의 출력 신호 H1이 H 레벨로 되는 기간에 있어서, 판정부(54)는, EXOR 회로(52)의 출력 신호 E1에 근거하여, 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하는지 여부를 판정하게 된다.

지연 회로(60)는, AND 회로(72)의 출력 신호 E11을 소정 시간 Td1만큼 지연시켜 신호 F1을 생성한다. 소정 시간 Td1은 「제 2 시간」에 대응한다. 소정 시간 Td1은 지연 시간 Td2보다 짧아지도록 설정되어 있다.

비교기(62)는, 지연 회로(60)의 출력 신호 F1의 값과 임계값 Sth를 비교하고, 비교 결과를 나타내는 신호를 출력한다. 비교기(62)는, 신호 F1이 H 레벨일 때에 값 「1」을 출력하고, 신호 F1이 L 레벨일 때에 값 「0」을 출력한다.

플립플랍(64)은, 세트(S)에 비교기(62)의 출력 신호를 받고, 리셋(R)에 값 「0」을 받는다. 플립플랍(64)의 출력은, 신호 DET1로서 출력 단자 T13을 경유하여 주 제어부(40)에 부여된다.

상기 구성에 의하면, 오프 지연 회로(70)의 출력 신호 H1이 H 레벨로 되는 기간에 있어서, EXOR 회로(52)의 출력 신호 E1이 상승 에지로부터 소정 시간 Td1에 걸쳐 H 레벨의 상태를 유지하고 있는 경우에는, 판정부(54)의 출력 신호 DET1은 H 레벨로 된다. 한편, 당해 기간에 있어서 신호 E가 상승 에지로부터 소정 시간 Td1에 걸쳐 H 레벨의 상태를 유지하고 있지 않는 경우에는, 신호 DET1은 L 레벨로 된다. 또, 오프 지연 회로(70)의 출력 신호 H1이 L 레벨로 되는 기간에 있어서도, 신호 DET1은 L 레벨로 된다.

이러한 구성으로 하는 것에 의해, 오프 지연 회로(70)의 출력 신호 H1이 H 레벨로 되는 기간에 있어서, 비교기(50)의 출력 신호 C1, C4가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있는 경우에는, 판정부(54)는, 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET1을 출력한다.

한편, 비교기(50)의 출력 신호 C1, C4가 일치하지 않는 상태가 소정 시간 Td1에 걸쳐 계속하고 있지 않는 경우, 또는 오프 지연 회로(70)의 출력 신호 H1이 L 레벨로 되는 기간에는, 판정부(54)는 L 레벨의 신호 DET1을 출력한다.

다음에, 도 12를 이용하여, 도 11에 나타낸 게이트 구동 회로 GD의 동작에 대해 설명한다. 게이트 구동 회로 GD1~GDn의 동작은 기본적으로 동일하기 때문에, 대표적으로 게이트 구동 회로 GD1의 동작을 설명한다.

도 12는, 게이트 구동 회로 GD1의 동작을 나타내는 타이밍 차트이다.

도 12에는, 제어 신호 S0 및 게이트 신호 G1~G4(제어 신호 S1~S4)의 파형, 기계식 스위치(12)의 상태를 나타내는 파형, 및 반도체 스위치 SW의 단자간 전압 V의 파형이 도시되어 있다. 도 12에는 게이트 구동 회로 GD1의 비교기(50)의 출력 신호 C1 및 게이트 구동 회로 GD4의 비교기(50)의 출력 신호 C4의 파형, 및 게이트 구동 회로 GD1의 EXOR 회로(52)의 출력 신호 E1, 오프 지연 회로(70)의 출력 신호 H1, AND 회로(72)의 출력 신호 E11 및 판정부(54)의 출력 신호 DET1의 파형이 더 도시되어 있다.

도 12에 나타내는 바와 같이, 시각 t0에서, 기계식 스위치(12) 및 반도체 스위치 SW는 모두 온 상태로 되어 있다. 교류 전원(1)의 이상이 발생하면, 제어 장치(30)는, 기계식 스위치(12)에 대해서 L 레벨의 제어 신호 S0를 부여하고, 또한, 반도체 스위치 SW에 대해서 L 레벨의 게이트 신호 G를 부여한다. 시각 t1에서, 제어 신호 S0 및 게이트 신호 G가 H 레벨로부터 L 레벨로 하강하면, 기계식 스위치(12) 및 반도체 스위치 SW가 오프된다. 또, 기계식 스위치(12)는, 반도체 스위치 SW가 오프되는 타이밍으로부터 지연된 타이밍(시각 t6)에서 오프된다.

시각 t1에서, 반도체 스위치 SW는 전류가 흐르고 있는 상태에서 돌연 오프되면, 반도체 스위치 SW의 단자 사이에 서지 전압이 발생한다. 계속해서, 스너버 회로 SN에 포함되는 콘덴서에 저장된 전하가 방전되는 것에 의해 단자간 전압 V가 서서히 저하한다. 시각 t3로부터 시각 t5까지의 기간은, 콘덴서의 방전 기간에 상당한다. 시각 t6에서 기계식 스위치(12)가 오프되면, 단자간 전압 V는 영 전압에 가까운 값으로 된다.

도 12 중의 파형 k1은, 반도체 스위치 SW1의 단자간 전압 V1의 시간 변화를 나타내고, 파형 k2는, 반도체 스위치 SW4의 단자간 전압 V4의 시간 변화를 나타내고 있다. 도 12에서는, 도 8과는 달리, 반도체 스위치 SW1은 정상으로 오프되는 한편, 반도체 스위치 SW4는 정상으로 오프되지 않고, 온 상태를 유지하고 있는 것으로 한다.

게이트 구동 회로 GD1에 있어서, EXOR 회로(52)는, 신호 C1, C4의 값이 일치할 때에 L 레벨의 신호 E1을 출력하고, 신호 C1, C4의 값이 일치하지 않을 때에 H 레벨의 신호 E1을 출력한다. 도 12의 예에서는, 시각 t1로부터 시각 t4까지의 기간, 신호 E1은 H 레벨로 되고 있다.

판정부(54)에 있어서, 오프 지연 회로(70)의 출력 신호 H1은, 제어 신호 S1이 L 레벨로 하강하고 나서(시각 t1)부터 지연 시간 Td2의 경과 후에(시각 t2), L 레벨로 하강한다. AND 회로(72)는, 신호 E1과 신호 H1의 논리곱을 산출하고, 산출 결과를 나타내는 신호 E11을 출력한다. 신호 E11은, 신호 H1이 H 레벨일 때, 신호 E1과 동일한 값으로 되고, 신호 H1이 L 레벨일 때, L 레벨로 고정된다. 도 12에서는, 신호 E11은, 시각 t1로부터 시각 t2까지의 기간(지연 시간 Td2에 상당), H 레벨로 된다.

판정부(54)는, AND 회로(72)의 출력 신호 E11에 근거하여, 2개의 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하는지 여부를 판정하고, 판정 결과를 나타내는 신호 DET1을 주 제어부(40)에 출력한다. 판정부(54)는, 신호 E11이 소정 시간 Td1에 걸쳐 H 레벨을 유지하고 있는 경우, 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하지 않는다고 판정하고, H 레벨의 신호 DET1을 출력한다.

이상 설명한 바와 같이, 실시의 형태 3에 따른 전원 장치(10)에 있어서, 판정부(54)는, 제어 신호 S1(게이트 신호 G1)가 L 레벨로 하강하고 나서(시각 t1)부터 지연 시간 Td2가 경과할 때까지(시각 t2)까지의 기간에, 반도체 스위치 SW1, SW4의 단자간 전압 V1, V4가 일치하는지 여부를 판정하도록 구성된다. 즉, 지연 시간 Td2는, 판정부(54)에 있어서의 판정 타이밍에 상당한다.

상기 구성에 있어서, 지연 시간 Td2는, 스너버 회로 SN의 콘덴서의 방전 기간(도면 중의 시각 t3~t5의 기간)을 포함하지 않도록 설정된다. 이에 따르면 도 8에서 설명한 바와 같이, 콘덴서의 방전 기간에 있어서, 단자간 전압 V의 파형의 편차에 기인하여 신호 E1이 일시적으로 H 레벨로 되는 경우에 있어서도, 판정부(54)의 판정 타이밍이 이미 종료하고 있기 때문에, 신호 DET1은 L 레벨인 채로 된다. 따라서, 주 제어부(40)가 반도체 스위치 SW1, SW4 중 어느 것에 차단 이상이 생겼다고 잘못 판정하는 것을 방지할 수 있다.

또, 실시의 형태 3에서는, 판정부(54)에 있어서의 소정 시간 Td1은, 지연 시간 Td2보다 짧은 시간으로 설정된다. 실시의 형태 1과 같이 스너버 회로 SN의 콘덴서의 용량 편차를 고려하여 소정 시간 Td1을 설정할 필요가 없기 때문에, 실시의 형태 3에 있어서의 소정 시간 Td1은, 실시의 형태 1에 있어서의 소정 시간 Td1에 비해, 충분히 짧은 시간으로 설정할 수 있다. 그 결과, 제어 신호 S가 L 레벨로 하강하고 나서 단시간에 반도체 스위치 SW1~SWn의 차단 이상을 검출할 수 있다.

이번 개시된 실시의 형태는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 하는 것이다. 본 개시는 상기한 설명이 아니라 청구의 범위에 나타나고, 청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

1 : 교류 전원 2 : 부하
3 : 배터리 10 : 전원 장치
12 : 기계식 스위치 14 : 스위치 회로
16 : 쌍방향 컨버터 15, 18, 20 : 전압 검출기
30 : 제어 장치 40 : 주 제어부
50, 62, 68 : 비교기 52 : EXOR 회로
54 : 판정부 56 : 드라이버
60 : 지연 회로 64 : 플립플랍
66 : 카운터 70 : 오프 지연 회로
72 : AND 회로 SW1~SWn, SW : 반도체 스위치
Q1~Qn, QA, QB : IGBT D1~Dn, DA, DB : 다이오드
SN1~SNn, SN : 스너버 회로 Z1~Zn, Z : 배리스터
T1, T11, T14, T15 : 입력 단자 T2, T12, T13, T16 : 출력 단자
T3 : 직류 단자

Claims

교류 전원으로부터 공급되는 교류 전압을 받는 제 1 단자와,
부하에 접속되는 제 2 단자와,
상기 제 1 단자 및 상기 제 2 단자 사이에 직렬로 접속되는 복수의 반도체 스위치와,
상기 제 1 단자 및 상기 제 2 단자 사이에, 상기 복수의 반도체 스위치와 직렬로 접속되는 기계식 스위치와,
상기 복수의 반도체 스위치에 각각 대응하여 설치되고, 대응하는 반도체 스위치의 단자간 전압을 검출하는 복수의 전압 검출기와,
제어 장치를 구비하고,
상기 제어 장치는,
상기 제 1 단자가 받는 상기 교류 전압에 근거하여, 상기 복수의 반도체 스위치 및 상기 기계식 스위치의 온 오프를 제어하는 주 제어부와,
상기 복수의 반도체 스위치에 각각 대응하여 설치되고, 상기 주 제어부로부터의 차단 지령에 응답하여, 대응하는 반도체 스위치를 오프시키는 복수의 구동 회로를 포함하고,
상기 복수의 구동 회로의 각각은, 상기 대응하는 반도체 스위치의 단자간 전압과, 상기 복수의 반도체 스위치의 다른 1개의 반도체 스위치의 단자간 전압이 일치하는지 여부를 판정하고, 판정 결과를 출력하는 판정부를 포함하고,
상기 주 제어부는, 상기 복수의 구동 회로의 각각으로부터 주어지는 상기 판정부의 출력 신호에 근거하여, 상기 복수의 반도체 스위치가 정상으로 오프되지 않는 차단 이상을 검출하는
전원 장치.
제1항에 있어서,
상기 복수의 구동 회로의 각각에 있어서, 상기 판정부는, 상기 대응하는 반도체 스위치에 설치된 전압 검출기의 검출값과 임계값의 비교 결과와, 상기 다른 1개의 반도체 스위치에 설치된 전압 검출기의 검출값과 상기 임계값의 비교 결과가 일치하지 않는 상태가 소정 시간 계속된 경우에, 상기 대응하는 반도체 스위치의 단자간 전압과, 상기 다른 1개의 반도체 스위치의 단자간 전압이 일치하지 않는다고 판정하는 전원 장치.
제1항에 있어서,
상기 복수의 구동 회로의 각각에 있어서, 상기 판정부는, 상기 대응하는 반도체 스위치에 설치된 전압 검출기의 검출값과 임계값의 비교 결과와, 상기 다른 1개의 반도체 스위치에 설치된 전압 검출기의 검출값과 상기 임계값의 비교 결과가 일치하지 않는 상태로 되는 횟수가 2 이상의 소정 횟수를 초과한 경우에, 상기 대응하는 반도체 스위치의 단자간 전압과, 상기 다른 1개의 반도체 스위치의 단자간 전압이 일치하지 않는다고 판정하는 전원 장치.
제1항에 있어서,
상기 복수의 구동 회로의 각각에 있어서, 상기 판정부는, 상기 주 제어부로부터 상기 차단 지령을 받고 나서 제 1 시간 내에, 상기 대응하는 반도체 스위치에 설치된 전압 검출기의 검출값과 임계값의 비교 결과와, 상기 다른 1개의 반도체 스위치에 설치된 전압 검출기의 검출값과 상기 임계값의 비교 결과가 일치하지 않는 상태가, 상기 제 1 시간보다 짧은 제 2 시간 계속된 경우에, 상기 대응하는 반도체 스위치의 단자간 전압과, 상기 다른 1개의 반도체 스위치의 단자간 전압이 일치하지 않는다고 판정하는 전원 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제 2 단자와 전력 저장 장치 사이에 전력을 수수하는 전력 변환기를 더 구비하고,
상기 주 제어부는, 상기 교류 전원으로부터 정상적으로 상기 교류 전압이 공급되는 경우에, 상기 복수의 반도체 스위치 및 상기 기계식 스위치를 온시키고, 또한, 상기 교류 전압을 직류 전압으로 변환하여 상기 전력 저장 장치에 공급하도록 상기 전력 변환기를 제어하고,
상기 주 제어부는, 상기 교류 전원으로부터 정상적으로 상기 교류 전압이 공급되지 않는 경우에, 상기 복수의 반도체 스위치 및 상기 기계식 스위치를 오프시키고, 또한, 상기 전력 저장 장치의 직류 전압을 교류 전압으로 변환하여 상기 제 2 단자에 출력하도록 상기 전력 변환기를 제어하는
전원 장치.
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 복수의 반도체 스위치의 각각은, 서로 병렬로 접속된 반도체 스위칭 소자 및 스너버 회로를 포함하는 전원 장치.
제1항에 있어서,
상기 복수의 반도체 스위치는, 제 1 내지 제 n(n은 2 이상의 정수)의 반도체 스위치를 포함하고,
상기 복수의 전압 검출기는, 상기 제 1 내지 제 n 반도체 스위치에 각각 대응하여 설치된 제 1 내지 제 n 전압 검출기를 포함하고,
상기 복수의 구동 회로는, 상기 제 1 내지 제 n 반도체 스위치에 각각 대응하여 설치된 제 1 내지 제 n 구동 회로를 포함하고,
제 i(i는 2 이상 n 이하의 정수) 구동 회로에 있어서, 상기 판정부는, 제 i 반도체 스위치의 단자간 전압과 제 (i-1) 반도체 스위치의 단자간 전압이 일치하는지 여부를 판정하고,
상기 제 1 구동 회로에 있어서, 상기 판정부는, 상기 제 1 반도체 스위치의 단자간 전압과 상기 제 n 반도체 스위치의 단자간 전압이 일치하는지 여부를 판정하고,
상기 주 제어부는, 상기 제 1 내지 제 n 구동 회로의 각각으로부터 부여되는 상기 판정부의 출력 신호에 근거하여, 상기 제 1 내지 제 n 반도체 스위치의 차단 이상을 검출하는
전원 장치.
제7항에 있어서,
상기 주 제어부는, 상기 제 1 내지 제 n 구동 회로 중 2 이상의 구동 회로에 있어서, 상기 판정부가, 2개의 반도체 스위치의 단자간 전압이 일치하지 않는다고 판정한 경우에, 상기 제 1 내지 제 n 반도체 스위치의 차단 이상을 검출하는 전원 장치.
제7항 또는 제8항에 있어서,
상기 주 제어부는, 상기 제 1 내지 제 n 구동 회로 중 어느 1개의 구동 회로에서만, 상기 판정부가, 2개의 반도체 스위치의 단자간 전압이 일치하지 않는다고 판정한 경우에, 상기 제 1 내지 제 n 구동 회로의 고장을 검출하는 전원 장치.