JPWO2019003290A1 - 電力変換装置 - Google Patents

Abstract

電力変換装置は、互いにカスケード接続された複数の変換器セル（７）を備える。各変換器セル（７）において、ブリッジ回路（３０）を構成する複数のアーム（３１；３４）の各々には複数の半導体スイッチング素子（３２Ａ，３２Ｂ；３５Ａ，３５Ｂ）が並列に設けられている。各変換器セル（７）の駆動制御部（５０）は、予め定める複数の異常モードをいずれも検出していない場合には、外部から与えられた指令に従って、ブリッジ回路（３０）を制御するように構成される。駆動制御部（５０）は、複数の異常モードの少なくとも１つを検出した場合には、ブリッジ回路（３０）を構成する複数のアーム（３１，３４）のうち少なくとも１つ（３４）に設けられた全ての半導体スイッチング素子（３５Ａ，３５Ｂ）をオン状態にすることによって、第１および第２の入出力ノード（２５ｐ、２５ｎ）間を短絡するように構成される。

Description

本開示は、複数の変換器セルがカスケードに接続されることによって構成された自励式の電力変換装置に関し、たとえば、高圧直流送電、周波数変換器、無効電力補償装置などに好適に用いられるものである。

電力系統に接続される大容量の電力変換装置としてモジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。モジュラーマルチレベル変換器は、交流の各相に、高電位側直流端子に接続された上アーム（arm）回路と低電位側直流端子に接続された下アーム回路とを有する。各アーム回路は、多数の変換器セルがカスケードに接続されることによって構成されている。以下では、変換器セルをサブモジュールとも称する。

変換器セルは、エネルギー蓄積器としてのコンデンサと、第１および第２の入出力ノードと、これらの入出力ノードとコンデンサとの間を接続または非接続に切替えるためのブリッジ回路とを備える。ブリッジ回路として、ハーフブリッジ型またはフルブリッジ型などが用いられる。

ＭＭＣの各アーム回路を構成するいずれか１つの変換器セルが何らかの原因で故障すると、ＭＭＣ全体が正常に動作しなくなる。このような、不都合を避けるために各変換器セルと並列にバイパススイッチが設けられている（たとえば、国際公開第２０１４／１４８１００号（特許文献１）の段落０００３参照）。変換器セルが故障した場合には、並列接続されたバイパススイッチをオンさせることによって当該変換器セルの出力を短絡する。これによって、ＭＭＣの運転を継続することができる。

国際公開第２０１４／１４８１００号

本願の発明者らは、変換器セルを構成するブリッジ回路の各アームに半導体スイッチング素子を２個以上並列に設けることによって、電流容量を増大したＭＭＣの開発を進めている。このような構成のＭＭＣにおいて、さらに、上記文献のようなバイパススイッチを設けると、変換器セルの容積が増大するとともにコストの増加を招く。

本開示は、上記の問題点を考慮したものであり、その目的は、セル変換器の容積とコストを抑制すること可能な電力変換装置を提供することである。

一実施形態の電力変換装置は、互いにカスケード接続された複数の変換器セルを備える。各変換器セルは、第１の入出力ノードと、第２の入出力ノードと、エネルギー蓄積器と、ブリッジ回路と、駆動制御部とを含む。ブリッジ回路は、第１および第２の入出力ノードとエネルギー蓄積器との間の接続および非接続を切り替えるために設けられる。ブリッジ回路を構成する複数のアームのうち、半導体スイッチング素子が設けられているアームの各々には複数の半導体スイッチング素子が並列に設けられている。駆動制御部は、予め定める複数の異常モードをいずれも検出していない場合には、外部から与えられた指令に従って、ブリッジ回路を制御するように構成される。駆動制御部は、複数の異常モードの少なくとも１つを検出した場合には、ブリッジ回路を構成する複数のアームのうち少なくとも１つに設けられた全ての半導体スイッチング素子をオン状態にすることによって、第１および第２の入出力ノード間を短絡するように構成される。

上記の実施形態によれば、従来のバイパススイッチに代えて、ブリッジ回路を構成する半導体スイッチング素子を用いることができるので、セル変換器の容積とコストを抑制することができる。なお、上記の実施形態において、ブリッジ回路の各アームには複数の半導体スイッチング素子が並列に設けられているので、これらの複数の半導体スイッチング素子が全て同時に開放故障する可能性は低い。

実施の形態１の電力変換装置の概略的な構成例を示す図である。 交流回路と各レグ回路との接続部の変形例を示す図である。 交流回路と各レグ回路との接続部の他の変形例を示す図である。 図１の電力変換装置を利用したＨＶＤＣシステムの概略的な構成例を示す図である。 図１の電力変換装置を利用したＢＴＢシステムの概略的な構成例を示す図である。 図１の各レグ回路を構成する変換器セルの一例を示す図である。 変換器セルの動作を示すフローチャートである。 異常モードの検出に関連した中央制御装置の動作を示すフローチャートである。 図１の各レグ回路を構成する変換器セルの他の構成例を示す図である。 図１の各レグ回路を構成する変換器セルのさらに他の構成例を示す図である。 Δ結線方式のＳＴＡＴＣＯＭの構成例を示す図である。

以下、各実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。

実施の形態１．
［電力変換装置の概略構成］
図１は、実施の形態１の電力変換装置の概略的な構成例を示す図である。図１を参照して、電力変換装置１は、主回路であるレグ回路４ｕ，４ｖ，４ｗ（不特定のものを示す場合、レグ回路４と記載する）と、中央制御装置３とを備える。本実施の形態では、レグ回路４ｕ，４ｖ，４ｗの全体を電力変換回路部２と称する。

レグ回路４は、交流を構成する複数相の各相に設けられ、交流回路１２と直流回路１４との間に接続されることにより、両回路間で電力変換を行う。図１には交流回路１２が三相交流の場合が示され、ｕ相、ｖ相、ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。

レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、連系変圧器１３を介して交流回路１２に接続される。交流回路１２は、たとえば、交流電源などを含む交流電力系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと連系変圧器１３との接続は図示していない。

各レグ回路４に共通に設けられた直流端子Ｎｐ，Ｎｎ（すなわち、高電位側直流端子Ｎｐ，低電位側直流端子Ｎｎ）は、直流回路１４に接続される。直流回路１４は、後述する図４の高圧直流送電（ＨＶＤＣ：High Voltage Direct Current）システムにおける直流電力系統、または図５のＢＴＢ（Back To Back）システムにおける他の電力変換装置との接続端子に相当する。

図１の連系変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続した構成としても良い。また、図２および図３に示すように、交流回路１２と各レグ回路４は、交流的に接続されていてもよい。この場合の交流回路１２と各レグ回路４との接続部の詳細な構成については後述する。

レグ回路４ｕは、高電位側直流端子Ｎｐから交流端子Ｎｕまでの上アーム回路５と、低電位側直流端子Ｎｎから交流端子Ｎｕまでの下アーム回路６とに区分される。上アーム回路５と下アーム回路６との接続点（すなわち、交流端子Ｎｕ）が変圧器１３と接続される。また、高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有しているので、以下、レグ回路４ｕを代表として説明する。

上アーム回路５は、カスケード接続された複数の変換器セル７と、リアクトル８ｐとを含む。複数の変換器セル７およびリアクトル８ｐは互いに直列接続されている。以下、簡単のために変換器セル７をセル７と称する場合がある。

同様に、下アーム回路６は、カスケード接続された複数のセル７と、リアクトル８ｎとを含む。複数のセル７およびリアクトル８ｎは互いに直列接続されている。

リアクトル８ｐ，８ｎは、レグ回路中のセルがオンもしくはオフとなって出力電圧が急激に変化する瞬間に、または交流回路１２または直流回路１４などの事故時に、アーム電流Ｉｐｕ，Ｉｐｎが急激に変化しないように設けられている。リアクトル８ｐが挿入される位置は、レグ回路４ｕの上アーム回路５のいずれの位置であってもよく、リアクトル８ｎが挿入される位置は、レグ回路４ｕの下アーム回路６のいずれの位置であってもよい。リアクトル８ｐ，８ｎはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。さらに、上アーム回路５のリアクトル８ｐのみ、もしくは、下アーム回路６のリアクトル８ｎのみを設けてもよい。

図１の電力変換装置１は、さらに、制御に使用される電気量（電流、電圧など）を計測する検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１ｐ，１１ｎと、各レグ回路４に設けられたアーム電流検出器９ｐ，９ｎとを含む。

具体的に、交流電圧検出器１０は、交流回路１２のＵ相、Ｖ相、Ｗ相の各相の電圧値を検出する。交流電流検出器１６は、交流回路１２のＵ相、Ｖ相、Ｗ相の各相の電流値Ｉａｃｕ，Ｉａｃｖ，Ｉａｃｗを検出する。直流電圧検出器１１ｐは、直流回路１４に接続された高電位側直流端子Ｎｐの電圧を検出する。直流電圧検出器１１ｎは、直流回路１４に接続された低電位側直流端子Ｎｎの電圧を検出する。

また、Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９ｐ，９ｎは、上アーム回路５に流れるアーム電流Ｉｐｕおよび下アーム回路６に流れるアーム電流Ｉｎｕをそれぞれ検出する。同様に、Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９ｐ，９ｎは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９ｐ，９ｎは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。これらのアーム電流に基づいて、直流回路１４を流れる直流電流Ｉｄｃおよび各レグ回路間を循環する循環電流を計算することができる。

上記の検出器によって検出された信号は、中央制御装置３に入力される。中央制御装置３は、さらに、各セル７からセルキャパシタ電圧の検出値を表す信号を受信する。中央制御装置３は、上記の各検出器の検出信号とセルキャパシタ電圧の情報とに基づいて、各セル７の運転状態を制御するための制御指令ならびに各セル７を保護するための運転／停止指令（運転指令または停止指令）を各セル７に出力する。

なお、図１では図解を容易にするために、各検出器から中央制御装置３に入力される信号の信号線ならびに中央制御装置３と各セル７との間で伝送される信号の信号線は一部まとめて記載されているが、実際には検出器ごとおよびセル７ごとに個別に設けられている。各セル７と中央制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。また、本実施の形態の場合、これらの信号線は耐ノイズ性の観点から光ファイバによって構成される。

図１には示していないが、各アーム回路５，６には複数のバイパス回路が設けられていてもよい。この場合、各アーム回路を構成する複数の変換器セル７は、複数のブロックに区分され、ブロックごとにバイパス回路が設けられる。バイパス回路は、直流回路の故障時に故障電流を流すことによって電力変換回路部２を保護するためのものであり、たとえば、低電位側直流端子Ｎｎから高電位側直流端子Ｎｐの方向が順方向となるように直列に接続されたダイオードによって構成されている。

バイパス回路は、背景技術で説明したバイパススイッチとは異なる点に注意すべきである。既に説明したように、バイパススイッチは、変換器セル７自身の故障時に変換器セル７の出力端子間を短絡させるために設けられる。本実施の形態の電力変換装置１は各変換器セル７の入出力端子間にバイパススイッチが接続されていない点に特徴がある。

［交流回路と各レグ回路との接続部の変形例］
図１では、レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗを介して、交流回路１２と電力変換回路部２とが直流的に接続される例を示した。これに代えて、交流回路１２と各レグ回路４は、変圧器を介して交流的に接続されていてもよい。以下、図２および図３を参照していくつかの具体例を説明する。

図２は、交流回路と各レグ回路との接続部の変形例を示す図である。図２を参照して、交流回路１２とレグ回路４ｕ，４ｖ，４ｗとは、三相変圧器８０Ｂを介して接続される。

図２に示すように、三相変圧器８０Ｂでは、一次巻線８１ｕ，８１ｖ，８１ｗがΔ結線されている。具体的に、三相変圧器８０Ｂの一次巻線８１ｕは、交流回路１２のＵ相とＶ相の間に接続される。三相変圧器８０Ｂの一次巻線８１ｖは、交流回路１２のＶ相とＷ相との間に接続される。三相変圧器８０Ｂの一次巻線８１ｗは、交流回路１２のＷ相とＵ相との間に接続される。

三相変圧器８０Ｂの二次巻線８２ｕ，８２ｖ，８２ｗは、それぞれ共通の鉄心を介して一次巻線８１ｕ，８１ｖ，８１ｗと磁気結合する。さらに、二次巻線８２ｕはＵ相のアーム回路５ｕ，６ｕと直列に接続され、二次巻線８２ｖはＶ相のアーム回路５ｖ，６ｖと直列に接続され、二次巻線８２ｗはＷ相のアーム回路５ｗ，６ｗと直列に接続される。

図２の場合、二次巻線８２ｕ，８２ｖ，８２ｗの各々は、各相のリアクトル８ｐ，８ｎを兼ねている。リアクトル８ｐ，８ｎとは別に三相変圧器８０Ｂの二次巻線８２ｕ，８２ｖ，８２ｗを設けてもよい。

なお、鉄心内に生じる直流磁束は、Δ結線された一次巻線８１ｕ，８１ｖ，８１ｗに直流成分を流すことによって打ち消すことができる。

図３は、交流回路と各レグ回路との接続部の他の変形例を示す図である。図３を参照して、交流回路１２とレグ回路４ｕ，４ｖ，４ｗとは、３巻線の三相変圧器８０Ｃを介して接続される。

具体的に、図３の三相変圧器８０Ｃの一次巻線８１ｕ，８１ｖ，８１ｗの各一端は、交流回路１２のＵ相、Ｖ相、Ｗ相の各送電線と連系変圧器１３を介してそれぞれ接続される。三相変圧器８０Ｃの一次巻線８１ｕ，８１ｖ，８１ｗの各他端は共通の中性点８４と接続される。すなわち、図３の場合、一次巻線８１ｕ，８１ｖ，８１ｗはＹ結線されている。

三相変圧器８０Ｃの二次巻線８２ｕ，８２ｖ，８２ｗは、それぞれ共通の鉄心を介して一次巻線８１ｕ，８１ｖ，８１ｗと磁気結合する。図３の三相変圧器８０Ｃでは、さらに、二次巻線８２ｕ，８２ｖ，８２ｗとそれぞれ直列に接続された三次巻線８３ｕ，８３ｖ，８３ｗが設けられている。各相の二次巻線と対応する三次巻線とは逆極性になるように接続され、共通の鉄心に巻回される。また、各相の二次巻線と対応する三次巻線との接続点は共通の中性点８５に接続される。

さらに、二次巻線８２ｕおよび三次巻線８３ｕはＵ相のアーム回路５ｕ，６ｕと直列に接続される。二次巻線８２ｖおよび三次巻線８３ｖはＶ相のアーム回路５ｖ，６ｖと直列に接続される。二次巻線８２ｗおよび三次巻線８３ｗはＷ相のアーム回路５ｗ，６ｗと直列に接続される。図３の場合、二次巻線８２ｕ，８２ｖ，８２ｗの各々および三次巻線８３ｕ，８３ｖ，８３ｗの各々は、各相のリアクトル８ｐ，８ｎを兼ねている。リアクトル８ｐ，８ｎとは別に三相変圧器８０Ｃの二次巻線８２ｕ，８２ｖ，８２ｗおよび三次巻線８３ｕ，８３ｖ，８３ｗを設けてもよい。

図３の三相変圧器８０Ｃによれば、各相のアーム電流（Ｕ相：Ｉｐｕ，Ｉｎｕ、Ｖ相：Ｉｐｖ，Ｉｎｖ、Ｗ相：Ｉｐｗ，Ｉｎｗ）によって二次巻線に生じる直流起電力と三次巻線に生じる起電力とは互いに打ち消し合うため、鉄心内に直流磁束が生じないというメリットがある。

［ＨＶＤＣシステムの構成例］
図４は、図１の電力変換装置を利用したＨＶＤＣシステムの概略的な構成例を示す図である。

ＨＶＤＣ（高圧直流送電：High Voltage Direct Current）システムは、高電圧の交流電力を直流電力に変換してから直流長距離送電を行うものである。図４に示すように、交流／直流変換に、図１で説明した電力変換装置１が利用される。電力変換装置１の高電位側直流端子Ｎｐは高電位側の送電線２０ｐに接続され、電力変換装置１の低電位側直流端子Ｎｎは低電位側の送電線２０ｎに接続される。送電線２０ｐ，２０ｎを含む直流電力系統が図１の直流回路１４に相当する。

図４のＨＶＤＣシステムの構成は一例であって、この例に限定されるわけではない。たとえば、交流回路１２と各レグ回路４との接続部は、図２および図３で説明したような三相変圧器８０Ｂ，８０Ｃであってもよい。

［ＢＴＢシステムの構成例］
図５は、図１の電力変換装置を利用したＢＴＢシステムの概略的な構成例を示す図である。

ＢＴＢ（Back To Back）システムは、交流を直流に変換する順変換と、直流を交流に変換する逆変換とを行うことによって、２つの交流回路間で電力融通を行うものである。順変換および逆変換に図１で説明した電力変換装置１が利用される。

具体的に図５を参照して、ＢＴＢシステム７０は、高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎを互いに共有する電力変換回路部２Ａ，２Ｂと、電力変換回路部２Ａ，２Ｂを制御する中央制御装置３とを備える。電力変換回路部２Ａの交流端子Ｎｕ，Ｎｖ，Ｎｗは連系変圧器１３Ａを介在して交流回路１２Ａ（交流電力系統）と接続される。電力変換回路部２Ｂの交流端子Ｎｕ，Ｎｖ，Ｎｗは連系変圧器１３Ｂを介在して交流回路１２Ｂ（交流電力系統）と接続される。電力変換回路部２Ａ，２Ｂによって共有されている高電位側直流端子Ｎｐおよび低電位側直流端子Ｎｎが電力変換装置１の直流回路１４に相当する。

図５のＢＴＢシステム７０の構成は一例であって、この例に限定されるわけではない。たとえば、交流回路１２Ａと電力変換回路部２Ａの各レグ回路との接続部および交流回路１２Ｂと電力変換回路部２Ｂの各レグ回路との接続部は、図２および図３で説明したような三相変圧器８０Ｂ，８０Ｃであってもよい。

［変換器セルの構成］
図６は、図１の各レグ回路を構成する変換器セルの一例を示す図である。図６に示す変換器セル７は、第１の入出力ノード２５ｐと、第２の入出力ノード２５ｎと、ハーフブリッジ型のブリッジ回路３０と、エネルギー蓄積器としての直流コンデンサ４７と、駆動制御部５０と、電圧検出器４８と、ラッチ型のスイッチ５８と、電池５９とを備える。電池５９をバッテリ電源部とも称する。

入出力ノード２５ｐは、高電位側直流端子Ｎｐに近い側において隣接する変換器セル７の入出力ノード２５ｎと接続される。最も高電位側直流端子Ｎｐに近接して配置された変換器セル７の入出力ノード２５ｐは、高電位側直流端子Ｎｐと接続される。同様に、入出力ノード２５ｎは、低電位側直流端子Ｎｎに近い側で隣接する変換器セル７の入出力ノード２５ｐと接続される。最も低電位側直流端子Ｎｎに近接して配置された変換器セル７の入出力ノード２５ｎは、低電位側直流端子Ｎｎと接続される。

ハーフブリッジ型のブリッジ回路３０は、直流コンデンサ４７の正極側のノード４５と入出力ノード２５ｐとの間に接続された第１アーム３１と、直流コンデンサ４７の負極側のノード４６と入出力ノード２５ｐとの間に接続された第２アーム３４とを含む。入出力ノード２５ｎはノード４６と直接接続される。

第１アーム３１は、互いに並列に接続された半導体スイッチング素子３２Ａ，３２Ｂ（以下、単にスイッチング素子と称する場合がある）と、ダイオード３３Ａ，３３Ｂとを含む。ダイオード３３Ａ，３３Ｂは、スイッチング素子３２Ａ，３２Ｂとそれぞれ逆並列（すなわち、並列かつ逆バイアス方向）に接続される。同様に、第２アーム３４は、互いに並列に接続された半導体スイッチング素子３５Ａ，３５Ｂと、ダイオード３６Ａ，３６Ｂとを含む。ダイオード３６Ａ，３６Ｂは、スイッチング素子３５Ａ，３５Ｂとそれぞれ逆並列に接続される。

図６では、ブリッジ回路３０の各アームに２個の半導体スイッチング素子が並列に設けられている場合を示しているが、各アームには２個より多い半導体スイッチング素子が並列に設けられていてもよい。

半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂとして、たとえば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＧＣＴ（Gate Commutated Turn-off thyristor）などの自励式の半導体スイッチング素子が用いられる。

電圧検出器４８は、直流コンデンサ４７に保持された直流電圧を検出する。直流コンデンサ４７は、たとえば、直流計器用電圧変成器（ＤＣＶＴ：Direct Current Voltage Transformer）である。以下の説明では、直流コンデンサ４７の電圧をセルキャパシタ電圧とも称する。

駆動制御部５０は、電源回路５１と、制御ロジック５２と、駆動回路５３と、通信回路５４とを含む。これらの各要素は、別々の回路基板上に形成されていてもよいし、少なくとも一部の要素が共通する回路基板上に形成されてもよい。制御ロジック５２は、専用回路として構成されていてもよいし、ＦＰＧＡ（Field Programmable Gate Array）を利用して構成されていてもよい。もしくは、制御ロジック５２の機能を、ＣＰＵ（Central Processing Unit）およびメモリなどを備えたマイクロコンピュータによって実現してもよい。

電源回路５１は、直流コンデンサ４７に蓄えられた電圧に基づいて、変換器セル７内の制御ロジック５２、駆動回路５３、および通信回路５４などで使用される種々の大きさの駆動電圧を生成する。したがって、電力変換装置１の起動時に直流コンデンサ４７に電荷が蓄積されると初めて電源回路５１が動作し、これによって駆動制御部５０を構成するその他の回路が動作することになる。

通信回路５４は、中央制御装置３に設けられた通信回路との間で通信を行う。この通信には耐ノイズ性の観点から光ファイバが用いられる。駆動回路５３は、制御ロジック５２からのオンオフ指令に基づいて、半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂのゲート駆動信号を生成する。

制御ロジック５２は、通信回路５４を介して中央制御装置３から受けた制御指令および運転／停止指令に基づいて、半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂのオンオフを制御する。制御ロジック５２からのオンオフ信号は駆動回路５３によって増幅されることによってゲート駆動信号が生成される。制御ロジック５２は、さらに、電圧検出器４８によって検出された直流コンデンサ４７の電圧の情報を中央制御装置３に向けて送信する。

さらに、制御ロジック５２は、図示しない複数のセンサを用いて、変換器セル７内の複数の異常モードを検知するように構成されている。たとえば、以下のような異常検出を行う。なお、異常モードは以下に限定されるものでない。

(i) 電圧検出器４８によって検出された直流コンデンサ４７の電圧が予め定める適正範囲内に入っているか否かが検出される。直流コンデンサ電圧が適正範囲よりも低い場合あるいは直流コンデンサ電圧が適正範囲よりも高い場合は、いずれかの半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂのスイッチング動作が正しく行われていない故障が疑われる。

(ii) 通信回路５４を介して通信が正常に行われているか否かが検出される。たとえば、中央制御装置３からの通信の停止、および中央制御装置３からの受信信号に含まれる誤り検出符号の誤りが検知される。

(iii) 電源回路５１によって生成された電圧が設定電圧範囲内であるか否かが検出される。

(iv) 制御ロジック５２から出力されたオンオフ指令と矛盾しない電圧が、駆動回路５３から出力されているか否かが検出される。

制御ロジック５２は、予め定める複数の異常モードのうち少なくとも１つを検出した場合には、第２アーム３４を構成する半導体スイッチング素子３５Ａ，３５Ｂを全てオンにする（すなわち、閉状態にする）ことによって、入出力ノード２５ｐ，２５ｎ間を短絡するように制御する。具体的には、制御ロジック５２は、スイッチ５８をオンする（すなわち、閉状態にする）ことによって電池５９の出力電圧を半導体スイッチング素子３５Ａ，３５Ｂのゲートに印加するようにする。なお、スイッチ５８は、制御ロジック５２からの駆動信号が供給されなくてもオン状態を維持するラッチ型のスイッチであることが望ましい。これによって、入出力ノード２５ｐ，２５ｎ間の短絡後に直流コンデンサ４７の電圧が放電されることによって電源回路５１が動作しなくなっても、半導体スイッチング素子３５Ａ，３５Ｂのオン状態を維持することができる。

図６の変換器セル７は、入出力ノード２５ｐ，２５ｎ間を短絡するために従来必要であったバイパススイッチが設けられていない点に特徴がある。第２アーム３４を構成する半導体スイッチング素子３５Ａ，３５Ｂをオン状態にすることによって、従来バイパススイッチをオンしていたのと同一の効果を奏することができる。本実施形態の変換器セル７は、第２アーム３４に２個の半導体スイッチング素子３５Ａ，３５Ｂが並列で設けられているので、これらの半導体スイッチング素子３５Ａ，３５Ｂが両方とも同時に故障する可能性はかなり低い。このため、半導体スイッチング素子３５Ａ，３５Ｂをバイパススイッチの代わりに用いることができる。また、半導体スイッチング素子３５Ａ，３５Ｂの消費電力は主として導通損とスイッチング損失であり、半導体スイッチング素子３５Ａ，３５Ｂを常時オン状態としたときにはスイッチング損がないので、消費電力は問題とならない。

なお、電力変換装置１を構成する各アーム回路５，６には、１個以上の冗長な変換器セル７が設けられている。これによって、異常モードにある変換器セル７の入出力ノード２５ｐ，２５ｎ間を短絡させたとしても電力変換装置１の動作上の問題とならないようにしている。

［変換器セルおよび電力変換装置の動作］
次に、変換器セル７の動作と、変換器セル７の異常モードに関連する電力変換装置１の動作について説明する。まず、変換器セル７の動作状態には、以下の３つの動作状態がある。

（１） 変換器セル７の異常モードが検出されておらず、かつ、中央制御装置３から制御指令を受けている場合。

この場合、制御ロジック５２は、中央制御装置３から受けた制御指令に従って、第１アーム３１および第２アーム３４の一方が導通して他方が非導通となるように、半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂを制御する。たとえば、制御指令は、アームごとの電圧指令値であり、各変換器セル７は電圧指令値に応じて零電圧またはセルキャパシタ電圧を出力するように半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂを制御する。

具体的に、第１アーム３１を構成するスイッチング素子３２Ａ，３２Ｂがオン状態であり、第２アーム３４を構成するスイッチング素子３５Ａ，３５Ｂがオフ状態のとき、入出力ノード２５ｐ，２５ｎ間には直流コンデンサ４７の両端間の電圧が印加される。逆に、第１アーム３１を構成するスイッチング素子３２Ａ，３２Ｂがオフ状態であり、第２アーム３４を構成するスイッチング素子３５Ａ，３５Ｂがオン状態のとき、入出力ノード２５ｐ，２５ｎ間は０Ｖとなる。

したがって、図６に示す変換器セル７は、第１アーム３１を構成するスイッチング素子３２Ａ，３２Ｂと第２アーム３４を構成するスイッチング素子３５Ａ，３５Ｂとを交互にオン状態とすることによって、零電圧または直流コンデンサ４７の電圧に依存した正電圧を出力することができる。

（２） 変換器セル７の異常モードが検出されておらず、かつ、中央制御装置３から停止指令を受けている場合。

たとえば、図１の中央制御装置３は、アーム電流の過電流を検出した場合には、各変換器セル７に停止指令を出力する。この場合、制御ロジック５２は、回路保護のために第１アーム３１および第２アーム３４を構成する全ての半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂをオフにする。

（３） 変換器セル７の異常モードが検出されている場合。この場合、制御ロジック５２は、スイッチ５８をオンする（すなわち、閉状態にする）ことによって電池５９の出力電圧を半導体スイッチング素子３５Ａ，３５Ｂに印加するようにする。この結果、第２アーム３４を構成する半導体スイッチング素子３５Ａ，３５Ｂが全てオン状態になり、これによって入出力ノード２５ｐ，２５ｎ間が短絡される。

図７は、変換器セルの動作を示すフローチャートである。以下、図６および図７を参照してこれまでの説明を総括する。

制御ロジック５２は、変換器セル７の複数の異常モードをいずれも検出していない場合には（ステップＳ１２０でＮＯ）、ステップＳ１００において、中央制御装置３からの制御指令および運転／停止指令に従って、各半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂを制御する。さらに、この場合、制御ロジック５２は、ステップＳ１１０において、直流コンデンサ４７の電圧検出値の情報を中央制御装置３に向けて送信する。

一方、制御ロジック５２は、変換器セル７の複数の異常モードの少なくとも１つを検出した場合には（ステップＳ１２０でＮＯ）、ステップＳ１３０において、ブリッジ回路３０を構成する下側のアーム３４に設けられた全てのスイッチング素子をオン状態にすることによって、第１および第２の入出力ノード２５ｐ，２５ｎ間を短絡する。これによって、故障セル以外の変換器セルを用いてＭＭＣの運転を継続することができる。

なお、第１および第２の入出力ノード２５ｐ，２５ｎ間を短絡するために、どのアームの全スイッチング素子をオン状態にするかは、ブリッジ回路の構成に応じて異なる場合があることに注意しなければならない。たとえば、後述する図９のフルブリッジ型の場合には、下側の第２アーム３４および第４アーム４０の全スイッチング素子をオン状態にしてもよいし、上側の第１アーム３１および第３アーム３７の全スイッチング素子をオン状態にしてもよい。したがって、より一般的には、制御ロジック５２は、変換器セル７の複数の異常モードの少なくとも１つを検出した場合には（ステップＳ１２０でＮＯ）、ブリッジ回路を構成する複数のアームのうち第１および第２の入出力ノード２５ｐ，２５ｎ間を短絡するのに必要である、少なくとも１つのアームの全スイッチング素子をオン状態にする。

次に、各変換器セル７の異常モードに関連した電力変換装置１の制御について説明する。既に説明したように、電力変換装置１を構成する各アーム回路５，６には、予め定める数の冗長な変換器セル７が設けられている。

図８は、異常モードの検出に関連した中央制御装置の動作を示すフローチャートである。図１、図６、および図８を参照して、ステップＳ２００において、中央制御装置３は、アーム回路ごとに故障セル数（すなわち、異常モードを検出したために、入出力ノード２５ｐ，２５ｎ間が短絡状態となっているセルの数）に関する情報を取得する。

次のステップＳ２１０において、中央制御装置３は、初期状態の冗長セル数から故障セル数を減じることによって、現時点の冗長セル数を計算する。そして、中央制御装置３は、現時点の冗長セル数が０より小さい場合、すなわち、故障セル数が冗長セル数の初期値を上回った場合には（ステップＳ２２０でＹＥＳ）、ステップＳ２４０において電力変換装置１の動作を停止する。具体的には、交流回路１２との間の交流遮断器（不図示）と、直流回路１４との間の直流遮断器（不図示）との両方を開放状態にするとともに、電力変換回路部２を構成する各変換器セル７に設けられた半導体スイッチング素子３２Ａ，３２Ｂ，３５Ａ，３５Ｂが全てオフ状態になるように各変換器セル７を制御する。

一方、現時点の冗長セル数が０以上の場合には（ステップＳ２２０でＮＯ）、ステップＳ２３０において、中央制御装置３は、現時点の冗長セルと故障セルを除いた変換器セル７によって各アーム回路５，６を動作させる。この場合、中央制御装置３は、現時点の冗長セルに対して第２アーム３４を構成するスイッチング素子３５Ａ，３５Ｂが常にオン状態となるように制御指令を出力してもよい。もしくは、中央制御装置３は、現時点の冗長セル数と故障セル数を除いた有効セル数（有効セル数は、故障セル数に関係なく一定である）に対応した電圧指令値を、制御指令として各アーム回路５，６に出力するようにしてもよい。この電圧指令値に基づいて、冗長セルに対応する変換器セル７の制御ロジック５２は、第２アーム３４を構成するスイッチング素子３５Ａ，３５Ｂを常にオン状態にする。

［効果］
上記のとおり、実施の形態１の電力変換装置１によれば、各変換器セル７を構成するブリッジ回路３０の各アームには２個以上の半導体スイッチング素子３２が並列に設けられている。これによって、電力変換装置１の電流容量を増加させることができるとともに、バイパススイッチの代わりとして、ブリッジ回路３０の下アーム（すなわち、第２アーム３４）を構成するスイッチング素子３５Ａ，３５Ｂを用いることができる。第２アーム３４を構成するスイッチング素子３５Ａ，３５Ｂが全て同時に故障する可能性は低いからである。この結果、変換器セル７の容積とコストを抑制することができる。

実施の形態２．
実施の形態１では、各変換器セル７はハーフブリッジ型のブリッジ回路３０によって構成されていた。以下では、各変換器セル７がフルブリッジ型またはスリークオーター（Three Quarter）型のブリッジ回路によって構成される場合について説明する。いずれの回路構成であっても、実施の形態１の場合と同様の効果を奏する。以下では、実施の形態１と異なる点について主に説明し、共通する点については説明を繰り返さない。

［フルブリッジ型のブリッジ回路の構成］
図９は、図１の各レグ回路を構成する変換器セルの他の構成例を示す図である。図９の変換器セル７は、ハーフブリッジ型のブリッジ回路３０に代えてフルブリッジ型のブリッジ回路３０Ａが設けられている点で図６の変換器セル７と異なる。以下では、図６のブリッジ回路３０と異なる点について主に説明し、図６の場合と共通する点については同一の参照符号を付して説明を繰り返さない。

図９の変換器セル７は、第１の入出力ノード２５ｐと、第２の入出力ノード２５ｎと、フルブリッジ型のブリッジ回路３０Ａと、エネルギー蓄積器としての直流コンデンサ４７と、駆動制御部５０と、電圧検出器４８と、ラッチ型のスイッチ５８Ａ，５８Ｂと、電池５９Ａ，５９Ｂとを備える。

以下では、電池５９Ａ，５９Ｂをまとめてバッテリ電源部と称する。バッテリ電源部は、上記のように２つの電池５９Ａ，５９Ｂによって構成されていてもよいし、単一の電池によって構成されていてもよい。

フルブリッジ型のブリッジ回路３０Ａは、正極側のノード４５と入出力ノード２５ｐとの間に接続された第１アーム３１と、負極側のノード４６と入出力ノード２５ｐとの間に接続された第２アーム３４と、正極側のノード４５と入出力ノード２５ｎとの間に接続された第３アーム３７と、負極側のノード４６と入出力ノード２５ｎとの間に接続された第４アーム４０とを含む。第１アーム３１および第２アーム３４の構成は、図６の場合と同様であるので説明を繰り返さない。

第３アーム３７は、互いに並列に接続された半導体スイッチング素子３８Ａ，３８Ｂと、ダイオード３９Ａ，３９Ｂとを含む。ダイオード３９Ａ，３９Ｂは、スイッチング素子３８Ａ，３８Ｂとそれぞれ逆並列に接続される。同様に、第４アーム４０は、互いに並列に接続された半導体スイッチング素子４１Ａ，４１Ｂと、ダイオード４２Ａ，４２Ｂとを含む。ダイオード４２Ａ，４２Ｂは、スイッチング素子４１Ａ，４１Ｂとそれぞれ逆並列に接続される。

図９では、ブリッジ回路３０Ａの各アームに２個の半導体スイッチング素子が並列に設けられている場合を示しているが、各アームには２個より多い半導体スイッチング素子が並列に設けられていてもよい。

制御ロジック５２は、予め定める複数の異常モードのうち少なくとも１つを検出した場合には、第２アーム３４を構成する半導体スイッチング素子３５Ａ，３５Ｂを全てオンにするとともに、第４アーム４０を構成する半導体スイッチング素子４１Ａ，４１Ｂを全てにオンにする。これによって、入出力ノード２５ｐ，２５ｎ間が短絡される。具体的には、制御ロジック５２は、スイッチ５８Ａをオンすることによって電池５９Ａの出力電圧を半導体スイッチング素子３５Ａ，３５Ｂのゲートに印加するとともに、スイッチ５８Ｂをオンすることによって電池５９Ｂ（または、電池５９Ａと共通化された単一の電池）の出力電圧を半導体スイッチング素子４１Ａ，４１Ｂのゲートに印加する。

図９の変換器セル７は、入出力ノード２５ｐ，２５ｎ間を短絡するために従来必要であったバイパススイッチが設けられていない点に特徴がある。第２アーム３４を構成する全ての半導体スイッチング素子３５Ａ，３５Ｂをオン状態にするとともに第４アーム４０を構成する全ての半導体スイッチング素子４１Ａ，４１Ｂをオン状態にすることによって、従来バイパススイッチをオン状態にしていたのと同一の効果を得ることができる。本実施形態の変換器セル７は、第２アーム３４および第４アーム４０のいずれにも２個の半導体スイッチング素子が並列で設けられているので、これら２個の半導体スイッチング素子が両方とも同時に故障する可能性はかなり低い。このため、半導体スイッチング素子をバイパススイッチの代わりにすることができる。

なお、第２アーム３４および第４アーム４０に代えて、第１アーム３１および第３アーム３７を構成する全てのスイッチング素子をオン状態となるように制御することによっても、入出力ノード２５ｐ，２５ｎ間を短絡することができる。

［スリークオーター型のブリッジ回路の構成］
図１０は、図１の各レグ回路を構成する変換器セルのさらに他の構成例を示す図である。図１０の変換器セル７は、フルブリッジ型のブリッジ回路３０Ａに代えてスリークオーター型のブリッジ回路３０Ｂが設けられている点で、図９の変換器セル７と異なる。

具体的に、図１０のスリークオーター型のブリッジ回路３０Ｂは、図９のフルブリッジ型のブリッジ回路３０Ａと比べて第３アームの構成が異なる。より詳細には、図１０の第３アーム３７Ａは、図９の第３アーム３７から半導体スイッチング素子３８Ａ，３８Ｂを除去した構成である。図１０のその他の構成は図９の場合と同様であり、同一または相当する部分には同一の参照符号を付して説明を繰り返さない。

なお、電力変換装置１を構成する各アーム回路５，６は、ハーフブリッジ型の変換器セル７、フルブリッジ型の変換器セル７、およびスリークオーター型の変換器セル７のうちいずれか２種類または３種類とも混在したものであってもよい。

実施の形態３．
実施の形態３では、実施の形態１で説明した電力変換装置をＳＴＡＴＣＯＭ（Static Synchronous Compensator）と称する無効電力補償装置に適用した例について説明する。

図１１は、Δ結線方式のＳＴＡＴＣＯＭの構成例を示す図である。図１１を参照して、ＳＴＡＴＣＯＭ６０は、互いにカスケードに接続された複数の変換器セル７からなるアーム回路６１，６２，６３がデルタ結線された構成を有している。各アーム回路６１，６２，６３には、変換器セル７と直列にリアクトル６４が設けられていてもよい。ＳＴＡＴＣＯＭ６０は、変圧器６５を介して交流回路１２（交流電力系統）に設けられた送電線６６と接続される。

アーム回路６１，６２，６３を構成する変換器セル７の各々は、実施の形態２の図９で説明した構成を有している。したがって、従来のバイパススイッチの代わりに、フルブリッジ型のブリッジ回路３０Ａの下側のアーム（すなわち、第２アーム３４および第４アーム４０）を構成するスイッチング素子３５Ａ，３５Ｂ，４１Ａ，４１Ｂを用いることができるので、変換器セル７の容積およびコストを抑制することができる。なお、フルブリッジ型のブリッジ回路３０Ａの場合、上側のアーム（すなわち、第１アーム３１および第３アーム３７）を構成するスイッチング素子３２Ａ，３２Ｂ，３８Ａ，３８Ｂを、従来のバイパススイッチの代わりに用いてもよい。

図９のフルブリッジ型のブリッジ回路３０Ａに代えて、図６で説明したハーフブリッジ型のブリッジ回路３０を用いてもよいし、図１０で説明したスリークオーター型のブリッジ回路３０Ｂを用いてもよい。また、アーム回路の接続に関して、図１１に示したΔ結線に変えてＹ結線にしてもよいし、他の接続方式を用いてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 電力変換装置、３ 中央制御装置、４，４ｕ，４ｖ，４ｗ レグ回路、５，６，６１，６２，６３ アーム回路、７ 変換器セル、８ｎ，８ｐ，６４ リアクトル、１２，１２Ａ，１２Ｂ 交流回路、１４ 直流回路、２５ｎ 第２の入出力ノード、２５ｐ 第１の入出力ノード、３０，３０Ａ，３０Ｂ ブリッジ回路、３１，３４，３７，４０ アーム、３２Ａ，３２Ｂ，３５Ａ，３５Ｂ，３８Ａ，３８Ｂ，４１Ａ，４１Ｂ 半導体スイッチング素子、４７ 直流コンデンサ、４８ 電圧検出器、５０ 駆動制御部、５１ 電源回路、５２ 制御ロジック、５３ 駆動回路、５４ 通信回路、５８，５８Ａ，５８Ｂ スイッチ、５９，５９Ａ，５９Ｂ 電池、８０Ｂ，８０Ｃ 三相変圧器、Ｎｎ 低電位側直流端子、Ｎｐ 高電位側直流端子、Ｎｕ，Ｎｖ，Ｎｗ 交流端子。

Claims (13)

1. 互いにカスケード接続された複数の変換器セルを備え、
   各前記変換器セルは、
   第１の入出力ノードと、
   第２の入出力ノードと、
   エネルギー蓄積器と、
   前記第１および第２の入出力ノードと前記エネルギー蓄積器との間の接続および非接続を切り替えるためのブリッジ回路とを含み、
   前記ブリッジ回路を構成する複数のアームのうち、半導体スイッチング素子が設けられているアームの各々には複数の半導体スイッチング素子が並列に設けられており、
   各前記変換器セルは、駆動制御部をさらに含み、
   前記駆動制御部は、予め定める複数の異常モードをいずれも検出していない場合には、外部から与えられた指令に従って、前記ブリッジ回路を制御するように構成され、
   前記駆動制御部は、前記複数の異常モードの少なくとも１つを検出した場合には、前記ブリッジ回路を構成する複数のアームのうち少なくとも１つに設けられた全ての半導体スイッチング素子をオン状態にすることによって、前記第１および第２の入出力ノード間を短絡するように構成される、電力変換装置。
2. 前記ブリッジ回路を構成する複数のアームのうち、半導体スイッチング素子が設けられているアームの各々には前記複数の半導体スイッチング素子として２個の半導体スイッチング素子が並列に設けられている、請求項１に記載の電力変換装置。
3. 各前記変換器セルの前記第１の入出力ノードと前記第２の入出力ノードとの間には、前記ブリッジ回路を構成する半導体スイッチング素子以外のスイッチが設けられていない、請求項１または２に記載の電力変換装置。
4. 前記複数の異常モードは、前記エネルギー蓄積器の電圧が予め定める範囲外となることを含む、請求項１〜３のいずれか１項に記載の電力変換装置。
5. 前記複数の異常モードは、前記駆動制御部と外部との通信が異常であることを含む、請求項１〜４のいずれか１項に記載の電力変換装置。
6. 前記駆動制御部は、前記エネルギー蓄積器に保持された電圧によって駆動電圧を生成する電源回路を含み、
   前記複数の異常モードは、前記駆動電圧が設定範囲にないことを含む、請求項１〜５のいずれか１項に記載の電力変換装置。
7. 前記ブリッジ回路は、
   前記エネルギー蓄積器の正極側ノードと前記第１の入出力ノードとの間に設けられた第１アームと、
   前記エネルギー蓄積器の負極側ノードと前記第１の入出力ノードとの間に設けられた第２アームとを含み、
   前記第２の入出力ノードは、前記エネルギー蓄積器の負極側ノードと直接接続され、
   前記駆動制御部は、前記複数の異常モードの少なくとも１つを検出した場合には、前記第２アームを構成する全ての半導体スイッチング素子がオン状態になるように前記ブリッジ回路を制御する、請求項１〜６のいずれか１項に記載の電力変換装置。
8. 各前記変換器セルは、さらに、
   バッテリ電源部と、
   前記バッテリ電源部の出力と前記第２アームを構成する複数の半導体スイッチング素子のゲートとの間に接続された第１のラッチ型スイッチとを含み、
   前記駆動制御部は、前記複数の異常モードの少なくとも１つを検出した場合には、前記第１のラッチ型スイッチをオンすることによって、前記第２アームを構成する全ての半導体スイッチング素子をオン状態にする、請求項７に記載の電力変換装置。
9. 前記ブリッジ回路は、
   前記エネルギー蓄積器の正極側ノードと前記第１の入出力ノードとの間に設けられた第１アームと、
   前記エネルギー蓄積器の負極側ノードと前記第１の入出力ノードとの間に設けられた第２アームと、
   前記エネルギー蓄積器の正極側ノードと前記第２の入出力ノードとの間に設けられた第３アームと、
   前記エネルギー蓄積器の負極側ノードと前記第２の入出力ノードとの間に設けられた第４アームとを含み、
   前記駆動制御部は、前記複数の異常モードの少なくとも１つを検出した場合には、前記第２アームおよび前記第４アームを構成する全ての半導体スイッチング素子がオン状態になるように前記ブリッジ回路を制御する、請求項１〜６のいずれか１項に記載の電力変換装置。
10. 各前記変換器セルは、さらに、
    バッテリ電源部と、
    前記バッテリ電源部の出力と前記第２アームを構成する複数の半導体スイッチング素子のゲートとの間に接続された第１のラッチ型スイッチと、
    前記バッテリ電源部の出力と前記第４アームを構成する複数の半導体スイッチング素子のゲートとの間に接続された第２のラッチ型スイッチとを含み、
    前記駆動制御部は、前記複数の異常モードの少なくとも１つを検出した場合には、前記第１のラッチ型スイッチをオンすることによって前記第２アームを構成する全ての半導体スイッチング素子をオン状態にするとともに、前記第２のラッチ型スイッチをオンすることによって前記第４アームを構成する全ての半導体スイッチング素子をオン状態にする、請求項９に記載の電力変換装置。
11. 前記ブリッジ回路は、
    前記エネルギー蓄積器の正極側ノードと前記第１の入出力ノードとの間に設けられた第１アームと、
    前記エネルギー蓄積器の負極側ノードと前記第１の入出力ノードとの間に設けられた第２アームと、
    前記エネルギー蓄積器の正極側ノードと前記第２の入出力ノードとの間に設けられた第３アームと、
    前記エネルギー蓄積器の負極側ノードと前記第２の入出力ノードとの間に設けられた第４アームとを含み、
    前記駆動制御部は、前記複数の異常モードの少なくとも１つを検出した場合には、前記第１アームおよび前記第３アームを構成する全ての半導体スイッチング素子がオン状態になるように前記ブリッジ回路を制御する、請求項１〜６のいずれか１項に記載の電力変換装置。
12. 前記電力変換装置は、各前記変換器セルに制御指令および運転／停止指令を送信する中央制御装置をさらに備え、
    前記中央制御装置は、前記複数の異常モードのいずれかが検出されたことによって前記第１の入出力ノードと前記第２の入出力ノードとの間が短絡状態である故障セルの数の情報を取得し、
    前記中央制御装置は、前記故障セルの数が予め定める閾値を超えた場合には、前記電力変換装置の動作を停止するように構成される、請求項１〜１１のいずれか１項に記載の電力変換装置。
13. 請求項１〜１２のいずれか１項に記載の電力変換装置を備えた無効電力補償装置。

Images