JP6719692B1 - 電力変換装置 - Google Patents

Abstract

直流回路（１４）と交流回路（１２）との間で電力変換を行なう電力変換装置（１）は、直列接続された複数のサブモジュール（７）を含むレグ回路（４）を備える。複数のサブモジュールのうちの第１サブモジュールは、第１エネルギー蓄積要素（Ｃｈｂ）と、直列接続された２つのスイッチング素子（２２Ａ，２２Ｂ）を有する第１半導体回路（３１）と、第２半導体回路（３２）とを含む。第２半導体回路（３２）は、直列接続されたスイッチング素子（２２Ｄ）と半導体素子（２３Ｃ）とを含む直列回路（４１）と、直列回路（４１）に並列接続された第２エネルギー蓄積要素（Ｃｓｕ）と、直列回路（４１）および第２エネルギー蓄積要素（Ｃｓｕ）を含む並列回路（４５）に直列接続された抵抗成分を有する素子（５１）とを含む。

Description

本発明は、電力変換装置に関する。

直流送電システムにおいて用いられる自励式の電力変換装置としてモジュラーマルチレベル変換器（ＭＭＣ：Modular Multilevel Converter）が知られている。モジュラーマルチレベル変換器は、交流の各相について、正極直流端子に接続された上アームと低電位側直流端子に接続された下アームとを有する。各アームは、複数のサブモジュールがカスケードに接続されることによって構成されている。なお、「サブモジュール」は、「変換器セル」とも称される。

米国特許９７１６４２５号明細書（特許文献１）には、サブモジュールを半導体スイッチング素子のフルブリッジ構成とすることなく、直流短絡事故時の短絡電流を抑制するための電力変換装置が開示されている。

米国特許９７１６４２５号明細書

特許文献１では、２つのスイッチング素子を直列接続した第１ユニットと、エネルギー蓄積要素と、ダイオードと１つのスイッチング素子とを直列接続した第２ユニットとから構成されるサブモジュールを開示している。このサブモジュールでは、第２ユニットにダイオードを用いることで、フルブリッジ型のサブモジュールよりも部品を削減しつつ直流短絡事故時の短絡電流を抑制し、サブモジュールの素子を保護することを検討している。

しかしながら、特許文献１では、電力変換用のエネルギー蓄積要素が短絡電流の抑制の役割も兼ねている。そのため、電力変換および短絡電流抑制の両方を充足するエネルギー蓄積要素を選定する必要があり、エネルギー蓄積要素の設計自由度が制限されるという問題がある。

本開示のある局面における目的は、直流回路の短絡時において、サブモジュールに含まれる素子の破損をより容易に防止することが可能な電力変換装置を提供することである。

ある実施の形態に従う電力変換装置は、直流回路と交流回路との間で電力変換を行なう。電力変換装置は、直列接続された複数のサブモジュールを含むレグ回路を備える。複数のサブモジュールのうちの少なくとも１つは第１サブモジュールである。第１サブモジュールは、第１エネルギー蓄積要素と、直列接続された２つのスイッチング素子を有する第１半導体回路と、第２半導体回路とを含む。第１エネルギー蓄積要素、第１半導体回路、および第２半導体回路は、互いに並列接続されている。第２半導体回路は、直列接続されたスイッチング素子と半導体素子とを含む直列回路と、直列回路に並列接続された第２エネルギー蓄積要素と、直列回路および第２エネルギー蓄積要素を含む並列回路に直列接続された抵抗成分を有する素子とを含む。

本開示によると、直流回路の短絡時において、サブモジュールに含まれる素子の破損をより容易に防止することができる。

電力変換装置の概略構成図である。 図１の各レグ回路を構成するサブモジュールの一例を示す回路図である。 比較例における短絡電流経路を示す図である。 実施の形態１に従うサブモジュール内の短絡電流経路を示す図である。 実施の形態１に従うレグ回路の構成を示す図である。 実施の形態１に従う制御装置の処理手順を示すフローチャートである。 実施の形態２に従うレグ回路の構成を示す図である。 実施の形態２に従うバイパス回路の構成例を示す回路図である。 実施の形態２の変形例に従うバイパス回路の構成例を示す図である。 その他の実施の形態に従うサブモジュールの回路構成例（その１）を示す図である。 その他の実施の形態に従うサブモジュールの回路構成例（その２）を示す図である。 その他の実施の形態に従うサブモジュールの回路構成例（その３）を示す図である。 短絡事故電流を抑制する機能を有するサブモジュールの回路構成の他の例を示す図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

実施の形態１．
＜電力変換装置の全体構成＞
図１は、電力変換装置１の概略構成図である。図１を参照して、電力変換装置１は、互いに直列接続された複数のサブモジュール（図１中の「ＳＭ」に対応）７を含むモジュラーマルチレベル変換器によって構成されている。電力変換装置１は、直流回路１４と交流回路１２との間で電力変換を行なう。電力変換装置１は、電力変換器２と、制御装置３とを含む。

電力変換器２は、正極直流端子（すなわち、高電位側直流端子）Ｎｐと、負極直流端子（すなわち、低電位側直流端子）Ｎｎとの間に互いに並列に接続された複数のレグ回路４ｕ，４ｖ，４ｗ（以下、総称する場合または任意のものを示す場合、「レグ回路４」と記載する）を含む。

レグ回路４は、交流を構成する複数相の各々に設けられる。レグ回路４は、交流回路１２と直流回路１４との間に接続され、両回路間で電力変換を行なう。図１には、交流回路１２が３相交流系統の場合が示され、Ｕ相、Ｖ相、Ｗ相にそれぞれ対応して３個のレグ回路４ｕ，４ｖ，４ｗが設けられている。

レグ回路４ｕ，４ｖ，４ｗにそれぞれ設けられた交流端子Ｎｕ，Ｎｖ，Ｎｗは、変圧器１３を介して交流回路１２に接続される。交流回路１２は、例えば、交流電源などを含む交流系統である。図１では、図解を容易にするために、交流端子Ｎｖ，Ｎｗと変圧器１３との接続は図示していない。

各レグ回路４に共通に接続された正極直流端子Ｎｐおよび負極直流端子Ｎｎは、直流回路１４に接続される。直流回路１４は、例えば、直流送電網などを含む直流電力系統または他の電力変換装置の直流端子である。

図１の変圧器１３を用いる代わりに、連系リアクトルを介して交流回路１２に接続する構成としてもよい。さらに、交流端子Ｎｕ，Ｎｖ，Ｎｗに代えてレグ回路４ｕ，４ｖ，４ｗにそれぞれ一次巻線を設け、この一次巻線と磁気結合する二次巻線を介してレグ回路４ｕ，４ｖ，４ｗが変圧器１３または連系リアクトルに交流的に接続するようにしてもよい。この場合、一次巻線を下記のリアクトル８Ａ，８Ｂとしてもよい。すなわち、レグ回路４は、交流端子Ｎｕ，Ｎｖ，Ｎｗまたは上記の一次巻線など、各レグ回路４ｕ，４ｖ，４ｗに設けられた交流接続部を介して電気的に（すなわち、直流的または交流的に）交流回路１２と接続される。

レグ回路４ｕは、交流回路１２に接続された交流接続部（例えば、交流端子Ｎｕ）と直流回路１４に接続された正極直流端子Ｎｐとの間に設けられる上アーム５と、交流接続部と直流回路１４に接続された負極直流端子Ｎｎとの間に設けられた下アーム６とを含む。上アーム５と下アーム６との接続点である交流端子Ｎｕが変圧器１３と接続される。正極直流端子Ｎｐおよび負極直流端子Ｎｎが直流回路１４に接続される。レグ回路４ｖ，４ｗについても同様の構成を有するので、以下、レグ回路４ｕを代表として説明する。また、上アーム５と下アーム６とを区別しない場合には、単に「アーム」とも称する。

上アーム５は、カスケード接続された複数のサブモジュール７と、リアクトル８Ａとを含む。上アーム５において、複数のサブモジュール７およびリアクトル８Ａは直列に接続されている。同様に、下アーム６は、カスケード接続された複数のサブモジュール７と、リアクトル８Ｂとを含む。下アーム６において、複数のサブモジュール７およびリアクトル８Ｂは直列に接続されている。

リアクトル８Ａが挿入される位置は、レグ回路４ｕの上アーム５のいずれの位置であってもよく、リアクトル８Ｂが挿入される位置は、レグ回路４ｕの下アーム６のいずれの位置であってもよい。リアクトル８Ａ，８Ｂはそれぞれ複数個あってもよい。各リアクトルのインダクタンス値は互いに異なっていてもよい。上アーム５のリアクトル８Ａのみ、もしくは、下アーム６のリアクトル８Ｂのみを設けてもよい。リアクトル８Ａ，８Ｂは、循環電流を抑制するため、および交流回路１２または直流回路１４などの事故時に事故電流が急激に増大しないようにするために設けられている。

電力変換装置１は、制御に使用される電気量（例えば、電流、電圧など）を計測する各検出器として、交流電圧検出器１０と、交流電流検出器１６と、直流電圧検出器１１Ａ，１１Ｂと、各レグ回路４に設けられたアーム電流検出器９Ａ，９Ｂとを含む。これらの検出器によって検出された信号は、制御装置３に入力される。

制御装置３は、これらの検出信号に基づいて各サブモジュール７の運転状態を制御するための運転指令を出力する。運転指令は、Ｕ相上アーム、Ｕ相下アーム、Ｖ相上アーム、Ｖ相下アーム、Ｗ相上アーム、およびＷ相下アームにそれぞれ対応して生成される。また、制御装置３は、各サブモジュール７から各種情報を受信する。各種情報は、サブモジュール７の内部情報であり、サブモジュール７のキャパシタの電圧値、サブモジュール７の状態を示す状態情報等を含む。

制御装置３は、典型的には、ハードウェア構成として、補助変成器、ＡＤ（Analog to Digital）変換部、演算部等を含む。演算部は、ＣＰＵ（Central Processing Unit）、ＲＡＭ（Random Access Memory）およびＲＯＭ（Read Only Memory）を含む。ＡＤ変換部は、アナログフィルタ、サンプルホールド回路、マルチプレクサ等を含む。制御装置３は、例えば、ディジタル保護制御装置で構成されていてもよい。

図１では図解を容易にするために、各検出器から制御装置３に入力される信号の信号線と、制御装置３および各サブモジュール７間で入出力される信号の信号線とは、一部まとめて記載されているが、実際には検出器ごとおよびサブモジュール７ごとに設けられている。各サブモジュール７と制御装置３との間の信号線は、送信用と受信用とが別個に設けられていてもよい。信号線は、たとえば光ファイバによって構成される。

以下、各検出器について具体的に説明する。
交流電圧検出器１０は、交流回路１２のＵ相の交流電圧Ｖａｃｕ、Ｖ相の交流電圧Ｖａｃｖ、およびＷ相の交流電圧Ｖａｃｗを検出する。交流電流検出器１６は、交流回路１２のＵ相の交流電流Ｉａｃｕ、Ｖ相の交流電流Ｉａｃｖ、およびＷ相の交流電流Ｉａｃｗを検出する。直流電圧検出器１１Ａは、直流回路１４に接続された正極直流端子Ｎｐの直流電圧Ｖｄｃｐを検出する。直流電圧検出器１１Ｂは、直流回路１４に接続された負極直流端子Ｎｎの直流電圧Ｖｄｃｎを検出する。

Ｕ相用のレグ回路４ｕに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム５に流れる上アーム電流Ｉｐｕ、および下アーム６に流れる下アーム電流Ｉｎｕをそれぞれ検出する。Ｖ相用のレグ回路４ｖに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｖおよび下アーム電流Ｉｎｖをそれぞれ検出する。Ｗ相用のレグ回路４ｗに設けられたアーム電流検出器９Ａおよび９Ｂは、上アーム電流Ｉｐｗおよび下アーム電流Ｉｎｗをそれぞれ検出する。以下の説明では、上アーム電流Ｉｐｕ、Ｉｐｖ、Ｉｐｗを総称して上アーム電流Ｉａｒｍｐと記載し、下アーム電流Ｉｎｕ、Ｉｎｖ、Ｉｎｗを総称して下アーム電流Ｉａｒｍｎと記載し、上アーム電流Ｉａｒｍｐと下アーム電流Ｉａｒｍｎとを総称してアーム電流Ｉａｒｍと記載する。

＜サブモジュールの構成＞
図２は、図１の各レグ回路を構成するサブモジュールの一例を示す回路図である。具体的には、図２（ａ）に示すサブモジュール７は、ハーフブリッジ構成と呼ばれる回路構成を有する。以下では、図２（ａ）の回路構成を有する「サブモジュール７」を「サブモジュール７ＨＢ」とも称する。

サブモジュール７ＨＢは、半導体回路３５と、エネルギー蓄積要素であるキャパシタＣｈｂとを含む。半導体回路３５は、直列接続された２つのスイッチング素子２２Ａ，２２Ｂと、ダイオード２３Ａ，２３Ｂとを含む。ダイオード２３Ａ，２３Ｂは、スイッチング素子２２Ａ，２２Ｂとそれぞれ逆並列（すなわち、並列かつ逆バイアス方向）に接続されるダイオードである。キャパシタＣｈｂは、半導体回路３５と並列に接続され、直流電圧を保持する。

スイッチング素子２２Ｂの両端子を入出力端子２６Ｐ，２６Ｎとする。具体的には、スイッチング素子２２Ａ，２２Ｂの接続ノードは高電位側の入出力端子２６Ｐと接続される。スイッチング素子２２ＢとキャパシタＣｈｂとの接続ノードは低電位側の入出力端子２６Ｎと接続される。典型的には、入出力端子２６Ｐは、正極側に隣接するサブモジュール７の入出力端子２６Ｎと接続される。入出力端子２６Ｎは、負極側に隣接するサブモジュール７の入出力端子２６Ｐと接続される。

スイッチング素子２２Ａ、２２Ｂのスイッチング動作により、サブモジュール７ＨＢの入出力端子間にはキャパシタＣｈｂの両端電圧、および零電圧が出力される。例えば、スイッチング素子２２Ａがオン、かつスイッチング素子２２Ｂがオフとなったときに、キャパシタＣｈｂの両端電圧が出力される。スイッチング素子２２Ａがオフ、かつスイッチング素子２２Ｂがオンとなったときに、零電圧が出力される。

図２（ｂ）に示すサブモジュール７は、図２（ａ）に示す回路にさらに他の回路を追加した回路構成を有する。以下では、図２（ｂ）に示す回路構成を有する「サブモジュール７」を「サブモジュール７ＳＵ」とも称する。

サブモジュール７ＳＵは、半導体回路３１と、キャパシタＣｈｂと、半導体回路３２とを含む。半導体回路３１、キャパシタＣｈｂ、および半導体回路３２は、互いに並列接続されている。半導体回路３１は、図２（ａ）の半導体回路３５と同一である。そのため、サブモジュール７ＳＵは、概ねサブモジュール７ＨＢに半導体回路３２を追加した回路構成を有する。

半導体回路３２は、直列回路４１と、キャパシタＣｓｕと、抵抗素子５１とを含む。直列回路４１は、直列接続された、スイッチング素子２２Ｄと、直流回路１４の短絡事故時における短絡電流を流す半導体素子であるダイオード２３Ｃとを含む。キャパシタＣｓｕは、直列回路４１に並列接続されたエネルギー蓄積要素である。抵抗素子５１は、直列回路４１とキャパシタＣｓｕとを有する並列回路４５に直列接続されている。また、ダイオード２３Ｄは、スイッチング素子２２Ｄと逆並列に接続されるダイオードである。詳細は後述するが、半導体回路３２は、直流回路１４での短絡事故発生時に流れる事故電流を抑制する機能を有する。

スイッチング素子２２Ａおよび２２Ｂの接続ノードは高電位側の入出力端子２６Ｐと接続され、スイッチング素子２２Ｄとダイオード２３Ｃとの接続ノードは低電位側の入出力端子２６Ｎと接続される。

正常な電力変換運転時は、スイッチング素子２２Ｄは常時オンであり、スイッチング素子２２Ａ、２２Ｂのスイッチング動作により、サブモジュール７ＳＵの入出力端子間にはキャパシタＣｈｂの両端電圧、および零電圧が出力される。例えば、スイッチング素子２２Ａがオン、かつスイッチング素子２２Ｂがオフとなったときに、キャパシタＣｈｂの両端電圧が出力される。スイッチング素子２２Ａがオフ、かつスイッチング素子２２Ｂがオンとなったときに、零電圧が出力される。

図２（ａ）および図２（ｂ）における各スイッチング素子２２Ａ，２２Ｂ，２２Ｄには、オン動作とオフ動作の両方を制御可能な自己消弧型のスイッチング素子が用いられる。スイッチング素子２２Ａ，２２Ｂ，２２Ｄは、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＧＣＴ（Gate Commutated Turn-off）サイリスタ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）などの自己消弧型の半導体スイッチング素子である。

図２（ａ）および図２（ｂ）において、キャパシタＣｈｂ，Ｃｓｕには、金属蒸着フィルムコンデンサなどのキャパシタが主に用いられる。以下の説明では、キャパシタＣｈｂの両端電圧は電圧Ｖｈｂとも称され、キャパシタＣｓｕの両端電圧は電圧Ｖｓｕとも称される。

＜直流回路の短絡事故時の電流経路＞
実施の形態１では、複数のサブモジュール７のうちの規定数のサブモジュール７を、短絡事故電流を抑制する機能を有するサブモジュール７ＳＵとして構成し、残りのサブモジュール７をサブモジュール７ＨＢとして構成する。これにより、直流回路１４の短絡事故時における短絡電流を抑制する。実施の形態１との比較のため、まず、複数のサブモジュール７のすべてがサブモジュール７ＨＢで構成される比較例における短絡電流経路について説明する。

図３は、比較例における短絡電流経路を示す図である。図３を参照して、直流回路１４の内部を高電位側から低電位側に流れる短絡電流は、電力変換装置の内部を負極直流端子Ｎｎから正極直流端子Ｎｐの方向に流れる。ここで、各レグ回路４ｕ，４ｖ，４ｗにおける上アーム５および下アーム６のうちどのアームを短絡電流が流れるかは、交流回路１２と電力変換装置との間を流れる交流電流の位相によって異なる。図３の場合には、負極直流端子ＮｎからＶ相の下アーム６を通って交流回路１２に短絡電流が流れるとともに、交流回路１２からＵ相の上アーム５を通って正極直流端子Ｎｐの方向に短絡電流が流れる。

電力変換装置の制御装置は、各スイッチング素子に流れる電流を直接、あるいは間接的に検出する。典型的には、制御装置は、検出したアーム電流に基づいて、短絡が発生したと判定した場合、電力変換装置内の各スイッチング素子をオフにする。しかし、サブモジュール７ＨＢのようなハーフブリッジ構成である場合、図２（ａ）に示すように、各スイッチング素子をオフにしても逆並列接続ダイオード（すなわち、ダイオード２３Ｂ）が存在するため、入出力端子２６Ｎから入出力端子２６Ｐへの方向の短絡電流経路が維持され、過大な短絡電流が流れてしまう。

次に、サブモジュール７ＳＵを用いる構成について説明する。
図４は、実施の形態１に従うサブモジュール７ＳＵ内の短絡電流経路を示す図である。ここでは、キャパシタＣｈｂの電圧Ｖｈｂと、キャパシタＣｓｕの電圧Ｖｓｕとはほぼ同一となっているものとする。

図４を参照して、例えば、制御装置３は、検出されたアーム電流Ｉａｒｍに基づいて、直流回路１４に短絡事故が発生したと判定した場合、各スイッチング素子２２Ａ，２２Ｂ，２２Ｄをオフにする。これにより、図４に示すように、短絡電流は、入出力端子２６Ｎ、ダイオード２３Ｃ、キャパシタＣｓｕ、ダイオード２３Ｂ、入出力端子２６Ｐの経路で流れる。

この場合、サブモジュール７ＳＵの入出力端子２６Ｐ，２６Ｎ間の電圧が電圧Ｖｓｕよりも大きくなければ、ダイオード２３Ｂ，２３Ｃは導通しないため、短絡電流は流れない。すなわち、入出力端子２６Ｐ，２６Ｎ間の電圧が電圧Ｖｓｕ以下であれば、短絡電流を抑制できる。入出力端子２６Ｐ，２６Ｎは直列に接続されているため、全体で考えると、交流回路１２の電圧（例えば、交流系統電圧）の方が短絡電流経路上に存在するキャパシタＣｓｕの電圧Ｖｓｕの総和以下であれば短絡電流を抑制できる。仮に、一時的に短絡電流が流れたとしてもキャパシタＣｓｕを充電して電圧Ｖｓｕがさらに上昇するので短絡電流を減少させるように働き、最終的には抑制できる。

なお、上記において、ダイオード２３Ｃは、通常制御時（すなわち、入出力端子２６Ｐ，２６Ｎ間に零電圧または電圧Ｖｈｂを出力する場合）に抵抗素子５１を介して電流が流れるのを防止するとともに、図４に示す短絡電流をキャパシタＣｓｕ側に流す機能を有している。そのため、ダイオード２３Ｃの代わりに、それと同様の機能を有する他の半導体素子を用いてもよい。

また、抵抗素子５１は、キャパシタＣｈｂの正極性側と、短い時間領域においてキャパシタＣｓｕの正極性側とが同電位にならないようにして、キャパシタＣｈｂとキャパシタＣｓｕとを分離する役割を有している。そのため、抵抗素子５１の代わりに、それと同様の役割を担う、抵抗成分を有する他の素子を用いてもよい。例えば、抵抗素子５１は、リアクトルまたはダイオードと代替することができる。この場合、ダイオードのアノードはキャパシタＣｈｂの正極側に設けられ、ダイオードのカソードはダイオード２３Ｃ側に設けられる。

図５は、実施の形態１に従うレグ回路の構成を示す図である。図５を参照して、各レグ回路４の上アーム５に含まれる各サブモジュール７をサブモジュール７ＳＵとして構成し、下アーム６に含まれる各サブモジュール７をサブモジュール７ＨＢとして構成する。

上述したように、交流回路１２の最大電圧が電圧Ｖｓｕの総和以下であれば入出力端子２６Ｎから入出力端子２６Ｐの方向に流れる短絡電流を抑制できる。なお、入出力端子２６Ｐから入出力端子２６Ｎの方向に短絡電流を流そうとする交流電圧は、電圧Ｖｈｂによりブロックされる。ここで、レグ回路４に含まれるすべてのサブモジュール７の台数をＮ台とすると、交流回路１２の電圧の最大値は、概ねＮ／２台分のサブモジュール７の電圧Ｖｈｂの総和に対応する。ここで、電圧Ｖｈｂと電圧Ｖｓｕとは同一である。したがって、電圧Ｖｓｕを出力するサブモジュール７ＳＵをＮ／２台以上用意すれば、交流回路１２の電圧が電圧Ｖｓｕの総和以下となるため、短絡電流を抑制することができる。

典型的には、上アーム５内のサブモジュール数と下アーム５内のサブモジュール数とは同数である。そのため、例えば、図５に示すように上アーム５内のすべてのサブモジュール７をサブモジュール７ＳＵとすることで短絡電流を抑制できる。

より具体的には、短絡電流を抑制するためには、交流回路１２の電圧の最大値をキャパシタＣｓｕの電圧Ｖｓｕで除算した数（すなわち、「交流回路の電圧の最大値」÷「電圧Ｖｓｕ」で求められるサブモジュール数）よりも多くのサブモジュール７ＳＵを短絡電流経路内に有していればよい。以下、この除算した数を「算出数Ｋ」とも称する。レグ回路４は、算出数Ｋのサブモジュール７ＳＵを有していればよく、上アーム５および下アーム６に含まれるサブモジュール７ＳＵの数の比率は任意である。

実施の形態１では、直流回路１４の短絡事故の保護に必要な台数のサブモジュール７ＳＵを使用し、これ以外はハーフブリッジ構成のサブモジュール７ＨＢを使用する構成とすることで、直流回路１４の短絡によって生じる過電流を抑制できる。また、サブモジュール７ＳＵでは、電力変換用のキャパシタＣｈｂと、短絡電流の抑制用のキャパシタＣｓｕとを独自に有している。そのため、電力変換に適したキャパシタＣｈｂと、短絡電流の抑制に適したキャパシタＣｓｕとを個別に設計することができ、設計自由度が向上する。したがって、直流回路１４の短絡電流をより容易に抑制できる。

また、実施の形態１では、算出数Ｋを求めることによって、サブモジュール７ＳＵの台数を必要最小限に抑えることができるため、構成の簡素化を図ることもできる。また、より小容量（例えば、キャパシタＣｈｂよりも小容量）のキャパシタＣｓｕを用いれば、電圧Ｖｓｕを大きくすることができる。そのため、この場合、直流回路１４の短絡事故の保護に必要なサブモジュール７ＳＵの台数を減らすことができる。ただし、短絡電流の抑制という観点では、例えば、レグ回路４内のすべてのサブモジュール７を、サブモジュール７ＳＵで構成してもよい。

＜処理手順＞
図６は、実施の形態１に従う制御装置３の処理手順を示すフローチャートである。典型的には、以下の各ステップは、制御装置３の演算部によって実行される。

制御装置３は、電力変換器２の初期充電（すなわち、各キャパシタＣｈｂ，Ｃｓｕの初期充電）が完了すると、運転開始指令を出力して通常制御を行なう（ステップＳ１０）。具体的には、制御装置３は、各レグ回路４に含まれる各サブモジュール７の出力電圧を制御する。この場合、サブモジュール７ＳＵにおいては、スイッチング素子２２Ｄを常時オンとし、スイッチング素子２２Ａ，２２Ｂをオンオフすることで出力電圧が制御される。

次に、制御装置３は、サブモジュール７に流れる電流に基づいて、直流回路１４の短絡事故が発生したか否かを判定する（ステップＳ１２）。例えば、制御装置３は、アーム電流検出器９Ａ，９Ｂにより検出された各アーム電流Ｉｐｕ，Ｉｐｖ，Ｉｐｗ，Ｉｎｕ，Ｉｎｖ，Ｉｎｗの絶対値の少なくとも１つが閾値を超えている場合、あるいは、アーム電流の各相合計値が閾値を超えている場合に、直流回路１４の短絡事故が発生したと判定する。なお、サブモジュール７に流れる電流を検出するために、直流回路１４の正極端子側に電流検出器を設ける場合には、制御装置３は、当該電流検出器により検出された直流電流を用いて短絡事故の発生の有無を判定してもよい。例えば、制御装置３は、検出された直流電流が閾値を超えた場合に、短絡事故が発生したと判定する。

短絡事故が発生していない場合（ステップＳ１２においてＮＯ）、制御装置３はステップＳ１０の処理を実行する。短絡事故が発生した場合（ステップＳ１２においてＹＥＳ）、制御装置３は、電力変換器２の各レグ回路４に含まれるすべてのサブモジュール７のスイッチング素子（例えば、スイッチング素子２２Ａ，２２Ｂ，２２Ｄ）をオフにする（ステップＳ１４）。この場合、上述したように、各レグ回路４は、算出数Ｋ以上のサブモジュール７ＳＵを有しているため、直流回路１４の短絡電流が抑制される。

＜利点＞
実施の形態１によると、電力変換用のキャパシタと、短絡電流の抑制用のキャパシタとを独自に有している。したがって、電力変換に適したキャパシタと、短絡電流の抑制に適したキャパシタとを個別に設計できるため、直流回路の短絡事故によって生じる事故電流を容易に抑制できる。結果として、サブモジュール内の素子の破損を防ぐことができる。

実施の形態２．
実施の形態１では、各サブモジュール７に流れる短絡電流を抑制することにより、サブモジュール内の素子の破損を防ぐ構成について説明した。実施の形態２では、サブモジュール７ＳＵを用いて、バイパス回路に短絡電流を転流する構成について説明する。

図７は、実施の形態２に従うレグ回路４の構成を示す図である。図７を参照して、各レグ回路４において、上アーム５に含まれる複数のサブモジュール７のうちの１つはサブモジュール７ＳＵで構成されており、それ以外のサブモジュール７はサブモジュール７ＨＢで構成されている。上アーム５は、バイパス回路８０と電気的に並列に（すなわち、上アーム５の外部接続ノード４０ｐと４０ｎとの間に）接続されている。下アーム６においても、複数のサブモジュール７のうちの１つはサブモジュール７ＳＵで構成されており、それ以外のサブモジュール７はサブモジュール７ＨＢで構成されている。下アーム６は、バイパス回路８０と電気的に並列に接続されている。

各バイパス回路８０は、直流回路１４の短絡事故時に、各アームを流れる短絡電流を転流するために設けられている。短絡電流は、各アームの低電位側端子から高電位側端子の方向（すなわち、各アームの低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向）に流れるため、バイパス回路８０はこの方向に直流電流を流すように構成される。

直流回路１４の正常時には、高電位側端子が低電位側端子よりも高電位となるように（すなわち、各アームの外部接続ノード４０ｐが高電位側となり、外部接続ノード４０ｎが低電位側となるように）直流電圧がかかる。したがって、各バイパス回路８０は、高電位側端子から低電位側端子の方向の電流を阻止するように構成される。これによって、直流回路１４の正常時の各アームの動作が妨げられないようにする。典型的には、バイパス回路８０は、負極直流端子Ｎｎから正極直流端子Ｎｐの方向が順方向となるように配置された少なくとも１つのダイオードを含む。

実施の形態１で説明したように、直流回路１４の短絡事故時には、各サブモジュール７のスイッチング素子２２Ａ，２２Ｂ，２２Ｄはオフにされる。また、サブモジュール７ＳＵは、短絡電流を抑制する電圧を発生させるキャパシタＣｓｕを有している。そのため、各アームに含まれる複数のサブモジュール７のうちの少なくとも１つをサブモジュール７ＳＵで構成することにより、直流回路１４の短絡事故時において当該アームの両端（すなわち、外部接続ノード４０ｐと４０ｎとの間）には短絡電流を抑制する電圧が発生する。したがって、図７に示すように短絡電流はアーム内のサブモジュール７を流れることなく、バイパス回路８０側に転流される。したがって、各アームに短絡電流が流れることはない。この結果、各サブモジュール７を構成する素子が保護される。

図８は、実施の形態２に従うバイパス回路の構成例を示す回路図である。図８（ａ）を参照して、バイパス回路８０は、互いに直列接続された複数のダイオード８２を含む。各ダイオード８２のカソードは高電位側に設けられ、各ダイオード８２のアノードは低電位側に設けられる。すなわち、低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向（すなわち、負極直流端子Ｎｎから正極直流端子Ｎｐの方向）が、各ダイオード８２の順方向となる。

直流回路１４の短絡事故時には、低電位側の外部接続ノード４０ｎから高電位側の外部接続ノード４０ｐの方向に短絡電流が流れるので、短絡電流を各バイパス回路８０の複数のダイオード８２を介して流すことができる。これによって、各サブモジュール７を保護する。一方、直流回路１４の正常時において、外部接続ノード４０ｐが高電位側となり外部接続ノード４０ｎが低電位側となるように直流電圧が印加される場合には、各ダイオード８２に対して逆方向となるのでバイパス回路８０に電流が流れることはない。

バイパス回路８０を構成する各ダイオード８２に特性のばらつきがある場合には、ダイオード８２ごとの電圧の分担に違いが生じるために、他よりも大きな電圧がかかっているダイオード８２が過電圧により破損する場合がある。この問題を回避するために、各ダイオード８２としてアバランシェダイオードを用いるのが望ましい。アバランシェダイオードは、規定レベル以上の電圧がアノード−カソード間に印加されると破損する前に漏れ電流が増加する。これによって、自己の電圧上昇を抑え、他のダイオード８２に電圧を分担させることができる。

図８（ｂ）には、図８（ａ）の変形例が示されている。図８（ｂ）のバイパス回路８０は、複数のダイオード８２とそれぞれ並列に接続された抵抗素子８３を含む点で、図８（ａ）のバイパス回路８０と異なる。各抵抗素子８３の抵抗値は互いにほぼ等しい値に設定される。さらに、抵抗素子８３の抵抗値は、電力系統の正常時に高電位側の外部接続ノード４０ｐから低電位側の外部接続ノード４０ｎの方向に各抵抗素子８３を介して電流がほとんど流れないように、比較的高い値に設定される。各抵抗素子８３の抵抗値をほぼ等しい値にすることによって、ダイオード８２ごとに分担される電圧をほぼ等しくすることができ、これによって、ダイオード８２の破損を防止することができる。

上記の図７の例では、各アームに１つのバイパス回路８０を並列接続する構成について説明したが、当該構成に限られない。各アーム内の一定数のサブモジュール７（以下、「サブモジュール群」とも称する。）に対して、バイパス回路８０を並列接続する構成であってもよい。

図９は、実施の形態２の変形例に従うバイパス回路の構成例を示す図である。図９では、上アーム５および下アーム６にそれぞれ接続されるリアクトル８Ａ，８Ｂは図示していない。上アーム５の場合、高電位側端子１５ｐは図１の正極直流端子Ｎｐに対応し、低電位側端子１５ｎは交流端子ＮｕまたはＮｖまたはＮｗに対応する。下アーム６の場合、高電位側端子１５ｐは図１の交流端子ＮｕまたはＮｖまたはＮｗに対応し、低電位側端子１５ｎは負極直流端子Ｎｎに対応する。

図９を参照して、各アームは、高電位側のサブモジュール群２０＿１から低電位側のサブモジュール群２０＿ｍまでのカスケード接続されたｍ個（ｍは１以上の整数）のサブモジュール群２０＿１〜２０＿ｍを含む。サブモジュール群２０＿１〜２０＿ｍについて、総称する場合、サブモジュール群２０と記載する。各アームを構成するサブモジュール群２０が１個の場合の例が、図７の例に対応する。

第ｉ番目のサブモジュール群２０＿ｉ（ｉは、１≦ｉ≦ｍを満たす任意の整数）は、他のサブモジュール群２０と接続するための高電位側の外部接続ノード４０ｐ＿ｉおよび低電位側の外部接続ノード４０ｎ＿ｉと、外部接続ノード４０ｐ＿ｉと４０ｎ＿ｉとの間にカスケード接続された複数個のサブモジュール７（７ＳＵ，７ＨＢ）とを含む。外部接続ノード４０ｐ＿ｉ，４０ｎ＿ｉについて総称する場合、それぞれ外部接続ノード４０ｐ，４０ｎと記載する。

各サブモジュール群２０は、サブモジュール７として、１以上のサブモジュール７ＳＵと、１以上のサブモジュール７ＨＢとを含む。図９では、１個のサブモジュール７ＳＵおよび複数のサブモジュール７ＨＢによって各サブモジュール群２０が構成される例が示されている。各サブモジュール群２０に含まれるサブモジュール７の数は、サブモジュール群２０ごとに異なっていてもよい。各サブモジュール群２０に含まれるサブモジュール７ＳＵとサブモジュール７ＨＢとの配列順は、サブモジュール群２０ごとに異なっていてもよい。

各アームは、さらに、ｍ個のサブモジュール群２０＿１〜２０＿ｍにそれぞれ対応するｍ個のバイパス回路８０＿１〜８０＿ｍを含む（総称する場合、バイパス回路８０と記載する）。ｍ個のバイパス回路８０＿は、高電位側のバイパス回路８０＿１から低電位側のバイパス回路８０＿ｍまでによって構成される。各バイパス回路８０は対応するサブモジュール群２０と電気的に並列に（すなわち、対応するサブモジュール群２０の外部接続ノード４０ｐと４０ｎとの間に）接続されている。

直流回路１４の短絡事故時には、各サブモジュール７のスイッチング素子２２Ａ，２２Ｂ，２２Ｄはオフにされる。また、図９のサブモジュール群２０には、少なくとも１つのサブモジュール７ＳＵが含まれる。そのため、直流回路１４の短絡事故時における短絡電流は、サブモジュール群２０に流れることなく、バイパス回路８０側に転流される。この結果、各サブモジュール７を構成する素子が保護される。

＜利点＞
実施の形態２によると、直流回路の短絡事故によって生じる事故電流をバイパス回路に転流することができる。結果として、サブモジュール内の半導体素子の破損を防ぐことができる。また、実施の形態１の構成例よりも、サブモジュール７ＳＵの個数を全体として削減することができる。

その他の実施の形態．
（１）上述した実施の形態において、サブモジュール７ＨＢと半導体回路３２とを組み合わせることで、サブモジュール７ＳＵに相当する回路を設けてもよい。

図１０は、その他の実施の形態に従うサブモジュール７の回路構成例（その１）を示す図である。図１０を参照して、サブモジュール７ＨＢに半導体回路３２が接続されている。具体的には、サブモジュール７ＨＢの正極端子Ｐａと、半導体回路３２の正極端子Ｐｂとが接続され、サブモジュール７ＨＢの負極端子Ｎａと、半導体回路３２の負極端子Ｎｂとが接続される。サブモジュール７ＨＢの端子Ａａが図２のサブモジュール７ＳＵの高電位側の入出力端子２６Ｐに対応し、半導体回路３２の端子Ａｂが図２のサブモジュール７ＳＵの低電位側の入出力端子２６Ｎに対応する。このように、サブモジュール７ＨＢと半導体回路３２とを組み合わせることによりサブモジュール７ＳＵを構成できる。この場合、既存のサブモジュール７ＨＢに半導体回路３２を追加接続するだけでサブモジュール７ＳＵを構成することができる。

図１１は、その他の実施の形態に従うサブモジュール７の回路構成例（その２）を示す図である。図１１を参照して、ハーフブリッジ構成の２つのサブモジュール７ＨＢ＿１および７ＨＢ＿２と、１つの半導体モジュール３２Ａとが接続されている。半導体モジュール３２Ａは、２つの半導体回路３２を組み合わせた構成を有している。

具体的には、サブモジュール７ＨＢ＿１の正極端子Ｐａと、半導体モジュール３２Ａの正極端子Ｐｂとが接続され、サブモジュール７ＨＢ＿１の負極端子Ｎａと、半導体モジュール３２Ａの負極端子Ｎｂとが接続される。サブモジュール７ＨＢ＿２の正極端子Ｐａと、半導体モジュール３２Ａの正極端子Ｐｃとが接続され、サブモジュール７ＨＢ＿２の負極端子Ｎａと、半導体モジュール３２Ａの負極端子Ｎｃとが接続される。

図１１の構成例では、サブモジュール７ＨＢ＿１と、半導体モジュール３２Ａのうちの上側の半導体回路３２とで構成される回路が、サブモジュール７ＳＵの回路に対応する（図中のサブモジュール７ＳＵ＿１に対応）。また、サブモジュール７ＨＢ＿２と、半導体モジュール３２Ａのうちの下側の半導体回路３２とで構成される回路が、サブモジュール７ＳＵの回路に対応する（図中のサブモジュール７ＳＵ＿２に対応）。サブモジュール７ＨＢ＿１の端子Ａａが高電位側の入出力端子に対応し、サブモジュール７ＨＢ＿２の端子Ａａが低電位側の入出力端子に対応する。

キャパシタＣｓｕとして小容量のコンデンサを選択することにより、半導体回路３２の体積を小さくできる。この場合、図１１の構成例のように、半導体回路３２がサブモジュール７ＨＢに比べて体積を小さくできるという利点を利用し、２つの半導体回路３２を１つのモジュール（すなわち、半導体モジュール３２Ａ）に収納できる。

図１２は、その他の実施の形態に従うサブモジュール７の回路構成例（その３）を示す図である。図１２の構成例は、図１１の構成例と基本的には同様であり、上側のサブモジュール７ＨＢ＿１の回路構成と、下側のサブモジュール７ＨＢ＿２の回路構成を同一にしたものである。ハーフブリッジ構成の２つのサブモジュール７ＨＢ＿１および７ＨＢ＿２と、１つの半導体モジュール３２Ｂとが接続されている。半導体モジュール３２Ｂは、２つの半導体回路３２を組み合わせた構成を有している。

図１２の構成例では、サブモジュール７ＨＢ＿１と、半導体モジュール３２Ｂのうちの上側の半導体回路３２とで構成される回路が、サブモジュール７ＳＵの回路に対応（図中のサブモジュール７ＳＵ＿１に対応）する。また、サブモジュール７ＨＢ＿２と、半導体モジュール３２Ｂのうちの下側の半導体回路３２とで構成される回路が、サブモジュール７ＳＵの回路に対応（図中のサブモジュール７ＳＵ＿２に対応）する。サブモジュール７ＨＢ＿１の端子Ａａが高電位側の入出力端子に対応し、半導体モジュール３２Ｂの端子Ａｃが低電位側の入出力端子に対応する。

（２）上述した実施の形態において、短絡電流の抑制用のサブモジュール７は、図２（ｂ）のような回路構成である場合について説明したが、当該回路構成に限られず、例えば、図１３に示すような回路構成であってもよい。

図１３は、短絡事故電流を抑制する機能を有するサブモジュールの回路構成の他の例を示す図である。ここでは、図１３に示す回路構成を有する「サブモジュール７」を「サブモジュール７ＳＵｘ」とも称する。

図１３（ａ）を参照して、サブモジュール７ＳＵｘは、図２（ｂ）に示すサブモジュール７ＳＵと同様に、直流回路１４の短絡事故時における短絡電流を抑制する機能を有する。具体的には、サブモジュール７ＳＵｘは、半導体回路３１ｘと、キャパシタＣｈｂと、半導体回路３２ｘとを含む。半導体回路３１ｘ、キャパシタＣｈｂ、および半導体回路３２ｘは、互いに並列接続されている。

半導体回路３１ｘは、直列接続された２つのスイッチング素子２２Ａ，２２Ｂと、ダイオード２３Ａ，２３Ｂとを含む。ダイオード２３Ａ，２３Ｂは、スイッチング素子２２Ａ，２２Ｂとそれぞれ逆並列に接続される。

半導体回路３２ｘは、直列回路４１ｘと、キャパシタＣｓｕと、抵抗素子５１とを含む。直列回路４１ｘは、直列接続された、スイッチング素子２２Ｄと、短絡電流を流す半導体素子であるダイオード２３Ｃとを含む。キャパシタＣｓｕは、直列回路４１ｘに並列接続されたエネルギー蓄積要素である。抵抗素子５１は、直列回路４１ｘとキャパシタＣｓｕとを有する並列回路４５ｘに直列接続されている。また、ダイオード２３Ｄは、スイッチング素子２２Ｄと逆並列に接続されるダイオードである。半導体回路３２ｘは、図２（ｂ）の半導体回路３２と同様に、直流回路１４での短絡事故発生時に流れる事故電流を抑制する機能を有する。

スイッチング素子２２Ａおよび２２Ｂの接続ノードは低電位側の入出力端子２６Ｎと接続され、スイッチング素子２２Ｄとダイオード２３Ｃとの接続ノードは高電位側の入出力端子２６Ｐと接続される。正常な電力変換運転時は、スイッチング素子２２Ｄは常時オンである。この場合、スイッチング素子２２Ａがオンかつスイッチング素子２２ＢがオフとなったときにキャパシタＣｈｂの両端電圧が出力され、スイッチング素子２２Ａがオフかつスイッチング素子２２Ｂがオンとなったときに零電圧が出力される。

図１３（ｂ）は、サブモジュール７ＳＵｘ内の短絡電流経路を示している。ここでは、キャパシタＣｈｂの電圧Ｖｈｂと、キャパシタＣｓｕの電圧Ｖｓｕとはほぼ同一となっているものとする。例えば、制御装置３は、検出されたアーム電流Ｉａｒｍに基づいて、直流回路１４に短絡事故が発生したと判定した場合、各スイッチング素子２２Ａ，２２Ｂ，２２Ｄをオフにする。これにより、図１３（ｂ）に示すように、短絡電流は、入出力端子２６Ｎ、ダイオード２３Ｂ、キャパシタＣｓｕ、ダイオード２３Ｃ、入出力端子２６Ｐの経路で流れる。

サブモジュール７ＳＵｘの短絡電流抑制機能は、サブモジュール７ＳＵのそれと同様である。具体的には、入出力端子２６Ｐ，２６Ｎ間の電圧が電圧Ｖｓｕ以下であれば、短絡電流を抑制できる。入出力端子２６Ｐ，２６Ｎは直列に接続されているため、全体で考えると、交流回路１２の電圧（例えば、交流系統電圧）の方が短絡電流経路上に存在するキャパシタＣｓｕの電圧Ｖｓｕの総和以下であれば短絡電流を抑制できる。

（３）上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 電力変換装置、２ 電力変換器、３ 制御装置、４ｕ，４ｖ，４ｗ レグ回路、５ 上アーム、６ 下アーム、７，７ＨＢ，７ＳＵ，７ＳＵｘ サブモジュール、８Ａ，８Ｂ リアクトル、９Ａ，９Ｂ アーム電流検出器、１０ 交流電圧検出器、１１Ａ，１１Ｂ 直流電圧検出器、１２ 交流回路、１３ 変圧器、１４ 直流回路、１５ｎ 低電位側端子、１５ｐ 高電位側端子、１６ 交流電流検出器、２０ サブモジュール群、２２Ａ，２２Ｂ，２２Ｄ スイッチング素子、２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，８２ ダイオード、２６Ｎ，２６Ｐ 入出力端子、３１，３１ｘ，３２，３２ｘ，３５ 半導体回路、３２Ａ，３２Ｂ 半導体モジュール、４０ｎ，４０ｐ 外部接続ノード、４１，４１ｘ 直列回路、４５，４５ｘ 並列回路、５１，８３ 抵抗素子、８０ バイパス回路、Ｎｎ 負極直流端子、Ｎｐ 正極直流端子、Ｎｕ，Ｎｖ，Ｎｗ 交流端子。

Claims (8)

1. 直流回路と交流回路との間で電力変換を行なう電力変換装置であって、
   直列接続された複数のサブモジュールを含むレグ回路を備え、
   前記複数のサブモジュールのうちの少なくとも１つは第１サブモジュールであり、
   前記第１サブモジュールは、第１エネルギー蓄積要素と、直列接続された２つのスイッチング素子を有する第１半導体回路と、第２半導体回路とを含み、
   前記第１エネルギー蓄積要素、前記第１半導体回路、および前記第２半導体回路は、互いに並列接続されており、
   前記第２半導体回路は、
   直列接続されたスイッチング素子と半導体素子とを含む直列回路と、
   前記直列回路に並列接続された第２エネルギー蓄積要素と、
   前記直列回路および前記第２エネルギー蓄積要素を含む並列回路に直列接続された抵抗成分を有する素子とを含む、電力変換装置。
2. 前記半導体素子は、ダイオードである、請求項１に記載の電力変換装置。
3. 前記抵抗成分を有する素子は、抵抗素子、ダイオード、またはリアクトルである、請求項１または請求項２に記載の電力変換装置。
4. 前記第１サブモジュールの数は、前記交流回路の電圧の最大値を前記第２エネルギー蓄積要素の電圧で除算した数よりも多い、請求項１〜請求項３のいずれか１項に記載の電力変換装置。
5. 前記複数のサブモジュールのうち、前記第１サブモジュール以外の第２サブモジュールは、エネルギー蓄積要素と、直列接続された２つのスイッチング素子を有する半導体回路とが並列接続されたハーフブリッジ構成を有する、請求項１〜請求項４のいずれか１項に記載の電力変換装置。
6. 前記レグ回路は、前記交流回路に接続された交流接続部と前記直流回路に接続された正極直流端子との間に設けられた第１アームと、前記交流接続部と前記直流回路に接続された負極直流端子との間に設けられた第２アームとを含み、
   前記第１アームおよび前記第２アームの各々は、１以上のサブモジュール群を含み、
   前記１以上のサブモジュール群の各々は、バイパス回路と並列接続されており、
   前記１以上のサブモジュール群の各々は、１以上の前記第１サブモジュールと、１以上の第２サブモジュールとを含み、
   前記第２サブモジュールは、エネルギー蓄積要素と、２つの半導体スイッチング素子を直列接続した半導体回路とが並列接続されたハーフブリッジ構成を有する、請求項１〜請求項４のいずれか１項に記載の電力変換装置。
7. 前記バイパス回路は、前記負極直流端子から前記正極直流端子の方向が順方向となるように配置された少なくとも１つのダイオードを含む、請求項６に記載の電力変換装置。
8. 前記サブモジュールに流れる電流を検出する電流検出器と、
   前記複数のサブモジュールの各々を制御する制御装置とをさらに備え、
   前記制御装置は、
   前記電流検出器により検出された電流に基づいて、前記直流回路の短絡事故が発生したか否かを判定し、
   前記直流回路の短絡事故が発生した場合に、前記レグ回路の前記複数のサブモジュールに含まれるすべてのスイッチング素子をオフにする、請求項１〜請求項７のいずれか１項に記載の電力変換装置。

Images