JP6823384B2 - 記録ヘッド、及び記録装置 - Google Patents

Description

本発明は、記録ヘッド、及び記録装置に関する。

従来、熱エネルギーを利用して複数の吐出口からインクを吐出するインクジェット記録ヘッドにおいて安定した吐出特性を得るためには、発熱抵抗体に安定した電圧を印加する必要がある。記録ヘッド用の素子基板には複数の発熱抵抗体と、その複数の発熱抵抗体に対応して複数の駆動素子が配置されている。駆動素子は、電界効果トランジスタで構成され、スイッチングによって発熱抵抗体を駆動する。この複数の発熱抵抗体を同時に駆動すると、発熱抵抗体に電力を供給する駆動電源配線と接地配線に大電流が流れる。この大電流の供給の立ち上がりと立ち下がりにおいて、駆動電源配線と接地配線で誘導結合による電磁ノイズが発生することが問題となる。

記録ヘッドの素子基板には発熱抵抗体の他に、高速な記録データを受信し処理をするロジック回路が設けられる。そのため、上述の誘導結合による電磁ノイズが接地配線に発生すると、ロジック回路が誤動作を起こす可能性がある。そこで、素子基板及び記録ヘッドにおいては、発熱抵抗体用の接地配線と、素子基板及びロジック回路用の接地配線を分離する構成が取られる。これにより、複数の発熱抵抗体を駆動する際に発生する電磁ノイズを、素子基板及びロジック回路用の接地配線に伝搬することを防止し、ロジック回路が誤動作するのを防止している。特許文献１では、ノイズの伝搬を防ぐため、電力配線と、入力端子及び論理回路との間隔を所定幅以上空けるように構成している。

特開２００４−４２５５８号公報

近年、更なる高速記録を実現するために素子基板を複数配置して、予め記録媒体以上の記録幅を持ったフルライン記録ヘッドが提案されている。フルライン記録ヘッドの記録幅に応じて、その電源回路やコンデンサから素子基板までの駆動電源配線の配線長や接地配線の配線長も長くなる。配線長が長くなると配線の寄生インダクタンス成分が大きくなるため、大電流が流れるとリンギングが発生する。このリンギングによって一時的に発熱抵抗体用の接地配線と、素子基板用の接地配線に電位差が生じる。この電位差によって駆動素子である電界効果トランジスタの寄生トランジスタがオンしてしまい、結果として、寄生トランジスタにＡ（アンペア）オーダーの大電流が流れ、駆動素子が誤動作を起こしてしまう。

本発明は、長い配線の素子基板において、ロジック回路および駆動素子の誤動作防止を両立させ、高い信頼性を実現することを目的とする。

上記課題を解決するために本願発明は以下の構成を有する。すなわち、記録素子と、前記記録素子に電力を供給する第１の電源配線と、前記記録素子と電気的に接続され、前記記録素子を駆動する駆動素子と、前記駆動素子と電気的に接続される第１の接地配線と、前記駆動素子の駆動を制御するロジック回路と、前記ロジック回路のグランドと電気的に接続される第２の接地配線と、前記第１の接地配線と前記第２の接地配線との間に電気的に接続される第１の容量素子と、前記第１の電源配線と前記第１の接地配線との間に電気的に接続される第２の容量素子と、を有する記録ヘッドであって、前記記録素子および前記駆動素子が設けられた素子基板と、前記第１の容量素子および前記第２の容量素子が設けられた配線基板と、を備える。

本発明により、記録素子を駆動した際の電流の立ち上がり、立ち下がりによるリンギングの発生を抑え、ロジック回路および駆動素子の誤動作を防止できる。

インクジェット記録装置の構成例を示す外観斜視図。 本願発明に係るインクジェット記録装置の制御構成の例を示す図。 第１の実施形態に係る記録ヘッドの構成例を示す図。 第１の実施形態に係る記録ヘッドの等価回路を説明するための図。 第１の実施形態に係る記録ヘッドの動作波形を説明するための図。 駆動素子の動作を説明するための断面図。 誤動作状態である駆動素子を説明するための断面図。 駆動素子の寄生ＮＰＮトランジスタの電流特性を説明するための図。 第２の実施形態に係る記録ヘッドの構成例を示す図。 第２の実施形態に係る記録ヘッドの動作波形を説明するための図。 第３の実施形態に係る記録ヘッドの構成例を示す図。 第３の実施形態に係る記録ヘッドの等価回路を説明するための図。 第４の実施形態に係る記録ヘッドの構成例を示す図。 第４の実施形態に係る記録ヘッドの等価回路を説明するための図。 第５の実施形態に係る記録ヘッドの構成例を示す図。 第６の実施形態に係る記録ヘッドの構成例を示す図。 インクジェット記録装置の構成例を示す外観斜視図。 第７の実施形態に係る記録ヘッドの構成例を示す図。 第８の実施形態に係る記録ヘッドの構成例を示す図。

以下添付図面を参照して本発明の好適な実施形態について、さらに具体的かつ詳細に説明する。ただし、この実施例に記載されている構成要素の相対配置等は、特定の記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。

なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わない。さらに人間が視覚で知覚し得るように顕在化したものであるか否かも問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。従って、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。

またさらに、「記録要素」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

以下に用いる記録ヘッド用の素子基板（ヘッド基板）とは、シリコン半導体からなる単なる基体を指し示すものではなく、各素子や配線等が設けられた構成を差し示すものである。

さらに、基板上とは、単に素子基板の上を指し示すだけでなく、素子基板の表面、表面近傍の素子基板内部側をも示すものである。また、本発明でいう「作り込み（ｂｕｉｌｔ−ｉｎ）」とは、別体の各素子を単に基体表面上に別体として配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程等によって素子板上に一体的に形成、製造することを示すものである。

本発明の最も重要な特徴をなすインクジェット記録ヘッド（以下、記録ヘッド）は、記録ヘッドの素子基板に複数の記録素子とこれら記録素子を駆動する駆動回路とを同一基板に実装している。後述の説明から分かるように、記録ヘッドには複数の素子基板を内蔵し、これらの素子基板をカスケード接続する構造をとっている。従って、この記録ヘッドは相対的に長い記録幅を達成することができる。従って、その記録ヘッドは一般に見られるシリアルタイプの記録装置のみならず、その記録幅が記録媒体の幅に相当するようなフルライン記録ヘッドを備えた記録装置に用いられる。また、その記録ヘッドはシリアルタイプの記録装置の中でも、Ａ０やＢ０などの大きなサイズの記録媒体を用いる大判プリンタに用いられる。

従って、まず本発明の記録ヘッドが用いられる記録装置について説明する。

［記録装置の概要説明］
図１はフルラインのインクジェット記録ヘッド（以下、記録ヘッド）１００Ｋ、１００Ｃ、１００Ｍ、１００Ｙと常に安定したインク吐出を保証するための回復系ユニットを備えた記録装置１の構造を説明するための斜視透視図である。

記録装置１において、記録用紙１５は、フィーダユニット１７から、これら記録ヘッドによる印刷位置に供給され、記録装置の筐体１８に具備された搬送ユニット１６によって搬送される。

記録用紙１５への画像の印刷は、記録用紙１５を搬送しながら、記録用紙１５の基準位置がブラック（Ｋ）インクを吐出する記録ヘッド１００Ｋの下に到達したときに、記録ヘッド１００Ｋからブラックインクを吐出する。同様に、シアン（Ｃ）インクを吐出する記録ヘッド１００Ｃ、マゼンタ（Ｍ）インクを吐出する記録ヘッド１００Ｍ、イエロ（Ｙ）インクを吐出する記録ヘッド１００Ｙの順に、各基準位置に記録用紙１５が到達すると各色のインクを吐出してカラー画像が形成される。こうして画像が印刷された記録用紙１５はスタッカトレイ２０に排出されて堆積される。

記録装置１は、更に搬送ユニット１６、記録ヘッド１００Ｋ、１００Ｃ、１００Ｍ、１００Ｙにインクを供給するためのインク毎に交換可能なインクカートリッジ（不図示）を有している。またさらに、記録ヘッド１００へのインク供給や回復動作のためのポンプユニット（不図示）、記録装置１全体を制御する制御基板（不図示）等を有している。またフロントドア１９は、インクカートリッジの交換用の開閉扉である。

［制御構成］
次に、図１を用いて説明した記録装置の記録制御を実行するための制御構成について説明する。

図２は、記録装置の制御回路の構成を示すブロック図である。図２において、コントローラ３０は、ＭＰＵ３１、ＲＯＭ３２、ゲートアレイ（Ｇ．Ａ．）３３、及びＤＲＡＭ３４を含んで構成される。インタフェース４０は、記録データを入力するインタフェースである。ＲＯＭ３２は、不揮発性の記憶領域であり、ＭＰＵ３１が実行する制御プログラムを格納する。ＤＲＡＭ３４は、記録データや記録ヘッド１００に供給される記録信号等のデータを保存しておくＤＲＡＭである。ゲートアレイ３３は、記録ヘッド１００に対する記録信号の供給制御を行うゲートアレイであり、インタフェース４０、ＭＰＵ３１、ＤＲＡＭ３４間のデータ転送制御も行う。キャリッジモータ９０は、記録ヘッド１００（１００Ｋ、１００Ｃ、１００Ｍ、１００Ｙ）を搬送するためのモータである。搬送モータ７０は、記録紙搬送のためのモータである。ヘッドドライバ５０は、記録ヘッド１００を駆動する。モータドライバ６０、８０はそれぞれ、搬送モータ７０、キャリッジモータ９０を駆動するためのモータドライバである。

なお、図１に示すようなフルライン記録ヘッドを用いる構成の記録装置では、キャリッジモータ９０やそのモータを駆動するモータドライバ８０は存在しない。このために、図２ではカッコ符号をつけている。

上記制御構成の動作を説明すると、インタフェース４０に記録データが入るとゲートアレイ３３とＭＰＵ３１との間で記録データが記録用の記録信号に変換される。そして、モータドライバ６０、８０が駆動されると共に、ヘッドドライバ５０に送られた記録データに従って記録ヘッド１００が駆動され、記録が行われる。

＜第１の実施形態＞
図３は、本発明の第１の実施形態に係る記録装置１における記録ヘッド１００の構成例を示す。記録ヘッド１００は、複数の記録素子基板１０１、複数のフレキシブル基板１０６、及びプリント配線板１０７を含んで構成される。複数の記録素子基板１０１はそれぞれフレキシブル基板１０６を介して、プリント配線板１０７と電気的に接続される。プリント配線板１０７は、記録装置１の本体側に配置されるヘッド制御基板１０９と、ケーブル１０８を介して電気的に接続される。

記録素子基板１０１について詳細に説明をする。記録素子基板１０１は、素子基板であって、複数の発熱抵抗体１０２、複数の駆動素子１０３、複数の制御ゲート１０４、およびロジック回路１０５を含んで構成される。

発熱抵抗体１０２は、インクを加熱し、吐出するための記録素子としての発熱抵抗体群である。駆動素子１０３は、発熱抵抗体１０２を駆動する駆動素子群である。駆動素子１０３としては主に電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。本実施形態では、駆動素子１０３は、Ｎ型の電界効果トランジスタを用いるものとする。

制御ゲート１０４は、駆動素子１０３を制御する制御ゲート群である。ロジック回路１０５は、制御ゲート１０４に制御信号を送るロジック回路である。ロジック回路１０５は主に、記録データを保持するラッチ回路やシフトレジスタ回路、及び駆動素子の導通時間を決めるヒートイネーブルパルス（ＨＥ）を生成するＨＥ生成回路などから構成される。

発熱抵抗体１０２の一端は、記録素子用電源（ＶＨ）に接続され、他端は駆動素子であるＦＥＴのドレイン端子に接続される。また、駆動素子１０３のソース端子は記録素子用接地配線（ＧＮＤＨ）に接続され、駆動素子１０３の基板端子（バックゲート）は基板接地配線（ＶＳＳ）に接続される。制御ゲート１０４の電源は制御ゲート用電源配線（ＶＨＴ）に接続され、ロジック回路１０５の電源はロジック回路用電源配線（ＶＤＤ）に接続される。制御ゲート１０４及びロジック回路１０５の接地端子は基板接地配線（ＶＳＳ）に接続される。

記録素子（発熱抵抗体１０２）を駆動するための記録素子用電源（ＶＨ）は、ヘッド制御基板１０９上の電源回路１１０に接続される。そして、電源回路１１０からの電源が、ケーブル１０８、プリント配線板１０７、フレキシブル基板１０６を介して、記録素子基板１０１それぞれへ供給される。記録素子用接地配線（ＧＮＤＨ）と基板接地配線（ＶＳＳ）は記録ヘッド１００内では直流的に分離され、ヘッド制御基板１０９上で短絡される。これにより、複数の発熱抵抗体１０２を駆動する際に発生する電磁ノイズを、基板接地配線（ＶＳＳ）に伝搬することを防止し、ロジック回路が誤動作するのを防止している。

制御ゲート１０４を制御するための制御ゲート用電源配線（ＶＨＴ）は、ヘッド制御基板１０９上の電源回路１１１に接続され、これにより電源が供給される。ロジック回路１０５を制御するためのロジック回路用電源配線（ＶＤＤ）は、ヘッド制御基板１０９上の電源回路１１２に接続され、これにより電源が供給される。

ヘッド制御基板１０９と記録ヘッド１００の記録装置１内の配置上の制約により、ケーブル１０８の配線長は１ｍ以上になる場合があり、これに伴って、寄生インダクタンスの値が大きくなる。具体的には、ケーブル１０８だけで数百ｎＨ〜１μＨオーダーの値となる。ケーブル１０８の大きな寄生インダクタンスによって生じるＶＨ−ＧＮＤＨ間のリンギングを小さくするために、ＶＨ−ＧＮＤＨ間においてコンデンサ１１４がプリント配線板１０７上に設けられる。コンデンサ１１４は、例えば、数百μＦ程度の電解コンデンサが用いられる。さらに、容量素子１１３は、ケーブル１０８の寄生インダクタンスによって生じる過度的なＧＮＤＨ−ＶＳＳ間の電位差を抑え、駆動素子１０３の誤動作を防止するために設けられた抑制素子としての接地配線間（ＶＳＳ−ＧＮＤＨ間）に配置された容量素子である。容量素子１１３は、例えば、数十ｎＦ〜数百ｎＦ程度のセラミックコンデンサが用いられる。容量素子１１３の容量値は、ＧＮＤＨのリンギング波形の周波数帯域で最もインピーダンスが低くなるように選定をする。また、容量素子１１３は寄生インダクタンスを小さくするために、記録素子基板１０１になるべく近い位置に配置した方がよい。そのため、プリント配線板１０７上に配置する場合は、記録素子基板１０１との距離が最も近くなるフレキシブル基板１０６との接続部の近傍に配置することが望ましい。

図４は、第１の実施形態に係る記録ヘッド１００の等価回路を説明するための図である。また、図５は、第１の実施形態に係る記録ヘッド１００の動作波形を説明するための図である。図４及び図５を用いて接地配線間に配置される容量素子１１３の効果を説明する。図４に示す矢印は、ＶＨ電流立下り時である時刻ｔ１（図５参照）における記録素子基板１０１のＶＨ電流の経路を示す。

時刻ｔ１において、実線で示す電流Ｘと、破線で示す電流Ｙの２つの電流経路が生じる（図４参照）。電流Ｘは、ＶＨ−ＧＮＤＨ間に流れる電流であり、発熱抵抗体１０２を駆動する際の正常な電流経路である。電流Ｙは、ＶＨ−ＶＳＳ間に流れる電流であり、駆動素子１０３であるＦＥＴがオン状態からオフ状態に遷移する際に発生する漏れ電流である。具体的には、ＦＥＴの空乏層に正電荷がトラップされることによって生じる漏れ電流である。

図６は、時刻ｔ１における駆動素子（ＦＥＴ）の断面を示す図である。時刻ｔ１において駆動素子はオン状態からオフ状態に遷移するため、ドレイン端子が０ＶからＶＨ（３２Ｖ）の電圧まで徐々に上昇していく。これにより駆動素子のＰＮ接合部の空乏層が拡大し、駆動素子のドレイン側のＮ拡散層の＋電荷が空乏層に引き寄せられ、ソース側Ｐ拡散層の＋電荷は０Ｖ（ＶＳＳ）へ流れ出る。これにより瞬時的にＶＨ−ＶＳＳ間に電流Ｙが流れる。

図４（ａ）は、接地配線間において容量素子１１３を設けなかった場合の電流経路を示す。ＶＨ−ＶＳＳ間に流れる電流Ｙは、瞬時的にコンデンサ１１４から供給されるため、最終的にはＧＮＤＨに向けて流れていこうとする。従って、ＶＳＳとＧＮＤＨが短絡されているヘッド制御基板１０９に流れ込む。その際に電流Ｙが大きな寄生インダクタンスを持つケーブル１０８を通るため、ＧＮＤＨには負側に大きなリンギングが発生する。図５（ａ）の時刻ｔ２がその状態を示している。

このリンギングにより、ＧＮＤＨと駆動素子（ＦＥＴ）の基板電位であるＶＳＳに負の電位差が瞬間的に発生する。これが駆動素子（ＦＥＴ）の寄生トランジスタの順方向電圧ＶＦＰを超えると、駆動素子（ＦＥＴ）の寄生ＮＰＮトランジスタがオンしてしまい大電流が発生し、駆動素子が誤動作を起こしてしまう。順方向電圧ＶＦＰは半導体の材料で決まる値であり、シリコンの場合は０．３Ｖ〜０．７Ｖと小さい。そのため、わずかなリンギングでも駆動素子の寄生ＮＰＮトランジスタがオンする可能性がある。

図７は、駆動素子（ＦＥＴ）の寄生ＮＰＮトランジスタがオン状態になり、誤動作を起こした状態を示す図である。また、図８は、寄生ＮＰＮトランジスタの電流特性を示す図である。図８に示すように、ＧＮＤＨ電圧が順方向電圧ＶＦＰを超えると（ＧＮＤＨ電圧＜−ＶＦＰ）、指数関数的に電流が増える。大電流は、ＶＨ−発熱抵抗体−ＦＥＴのドレイン端子−ＦＥＴのソース端子―ＧＮＤＨという経路で流れる。従って、発熱抵抗体に電流が流れるため、誤った記録動作や発熱抵抗体の損傷を引き起こす。

図４（ｂ）は、容量素子１１３をプリント配線板１０７上に設けた場合の電流経路を示す。容量素子１１３によって、プリント配線板１０７でのＧＮＤＨ−ＶＳＳ間の交流的なインピーダンスは低くなるため、電流Ｙは容量素子１１３を介してＧＮＤＨに流れこむ。従って、大きな寄生インダクタンスを持つケーブル１０８を通らないため、電流ＹによるＧＮＤＨの負側への大きなリンギングを抑制することができる。これによりＧＮＤＨ−ＶＳＳ間の電位差は、駆動素子（ＦＥＴ）の寄生トランジスタの順方向電圧ＶＦＰを超えることがなくなり、駆動素子（ＦＥＴ）は誤動作を起こすことがなくなる。図５（ｂ）の時刻ｔ２がその状態を示している。

以上のような構成により、本実施形態に係る記録ヘッドは、ロジック回路の誤動作防止と駆動素子の誤動作防止を両立させ、高い信頼性を実現することが可能となる。

＜第２の実施形態＞
図９は、本発明の第２の実施形態に係る記録装置における記録ヘッド１００の構成例を示す。第１の実施形態と異なる点は、フレキシブル基板１０６上にＶＨ−ＧＮＤＨ間におけるコンデンサ２０１が設けられている点である。そのほかの構成は第１の実施形態と同様であるため、説明は省略する。

コンデンサ２０１は、例えば、数μＦ〜数十μＦのチップセラミックコンデンサが用いられる。コンデンサ２０１は、ＶＨ−ＧＮＤＨ間の電流Ｘによって発生するＧＮＤＨのリンギングを抑える役割を果たす。具体的には、コンデンサ２０１により、フレキシブル基板１０６の小さな寄生インダクタンスに電流Ｘが流れることによるリンギングの影響を抑制する。

図１０は、第２の実施形態に係る記録装置における記録ヘッド１００の動作波形を示す。コンデンサ２０１により、電流ＸによるＧＮＤＨの負側へのリンギングを抑制することができる。これにより、ＧＮＤＨ−ＶＳＳ間の電位差は、駆動素子（ＦＥＴ）の寄生トランジスタの順方向電圧ＶＦＰに対して、十分にマージンが取れる。従って、第２の実施形態に係る記録ヘッドは、２つの抑制素子により、第１の実施形態よりも駆動素子の誤動作防止に対してマージンが広がり、より高い信頼性の記録ヘッドを実現することが可能となる。

＜第３の実施形態＞
図１１は、本発明の第３の実施形態に係る記録装置における記録ヘッド１００の構成例を示す。第２の実施形態と異なる点は、プリント配線板１０７の容量素子１１３が、整流素子３０１に置き換わっている点である。つまり、本実施形態では、整流素子が抑制素子として用いられている。

整流素子３０１のアノード端子側がＶＳＳに接続され、カソード端子側がＧＮＤＨに接続される。また、整流素子３０１の順方向電圧ＶＦＤは、駆動素子（ＦＥＴ）の寄生ＮＰＮトランジスタの順方向電圧ＶＦＰよりも低いものとする。これにより、ＧＮＤＨ−ＶＳＳ間に負電位が発生した場合は、整流素子３０１のアノード端子からカソード端子に電流が流れる（図１２参照）。よって、ＧＮＤＨ−ＶＳＳ間の電位が整流素子３０１の順方向電圧ＶＦＤにクランプされる。｜ＶＦＤ｜＜｜ＶＦＰ｜であるので、駆動素子（ＦＥＴ）の寄生ＮＰＮトランジスタは確実にオフとなり、駆動素子（ＦＥＴ）の誤動作を防止することができる。接地配線間における整流素子３０１には順方向電圧が小さく、応答速度が速いものが適しており、例えば、ショットキーバリアダイオードが用いられる。

＜第４の実施形態＞
図１３は、本発明の第４の実施形態に係る記録装置における記録ヘッド１００の構成例を示す。また、図１４は、第４の実施形態における記録ヘッド１００の等価回路を示す。第３の実施形態と異なる点は、整流素子４０１が記録素子基板１０１に内蔵されている点である。整流素子４０１の作用については第３の実施形態と同様であるので説明は割愛する。また、その他の構成については、上記の実施形態と同様であるため、説明は省略する。

本実施形態の構成により、第３の実施形態と同様の効果を得つつ、プリント配線板１０７に実装する部品点数を削減できるため、コストが安くなるというメリットがある。

＜第５の実施形態＞
図１５は、本発明の第５の実施形態に係る記録装置における記録ヘッド１００の構成例を示す。第４の実施形態と異なる点は、プリント配線板１０７上に容量素子１１３が追加されている点である。第４の実施形態でも示した整流素子４０１は、記録素子基板１０１に内蔵されているため、電流を流す能力が十分でない場合がある。

そこで、本実施形態では、容量素子１１３がＶＳＳからＧＮＤＨに電流を流す補助をする役割を果たす。つまり、記録素子基板１０１に内蔵される整流素子４０１と、プリント配線板１０７上に配置される容量素子１１３とを両方備えることで、更なる効果が期待できる。また、その他の構成については、上記の実施形態と同様であるため、説明は省略する。

本実施形態の構成により、駆動素子の誤動作防止に対してマージンが広がり、より高い信頼性の記録ヘッドを実現することが可能となる。

＜第６の実施形態＞
図１６は、本発明の第６の実施形態に係る記録装置における記録ヘッド１００の構成例を示す。第１〜第５の実施形態では記録素子基板１０１が複数配置されたラインヘッドの例を示した。これに対し、第６の実施形態では、記録素子基板１０１が１つのみ配置されたシリアルヘッドの例を示す。ラインヘッドのみならずシリアルヘッドにおいても、ケーブル１０８の配線長は１ｍ以上になる場合があり、寄生インダクタンスの値が大きくなる。そのため、シリアルヘッドにおいてもリンギングによる駆動素子の誤動作の問題が懸念される。

［装置構成］
まず、本実施形態に係るシリアルヘッドの記録装置の構成例について説明する。図１７はＡ０やＢ０サイズの記録媒体を用いる記録装置の外観斜視図であり、図１７（ｂ）は図１７（ａ）に示した記録装置のアッパカバーを取り外した状態を示す斜視図である。

図１７（ａ）に示されるように、記録装置２の前面に手差し挿入口８８が設けられ、その下部に前面へ開閉可能なロール紙カセット８９が設けられており、記録紙等の記録媒体は手差し挿入口８８又はロール紙カセット８９から記録装置内部へと供給される。記録装置２は、２個の脚部９３に支持された装置本体９４、排紙された記録媒体を積載するスタッカ９６、内部が透視可能な透明で開閉可能なアッパカバー９１を備えている。また、装置本体９４の右側には、操作パネル１２、インク供給ユニット及びインクタンクが配設されている。

図１７（ｂ）に示されているように、記録装置２はさらに、記録媒体を矢印Ｂ方向（副走査方向）に搬送するための搬送ローラ９５と、記録媒体の幅方向（矢印Ａ方向、主走査方向）に往復移動可能に案内支持されたキャリッジ４とを備えている。記録装置２はさらに、キャリッジ４を矢印Ａ方向に往復移動させるためのキャリッジモータ（不図示）とキャリッジベルト（以下、ベルト）２７０と、キャリッジ４に装着された記録ヘッド１００とを備えている。またさらに、インクを供給するとともに記録ヘッド１００の吐出口の目詰まりなどによるインク吐出不良を解消させるための吸引式インク回復ユニット９も備えられている。

この記録装置の場合、キャリッジ４には、記録媒体にカラー記録を行うために、４つのカラーインクに対応して４つのヘッドからなる記録ヘッド１００が装着されている。即ち、記録ヘッド１００は、例えば、Ｋ（ブラック）インクを吐出するＫヘッド、Ｃ（シアン）インクを吐出するＣヘッド、Ｍ（マゼンタ）インクを吐出するＭヘッド、Ｙ（イエロ）インクを吐出するＹヘッドで構成されている。

以上の構成で記録媒体に記録を行う場合、搬送ローラ９５によって記録媒体を所定の記録開始位置まで搬送する。その後、キャリッジ４により記録ヘッド１００を主走査方向に走査させる動作と、搬送ローラ９５により記録媒体を副走査方向に搬送させる動作とを繰り返すことにより、記録媒体全体に対する記録が行われる。

即ち、ベルト２７０およびキャリッジモータ（不図示）によってキャリッジ４が図２（ｂ）に示された矢印Ａ方向に移動することにより、記録媒体に記録が行われる。キャリッジ４が走査される前の位置（ホームポジション）に戻されると、搬送ローラによって記録媒体が副走査方向（図２（ｂ）に示された矢印Ｂ方向）に搬送され、その後、再び図２中の矢印Ａ方向にキャリッジを走査する。このようにして、記録媒体に対する画像や文字等の記録が行なわれる。さらに上記の動作を繰り返し、記録媒体の１枚分の記録が終了すると、その記録媒体はスタッカ９６内に排紙され、１枚分の記録が完了する。

なお、記録装置の制御構成については、図２を用いて述べたものと同様であるとする。

本実施形態では、接地配線間において容量素子１１３を設けることでＧＮＤＨ−ＶＳＳ間の電位差を抑制し、それを防止することが可能となる。したがって、本発明はフルラインヘッドのみならずシリアルヘッド形態にも適用可能であり、また、同様の効果を得ることができ有効である。なお、その他の構成については、第１の実施形態と同様であるため、説明を省略する。

＜第７の実施形態＞
図１８は、本発明の第７の実施形態に係る記録装置における記録ヘッド１００の構成例を示す。第６の実施形態と異なる点は、キャリッジ基板１６０１が追加されている点と、ＶＨ−ＧＮＤＨ間においてコンデンサ１１４がキャリッジ基板１６０１上に配置されている点である。つまり、本実施形態についてもシリアルヘッドに対応した実施形態である。

容量素子１１３は、プリント配線板１０７に配置される。キャリッジ基板１６０１は、ケーブル１０８を介してヘッド制御基板１０９と接続される。また、キャリッジ基板１６０１は、コネクタを介してプリント配線板１０７に接続される。そのほかの構成については、第６の実施形態と同様であるため、説明は省略する。

以上、本実施形態に示すように本願発明は、シリアルヘッドの記録装置において、キャリッジ基板を備えた構成に対しても適用でき、また、第６の実施形態と同様の効果を得ることができる。

＜第８の実施形態＞
図１９は、本発明の第８の実施形態に係るインクジェット記録装置における記録ヘッド１００を示す。第７の実施形態と異なる点は、接地配線間における容量素子１１３がキャリッジ基板１６０１上に配置される点である。そのほかの構成については、第６の実施形態と同様であるため、説明を省略する。

本実施形態により、第７の実施形態と同様の効果を得ることができる。

１００…記録ヘッド、１０１…記録素子基板、１０２…発熱抵抗体、１０３…駆動素子、１０４…制御ゲート、１０５…ロジック回路、１０６…フレキシブル基板、１０７…プリント配線板、１０８…ケーブル、１０９…ヘッド制御基板、１１０〜１１２…電源回路、１１３…容量素子、１１４…コンデンサ

Claims (12)

1. 記録素子と、
   前記記録素子に電力を供給する第１の電源配線と、
   前記記録素子と電気的に接続され、前記記録素子を駆動する駆動素子と、
   前記駆動素子と電気的に接続される第１の接地配線と、
   前記駆動素子の駆動を制御するロジック回路と、
   前記ロジック回路のグランドと電気的に接続される第２の接地配線と、
   前記第１の接地配線と前記第２の接地配線との間に電気的に接続される第１の容量素子と、
   前記第１の電源配線と前記第１の接地配線との間に電気的に接続される第２の容量素子と、を有する記録ヘッドであって、
   前記記録素子および前記駆動素子が設けられた素子基板と、
   前記第１の容量素子および前記第２の容量素子が設けられた配線基板と、
   を備える
   ことを特徴とする記録ヘッド。
2. 前記記録ヘッドは更に、整流素子を含み、
   前記整流素子は、前記素子基板に設けられ、
   前記整流素子は、前記第１の接地配線と前記第２の接地配線との間に電気的に接続される
   ことを特徴とする請求項１に記載の記録ヘッド。
3. 前記記録ヘッドは、前記ロジック回路に電力を供給する第２の電源配線を含む
   ことを特徴とする請求項１に記載の記録ヘッド。
4. 前記記録ヘッドは、複数の素子基板を含み、
   前記第１の容量素子と前記第２の容量素子はそれぞれ、前記配線基板に複数設けられている
   ことを特徴とする請求項１に記載の記録ヘッド。
5. 前記記録ヘッドは更に、第３の容量素子と、前記複数の素子基板の各々と前記配線基板との間に接続されたフレキシブル基板を含み、
   前記第３の容量素子は、前記フレキシブル基板に設けられる
   ことを特徴とする請求項４に記載の記録ヘッド。
6. 前記記録ヘッドは、第１の配線基板と第２の配線基板を含む少なくとも２つ配線基板を含み、
   前記第２の配線基板は、前記素子基板と前記第１の配線基板の間に電気的に接続され、
   前記第２の容量素子は前記第１の配線基板に設けられ、
   前記第１の容量素子は前記第２の配線基板に設けられている
   ことを特徴とする請求項１に記載の記録ヘッド。
7. 記録素子と、
   前記記録素子に電力を供給する第１の電源配線と、
   前記記録素子と電気的に接続され、前記記録素子を駆動する駆動素子と、
   前記駆動素子と電気的に接続される第１の接地配線と、
   前記駆動素子の駆動を制御するロジック回路と、
   前記ロジック回路のグランドと電気的に接続される第２の接地配線と、
   前記第１の接地配線と前記第２の接地配線との間に電気的に接続される第１の容量素子と、
   前記第１の電源配線と前記第１の接地配線との間に電気的に接続される第２の容量素子と、を有し、
   前記第１の容量素子の静電容量は、前記第２の容量素子の静電容量より小さくなるように定められている
   ことを特徴とする記録ヘッド。
8. 前記第３の容量素子の静電容量は、前記第１の容量素子の静電容量より大きく、前記第２の容量素子の静電容量より小さくなるように定められている
   ことを特徴とする請求項５に記載の記録ヘッド。
9. 前記ロジック回路は、記録データを保持するラッチ回路やシフトレジスタ回路、前記駆動素子の導通時間を定めるパルスを生成する回路のうち少なくとも１つを含む
   ことを特徴とする請求項１または請求項７に記載の記録ヘッド。
10. 前記第１の容量素子は、セラミックコンデンサを含み、
    前記第２の容量素子は、電界コンデンサを含む
    ことを特徴とする請求項１または請求項７に記載の記録ヘッド。
11. 請求項１乃至１０のいずれか一項に記載の記録ヘッドと、ケーブルを介して前記記録ヘッドと電気的に接続されたヘッド制御基板を有する
    ことを特徴とする記録装置。
12. 前記ヘッド制御基板にて、前記第１の接地配線と前記第２の接地配線が電気的に短絡されている
    ことを特徴とする請求項１１に記載の記録装置。

Images