JP4859213B2 - 記録ヘッドの素子基体、記録ヘッド、記録装置 - Google Patents

Description

本発明は、インクジェット記録装置に使用して好適な記録ヘッドの素子基体、記録ヘッド、記録装置に関する。より詳細には、予め定めた方向に配列されており、予め定めた数ずつ複数のグループに分割された複数の記録素子と、各記録素子を駆動するための駆動回路とが同一の素子基体上に設けられた記録ヘッドの素子基体、記録ヘッド、記録装置に関する。

例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行う記録装置が知られている。このような記録装置において、用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行うシリアル記録方式が、安価で小型化が容易などの点から一般的に広く用いられている。

このようなシリアル記録方式を採用した記録装置で使用される記録ヘッドの構成について、熱エネルギーを利用して記録を行うインクジェット記録方式に従う記録ヘッドを例に挙げて説明する。インクジェット記録ヘッドは、記録素子としてインク液滴を吐出する吐出口（ノズル）に連通する部位に発熱素子（ヒータ）を設け、発熱素子に電流を印加し、発熱させインクを発泡させインク液滴を吐出させ記録を行う。このような記録ヘッドは多数の吐出口、発熱素子（ヒータ）を高密度に配置することが容易であり、これにより高精細な記録画像を得ることができる。

従来のインクジェット記録方式に従う記録ヘッドの発熱素子（ヒータ）とその駆動回路は、半導体プロセス技術を用いて同一の素子基体上に形成されている（特許文献１）。

図１は、ヒータと駆動回路が一体的に形成されている記録ヘッド用の素子基体１００の回路ブロックレイアウトの一例を示している。また、図４は、素子基体１００上においてインク供給口の一方の側に設けられる回路を概略的に示すブロック図であり、図１と同様な部分は同じ符号を使用して示している。

図１において、素子基体１００の略中央に素子基体の長辺方向（図中縦方向）に沿って設けられた長穴形状のインク供給口１０１が設けられる。インク供給口１０１の両側に、アレイ状のヒータアレイ１０２、ヒータを駆動するためのドライバトランジスタ１０３、昇圧回路１０５、ロジック回路１０４、データ線及びデコーダ線１１１、の順に中央から外側に向かって対称的に配置されている。

また、素子基体１００の上下両側端部には外部から電源や電気信号を供給するためのパッド１０９が素子基体の短辺方向に沿って設けられる。さらに、シフトレジスタ１０６及びラッチ１０８を含む回路がパッド１０９の内側に沿って配置される。そして、デコーダ１０７がシフトレジスタ及びラッチ回路１０６、１０８の内側の一方の側部に配置されている。更に、昇圧回路１０５へ電源を供給する電圧変換回路１１０が、デコーダ１０７とインク供給口１０１からロジック回路１０４が配置された部分との間で、素子基体１００の短辺方向に広がって配置されている。

なお、図１に示したレイアウトでは、インク供給口１００の右側にヒータアレイ１０２、ドライバトランジスタ１０３、昇圧回路１０５、ロジック回路１０４にそれぞれ対応するパッド１０９が上側に配置される。さらに、シフトレジスタ及びラッチ１０６、１０８、デコーダ１０７、電圧変換回路１１０も上側に配置される。また、インク供給口１０１の左側のヒータアレイ１０２、ドライバトランジスタ１０３、昇圧回路１０５、ロジック回路１０４にそれぞれ対応するパッド１０９が下側に配置される。さらに、シフトレジスタ及びラッチ回路１０６、１０８、デコーダ１０７、電圧変換回路１１０も下側に配置される。

本従来例のヒータアレイ１０２は、図４に示されるようにＭ個のグループに分割されている。また、図４の回路に入力される各信号は、図３に示すようなタイミングで入力される。クロック信号ＣＬＫに同期したデータ信号ＤＡＴＡは、グループを指定するＭビットデータ、グループ内のヒータを指定するＸビットデータの順にシリアルにシフトレジスタ１０６に入力される。所定ビットのデータ信号ＤＡＴＡが入力されると、ラッチ信号ＬＴがローレベルに変化するタイミングでラッチ回路１０８にデータが保持される。シフトレジスタ１０８に入力されたデータ信号ＤＡＴＡのうち、後半のＸビットのデータは、デコーダ１０７によりＮビット（Ｘ＜Ｎ）のデータにデコードされる。このようなデコーダを用いた回路構成とすると、データ量を圧縮して転送データの量を減らす事ができ、ヒータの更なる高速駆動が可能となる。

これらのＭビットとＮビットの信号は、ロジック回路１０４のＭ×Ｎのマトリックス駆動により制御するドライバトランジスタ１０３を選択する。ロジック回路１０４は、さらに選択されたドライバトランジスタ１０３を、ヒート信号ＨＥがローレベルとなる期間で規定された時間（パルス幅）だけ駆動するような信号を出力する。しかし、ロジック回路１０４の出力電圧ではドライバトランジスタ１０３は制御できない。そのため、昇圧回路１０５により所定電圧まで昇圧し、ドライバトランジスタ１０３を駆動することでヒータアレイ１０２に通電し、駆動する。Ｎ個を一つのグループとするドライバトランジスタ１０３及びヒータアレイ１０２は時分割で駆動される。そして、同時に駆動されるドライバトランジスタ１０３及びヒータアレイ１０２は、１グループあたり１個、全体で最大Ｍ個である。つまり、Ｍ個のドライバトランジスタ１０３及びヒータアレイ１０２をＮ回時分割で選択することにより、全てのヒータアレイ１０２のヒータを駆動することが可能となる。

本従来例で、外部からパッド１０９を介して入力される電源としては、ロジック回路１０４を駆動するための電源電圧ＶＤＤ（３Ｖ前後）及び対応する接地電圧ＧＮＤであるＶＳＳがある。さらに、ヒータアレイ１０２のヒータを駆動するためのヒータ電圧ＶＨ（２４Ｖ前後）及び対応する接地電圧ＧＮＤであるＧＮＤＨ、ヒータ電圧ＶＨと同じ電圧値を有する電源ＶＨＴがある。電源ＶＨＴは電圧変換回路１１０に入力され、ドライバトランジスタ１０３、ロジック１０４や昇圧回路１０５の電源として使用される変換電圧ＶＨＴＭに変換される。変換電圧ＶＨＴＭの電圧値は、ドライバトランジスタ１０３を駆動できる程度の電圧であり、その値は電源電圧ＶＤＤよりも高く、かつドライバトランジスタ１０３や昇圧回路１０５を構成する素子の耐圧よりも低い。本従来例では、変換電圧ＶＨＴＭの電圧値は１４Ｖ前後である。このように、電圧変換回路１１０を設けることにより、外部から供給する電源配線の数を最低限にすることができ、コストダウンが可能となる。

図２は、本従来例の電圧変換回路１１０の回路構成を示している。図示されたように、電圧変換回路１１０は、ソースホロアの形態を採用するＭＯＳＦＥＴ２０１のゲートに一定の基準電圧を印加することで、変換電圧（ＶＨＴＭ）の電圧値が規定される。ＭＯＳＦＥＴ２０１のゲートに常に一定の電圧が印加されていると、ＭＯＳＦＥＴ２０１のドレインソース間に流れる電流値が変化しても変換電圧の変動は抑制される。従って、この変換電圧を常に一定に保つためには、ＭＯＳＦＥＴ２０１のゲートに常に一定の電圧が印加されるようにする必要がある。

このため、本例の基準電圧発生部２０２では、分圧抵抗によって一定の基準電圧を発生させている。この場合、その抵抗素子として、熱や印加電圧の変動により抵抗値変動が起こりづらい素子（例えば、Poly-Si：ポリシリコン）を用いることが望ましい。一方、ソース負荷抵抗２０３については、基準電圧発生部２０２ほど変換電圧ＶＨＴＭの電圧変動に影響する部分ではないため、レイアウト面積の小さな素子（例えば、拡散抵抗）を用いるのが望ましい。
特開平５−１８５５９４号公報

以上説明したように、変換電圧ＶＨＴＭは、ドライバトランジスタ１０３、ロジック回路１０４、昇圧回路１０５に印加されるが、変換電圧ＶＨＴＭは電圧変換回路１１０によって内部で生成された（変換された）電圧値を有する。そのため、ヒータ電圧ＶＨや電源電圧ＶＤＤのような外部から供給されている電源と比較すると、不安定で変動が起こりやすい。

変換電圧ＶＨＴＭの電圧が不安定になる、例えば変換電圧ＶＨＴＭの電圧が大きく降下してしまうと、ドライバトランジスタ１０３を駆動できなくなる。さらには、ロジック回路１０４や昇圧回路１０５が駆動できなくなり、誤動作を引き起こす可能性がある。加えて、図１に示した素子基体１００のレイアウトから明らかなように、変換電圧ＶＨＴＭを供給する電圧変換回路１１０は、対応するドライバトランジスタ１０３、ロジック回路１０４、昇圧回路１０５の一方の側に配置されている。そのため、電圧変換回路１０１から離間した回路へ供給される電圧は、電圧変換回路１１０近傍の回路へ供給される電圧と比較して、配線抵抗などの影響により低下したり不安定となりやすい。

一方、近年インクジェット記録方式の記録装置の高速化や高画質化に伴い、ノズル数を増加するために記録ヘッドの素子基体の形状は一層長尺化する傾向がある。長尺化が進むと、変換電圧ＶＨＴＭの配線は更に長くなるので、上記の問題はさらに深刻化する。また、高速化により同時に駆動する素子数も多くなるため、変換電圧ＶＨＴＭの電圧をより安定させる必要が生じる。

変換電圧ＶＨＴＭの電圧を安定させるためには、電圧変換回路１１０のサイズを大きくするのが効果的である。具体的にはＭＯＳＦＥＴ２０１のサイズを大型化し、より多くの電流を供給できるようにするのが一般的である。しかしながら、そうすると素子基体の面積が更に大きくなり、コストアップへとつながってしまう。

本発明は以上のような状況に鑑み、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することを目的とする。

上記目的を達成するため、本発明の実施形態に係る記録ヘッドの素子基体は、
所定方向に沿って配列された複数の記録素子と、
前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数のドライバトランジスタと、
前記複数の記録素子のうち駆動すべき記録素子を選択するための信号を出力する選択手段と、
前記所定方向に沿って複数配置され、前記選択手段から出力される信号の電圧を昇圧して前記ドライバトランジスタに供給する昇圧手段と、
基準電圧を生成する基準電圧発生部と、前記昇圧手段が配置されている領域毎に配置され、前記基準電圧に基づいて前記昇圧手段に供給する電圧を生成する複数のトランジスタとを有する電圧供給手段と
を備えることを特徴とする。

本発明によれば、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することができる。

以下添付図面を参照し、本発明の好適な実施形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の特許請求の範囲をそれらのみに限定する趣旨のものではない。

本明細書において、「素子基体」という語は、シリコン半導体からなる単なる基材を指し示すものではなく、各素子、回路や配線などが設けられた基体を示すものである。なお、基体の形状としては、板状やチップ状の基板であってもよい。

さらに、「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ」とは、別体の各素子を単に素子基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。

本実施形態における電圧変換回路は、基準電圧発生部と電圧変換部とを含み、該電圧変換部が分散して配置されている複数の電圧変換素子で構成されている。また、基準電圧発生部の基準電圧とは、変換電圧ＶＴＨＭに対する基準となる電圧のことである。

また、記録素子の数を増加させる場合にも、記録素子が配列される方向の長さが増加するのに伴って電圧変換素子を配置する領域も増える。したがって、記録素子数の増加や長尺化への対応が容易となる。

従って、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することができる。前記の所定方向は、素子基体に設けられた、インクを供給するための長穴形状のインク供給口の長手方向であり、インク供給口から、記録素子、ドライバトランジスタ及びロジック回路の順に該所定方向に沿って配置されていてもよい。基準電圧発生部は、前記の所定方向と交差する方向に延在して配置されていてもよい。

隣接する所定数の記録素子を単位としたグループ毎に、電圧変換素子が１つ配置されていてもよい。本実施形態のグループ内では、記録素子は同時には駆動されないように構成されている。異なるグループの記録素子間では、同じブロックの複数の記録素子が、実質的に同時に駆動されうる。このように、各グループにおいて駆動される記録素子が１つである場合、電圧変換素子は１つの記録素子に対応する性能であればよく、サイズも小さくて済む。また、各グループに配置される電圧変換素子は、グループ毎に同じものを配置すればよく、形成が容易である。なお、他の例として同じグループ内で２乃至３の記録素子が同時に駆動される構成も取り得るが、これに対応して、電圧変換素子も大型化するので、同じグループ内で１つの記録素子のみの駆動が可能である構成のほうが望ましい。

この場合、昇圧回路は、各記録素子に対応して設けられており、ドライバトランジスタ及びロジック回路の間に所定方向に沿って配置されていてもよい。あるいは、ロジック回路が、中間電圧で駆動されるロジック回路を含み、昇圧回路が、グループ毎に設けられており、ロジック回路の外側に前記所定方向に沿って配置されていてもよい。複数の電圧変換素子は、ドライバトランジスタ、昇圧回路、及びロジック回路のいずれかが配置されている領域内、あるいはドライバトランジスタ、昇圧回路、及びロジック回路の少なくとも２つが配置されている領域内に分散して配置されていてもよい。

電圧変換素子としては、ＭＯＳＦＥＴ、バイポーラトランジスタ及びダイオードのいずれかを用いることができ、基準電圧発生部は、ポリシリコンからなる抵抗素子を含んでいてもよい。ポリシリコンは、熱や印加電圧の変動により抵抗値の変動が起こりづらいという性能がある。記録素子としては、インクに熱エネルギーを付与する発熱素子（ヒータ）を含むものを用いても良い。

また、本発明は、上記の記録ヘッドの素子基体を備え、インクを吐出する記録ヘッド、該記録ヘッドを用いて記録を行う記録装置、該記録ヘッドとインクカートリッジとを備えた記録ヘッドカートリッジにも適用できる。

本発明によれば、分散された電圧変換素子のそれぞれから昇圧回路までの配線長が短縮される。したがって、分散された電圧変換素子の合計サイズが、従来の配置におけるサイズと同等である場合においても、配線抵抗等の影響が低減されるので、安定した中間電圧を供給する事ができる。

また、記録素子の数を増加させる場合にも、記録素子が配列される方向の長さが増加するのに伴って電圧変換素子を配置する領域も増える。したがって、記録素子数の増加や長尺化への対応が容易となる。従って、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することができる。

なお、以下の本発明の実施形態において、上記の従来例で示した部分と同様な部分は同じ参照符号で示し、詳細な説明は省略する。

＜実施形態１＞
図５は、本発明の実施形態１の素子基体１００上の回路ブロックのレイアウトを示す図である。また図６は、図５の素子基体１００上においてインク供給口の一方側に配置されるブロックの回路図である。

上記で図１乃至図４を用いて説明した従来例と本実施形態１とを比較すると、従来例ではインク供給口１０１の左及び右側に対称的に配置される回路ブロックに対応する電圧変換回路１１０を、インク供給口１０１の下及び上側にそれぞれ配置していた。一方、本実施形態１では、電圧変換回路を抵抗部５０１とＭＯＳＦＥＴ部５０２とに分けて分散して配置している。

具体的には、電圧変換回路を、基準電圧発生部２０２の分圧抵抗、及びソース負荷抵抗２０３などの抵抗素子からなる抵抗部５０１と、サイズをヒータのグループに対応して分割し、１つあたりのサイズを小さくしたＭＯＳＦＥＴ部５０２とに分割している。そして、抵抗部５０１は、配置面積を大きくすることができる。したがって、分割して配置するのが困難であり、更にヒータアレイ１０２と平行に配置するメリットが少ないため、図１において電圧変換回路１１０が配置されていたのと同様な位置に配置している。一方、ＭＯＳＦＥＴ部５０２は、ヒータアレイ１０２のヒータのグループ毎に、昇圧回路１０５間に分散して配置されている。

基準電圧発生部２０２の分圧抵抗によって作られた基準電圧は、パッド部１０９より入力された電源ＶＨＴとともに、ヒータアレイ１０２の各グループに引き回される。そして、昇圧回路１０５間に分散して配置されたＭＯＳＦＥＴ部５０２のゲートとドレインにそれぞれ入力される。このとき、変換電圧ＶＨＴＭは、ドライバトランジスタ１０３の駆動電源を発生する昇圧回路１０５に、昇圧回路１０５間に配置された対応するＭＯＳＦＥＴ部５０２から供給される。

本実施形態１においても、電源電圧ＶＤＤ、変換電圧ＶＨＴＭ、ヒータ電圧ＶＨの３つの電圧は、ＶＤＤ＜ＶＨＴＭ＜ＶＨの関係を有し、それぞれおよそ３Ｖ、１４Ｖ、２４Ｖである。このように変換電圧ＶＨＴＭは、ロジック回路１０４の電源電圧ＶＤＤとヒータアレイ１０２のヒータのヒータ電圧ＶＨの間の電位を有する中間電圧として生成される。

このように電圧変換回路の変換電圧ＶＨＴＭの供給源であるＭＯＳＦＥＴ５０２が、実際に変換電圧ＶＨＴＭを用いる回路（昇圧回路１０５）の近傍に分散して配置されている。このため、分散されたＭＯＳＦＥＴ５０２の合計サイズが、従来の配置におけるサイズと同等である場合でも、配線抵抗等の影響が低減されるので、安定した電圧を変換電圧ＶＨＴＭで供給する事ができる。

また、本実施形態１の基本的な回路構成は、電圧変換回路以外は図２に示したような従来の構成と同じであり、電圧変換回路の配置のみを変えるだけでよいため、設計負荷が低減され実現が容易である。尚、本願の実施形態１及び以下に説明する実施形態においては、電圧変換回路は、入力される電圧を、それより低い電圧に変換するように動作する。

更に、ノズル数を増やし素子基体１００の長尺化を行うと、変換電圧ＶＨＴＭで駆動する回路の数が増えるため、電圧変換回路を一層安定化する必要がある。従来の構成では、電圧変換回路１１０から出力する電圧を安定させるためには、ＭＯＳＦＥＴのサイズを大型化する必要があるため、電圧変換回路１１０のレイアウト面積を大きくする必要がある。これに対して、本実施形態１の構成では、各グループに対応して電圧変換回路のＭＯＳＦＥＴを配置している。そのため、ノズル数が増大して変換電圧ＶＨＴＭで駆動する回路が増えても、ＭＯＳＦＥＴを含めたグループの数を単純に増やせば良いため、長尺化への対応が容易となる。

なお、本実施形態１では、電圧変換素子としてＭＯＳＦＥＴを用いている。これは、ＭＯＳＦＥＴがデジタル回路に有効である、バイポーラトランジスタやダイオードと比較して素子基体上に占める面積が小さく基体の小型化に対応できる、製造工程が簡単である等の様々な利点を有するからである。

＜実施形態２＞
図７は、本発明の実施形態２の素子基体１００上の回路ブロックのレイアウトを示す。また図８は、図７の素子基体１００上においてインク供給口の一方側に配置されるブロックの回路図である。

先の従来例及び上記の実施形態１では、シフトレジスタから出力されロジック回路１０４により論理が確定されたデータの電圧を、昇圧回路１０５によりドライバトランジスタ１０３を駆動できる電圧（即ち、変換電圧ＶＨＴＭ）まで昇圧するように構成される。これに対して本実施形態２では、ロジック回路１０４による論理が確定される前にデータ信号の電圧を昇圧する。

具体的には、シフトレジスタ及びラッチから出力されたグループを選択する信号を昇圧回路１０５で変換電圧ＶＨＴＭまで昇圧する。そして、昇圧されたデータ信号を用いて、高電圧で動作するロジック回路１０４により論理を確定し、その出力をそのまま用いてドライバトランジスタ１０３を駆動するように構成している。このようにすると、従来はヒータの数と同じだけあった昇圧回路１０５の数を減少させることができ、素子基体のサイズを一層低減することが可能となる。

なお、電圧変換回路については実施形態１と同様に構成される。すなわち、基準電圧発生部２０２の分圧抵抗、及びソース負荷抵抗２０３などの抵抗素子からなる抵抗部５０１と、ヒータのグループに対応して分割し、１つあたりのサイズを小さくしたＭＯＳＦＥＴ部５０２とに分割している。そして、抵抗部５０１を、図１において電圧変換回路１１０が配置されていたのと同様な位置に配置する一方、ＭＯＳＦＥＴ部５０２を、ヒータのグループ毎に、昇圧回路１０５間に分散して配置している。

ここで、実施形態１では、変換電圧ＶＨＴＭが昇圧回路１０５に供給される構成であったが、本実施形態２では、図８に示されているように、変換電圧ＶＨＴＭが昇圧回路１０５と高電圧で動作するロジック回路１０４に供給される。このため、図７に示すように、ヒータアレイ１０２から素子基体１００の外側に向かって、ドライバトランジスタ１０３、ロジック１０４、昇圧回路１０５及びＭＯＳＦＥＴ部５０２の順に配置している。

また本実施形態２では、図８に示すように、シフトレジスタ１０６、デコーダ１０７、ラッチ１０８を、Ｘビットに対応するシフトレジスタ及びラッチとデコーダ１０７と、Ｍビットのシフトレジスタ及びラッチに分けて構成した。そして、Ｍビットのシフトレジスタ及びラッチを、各グループ毎に１ビット単位で分割した構成としている。このため、図７に示すように配置する。つまり、シフトレジスタ１０６、デコーダ１０７、及びラッチ１０８を素子基体の短辺方向において電圧変換回路の抵抗部５０１に並ぶ部分から、素子基体１００の長辺方向において昇圧回路１０５の外側でヒータアレイ１０２と平行に延びる部分に配置している。

このような配置とすることで、図１の従来例及び図５の実施形態１において、素子基体１００の長辺方向外側で比較的大きな面積を占めていたデータ線及びデコーダ線の配線領域１１１をなくすことができる。したがって、素子基体１００の短辺方向のサイズを縮小することが出来る。その上、シフトレジスタ１０６、デコーダ１０７、及びラッチ１０８の配線長を短縮できるため、耐ノイズ性に優れた信頼性の高い回路が実現できる。

この構成はノズル数が増加してグループ数が増えた場合にも有効であり、各グループの短辺方向における長さを変更する必要がなく、素子基体の長辺方向における長さのみを長くすることで対応できる。

＜実施形態３＞
図９は、本発明の実施形態３の素子基体１００上の回路ブロックのレイアウトを示す図である。また、図１０は、図９の素子基体１００上においてインク供給口の一方側に配置されるブロックの回路図である。

本実施形態３は、実施形態２におけるＭＯＳＦＥＴ部の位置を変更したものである。すなわち、実施形態２においては、電圧変換回路のＭＯＳＦＥＴ部５０２を昇圧回路１０５の間に分散して配置した。一方、本実施形態３では、ドライバトランジスタ１０３の間に分散して配置する。

これは、ドライバトランジスタ１０３はゲート容量が大きく、高電圧で動作するロジック１０４や昇圧回路１０５に比べて消費電流が大きいためである。従って、ＭＯＳＦＥＴ部５０２をドライバトランジスタ１０３の近傍に配置することにより、変換電圧ＶＨＴＭの電圧がより安定する。

本実施形態３では、図８及び図９に示すように、ドライバトランジスタ１０３のグループの間に電圧変換回路のＭＯＳＦＥＴ部５０２を配置している。より詳細には、図８に示すように、ドライバトランジスタ１０３のゲート入力部により近い個所に電圧変換回路のＭＯＳＦＥＴ部５０２を配置する事で、電流が多く流れ込むドライバトランジスタ１０３に安定した電圧を供給できる。

本実施形態３においても、ＭＯＳＦＥＴ部５０２で生成される変換電圧ＶＨＴＭは、昇圧回路１０５のみならず、ドライバトランジスタ１０３を駆動するロジック回路１０４にも供給される。

なお、ここではドライバトランジスタ１０３の間に電圧変換回路のＭＯＳＦＥＴ部５０２を配置する例を示した。しかし、ドライバトランジスタ１０３の近傍に配置される高電圧で動作するロジック回路１０４の間にＭＯＳＦＥＴ部５０２を配置しても、同様の効果が得られる。

＜実施形態４＞
図１１は、本発明の実施形態４の素子基体１００上の回路ブロックのレイアウトを示す図である。

本実施形態４は、電圧変換回路のＭＯＳＦＥＴ部を、各グループ毎に、変換電圧ＶＨＴＭが供給される回路ブロックそれぞれに対応して複数設けたものである。すなわち、上記実施形態２及び３では、変換電圧ＶＨＴＭが供給される回路ブロック（ロジック回路１０４、昇圧回路１０５）に加え、ドライバトランジスタ１０３を含めた３つの回路ブロックのいずれか１つの近傍に電圧変換回路のＭＯＳＦＥＴ部を配置した。しかし、本実施形態４では、図１１に示すように、３つの回路ブロックの近傍に電圧変換回路のＭＯＳＦＥＴ部７０２を対応して配置する。

これにより、各回路ブロックに供給される変換電圧ＶＨＴＭが、その近傍に配置されたＭＯＳＦＥＴ部７０２で生成されるため、変換電圧ＶＨＴＭで駆動される回路ブロックの全てに安定した電圧を供給することが可能となる。この場合、各ＭＯＳＦＥＴのサイズは、対応する回路ブロックの消費電力に応じて決めると、面積効率がよく、かつ高安定な設計が可能となる。

＜実施形態５＞
上記実施形態２乃至４では、シフトレジスタ１０６、デコーダ１０７、及びラッチ１０８を、素子基体１００の長辺方向において、昇圧回路１０５の外側でヒータアレイ１０２に沿って配置している。また、電圧変換回路のＭＯＳＦＥＴ部をドライバトランジスタ１０３、ロジック回路１０４、昇圧回路１０５近傍に、ヒータアレイ１０２に沿った方向に分散して配置することで変換電圧ＶＨＴＭの電圧を安定して供給するものである。またそれと同時に、これらの回路配置は、素子基体１００のレイアウト面積を大幅に削減するという効果がある。

そこで、本実施形態５では、従来、図１で示すような電圧変換回路やシフトレジスタ、ラッチ、デコーダ等が配置していた基板端部スペースに、機能回路８０１、１００１を配置する。（図１２）配置する機能回路８０１、１００１の例としては、特開２００１−１３０００２号公報や、特開２００４−１８１６７９号公報に記載されたような機能回路がある。このような機能回路は、素子基体１００の長手方向両端付近に配置する事に適しているため、従来例において電圧変換回路が配置されていた部分の面積を大幅に削減でき、非常に有効である。

なお、機能回路８０１、１００１にも変換電圧ＶＨＴＭを供給する必要がある場合には、機能回路にも個別に電圧変換部あるいはＭＯＳＦＥＴを設ける。こうすることにより、機能回路での変換電圧ＶＨＴＭの電圧の変動が他の回路に与える影響を最小限にできるため、変換電圧ＶＨＴＭの電圧の安定化に有効である。

＜変形例１＞
以上説明した実施形態１乃至５においては、電圧変換回路の電圧変換素子としてＭＯＳＦＥＴを用いた構成であったが、ＭＯＳＦＥＴの代わりにバイポーラトランジスタを用いた構成としてもよい。その場合、上記実施形態のＭＯＳＦＥＴ部は全てバイポーラトランジスタに置き換えられる。

また、電圧変換回路の電圧変換素子としてＭＯＳＦＥＴの代わりにダイオードを用いた構成としてもよい。その場合も同様に、上記各実施形態のＭＯＳＦＥＴ部は全てダイオードに置き換えられる。

＜変形例２＞
更に、上記実施形態３乃至５では、シフトレジスタ、ラッチ、デコーダの構成及び配置を、実施形態２と同様とした。しかしながら、これらを従来例や実施形態１で示したような構成及び配置としても、電圧変換回路のＭＯＳＦＥＴ部をドライバトランジスタのグループ間又はその近傍に配置することで、同様の効果が得られる。

＜変形例３＞
また、上記実施形態２乃至５では、Ｍビットのシフトレジスタ及びラッチを、各グループ毎に１ビット単位で分割した構成とした。しかしながら、Ｍビットのシフトレジスタ及びラッチの分割数は、グループ内のヒータの数（時分割数：Ｎ）と同じでなくても良い。

例えば、２つのグループの間にシフトレジスタおよびラッチ回路をまとめて配置するようにして、Ｍビットのシフトレジスタ及びラッチの分割数を、時分割数Ｎの半分としても良い。

このような、シフトレジスタ及びラッチの分割数は、時分割数Ｎとグループ数Ｍ、ヒータ密度とヒータの数、シフトレジスタとデコーダのレイアウト面積比に応じて、素子基体全体の面積が小さくなるように適宜選択される。

＜他の実施形態＞
以上説明した実施形態１乃至５及び変形例１乃至３の特徴を、所望するノズル数や回路構成、あるいは所望する特性等に応じて、選択的に組み合わせてもよい。

例えば、図２における電圧変換回路のソース負荷となる部分を、電圧変換部と同様にグループ毎に分散配置した例を図１３に示す。ソース負荷とは、ＭＯＳＦＥＴのソースとＧＮＤの間に入り、ソースから流れる電流を抑えて、ＶＨＴＭの電圧を安定した領域で用いる為のものである。尚、電圧変換部をバイポーラトランジスタやダイオードで構成した場合にも、トランジスタとＧＮＤの間に負荷をつければ同様の効果が得られる。

他の実施形態としては、ソース負荷として複数の抵抗部２０３を設け、このソース負荷となる抵抗部２０３を、記録素子のグループ毎に分散配置する。このような実施形態にすることで、全グループ単位で見た場合、同時に駆動される記録素子数が変動しても、電圧降下の影響を受けにくい回路構成にすることができる。また、配線の長さに起因する電圧のなまり等を抑制することができ、安定した電圧変換回路になる。

以上、いずれも記録素子として発熱体（ヒータ）を用いてインクを急激に加熱、気化させ、発生した気泡の圧力によりインク液滴をオリフィスから吐出させる、いわゆるバブルジェット（登録商標）方式のインクジェット記録ヘッドを例に挙げて説明した。しかしながら、複数の記録素子からなる記録素子列を有する構成であれば、これ以外の方式によって記録を行う記録ヘッドに対しても本発明が適用できることは明らかであろう。この場合、上記各実施形態におけるヒータの代わりに、各方式で使用する記録素子がそれぞれ設けられる。

以上の実施形態においては、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体等）を備えるものが使用される。このように、熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。

なお、本発明は、上記実施形態に示した記録ヘッド及び記録ヘッドの素子基体のみならず、そのような記録ヘッドと、該記録ヘッドに供給するインクを保持するインク容器とを有する記録ヘッドカートリッジに適用可能である。さらには上述の記録ヘッドを搭載し、該記録ヘッドに対して記録データを供給する制御手段を有する装置から構成されるシステムにも適用できる。これらのシステムは、例えば、プリンタ、複写機、ファクシミリ装置などを含み、またそのような装置を含む複数の機器、例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなどを含む。

以下、上述の記録ヘッドを有する記録装置、記録ヘッドの機械的構成、及び記録ヘッドカートリッジの例について図を参照して説明する。

＜インクジェット記録装置の説明＞
図１４は、本発明に係る記録ヘッドによって記録を行うインクジェット記録装置の構成の概要を示す外観斜視図である。

図１４に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２を備える。ここでは、キャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させる。さらに、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。

また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。

記録装置のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。

図１４に示した記録装置はカラー記録が可能である。そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。

さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット記録方式を採用している。したがって、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換される。そして、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の発生後の気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。

図１４に示されているように、キャリッジ２はキャリッジモータＭ１の駆動力を伝達する伝達機構４の駆動ベルト７の一部に連結されており、ガイドシャフト１３に沿って矢印Ａ方向に摺動自在に案内支持される。従って、キャリッジ２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１３に沿って往復移動する。また、キャリッジ２の移動方向（矢印Ａ方向）に沿ってキャリッジ２の絶対位置を示すためのスケール８が備えられている。この実施形態では、スケール８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ９に固着され、他方は板バネ（不図示）で支持されている。

また、記録装置には、記録ヘッド３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられている。そして、キャリッジモータＭ１の駆動力によって記録ヘッド３を搭載したキャリッジ２が往復移動されると同時に、記録ヘッド３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。

さらに、図１４において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラである。また、１５はバネ（不図示）により記録媒体Ｐを搬送ローラ１４に当接するピンチローラ、１６はピンチローラ１５を回転自在に支持するピンチローラホルダ、１７は搬送ローラ１４の一端に固着された搬送ローラギアである。そして、搬送ローラギア１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１４が駆動される。

またさらに、２０は記録ヘッド３によって画像が形成された記録媒体Ｐを記録装置外ヘ排出するための排出ローラであり、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。２２は拍車ローラを回転自在に支持する拍車ホルダである。

またさらに、記録装置には、図１４に示されているように、記録ヘッド３を搭載するキャリッジ２の記録動作のための往復運動の範囲外（記録領域外）の所望位置に、記録ヘッド３の吐出不良を回復するための回復装置１０が配設されている。この所望位置は、ホームポジションと呼ばれる。

回復装置１０は、記録ヘッド３の吐出口面をキャッピングするキャッピング機構１１と記録ヘッド３の吐出口面をクリーニングするワイピング機構１２を備えている。このキャッピング機構１１による吐出口面のキャッピングに連動して回復装置１０内の吸引手段（吸引ポンプ等）により吐出口からインクを強制的に排出させる。それにより、記録ヘッド３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。

また、非記録動作時等には、記録ヘッド３の吐出口面をキャッピング機構１１によるキャッピングすることによって、記録ヘッド３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１２はキャッピング機構１１の近傍に配され、記録ヘッド３の吐出口面に付着したインク液滴を拭き取るようになっている。

これらキャッピング機構１１及びワイピング機構１２により、記録ヘッド３のインク吐出状態を正常に保つことが可能となっている。

＜インクジェット記録装置の制御構成＞
図１５は図１４に示した記録装置の制御構成を示すブロック図である。

図１５に示すように、コントローラ９００は、ＭＰＵ９０１、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したＲＯＭ９０２等を備える。また、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する特殊用途集積回路（ＡＳＩＣ）９０３、記録データの展開領域やプログラム実行のための作業用領域等を設けたＲＡＭ９０４を備える。さらにまた、ＭＰＵ９０１、ＡＳＩＣ９０３、ＲＡＭ９０４を相互に接続してデータの授受を行うシステムバス９０５を備える。さらに、以下に説明するセンサ群からのアナログ信号を入力してＡ／Ｄ変換し、デジタル信号をＭＰＵ９０１に供給するＡ／Ｄ変換器９０６などを備えた構成とされる。

また、図１５において、９１０は記録データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）でありホスト装置と総称される。ホスト装置９１０と記録装置との間ではインタフェース（Ｉ／Ｆ）９１１を介して記録データ、コマンド、ステータス信号等を送受信する。

さらに、９２０はスイッチ群であり、電源スイッチ９２１、プリント開始を指令するためのプリントスイッチ９２２、及び記録ヘッド３のインク吐出性能を良好な状態に維持するための処理（回復処理）の起動を指示するための回復スイッチ９２３などを含む。これらは、操作者による指令入力を受けるためのスイッチとして構成される。９３０はホームポジションｈを検出するためのフォトカプラなどの位置センサ９３１、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ９３２等から構成される装置状態を検出するためのセンサ群である。

さらに、９４０はキャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１を駆動させるキャリッジモータドライバ、９４２は記録媒体Ｐを搬送するための搬送モータＭ２を駆動させる搬送モータドライバである。

ＡＳＩＣ９０３は、記録ヘッド３による記録走査の際に、ＲＡＭ９０２の記憶領域に直接アクセスしながら記録ヘッド３に対して記録素子（吐出ヒータ）の駆動データ（ＤＡＴＡ）を転送する。

＜記録ヘッドの構成＞
図１６は、上述した記録装置に用いられる記録ヘッド３の機械的構成を示す分解斜視図である。

図１６の（ｂ）で示す１１０１は、シリコン等の基板に後述する回路構成を一体的に作り込んだ素子基体である。この素子基体１１０１上には、記録素子を構成する電気熱変換素子としての発熱抵抗体１１１２が形成され、該抵抗体１１１２を囲み基板の両側に向かって流路１１１１が形成されている。この流路を構成する部材としてはドライフィルム等の樹脂やＳｉＮ等を用いることができる。

図１６の（ａ）で示す１１０２のオリフィスプレートは、発熱抵抗体１１１２に対向する位置に対応し複数の吐出口１１２１を有し、流路を構成する部材に接合される。

また、図１６の（ｃ）において１１０３で示した壁部材は、インクを供給するための共通液室を構成するためのものであり、この共通液室から各流路に素子基板１１０１の端部を回り込むようにインクが供給される。

なお、素子基体１１０１の両側には、記録装置本体からデータや信号を受け取るための接続端子１１１３が設けられている。

＜記録ヘッドカートリッジ＞
本発明は、上記で説明した記録ヘッドと、この記録ヘッドに供給するインクを保持するためのインクタンクとを有する記録ヘッドカートリッジにも適用することができる。このような記録ヘッドカートリッジの形態としては、インクタンクと一体的な構成や、インクタンクと分離可能な構成のいずれでもよい。

図１７は、インクタンクと記録ヘッドとが一体的に構成された記録ヘッドカートリッジＩＪＣの構成を示す外観斜視図である。ヘッドカートリッジＩＪＣ内部では、図１７に示す境界線Ｋの位置でインクタンクＩＴと記録ヘッドＩＪＨとに分かれているが、個別には交換できない。ヘッドカートリッジＩＪＣがキャリッジＨＣに搭載されたときには、キャリッジＨＣ側から供給される電気信号を受け取るための電極（不図示）が設けられている。そして、この電気信号によって、前述のように記録ヘッドＩＪＨが駆動されてインクが吐出される。

なお、このヘッドカートリッジはインクタンク内にはインクが充填もしくは再充填されていることで構成されていても良い。

なお、図１７において、５００はインク吐出口列であり、ブラックノズル列と、カラーノズル列とを有している。また、インクタンクＩＴにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。

図１８は、インクタンクと記録ヘッドとが分離可能に構成された記録ヘッドカートリッジの構成を示す外観斜視図である。記録ヘッドカートリッジＨ１０００は、インクを貯留するインクタンクＨ１９００と、このインクタンクＨ１９００から供給されるインクを記録情報に応じてノズルから吐出させる記録ヘッドＨ１００１とを有する。したがって、キャリッジに対して着脱可能に搭載される、いわゆるカートリッジ方式を採るものとなっている。

ここに示す記録ヘッドカートリッジＨ１０００では、写真調の高画質なカラー記録を可能とする。そのため、インクタンクとして、例えば、ブラック、ライトシアン、ライトマゼンタ、シアン、マゼンタ及びイエローの各色独立のインクタンクが用意されている。それらは、図示するように、それぞれが記録ヘッドＨ１００１に対して着脱自在となっている。

従来の素子基体の回路ブロックレイアウトの一例を示す図である。 電圧変換回路の回路図である。 素子基体に入力される各信号のタイミングチャートである。 図１の素子基体に設けられる回路を概略的に示すブロック図である。 本発明の実施形態１による素子基体の回路ブロックレイアウトを示す図である。 図５の素子基体に設けられる回路を概略的に示すブロック図である。 本発明の実施形態２による素子基体の回路ブロックレイアウトを示す図である。 図７の素子基体に設けられる回路を概略的に示すブロック図である。 本発明の実施形態３による素子基体の回路ブロックレイアウトを示す図である。 図９の素子基体に設けられる回路を概略的に示すブロック図である。 本発明の実施形態４による素子基体の回路ブロックレイアウトを示す図である。 本発明の実施形態５による素子基体の回路ブロックレイアウトを示す図である。 本発明の他の実施形態による、ソース負荷を分散配置した回路を概略的に示すブロック図である。 本発明の実施形態が適用された記録ヘッドによって記録を行うインクジェット記録装置の構成の概要を示す外観斜視図である。 本発明の他の実施形態が適用された記録装置の制御構成を示すブロック図である。 本発明の他の実施形態が適用されたインクジェット記録ヘッドの機械的構成を示す分解斜視図である。 インクタンクと記録ヘッドとが一体的に構成された、本発明の他の実施形態による記録ヘッドカートリッジの構成を示す外観斜視図である。 インクタンクと記録ヘッドとが分離可能に構成された、本発明の他の実施形態による記録ヘッドカートリッジの構成を示す外観斜視図である。

Claims (16)

1. 所定方向に沿って配列された複数の記録素子と、
   前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数のドライバトランジスタと、
   前記複数の記録素子のうち駆動すべき記録素子を選択するための信号を出力する選択手段と、
   前記所定方向に沿って複数配置され、前記選択手段から出力される信号の電圧を昇圧して前記ドライバトランジスタに供給する昇圧手段と、
   基準電圧を生成する基準電圧発生部と、前記昇圧手段が配置されている領域毎に配置され、前記基準電圧に基づいて前記昇圧手段に供給する電圧を生成する複数のトランジスタとを有する電圧供給手段と
   を備えることを特徴とする記録ヘッドの素子基体。
2. 前記トランジスタは、前記昇圧手段の電源電圧として、前記記録素子の駆動電圧と前記選択手段の電源電圧との間の電位を有する中間電圧を生成する、ことを特徴とする請求項１に記載の記録ヘッドの素子基体。
3. 前記所定方向は、前記素子基体に設けられ、インクを供給するための長穴形状のインク供給口の長手方向に対応し、
   前記素子基体には、前記インク供給口から、前記記録素子、前記ドライバトランジスタ及び前記選択手段の順に前記所定方向と交差する方向に沿ってそれらの構成が配置される、ことを特徴とする請求項１又は２に記載の記録ヘッドの素子基体。
4. 前記複数の記録素子の、隣接する予め定めた数を単位としたグループ毎に、前記トランジスタが配置される、ことを特徴とする請求項１乃至３のいずれか１項に記載の記録ヘッドの素子基体。
5. 前記昇圧手段は、前記複数の記録素子の各記録素子に対応して設けられる、ことを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッドの素子基体。
6. 前記昇圧手段は、前記複数の記録素子の、隣接する予め定めた数を単位としたグループ毎に設けられる、ことを特徴とする請求項１乃至４のいずれか１項に記載の記録ヘッドの素子基体。
7. 前記選択手段は、デコーダ、シフトレジスタ及びラッチを含むことを特徴とする請求項１乃至６のいずれか１項に記載の記録ヘッドの素子基体。
8. 前記トランジスタは、ＭＯＳＦＥＴとバイポーラトランジスタとを含む、ことを特徴とする請求項１乃至７のいずれか１項に記載の記録ヘッドの素子基体。
9. 前記基準電圧発生部は、抵抗素子を含む、ことを特徴とする請求項１乃至８のいずれか１項に記載の記録ヘッドの素子基体。
10. 前記抵抗素子は、ポリシリコンからなる、ことを特徴とする請求項９に記載の記録ヘッドの素子基体。
11. 前記電圧供給手段は、前記複数のトランジスタと接地との間に負荷を接続する、ことを特徴とする請求項１乃至１０のいずれか１項に記載の記録ヘッドの素子基体。
12. 前記電圧供給手段は、複数の負荷を有し、前記負荷は、前記複数の記録素子の隣接する予め定めた数を単位としたグループ毎に配置されている、ことを特徴とする請求項１１に記載の記録ヘッドの素子基体。
13. 前記負荷は、抵抗素子を含む、ことを特徴とする請求項１１又は１２に記載の記録ヘッドの素子基体。
14. 前記記録素子は、インクに熱エネルギーを付与する発熱素子を含む、ことを特徴とする請求項１乃至１３のいずれか１項に記載の記録ヘッドの素子基体。
15. 請求項１乃至１４のいずれか１項に記載の記録ヘッドの素子基体を備え、
    インクを吐出するための吐出口が前記記録素子にそれぞれ対応して設けられる、ことを特徴とする記録ヘッド。
16. 請求項１５に記載の記録ヘッドを備える、ことを特徴とする記録装置。

Images