JP4859213B2 - Element base of recording head, recording head, recording apparatus - Google Patents
Element base of recording head, recording head, recording apparatus Download PDFInfo
- Publication number
- JP4859213B2 JP4859213B2 JP2006152763A JP2006152763A JP4859213B2 JP 4859213 B2 JP4859213 B2 JP 4859213B2 JP 2006152763 A JP2006152763 A JP 2006152763A JP 2006152763 A JP2006152763 A JP 2006152763A JP 4859213 B2 JP4859213 B2 JP 4859213B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- voltage
- recording head
- circuit
- element substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
本発明は、インクジェット記録装置に使用して好適な記録ヘッドの素子基体、記録ヘッド、記録装置に関する。より詳細には、予め定めた方向に配列されており、予め定めた数ずつ複数のグループに分割された複数の記録素子と、各記録素子を駆動するための駆動回路とが同一の素子基体上に設けられた記録ヘッドの素子基体、記録ヘッド、記録装置に関する。 The present invention includes an element substrate suitable recording head using the ink jet recording apparatus, a recording head, about the recording equipment. More specifically, a plurality of recording elements arranged in a predetermined direction and divided into a plurality of groups by a predetermined number and a drive circuit for driving each recording element are on the same element substrate. element substrate of the recording head provided in the recording head, about the recording equipment.
例えばワードプロセッサ、パーソナルコンピュータ、ファクシミリ等に於ける情報出力装置として、所望される文字や画像等の情報を用紙やフィルム等シート状の記録媒体に記録を行う記録装置が知られている。このような記録装置において、用紙等の記録媒体の送り方向と直角な方向に往復走査しながら記録を行うシリアル記録方式が、安価で小型化が容易などの点から一般的に広く用いられている。 For example, as an information output device in a word processor, personal computer, facsimile, or the like, a recording device that records information such as desired characters and images on a sheet-like recording medium such as paper or film is known. In such a recording apparatus, a serial recording system that performs recording while performing reciprocal scanning in a direction perpendicular to the feeding direction of a recording medium such as paper is generally widely used from the viewpoint of being inexpensive and easily miniaturized. .
このようなシリアル記録方式を採用した記録装置で使用される記録ヘッドの構成について、熱エネルギーを利用して記録を行うインクジェット記録方式に従う記録ヘッドを例に挙げて説明する。インクジェット記録ヘッドは、記録素子としてインク液滴を吐出する吐出口(ノズル)に連通する部位に発熱素子(ヒータ)を設け、発熱素子に電流を印加し、発熱させインクを発泡させインク液滴を吐出させ記録を行う。このような記録ヘッドは多数の吐出口、発熱素子(ヒータ)を高密度に配置することが容易であり、これにより高精細な記録画像を得ることができる。 The configuration of a recording head used in a recording apparatus that employs such a serial recording method will be described with reference to an example of a recording head that conforms to an ink jet recording method in which recording is performed using thermal energy. An ink jet recording head is provided with a heating element (heater) at a portion communicating with an ejection port (nozzle) that ejects ink droplets as a recording element, and an electric current is applied to the heating element to generate heat and foam the ink to generate ink droplets. Discharge and record. In such a recording head, it is easy to arrange a large number of discharge ports and heating elements (heaters) at a high density, whereby a high-definition recorded image can be obtained.
従来のインクジェット記録方式に従う記録ヘッドの発熱素子(ヒータ)とその駆動回路は、半導体プロセス技術を用いて同一の素子基体上に形成されている(特許文献1)。 A heating element (heater) of a recording head according to a conventional ink jet recording system and a driving circuit thereof are formed on the same element substrate using a semiconductor process technology (Patent Document 1).
図1は、ヒータと駆動回路が一体的に形成されている記録ヘッド用の素子基体100の回路ブロックレイアウトの一例を示している。また、図4は、素子基体100上においてインク供給口の一方の側に設けられる回路を概略的に示すブロック図であり、図1と同様な部分は同じ符号を使用して示している。
FIG. 1 shows an example of a circuit block layout of an
図1において、素子基体100の略中央に素子基体の長辺方向(図中縦方向)に沿って設けられた長穴形状のインク供給口101が設けられる。インク供給口101の両側に、アレイ状のヒータアレイ102、ヒータを駆動するためのドライバトランジスタ103、昇圧回路105、ロジック回路104、データ線及びデコーダ線111、の順に中央から外側に向かって対称的に配置されている。
In FIG. 1, an elongated hole-shaped
また、素子基体100の上下両側端部には外部から電源や電気信号を供給するためのパッド109が素子基体の短辺方向に沿って設けられる。さらに、シフトレジスタ106及びラッチ108を含む回路がパッド109の内側に沿って配置される。そして、デコーダ107がシフトレジスタ及びラッチ回路106、108の内側の一方の側部に配置されている。更に、昇圧回路105へ電源を供給する電圧変換回路110が、デコーダ107とインク供給口101からロジック回路104が配置された部分との間で、素子基体100の短辺方向に広がって配置されている。
Also,
なお、図1に示したレイアウトでは、インク供給口100の右側にヒータアレイ102、ドライバトランジスタ103、昇圧回路105、ロジック回路104にそれぞれ対応するパッド109が上側に配置される。さらに、シフトレジスタ及びラッチ106、108、デコーダ107、電圧変換回路110も上側に配置される。また、インク供給口101の左側のヒータアレイ102、ドライバトランジスタ103、昇圧回路105、ロジック回路104にそれぞれ対応するパッド109が下側に配置される。さらに、シフトレジスタ及びラッチ回路106、108、デコーダ107、電圧変換回路110も下側に配置される。
In the layout shown in FIG. 1,
本従来例のヒータアレイ102は、図4に示されるようにM個のグループに分割されている。また、図4の回路に入力される各信号は、図3に示すようなタイミングで入力される。クロック信号CLKに同期したデータ信号DATAは、グループを指定するMビットデータ、グループ内のヒータを指定するXビットデータの順にシリアルにシフトレジスタ106に入力される。所定ビットのデータ信号DATAが入力されると、ラッチ信号LTがローレベルに変化するタイミングでラッチ回路108にデータが保持される。シフトレジスタ108に入力されたデータ信号DATAのうち、後半のXビットのデータは、デコーダ107によりNビット(X<N)のデータにデコードされる。このようなデコーダを用いた回路構成とすると、データ量を圧縮して転送データの量を減らす事ができ、ヒータの更なる高速駆動が可能となる。
The
これらのMビットとNビットの信号は、ロジック回路104のM×Nのマトリックス駆動により制御するドライバトランジスタ103を選択する。ロジック回路104は、さらに選択されたドライバトランジスタ103を、ヒート信号HEがローレベルとなる期間で規定された時間(パルス幅)だけ駆動するような信号を出力する。しかし、ロジック回路104の出力電圧ではドライバトランジスタ103は制御できない。そのため、昇圧回路105により所定電圧まで昇圧し、ドライバトランジスタ103を駆動することでヒータアレイ102に通電し、駆動する。N個を一つのグループとするドライバトランジスタ103及びヒータアレイ102は時分割で駆動される。そして、同時に駆動されるドライバトランジスタ103及びヒータアレイ102は、1グループあたり1個、全体で最大M個である。つまり、M個のドライバトランジスタ103及びヒータアレイ102をN回時分割で選択することにより、全てのヒータアレイ102のヒータを駆動することが可能となる。
These M-bit and N-bit signals select the
本従来例で、外部からパッド109を介して入力される電源としては、ロジック回路104を駆動するための電源電圧VDD(3V前後)及び対応する接地電圧GNDであるVSSがある。さらに、ヒータアレイ102のヒータを駆動するためのヒータ電圧VH(24V前後)及び対応する接地電圧GNDであるGNDH、ヒータ電圧VHと同じ電圧値を有する電源VHTがある。電源VHTは電圧変換回路110に入力され、ドライバトランジスタ103、ロジック104や昇圧回路105の電源として使用される変換電圧VHTMに変換される。変換電圧VHTMの電圧値は、ドライバトランジスタ103を駆動できる程度の電圧であり、その値は電源電圧VDDよりも高く、かつドライバトランジスタ103や昇圧回路105を構成する素子の耐圧よりも低い。本従来例では、変換電圧VHTMの電圧値は14V前後である。このように、電圧変換回路110を設けることにより、外部から供給する電源配線の数を最低限にすることができ、コストダウンが可能となる。
In this conventional example, power supplied from the outside via the
図2は、本従来例の電圧変換回路110の回路構成を示している。図示されたように、電圧変換回路110は、ソースホロアの形態を採用するMOSFET201のゲートに一定の基準電圧を印加することで、変換電圧(VHTM)の電圧値が規定される。MOSFET201のゲートに常に一定の電圧が印加されていると、MOSFET201のドレインソース間に流れる電流値が変化しても変換電圧の変動は抑制される。従って、この変換電圧を常に一定に保つためには、MOSFET201のゲートに常に一定の電圧が印加されるようにする必要がある。
FIG. 2 shows a circuit configuration of the
このため、本例の基準電圧発生部202では、分圧抵抗によって一定の基準電圧を発生させている。この場合、その抵抗素子として、熱や印加電圧の変動により抵抗値変動が起こりづらい素子(例えば、Poly-Si:ポリシリコン)を用いることが望ましい。一方、ソース負荷抵抗203については、基準電圧発生部202ほど変換電圧VHTMの電圧変動に影響する部分ではないため、レイアウト面積の小さな素子(例えば、拡散抵抗)を用いるのが望ましい。
以上説明したように、変換電圧VHTMは、ドライバトランジスタ103、ロジック回路104、昇圧回路105に印加されるが、変換電圧VHTMは電圧変換回路110によって内部で生成された(変換された)電圧値を有する。そのため、ヒータ電圧VHや電源電圧VDDのような外部から供給されている電源と比較すると、不安定で変動が起こりやすい。
As described above, the conversion voltage VHTM is applied to the
変換電圧VHTMの電圧が不安定になる、例えば変換電圧VHTMの電圧が大きく降下してしまうと、ドライバトランジスタ103を駆動できなくなる。さらには、ロジック回路104や昇圧回路105が駆動できなくなり、誤動作を引き起こす可能性がある。加えて、図1に示した素子基体100のレイアウトから明らかなように、変換電圧VHTMを供給する電圧変換回路110は、対応するドライバトランジスタ103、ロジック回路104、昇圧回路105の一方の側に配置されている。そのため、電圧変換回路101から離間した回路へ供給される電圧は、電圧変換回路110近傍の回路へ供給される電圧と比較して、配線抵抗などの影響により低下したり不安定となりやすい。
If the converted voltage VHTM becomes unstable, for example, if the converted voltage VHTM drops significantly, the
一方、近年インクジェット記録方式の記録装置の高速化や高画質化に伴い、ノズル数を増加するために記録ヘッドの素子基体の形状は一層長尺化する傾向がある。長尺化が進むと、変換電圧VHTMの配線は更に長くなるので、上記の問題はさらに深刻化する。また、高速化により同時に駆動する素子数も多くなるため、変換電圧VHTMの電圧をより安定させる必要が生じる。 On the other hand, in recent years, with the increase in speed and image quality of ink jet recording apparatuses, the shape of the element base of the recording head tends to become longer in order to increase the number of nozzles. As the length increases, the wiring of the conversion voltage VHTM becomes longer, and the above problem becomes more serious. In addition, since the number of elements that are driven simultaneously increases as the speed increases, it is necessary to further stabilize the voltage of the conversion voltage VHTM.
変換電圧VHTMの電圧を安定させるためには、電圧変換回路110のサイズを大きくするのが効果的である。具体的にはMOSFET201のサイズを大型化し、より多くの電流を供給できるようにするのが一般的である。しかしながら、そうすると素子基体の面積が更に大きくなり、コストアップへとつながってしまう。
In order to stabilize the voltage of the conversion voltage VHTM, it is effective to increase the size of the
本発明は以上のような状況に鑑み、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することを目的とする。 SUMMARY OF THE INVENTION In view of the above situation, the present invention aims to supply a stable voltage from a voltage conversion circuit and suppress an increase in the area of the entire element substrate even when the number of recording elements is increased or lengthened. And
上記目的を達成するため、本発明の実施形態に係る記録ヘッドの素子基体は、
所定方向に沿って配列された複数の記録素子と、
前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数のドライバトランジスタと、
前記複数の記録素子のうち駆動すべき記録素子を選択するための信号を出力する選択手段と、
前記所定方向に沿って複数配置され、前記選択手段から出力される信号の電圧を昇圧して前記ドライバトランジスタに供給する昇圧手段と、
基準電圧を生成する基準電圧発生部と、前記昇圧手段が配置されている領域毎に配置され、前記基準電圧に基づいて前記昇圧手段に供給する電圧を生成する複数のトランジスタとを有する電圧供給手段と
を備えることを特徴とする。
In order to achieve the above object, an element substrate of a recording head according to an embodiment of the present invention includes:
A plurality of recording elements arranged along a predetermined direction ;
A plurality of driver transistors provided corresponding to each of the plurality of recording elements, and driving the plurality of recording elements;
Selecting means for outputting a signal for selecting a recording element to be driven among the plurality of recording elements;
A plurality of boosting units arranged along the predetermined direction, and boosting a voltage of a signal output from the selection unit and supplying the boosted voltage to the driver transistor;
A voltage supply means having a reference voltage generating section for generating a reference voltage and a plurality of transistors arranged in each region where the boosting means is arranged and generating a voltage to be supplied to the boosting means based on the reference voltage When
It is characterized by providing .
本発明によれば、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することができる。 According to the present invention, a stable voltage can be supplied from the voltage conversion circuit and an increase in the area of the entire element substrate can be suppressed even when the number of recording elements is increased or lengthened.
以下添付図面を参照し、本発明の好適な実施形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の特許請求の範囲をそれらのみに限定する趣旨のものではない。 Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the components described in the following embodiments are merely examples, and are not intended to limit the scope of claims of the present invention only to them.
本明細書において、「素子基体」という語は、シリコン半導体からなる単なる基材を指し示すものではなく、各素子、回路や配線などが設けられた基体を示すものである。なお、基体の形状としては、板状やチップ状の基板であってもよい。 In this specification, the term “element substrate” does not indicate a simple substrate made of a silicon semiconductor, but indicates a substrate provided with each element, circuit, wiring, and the like. The substrate may be a plate or chip substrate.
さらに、「素子基体上」という表現は、単に素子基体の上を指し示すだけでなく、素子基体の表面、表面近傍の素子基体内部側をも示すものである。また、本発明でいう「作りこみ」とは、別体の各素子を単に素子基体上に配置することを指し示している言葉ではなく、各素子を半導体回路の製造工程などによって素子基体上に一体的に形成、製造することを示すものである。 Furthermore, the expression “on the element substrate” not only indicates the element substrate, but also indicates the surface of the element substrate and the inside of the element substrate near the surface. In addition, the term “built-in” as used in the present invention is not a term indicating that each individual element is simply placed on the element substrate, but each element is integrated on the element substrate by a semiconductor circuit manufacturing process or the like. It shows that it is formed and manufactured automatically.
本実施形態における電圧変換回路は、基準電圧発生部と電圧変換部とを含み、該電圧変換部が分散して配置されている複数の電圧変換素子で構成されている。また、基準電圧発生部の基準電圧とは、変換電圧VTHMに対する基準となる電圧のことである。 The voltage conversion circuit in the present embodiment includes a reference voltage generation unit and a voltage conversion unit, and includes a plurality of voltage conversion elements in which the voltage conversion units are arranged in a distributed manner. The reference voltage of the reference voltage generator is a voltage that becomes a reference for the conversion voltage VTHM.
また、記録素子の数を増加させる場合にも、記録素子が配列される方向の長さが増加するのに伴って電圧変換素子を配置する領域も増える。したがって、記録素子数の増加や長尺化への対応が容易となる。 Also, when the number of recording elements is increased, the area in which voltage conversion elements are arranged increases as the length in the direction in which the recording elements are arranged increases. Therefore, it becomes easy to cope with an increase in the number of recording elements and an increase in length.
従って、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することができる。前記の所定方向は、素子基体に設けられた、インクを供給するための長穴形状のインク供給口の長手方向であり、インク供給口から、記録素子、ドライバトランジスタ及びロジック回路の順に該所定方向に沿って配置されていてもよい。基準電圧発生部は、前記の所定方向と交差する方向に延在して配置されていてもよい。 Therefore, even when the number of recording elements is increased or lengthened, a stable voltage can be supplied from the voltage conversion circuit, and an increase in the area of the entire element substrate can be suppressed. The predetermined direction is a longitudinal direction of an elongated hole-shaped ink supply port for supplying ink provided in the element base, and the predetermined direction is in order of the recording element, the driver transistor, and the logic circuit from the ink supply port. It may be arranged along. The reference voltage generation unit may be arranged to extend in a direction intersecting with the predetermined direction.
隣接する所定数の記録素子を単位としたグループ毎に、電圧変換素子が1つ配置されていてもよい。本実施形態のグループ内では、記録素子は同時には駆動されないように構成されている。異なるグループの記録素子間では、同じブロックの複数の記録素子が、実質的に同時に駆動されうる。このように、各グループにおいて駆動される記録素子が1つである場合、電圧変換素子は1つの記録素子に対応する性能であればよく、サイズも小さくて済む。また、各グループに配置される電圧変換素子は、グループ毎に同じものを配置すればよく、形成が容易である。なお、他の例として同じグループ内で2乃至3の記録素子が同時に駆動される構成も取り得るが、これに対応して、電圧変換素子も大型化するので、同じグループ内で1つの記録素子のみの駆動が可能である構成のほうが望ましい。 One voltage conversion element may be arranged for each group having a predetermined number of adjacent recording elements as a unit. Within the group of the present embodiment, the recording elements are configured not to be driven simultaneously. Between different groups of printing elements, multiple printing elements in the same block can be driven substantially simultaneously. As described above, when one recording element is driven in each group, the voltage conversion element may have a performance corresponding to one recording element, and the size may be small. Further, the voltage conversion elements arranged in each group need only be arranged in each group and can be easily formed. As another example, a configuration in which two to three recording elements are simultaneously driven in the same group can be used. However, since the voltage conversion element is also enlarged correspondingly, one recording element in the same group. It is preferable to have a configuration in which only driving is possible.
この場合、昇圧回路は、各記録素子に対応して設けられており、ドライバトランジスタ及びロジック回路の間に所定方向に沿って配置されていてもよい。あるいは、ロジック回路が、中間電圧で駆動されるロジック回路を含み、昇圧回路が、グループ毎に設けられており、ロジック回路の外側に前記所定方向に沿って配置されていてもよい。複数の電圧変換素子は、ドライバトランジスタ、昇圧回路、及びロジック回路のいずれかが配置されている領域内、あるいはドライバトランジスタ、昇圧回路、及びロジック回路の少なくとも2つが配置されている領域内に分散して配置されていてもよい。 In this case, the booster circuit is provided corresponding to each recording element, and may be arranged along a predetermined direction between the driver transistor and the logic circuit. Alternatively, the logic circuit may include a logic circuit driven with an intermediate voltage, a booster circuit may be provided for each group, and may be disposed outside the logic circuit along the predetermined direction. The plurality of voltage conversion elements are dispersed in a region where any one of the driver transistor, the booster circuit, and the logic circuit is arranged, or in a region where at least two of the driver transistor, the booster circuit, and the logic circuit are arranged. May be arranged.
電圧変換素子としては、MOSFET、バイポーラトランジスタ及びダイオードのいずれかを用いることができ、基準電圧発生部は、ポリシリコンからなる抵抗素子を含んでいてもよい。ポリシリコンは、熱や印加電圧の変動により抵抗値の変動が起こりづらいという性能がある。記録素子としては、インクに熱エネルギーを付与する発熱素子(ヒータ)を含むものを用いても良い。 As the voltage conversion element, any one of a MOSFET, a bipolar transistor, and a diode can be used, and the reference voltage generation unit may include a resistance element made of polysilicon. Polysilicon has a performance that resistance values hardly change due to changes in heat and applied voltage. As the recording element, an element including a heating element (heater) for applying thermal energy to the ink may be used.
また、本発明は、上記の記録ヘッドの素子基体を備え、インクを吐出する記録ヘッド、該記録ヘッドを用いて記録を行う記録装置、該記録ヘッドとインクカートリッジとを備えた記録ヘッドカートリッジにも適用できる。 The present invention also includes a recording head that includes the element base of the recording head described above, ejects ink, a recording apparatus that performs recording using the recording head, and a recording head cartridge that includes the recording head and the ink cartridge. Applicable.
本発明によれば、分散された電圧変換素子のそれぞれから昇圧回路までの配線長が短縮される。したがって、分散された電圧変換素子の合計サイズが、従来の配置におけるサイズと同等である場合においても、配線抵抗等の影響が低減されるので、安定した中間電圧を供給する事ができる。 According to the present invention, the wiring length from each of the distributed voltage conversion elements to the booster circuit is shortened. Therefore, even when the total size of the dispersed voltage conversion elements is equal to the size in the conventional arrangement, the influence of the wiring resistance and the like is reduced, so that a stable intermediate voltage can be supplied.
また、記録素子の数を増加させる場合にも、記録素子が配列される方向の長さが増加するのに伴って電圧変換素子を配置する領域も増える。したがって、記録素子数の増加や長尺化への対応が容易となる。従って、記録素子数の増加や長尺化に対しても、電圧変換回路から安定した電圧を供給すると共に、素子基体全体の面積の増加を抑制することができる。 Also, when the number of recording elements is increased, the area in which voltage conversion elements are arranged increases as the length in the direction in which the recording elements are arranged increases. Therefore, it becomes easy to cope with an increase in the number of recording elements and an increase in length. Therefore, even when the number of recording elements is increased or lengthened, a stable voltage can be supplied from the voltage conversion circuit, and an increase in the area of the entire element substrate can be suppressed.
なお、以下の本発明の実施形態において、上記の従来例で示した部分と同様な部分は同じ参照符号で示し、詳細な説明は省略する。 In the following embodiments of the present invention, parts similar to those shown in the above-described conventional example are denoted by the same reference numerals, and detailed description thereof is omitted.
<実施形態1>
図5は、本発明の実施形態1の素子基体100上の回路ブロックのレイアウトを示す図である。また図6は、図5の素子基体100上においてインク供給口の一方側に配置されるブロックの回路図である。
<
FIG. 5 is a diagram showing a layout of circuit blocks on the
上記で図1乃至図4を用いて説明した従来例と本実施形態1とを比較すると、従来例ではインク供給口101の左及び右側に対称的に配置される回路ブロックに対応する電圧変換回路110を、インク供給口101の下及び上側にそれぞれ配置していた。一方、本実施形態1では、電圧変換回路を抵抗部501とMOSFET部502とに分けて分散して配置している。
Comparing the conventional example described above with reference to FIGS. 1 to 4 and the first embodiment, in the conventional example, the voltage conversion circuit corresponding to the circuit blocks arranged symmetrically on the left and right sides of the
具体的には、電圧変換回路を、基準電圧発生部202の分圧抵抗、及びソース負荷抵抗203などの抵抗素子からなる抵抗部501と、サイズをヒータのグループに対応して分割し、1つあたりのサイズを小さくしたMOSFET部502とに分割している。そして、抵抗部501は、配置面積を大きくすることができる。したがって、分割して配置するのが困難であり、更にヒータアレイ102と平行に配置するメリットが少ないため、図1において電圧変換回路110が配置されていたのと同様な位置に配置している。一方、MOSFET部502は、ヒータアレイ102のヒータのグループ毎に、昇圧回路105間に分散して配置されている。
Specifically, the voltage conversion circuit is divided into a
基準電圧発生部202の分圧抵抗によって作られた基準電圧は、パッド部109より入力された電源VHTとともに、ヒータアレイ102の各グループに引き回される。そして、昇圧回路105間に分散して配置されたMOSFET部502のゲートとドレインにそれぞれ入力される。このとき、変換電圧VHTMは、ドライバトランジスタ103の駆動電源を発生する昇圧回路105に、昇圧回路105間に配置された対応するMOSFET部502から供給される。
The reference voltage generated by the voltage dividing resistor of the reference
本実施形態1においても、電源電圧VDD、変換電圧VHTM、ヒータ電圧VHの3つの電圧は、VDD<VHTM<VHの関係を有し、それぞれおよそ3V、14V、24Vである。このように変換電圧VHTMは、ロジック回路104の電源電圧VDDとヒータアレイ102のヒータのヒータ電圧VHの間の電位を有する中間電圧として生成される。
Also in the first embodiment, the three voltages of the power supply voltage VDD, the conversion voltage VHTM, and the heater voltage VH have a relationship of VDD <VHTM <VH, and are approximately 3V, 14V, and 24V, respectively. Thus, the conversion voltage VHTM is generated as an intermediate voltage having a potential between the power supply voltage VDD of the
このように電圧変換回路の変換電圧VHTMの供給源であるMOSFET502が、実際に変換電圧VHTMを用いる回路(昇圧回路105)の近傍に分散して配置されている。このため、分散されたMOSFET502の合計サイズが、従来の配置におけるサイズと同等である場合でも、配線抵抗等の影響が低減されるので、安定した電圧を変換電圧VHTMで供給する事ができる。
As described above, the
また、本実施形態1の基本的な回路構成は、電圧変換回路以外は図2に示したような従来の構成と同じであり、電圧変換回路の配置のみを変えるだけでよいため、設計負荷が低減され実現が容易である。尚、本願の実施形態1及び以下に説明する実施形態においては、電圧変換回路は、入力される電圧を、それより低い電圧に変換するように動作する。 The basic circuit configuration of the first embodiment is the same as the conventional configuration as shown in FIG. 2 except for the voltage conversion circuit, and only the arrangement of the voltage conversion circuit needs to be changed. Reduced and easy to implement. In the first embodiment of the present application and the embodiments described below, the voltage conversion circuit operates to convert an input voltage to a lower voltage.
更に、ノズル数を増やし素子基体100の長尺化を行うと、変換電圧VHTMで駆動する回路の数が増えるため、電圧変換回路を一層安定化する必要がある。従来の構成では、電圧変換回路110から出力する電圧を安定させるためには、MOSFETのサイズを大型化する必要があるため、電圧変換回路110のレイアウト面積を大きくする必要がある。これに対して、本実施形態1の構成では、各グループに対応して電圧変換回路のMOSFETを配置している。そのため、ノズル数が増大して変換電圧VHTMで駆動する回路が増えても、MOSFETを含めたグループの数を単純に増やせば良いため、長尺化への対応が容易となる。
Furthermore, if the number of nozzles is increased and the
なお、本実施形態1では、電圧変換素子としてMOSFETを用いている。これは、MOSFETがデジタル回路に有効である、バイポーラトランジスタやダイオードと比較して素子基体上に占める面積が小さく基体の小型化に対応できる、製造工程が簡単である等の様々な利点を有するからである。 In the first embodiment, a MOSFET is used as the voltage conversion element. This is because MOSFETs have various advantages such as being effective for digital circuits, having a smaller area on the element substrate than bipolar transistors and diodes, and being able to cope with downsizing of the substrate, and a simple manufacturing process. It is.
<実施形態2>
図7は、本発明の実施形態2の素子基体100上の回路ブロックのレイアウトを示す。また図8は、図7の素子基体100上においてインク供給口の一方側に配置されるブロックの回路図である。
<
FIG. 7 shows a layout of a circuit block on the
先の従来例及び上記の実施形態1では、シフトレジスタから出力されロジック回路104により論理が確定されたデータの電圧を、昇圧回路105によりドライバトランジスタ103を駆動できる電圧(即ち、変換電圧VHTM)まで昇圧するように構成される。これに対して本実施形態2では、ロジック回路104による論理が確定される前にデータ信号の電圧を昇圧する。
In the conventional example and the first embodiment described above, the voltage of the data output from the shift register and whose logic is determined by the
具体的には、シフトレジスタ及びラッチから出力されたグループを選択する信号を昇圧回路105で変換電圧VHTMまで昇圧する。そして、昇圧されたデータ信号を用いて、高電圧で動作するロジック回路104により論理を確定し、その出力をそのまま用いてドライバトランジスタ103を駆動するように構成している。このようにすると、従来はヒータの数と同じだけあった昇圧回路105の数を減少させることができ、素子基体のサイズを一層低減することが可能となる。
Specifically, a signal for selecting a group output from the shift register and the latch is boosted to the conversion voltage VHTM by the
なお、電圧変換回路については実施形態1と同様に構成される。すなわち、基準電圧発生部202の分圧抵抗、及びソース負荷抵抗203などの抵抗素子からなる抵抗部501と、ヒータのグループに対応して分割し、1つあたりのサイズを小さくしたMOSFET部502とに分割している。そして、抵抗部501を、図1において電圧変換回路110が配置されていたのと同様な位置に配置する一方、MOSFET部502を、ヒータのグループ毎に、昇圧回路105間に分散して配置している。
The voltage conversion circuit is configured in the same manner as in the first embodiment. That is, a
ここで、実施形態1では、変換電圧VHTMが昇圧回路105に供給される構成であったが、本実施形態2では、図8に示されているように、変換電圧VHTMが昇圧回路105と高電圧で動作するロジック回路104に供給される。このため、図7に示すように、ヒータアレイ102から素子基体100の外側に向かって、ドライバトランジスタ103、ロジック104、昇圧回路105及びMOSFET部502の順に配置している。
In the first embodiment, the conversion voltage VHTM is supplied to the
また本実施形態2では、図8に示すように、シフトレジスタ106、デコーダ107、ラッチ108を、Xビットに対応するシフトレジスタ及びラッチとデコーダ107と、Mビットのシフトレジスタ及びラッチに分けて構成した。そして、Mビットのシフトレジスタ及びラッチを、各グループ毎に1ビット単位で分割した構成としている。このため、図7に示すように配置する。つまり、シフトレジスタ106、デコーダ107、及びラッチ108を素子基体の短辺方向において電圧変換回路の抵抗部501に並ぶ部分から、素子基体100の長辺方向において昇圧回路105の外側でヒータアレイ102と平行に延びる部分に配置している。
In the second embodiment, as shown in FIG. 8, the
このような配置とすることで、図1の従来例及び図5の実施形態1において、素子基体100の長辺方向外側で比較的大きな面積を占めていたデータ線及びデコーダ線の配線領域111をなくすことができる。したがって、素子基体100の短辺方向のサイズを縮小することが出来る。その上、シフトレジスタ106、デコーダ107、及びラッチ108の配線長を短縮できるため、耐ノイズ性に優れた信頼性の高い回路が実現できる。
With this arrangement, in the conventional example of FIG. 1 and the first embodiment of FIG. 5, the
この構成はノズル数が増加してグループ数が増えた場合にも有効であり、各グループの短辺方向における長さを変更する必要がなく、素子基体の長辺方向における長さのみを長くすることで対応できる。 This configuration is also effective when the number of nozzles increases and the number of groups increases. There is no need to change the length of each group in the short side direction, and only the length of the element substrate in the long side direction is increased. It can respond.
<実施形態3>
図9は、本発明の実施形態3の素子基体100上の回路ブロックのレイアウトを示す図である。また、図10は、図9の素子基体100上においてインク供給口の一方側に配置されるブロックの回路図である。
<
FIG. 9 is a diagram showing a layout of circuit blocks on the
本実施形態3は、実施形態2におけるMOSFET部の位置を変更したものである。すなわち、実施形態2においては、電圧変換回路のMOSFET部502を昇圧回路105の間に分散して配置した。一方、本実施形態3では、ドライバトランジスタ103の間に分散して配置する。
In the third embodiment, the position of the MOSFET part in the second embodiment is changed. That is, in the second embodiment, the
これは、ドライバトランジスタ103はゲート容量が大きく、高電圧で動作するロジック104や昇圧回路105に比べて消費電流が大きいためである。従って、MOSFET部502をドライバトランジスタ103の近傍に配置することにより、変換電圧VHTMの電圧がより安定する。
This is because the
本実施形態3では、図8及び図9に示すように、ドライバトランジスタ103のグループの間に電圧変換回路のMOSFET部502を配置している。より詳細には、図8に示すように、ドライバトランジスタ103のゲート入力部により近い個所に電圧変換回路のMOSFET部502を配置する事で、電流が多く流れ込むドライバトランジスタ103に安定した電圧を供給できる。
In the third embodiment, as shown in FIGS. 8 and 9, the
本実施形態3においても、MOSFET部502で生成される変換電圧VHTMは、昇圧回路105のみならず、ドライバトランジスタ103を駆動するロジック回路104にも供給される。
Also in the third embodiment, the conversion voltage VHTM generated by the
なお、ここではドライバトランジスタ103の間に電圧変換回路のMOSFET部502を配置する例を示した。しかし、ドライバトランジスタ103の近傍に配置される高電圧で動作するロジック回路104の間にMOSFET部502を配置しても、同様の効果が得られる。
Here, an example in which the
<実施形態4>
図11は、本発明の実施形態4の素子基体100上の回路ブロックのレイアウトを示す図である。
<Embodiment 4>
FIG. 11 is a diagram showing a layout of a circuit block on the
本実施形態4は、電圧変換回路のMOSFET部を、各グループ毎に、変換電圧VHTMが供給される回路ブロックそれぞれに対応して複数設けたものである。すなわち、上記実施形態2及び3では、変換電圧VHTMが供給される回路ブロック(ロジック回路104、昇圧回路105)に加え、ドライバトランジスタ103を含めた3つの回路ブロックのいずれか1つの近傍に電圧変換回路のMOSFET部を配置した。しかし、本実施形態4では、図11に示すように、3つの回路ブロックの近傍に電圧変換回路のMOSFET部702を対応して配置する。
In the fourth embodiment, a plurality of MOSFET sections of the voltage conversion circuit are provided corresponding to each circuit block to which the conversion voltage VHTM is supplied for each group. That is, in the second and third embodiments, in addition to the circuit block (the
これにより、各回路ブロックに供給される変換電圧VHTMが、その近傍に配置されたMOSFET部702で生成されるため、変換電圧VHTMで駆動される回路ブロックの全てに安定した電圧を供給することが可能となる。この場合、各MOSFETのサイズは、対応する回路ブロックの消費電力に応じて決めると、面積効率がよく、かつ高安定な設計が可能となる。
As a result, the conversion voltage VHTM supplied to each circuit block is generated by the
<実施形態5>
上記実施形態2乃至4では、シフトレジスタ106、デコーダ107、及びラッチ108を、素子基体100の長辺方向において、昇圧回路105の外側でヒータアレイ102に沿って配置している。また、電圧変換回路のMOSFET部をドライバトランジスタ103、ロジック回路104、昇圧回路105近傍に、ヒータアレイ102に沿った方向に分散して配置することで変換電圧VHTMの電圧を安定して供給するものである。またそれと同時に、これらの回路配置は、素子基体100のレイアウト面積を大幅に削減するという効果がある。
<Embodiment 5>
In the second to fourth embodiments, the
そこで、本実施形態5では、従来、図1で示すような電圧変換回路やシフトレジスタ、ラッチ、デコーダ等が配置していた基板端部スペースに、機能回路801、1001を配置する。(図12)配置する機能回路801、1001の例としては、特開2001−130002号公報や、特開2004−181679号公報に記載されたような機能回路がある。このような機能回路は、素子基体100の長手方向両端付近に配置する事に適しているため、従来例において電圧変換回路が配置されていた部分の面積を大幅に削減でき、非常に有効である。
Therefore, in the fifth embodiment,
なお、機能回路801、1001にも変換電圧VHTMを供給する必要がある場合には、機能回路にも個別に電圧変換部あるいはMOSFETを設ける。こうすることにより、機能回路での変換電圧VHTMの電圧の変動が他の回路に与える影響を最小限にできるため、変換電圧VHTMの電圧の安定化に有効である。
In addition, when it is necessary to supply the conversion voltage VHTM to the
<変形例1>
以上説明した実施形態1乃至5においては、電圧変換回路の電圧変換素子としてMOSFETを用いた構成であったが、MOSFETの代わりにバイポーラトランジスタを用いた構成としてもよい。その場合、上記実施形態のMOSFET部は全てバイポーラトランジスタに置き換えられる。
<
In the first to fifth embodiments described above, the MOSFET is used as the voltage conversion element of the voltage conversion circuit. However, a bipolar transistor may be used instead of the MOSFET. In that case, all the MOSFET parts of the above embodiments are replaced with bipolar transistors.
また、電圧変換回路の電圧変換素子としてMOSFETの代わりにダイオードを用いた構成としてもよい。その場合も同様に、上記各実施形態のMOSFET部は全てダイオードに置き換えられる。 Moreover, it is good also as a structure which used the diode instead of MOSFET as a voltage conversion element of a voltage conversion circuit. In that case as well, all the MOSFET parts of the above embodiments are replaced with diodes.
<変形例2>
更に、上記実施形態3乃至5では、シフトレジスタ、ラッチ、デコーダの構成及び配置を、実施形態2と同様とした。しかしながら、これらを従来例や実施形態1で示したような構成及び配置としても、電圧変換回路のMOSFET部をドライバトランジスタのグループ間又はその近傍に配置することで、同様の効果が得られる。
<
Further, in the third to fifth embodiments, the configuration and arrangement of the shift register, latch, and decoder are the same as those in the second embodiment. However, even if these are configured and arranged as shown in the conventional example and the first embodiment, the same effect can be obtained by arranging the MOSFET portions of the voltage conversion circuit between or near the driver transistor groups.
<変形例3>
また、上記実施形態2乃至5では、Mビットのシフトレジスタ及びラッチを、各グループ毎に1ビット単位で分割した構成とした。しかしながら、Mビットのシフトレジスタ及びラッチの分割数は、グループ内のヒータの数(時分割数:N)と同じでなくても良い。
<
In the second to fifth embodiments, the M-bit shift register and the latch are divided in units of 1 bit for each group. However, the number of divisions of the M-bit shift register and latch may not be the same as the number of heaters in the group (time division number: N).
例えば、2つのグループの間にシフトレジスタおよびラッチ回路をまとめて配置するようにして、Mビットのシフトレジスタ及びラッチの分割数を、時分割数Nの半分としても良い。 For example, a shift register and a latch circuit may be arranged together between two groups, and the division number of the M-bit shift register and latch may be half of the time division number N.
このような、シフトレジスタ及びラッチの分割数は、時分割数Nとグループ数M、ヒータ密度とヒータの数、シフトレジスタとデコーダのレイアウト面積比に応じて、素子基体全体の面積が小さくなるように適宜選択される。 The number of divisions of the shift registers and latches is such that the total area of the element substrate is reduced according to the number N of time divisions and the number M of groups, the heater density and the number of heaters, and the layout area ratio of the shift register and the decoder. Is appropriately selected.
<他の実施形態>
以上説明した実施形態1乃至5及び変形例1乃至3の特徴を、所望するノズル数や回路構成、あるいは所望する特性等に応じて、選択的に組み合わせてもよい。
<Other embodiments>
The features of
例えば、図2における電圧変換回路のソース負荷となる部分を、電圧変換部と同様にグループ毎に分散配置した例を図13に示す。ソース負荷とは、MOSFETのソースとGNDの間に入り、ソースから流れる電流を抑えて、VHTMの電圧を安定した領域で用いる為のものである。尚、電圧変換部をバイポーラトランジスタやダイオードで構成した場合にも、トランジスタとGNDの間に負荷をつければ同様の効果が得られる。 For example, FIG. 13 shows an example in which the source load of the voltage conversion circuit in FIG. 2 is distributed and arranged for each group in the same manner as the voltage conversion unit. The source load is for using the VHTM voltage in a stable region by suppressing the current flowing between the source of the MOSFET and GND and flowing from the source. Even when the voltage converter is composed of a bipolar transistor or a diode, the same effect can be obtained by attaching a load between the transistor and GND.
他の実施形態としては、ソース負荷として複数の抵抗部203を設け、このソース負荷となる抵抗部203を、記録素子のグループ毎に分散配置する。このような実施形態にすることで、全グループ単位で見た場合、同時に駆動される記録素子数が変動しても、電圧降下の影響を受けにくい回路構成にすることができる。また、配線の長さに起因する電圧のなまり等を抑制することができ、安定した電圧変換回路になる。
In another embodiment, a plurality of
以上、いずれも記録素子として発熱体(ヒータ)を用いてインクを急激に加熱、気化させ、発生した気泡の圧力によりインク液滴をオリフィスから吐出させる、いわゆるバブルジェット(登録商標)方式のインクジェット記録ヘッドを例に挙げて説明した。しかしながら、複数の記録素子からなる記録素子列を有する構成であれば、これ以外の方式によって記録を行う記録ヘッドに対しても本発明が適用できることは明らかであろう。この場合、上記各実施形態におけるヒータの代わりに、各方式で使用する記録素子がそれぞれ設けられる。 As described above, a so-called bubble jet (registered trademark) ink jet recording in which ink is rapidly heated and vaporized using a heating element (heater) as a recording element, and ink droplets are ejected from the orifice by the pressure of the generated bubbles. The head has been described as an example. However, it will be apparent that the present invention can be applied to a recording head that performs recording by other methods as long as it has a recording element array composed of a plurality of recording elements. In this case, instead of the heater in each of the above embodiments, a recording element used in each method is provided.
以上の実施形態においては、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段(例えば電気熱変換体等)を備えるものが使用される。このように、熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。 In the above embodiment, among the ink jet recording methods, those provided with means (for example, an electrothermal converter) for generating thermal energy as energy used for ink ejection are used. As described above, by using a method in which a change in the state of ink is caused by thermal energy, it is possible to achieve higher recording density and higher definition.
なお、本発明は、上記実施形態に示した記録ヘッド及び記録ヘッドの素子基体のみならず、そのような記録ヘッドと、該記録ヘッドに供給するインクを保持するインク容器とを有する記録ヘッドカートリッジに適用可能である。さらには上述の記録ヘッドを搭載し、該記録ヘッドに対して記録データを供給する制御手段を有する装置から構成されるシステムにも適用できる。これらのシステムは、例えば、プリンタ、複写機、ファクシミリ装置などを含み、またそのような装置を含む複数の機器、例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタなどを含む。 The present invention is not limited to the recording head and the element substrate of the recording head shown in the above embodiment, but also a recording head cartridge having such a recording head and an ink container for holding ink to be supplied to the recording head. Applicable. Furthermore, the present invention can also be applied to a system that includes the above-described recording head and includes a control unit that supplies recording data to the recording head. These systems include, for example, printers, copiers, facsimile machines, and the like, and also include a plurality of devices including such devices, such as host computers, interface devices, readers, printers, and the like.
以下、上述の記録ヘッドを有する記録装置、記録ヘッドの機械的構成、及び記録ヘッドカートリッジの例について図を参照して説明する。 Hereinafter, a recording apparatus having the above-described recording head, a mechanical configuration of the recording head, and an example of a recording head cartridge will be described with reference to the drawings.
<インクジェット記録装置の説明>
図14は、本発明に係る記録ヘッドによって記録を行うインクジェット記録装置の構成の概要を示す外観斜視図である。
<Description of inkjet recording apparatus>
FIG. 14 is an external perspective view showing an outline of the configuration of an ink jet recording apparatus that performs recording by the recording head according to the present invention.
図14に示すように、インクジェット記録装置(以下、記録装置という)は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド3を搭載したキャリッジ2を備える。ここでは、キャリッジモータM1によって発生する駆動力を伝達機構4より伝え、キャリッジ2を矢印A方向に往復移動させる。さらに、例えば、記録紙などの記録媒体Pを給紙機構5を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド3から記録媒体Pにインクを吐出することで記録を行なう。
As shown in FIG. 14, an ink jet recording apparatus (hereinafter referred to as a recording apparatus) includes a
また、記録ヘッド3の状態を良好に維持するためにキャリッジ2を回復装置10の位置まで移動させ、間欠的に記録ヘッド3の吐出回復処理を行う。
Further, in order to maintain the state of the
記録装置のキャリッジ2には記録ヘッド3を搭載するのみならず、記録ヘッド3に供給するインクを貯留するインクカートリッジ6を装着する。インクカートリッジ6はキャリッジ2に対して着脱自在になっている。
In addition to mounting the
図14に示した記録装置はカラー記録が可能である。そのためにキャリッジ2にはマゼンタ(M)、シアン(C)、イエロ(Y)、ブラック(K)のインクを夫々、収容した4つのインクカートリッジを搭載している。これら4つのインクカートリッジは夫々独立に着脱可能である。
The recording apparatus shown in FIG. 14 can perform color recording. For this purpose, the
さて、キャリッジ2と記録ヘッド3とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド3は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド3は、熱エネルギーを利用してインクを吐出するインクジェット記録方式を採用している。したがって、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換される。そして、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の発生後の気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
Now, the
図14に示されているように、キャリッジ2はキャリッジモータM1の駆動力を伝達する伝達機構4の駆動ベルト7の一部に連結されており、ガイドシャフト13に沿って矢印A方向に摺動自在に案内支持される。従って、キャリッジ2は、キャリッジモータM1の正転及び逆転によってガイドシャフト13に沿って往復移動する。また、キャリッジ2の移動方向(矢印A方向)に沿ってキャリッジ2の絶対位置を示すためのスケール8が備えられている。この実施形態では、スケール8は透明なPETフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ9に固着され、他方は板バネ(不図示)で支持されている。
As shown in FIG. 14, the
また、記録装置には、記録ヘッド3の吐出口(不図示)が形成された吐出口面に対向してプラテン(不図示)が設けられている。そして、キャリッジモータM1の駆動力によって記録ヘッド3を搭載したキャリッジ2が往復移動されると同時に、記録ヘッド3に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Pの全幅にわたって記録が行われる。
Further, the recording apparatus is provided with a platen (not shown) facing the discharge port surface where the discharge port (not shown) of the
さらに、図14において、14は記録媒体Pを搬送するために搬送モータM2によって駆動される搬送ローラである。また、15はバネ(不図示)により記録媒体Pを搬送ローラ14に当接するピンチローラ、16はピンチローラ15を回転自在に支持するピンチローラホルダ、17は搬送ローラ14の一端に固着された搬送ローラギアである。そして、搬送ローラギア17に中間ギア(不図示)を介して伝達された搬送モータM2の回転により、搬送ローラ14が駆動される。
Further, in FIG. 14, reference numeral 14 denotes a transport roller that is driven by a transport motor M <b> 2 to transport the recording medium P. Reference numeral 15 denotes a pinch roller that abuts the recording medium P against the conveying roller 14 by a spring (not shown), 16 denotes a pinch roller holder that rotatably supports the
またさらに、20は記録ヘッド3によって画像が形成された記録媒体Pを記録装置外ヘ排出するための排出ローラであり、搬送モータM2の回転が伝達されることで駆動されるようになっている。なお、排出ローラ20は記録媒体Pをバネ(不図示)により圧接する拍車ローラ(不図示)により当接する。22は拍車ローラを回転自在に支持する拍車ホルダである。
Further,
またさらに、記録装置には、図14に示されているように、記録ヘッド3を搭載するキャリッジ2の記録動作のための往復運動の範囲外(記録領域外)の所望位置に、記録ヘッド3の吐出不良を回復するための回復装置10が配設されている。この所望位置は、ホームポジションと呼ばれる。
Furthermore, in the recording apparatus, as shown in FIG. 14, the
回復装置10は、記録ヘッド3の吐出口面をキャッピングするキャッピング機構11と記録ヘッド3の吐出口面をクリーニングするワイピング機構12を備えている。このキャッピング機構11による吐出口面のキャッピングに連動して回復装置10内の吸引手段(吸引ポンプ等)により吐出口からインクを強制的に排出させる。それにより、記録ヘッド3のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。
The
また、非記録動作時等には、記録ヘッド3の吐出口面をキャッピング機構11によるキャッピングすることによって、記録ヘッド3を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構12はキャッピング機構11の近傍に配され、記録ヘッド3の吐出口面に付着したインク液滴を拭き取るようになっている。
Further, when the
これらキャッピング機構11及びワイピング機構12により、記録ヘッド3のインク吐出状態を正常に保つことが可能となっている。
The
<インクジェット記録装置の制御構成>
図15は図14に示した記録装置の制御構成を示すブロック図である。
<Control configuration of inkjet recording apparatus>
FIG. 15 is a block diagram showing a control configuration of the recording apparatus shown in FIG.
図15に示すように、コントローラ900は、MPU901、後述する制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納したROM902等を備える。また、キャリッジモータM1の制御、搬送モータM2の制御、及び、記録ヘッド3の制御のための制御信号を生成する特殊用途集積回路(ASIC)903、記録データの展開領域やプログラム実行のための作業用領域等を設けたRAM904を備える。さらにまた、MPU901、ASIC903、RAM904を相互に接続してデータの授受を行うシステムバス905を備える。さらに、以下に説明するセンサ群からのアナログ信号を入力してA/D変換し、デジタル信号をMPU901に供給するA/D変換器906などを備えた構成とされる。
As shown in FIG. 15, the
また、図15において、910は記録データの供給源となるコンピュータ(或いは、画像読取り用のリーダやデジタルカメラなど)でありホスト装置と総称される。ホスト装置910と記録装置との間ではインタフェース(I/F)911を介して記録データ、コマンド、ステータス信号等を送受信する。
In FIG. 15,
さらに、920はスイッチ群であり、電源スイッチ921、プリント開始を指令するためのプリントスイッチ922、及び記録ヘッド3のインク吐出性能を良好な状態に維持するための処理(回復処理)の起動を指示するための回復スイッチ923などを含む。これらは、操作者による指令入力を受けるためのスイッチとして構成される。930はホームポジションhを検出するためのフォトカプラなどの位置センサ931、環境温度を検出するために記録装置の適宜の箇所に設けられた温度センサ932等から構成される装置状態を検出するためのセンサ群である。
さらに、940はキャリッジ2を矢印A方向に往復走査させるためのキャリッジモータM1を駆動させるキャリッジモータドライバ、942は記録媒体Pを搬送するための搬送モータM2を駆動させる搬送モータドライバである。
Further, 940 is a carriage motor driver that drives a carriage motor M1 for reciprocating scanning of the
ASIC903は、記録ヘッド3による記録走査の際に、RAM902の記憶領域に直接アクセスしながら記録ヘッド3に対して記録素子(吐出ヒータ)の駆動データ(DATA)を転送する。
The
<記録ヘッドの構成>
図16は、上述した記録装置に用いられる記録ヘッド3の機械的構成を示す分解斜視図である。
<Configuration of recording head>
FIG. 16 is an exploded perspective view showing the mechanical configuration of the
図16の(b)で示す1101は、シリコン等の基板に後述する回路構成を一体的に作り込んだ素子基体である。この素子基体1101上には、記録素子を構成する電気熱変換素子としての発熱抵抗体1112が形成され、該抵抗体1112を囲み基板の両側に向かって流路1111が形成されている。この流路を構成する部材としてはドライフィルム等の樹脂やSiN等を用いることができる。
図16の(a)で示す1102のオリフィスプレートは、発熱抵抗体1112に対向する位置に対応し複数の吐出口1121を有し、流路を構成する部材に接合される。
The
また、図16の(c)において1103で示した壁部材は、インクを供給するための共通液室を構成するためのものであり、この共通液室から各流路に素子基板1101の端部を回り込むようにインクが供給される。
Further, a
なお、素子基体1101の両側には、記録装置本体からデータや信号を受け取るための接続端子1113が設けられている。
Note that
<記録ヘッドカートリッジ>
本発明は、上記で説明した記録ヘッドと、この記録ヘッドに供給するインクを保持するためのインクタンクとを有する記録ヘッドカートリッジにも適用することができる。このような記録ヘッドカートリッジの形態としては、インクタンクと一体的な構成や、インクタンクと分離可能な構成のいずれでもよい。
<Recording head cartridge>
The present invention can also be applied to a printhead cartridge having the printhead described above and an ink tank for holding ink supplied to the printhead. As a form of such a recording head cartridge, either a structure integral with the ink tank or a structure separable from the ink tank may be used.
図17は、インクタンクと記録ヘッドとが一体的に構成された記録ヘッドカートリッジIJCの構成を示す外観斜視図である。ヘッドカートリッジIJC内部では、図17に示す境界線Kの位置でインクタンクITと記録ヘッドIJHとに分かれているが、個別には交換できない。ヘッドカートリッジIJCがキャリッジHCに搭載されたときには、キャリッジHC側から供給される電気信号を受け取るための電極(不図示)が設けられている。そして、この電気信号によって、前述のように記録ヘッドIJHが駆動されてインクが吐出される。 FIG. 17 is an external perspective view showing a configuration of a recording head cartridge IJC in which an ink tank and a recording head are integrally configured. Inside the head cartridge IJC, the ink tank IT and the recording head IJH are separated at the position of the boundary line K shown in FIG. 17, but they cannot be individually replaced. When the head cartridge IJC is mounted on the carriage HC, an electrode (not shown) for receiving an electrical signal supplied from the carriage HC side is provided. The electrical signal drives the recording head IJH as described above to eject ink.
なお、このヘッドカートリッジはインクタンク内にはインクが充填もしくは再充填されていることで構成されていても良い。 The head cartridge may be configured by filling or refilling ink in the ink tank.
なお、図17において、500はインク吐出口列であり、ブラックノズル列と、カラーノズル列とを有している。また、インクタンクITにはインクを保持するために繊維質状もしくは多孔質状のインク吸収体が設けられている。
In FIG. 17,
図18は、インクタンクと記録ヘッドとが分離可能に構成された記録ヘッドカートリッジの構成を示す外観斜視図である。記録ヘッドカートリッジH1000は、インクを貯留するインクタンクH1900と、このインクタンクH1900から供給されるインクを記録情報に応じてノズルから吐出させる記録ヘッドH1001とを有する。したがって、キャリッジに対して着脱可能に搭載される、いわゆるカートリッジ方式を採るものとなっている。 FIG. 18 is an external perspective view showing the configuration of a recording head cartridge in which the ink tank and the recording head are separable. The recording head cartridge H1000 includes an ink tank H1900 that stores ink, and a recording head H1001 that discharges ink supplied from the ink tank H1900 from nozzles according to recording information. Therefore, a so-called cartridge system that is detachably mounted on the carriage is adopted.
ここに示す記録ヘッドカートリッジH1000では、写真調の高画質なカラー記録を可能とする。そのため、インクタンクとして、例えば、ブラック、ライトシアン、ライトマゼンタ、シアン、マゼンタ及びイエローの各色独立のインクタンクが用意されている。それらは、図示するように、それぞれが記録ヘッドH1001に対して着脱自在となっている。 The recording head cartridge H1000 shown here enables photographic-like color recording with high image quality. Therefore, as ink tanks, for example, black, light cyan, light magenta, cyan, magenta, and yellow ink tanks for each color are prepared. As shown in the figure, each is detachable from the recording head H1001.
Claims (16)
前記複数の記録素子それぞれに対応して設けられ、前記複数の記録素子を駆動する複数のドライバトランジスタと、
前記複数の記録素子のうち駆動すべき記録素子を選択するための信号を出力する選択手段と、
前記所定方向に沿って複数配置され、前記選択手段から出力される信号の電圧を昇圧して前記ドライバトランジスタに供給する昇圧手段と、
基準電圧を生成する基準電圧発生部と、前記昇圧手段が配置されている領域毎に配置され、前記基準電圧に基づいて前記昇圧手段に供給する電圧を生成する複数のトランジスタとを有する電圧供給手段と
を備えることを特徴とする記録ヘッドの素子基体。 A plurality of recording elements arranged along a predetermined direction ;
A plurality of driver transistors provided corresponding to each of the plurality of recording elements, and driving the plurality of recording elements;
Selecting means for outputting a signal for selecting a recording element to be driven among the plurality of recording elements;
A plurality of boosting units arranged along the predetermined direction, and boosting a voltage of a signal output from the selection unit and supplying the boosted voltage to the driver transistor;
A voltage supply means having a reference voltage generating section for generating a reference voltage and a plurality of transistors arranged in each region where the boosting means is arranged and generating a voltage to be supplied to the boosting means based on the reference voltage When
Element substrate of the recording head, characterized in that it comprises a.
前記素子基体には、前記インク供給口から、前記記録素子、前記ドライバトランジスタ及び前記選択手段の順に前記所定方向と交差する方向に沿ってそれらの構成が配置される、ことを特徴とする請求項1又は2に記載の記録ヘッドの素子基体。 The predetermined direction corresponds to the longitudinal direction of an elongated hole-shaped ink supply port provided in the element base for supplying ink,
The said element substrate, the claims from the ink supply port, the recording device, configuration thereof along a direction intersecting the predetermined direction in the order of said driver transistor and said selection means is arranged, it is characterized by 3. An element substrate of the recording head according to 1 or 2.
インクを吐出するための吐出口が前記記録素子にそれぞれ対応して設けられる、ことを特徴とする記録ヘッド。 A recording head element substrate according to any one of claims 1 to 14 ,
A recording head, characterized in that an ejection port for ejecting ink is provided corresponding to each of the recording elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006152763A JP4859213B2 (en) | 2005-06-16 | 2006-05-31 | Element base of recording head, recording head, recording apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005176890 | 2005-06-16 | ||
JP2005176890 | 2005-06-16 | ||
JP2006152763A JP4859213B2 (en) | 2005-06-16 | 2006-05-31 | Element base of recording head, recording head, recording apparatus |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007022069A JP2007022069A (en) | 2007-02-01 |
JP2007022069A5 JP2007022069A5 (en) | 2009-07-09 |
JP4859213B2 true JP4859213B2 (en) | 2012-01-25 |
Family
ID=37783437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006152763A Expired - Fee Related JP4859213B2 (en) | 2005-06-16 | 2006-05-31 | Element base of recording head, recording head, recording apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4859213B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4995150B2 (en) * | 2007-06-26 | 2012-08-08 | キヤノン株式会社 | Inkjet recording head substrate, inkjet recording head, and inkjet recording apparatus |
JP5063314B2 (en) * | 2007-11-27 | 2012-10-31 | キヤノン株式会社 | Element substrate, recording head, head cartridge, and recording apparatus |
JP5180595B2 (en) * | 2008-01-09 | 2013-04-10 | キヤノン株式会社 | Head substrate, recording head, head cartridge, and recording apparatus |
JP5534740B2 (en) * | 2008-08-29 | 2014-07-02 | キヤノン株式会社 | Substrate for liquid discharge head and liquid discharge head using the same |
JP5723137B2 (en) * | 2009-11-26 | 2015-05-27 | キヤノン株式会社 | Printhead substrate, printhead, and printing apparatus |
US9073310B2 (en) | 2012-05-25 | 2015-07-07 | Canon Kabushiki Kaisha | Printhead substrate, printhead, and printing apparatus |
JP6204718B2 (en) * | 2013-07-01 | 2017-09-27 | キヤノン株式会社 | Element substrate, recording head, and recording apparatus |
JP6386880B2 (en) * | 2014-11-05 | 2018-09-05 | キヤノン株式会社 | Recording head substrate, recording head, and recording apparatus |
JP6823384B2 (en) | 2016-05-27 | 2021-02-03 | キヤノン株式会社 | Recording head and recording device |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3327791B2 (en) * | 1996-11-12 | 2002-09-24 | キヤノン株式会社 | Printing head and printing apparatus using the printing head |
JP3372768B2 (en) * | 1996-07-26 | 2003-02-04 | キヤノン株式会社 | Recording head and recording apparatus using the recording head |
JP3927902B2 (en) * | 2002-11-29 | 2007-06-13 | キヤノン株式会社 | Inkjet recording head, inkjet recording apparatus having the recording head, and substrate for inkjet recording head |
-
2006
- 2006-05-31 JP JP2006152763A patent/JP4859213B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007022069A (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100848406B1 (en) | Element body for recording head and recording head having element body | |
KR101011563B1 (en) | Element board for printhead, and printhead having the same | |
JP4859213B2 (en) | Element base of recording head, recording head, recording apparatus | |
JP4262070B2 (en) | Element base of recording head, recording head, and control method of recording head | |
JP4989433B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
JP5184869B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
JP4194313B2 (en) | Recording head | |
JP5032964B2 (en) | Head substrate, recording head, head cartridge, and recording apparatus | |
US8282180B2 (en) | Element substrate, recording head using the element substrate, and recording apparatus | |
JP5064990B2 (en) | Recording head, head cartridge, recording apparatus | |
JP5019641B2 (en) | Element base of recording head, recording head, recording head cartridge, and recording apparatus | |
JP2004181678A (en) | Recording head | |
JP4459024B2 (en) | Recording head, recording head substrate, ink cartridge, and recording apparatus having the recording head | |
JP3517612B2 (en) | Ink jet recording head and recording device | |
JP2006007762A (en) | Substrate for recording head, recording head, head cartridge, and recorder | |
JP4208431B2 (en) | Recording head and recording apparatus using the recording head | |
JP2001246751A (en) | Recording head, recording apparatus with the recording head, and method for driving recording head | |
JP2005138428A (en) | Board for recording head, recording head employing that board, driving method of recording head, and recorder employing that recording head | |
JP4636737B2 (en) | Recording device | |
JP2009125943A (en) | Head for discharging liquid, its controlling method, and recorder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |