JP6786764B2 - 回路基板および回路基板の製造方法 - Google Patents

回路基板および回路基板の製造方法 Download PDF

Info

Publication number
JP6786764B2
JP6786764B2 JP2016017522A JP2016017522A JP6786764B2 JP 6786764 B2 JP6786764 B2 JP 6786764B2 JP 2016017522 A JP2016017522 A JP 2016017522A JP 2016017522 A JP2016017522 A JP 2016017522A JP 6786764 B2 JP6786764 B2 JP 6786764B2
Authority
JP
Japan
Prior art keywords
core layer
circuit board
core
layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016017522A
Other languages
English (en)
Other versions
JP2016157926A (ja
Inventor
ミン タエ−ホン
ミン タエ−ホン
カン ミュン−サム
カン ミュン−サム
ジャン ジン−ヒュク
ジャン ジン−ヒュク
コ ヨン−グヮン
コ ヨン−グヮン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016157926A publication Critical patent/JP2016157926A/ja
Application granted granted Critical
Publication of JP6786764B2 publication Critical patent/JP6786764B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inorganic Chemistry (AREA)

Description

本発明は、回路基板および回路基板の製造方法に関する。
電子機器の軽量化、小型化、高速化、多機能化、および高性能化の傾向に対応するために、プリント回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ；ＰＣＢ）などの回路基板に複数の配線層を形成する、いわゆる多層基板技術が開発されており、さらに、能動素子や受動素子などの電子部品を多層基板に搭載する技術も開発されている。
一方、多層基板に連結されるアプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ ｐｒｏｃｅｓｓｏｒ；ＡＰ）などの多機能化および高性能化により、発熱量が著しく増加している状況である。
韓国登録特許第１０‐０９７６２０１号公報 特開２０００−３４９４３５号公報 特開平１１−２８４３００号公報
本発明の一つの目的は、回路基板の放熱性能の向上、軽薄短小化、信頼性の向上、製造効率の向上の少なくとも一つが可能な技術を提供することにある。
本発明が解消しようとする技術的課題は、上述の技術的課題に制限されず、言及されていない他の技術的課題は、以下の記載から本発明が属する技術分野における通常の知識を有する者が明確に理解することができる。
本発明の例示的な実施形態による回路基板には、グラファイトまたはグラフェン材質の第１コア層と、金属材質からなり、前記第１コア層の一面および他面にそれぞれ備えられる第２コア層および第３コア層と、を含むコア部が備えられる。そして、第１コア層には、第１コア層の一面と他面との間を貫通するスルーホールが備えられており、このスルーホールの内部に金属材質が充填されている。
一実施形態において、スルーホールを通過するスルービアが備えられることができ、第２コア層または第３コア層の何れか一つを貫通して第１コア層に接触されるビアが備えられることができる。
一実施形態において、スルービア、ビア、回路パターンなどがコア部に形成されることができ、コア部の表面とスルービア、ビア、回路パターンなどとの間の境界面には絶縁膜が備えられることができる。
一実施形態において、コア部にはキャビティが備えられて電子部品が挿入されることができる。
本発明の一実施形態によれば、回路基板が軽薄短小化するとともに、放熱性能が向上する。
また、回路基板の放熱性能が向上するとともに、信頼性を確保することができるため、電子製品の高性能化による発熱問題に効果的に対応することができる。
本発明の一実施形態による回路基板を概略的に例示した図面である。 本発明の他の実施形態による回路基板を概略的に例示した図面である。 本発明の一実施形態による回路基板に適用される第１コア層の一例を概略的に例示した図面である。 本発明の一実施形態による回路基板に適用される第１コア層の他の例を概略的に例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、第１コア層を提供した状態を例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、第２コア層および第３コア層をさらに形成した状態を例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、スルービアホール、ビアホール、およびキャビティをさらに形成した状態を例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、絶縁膜をさらに形成した状態を例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、第１電子部品を挿入し、スルービアおよびビアをさらに形成した状態を例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、第１上部絶縁層および第１下部絶縁層をさらに形成した状態を例示した図面である。 本発明の一実施形態による回路基板の製造方法を説明するための図面であって、第２上部絶縁層および第２下部絶縁層をさらに形成した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、第１コア層を提供した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、第２コア層および第３コア層をさらに形成した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、スルービアホール、ビアホール、およびキャビティをさらに形成した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、絶縁膜をさらに形成した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、第１電子部品を挿入し、スルービアおよびビアをさらに形成した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、第１上部絶縁層および第１下部絶縁層をさらに形成した状態を例示した図面である。 本発明の他の実施形態による回路基板の製造方法を説明するための図面であって、第２上部絶縁層および第２下部絶縁層をさらに形成した状態を例示した図面である。
本発明の利点および特徴、そしてそれらを果たす技術などは、添付の図面とともに詳細に後述する実施形態を参照すると明確になるであろう。しかし、本発明は以下に開示される実施形態に限定されず、互いに異なる様々な形態に具現することができる。本実施形態は、本発明の開示を完全にするとともに、本発明が属する技術分野において通常の知識を有する者に発明の範囲を完全に伝達するために提供されることができる。明細書全体において、同一の参照符号は同一の構成要素を示す。
本明細書で用いられる用語は、実施形態を説明するためのものであり、本発明を限定しようとするものではない。本明細書において、単数型は文章で特に言及しない限り複数型も含む。明細書で用いられる「含む（ｃｏｍｐｒｉｓｅ）」および／または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」と言及された構成要素、段階、動作および／または素子は一つ以上の他の構成要素、段階、動作および／または素子の存在または追加を排除しない。
図示の簡略化および明瞭化のために、図面は一般的な構成方式を図示しており、本発明の説明において実施形態の論議を不明瞭にすることを避けるために、公知の特徴および技術に関する詳細な説明を省略することができる。さらに、図面の構成要素は必ずしも縮尺に従って図示されたものではない。例えば、本発明の実施形態の理解を容易にするために、図面の一部の構成要素のサイズが他の構成要素に比べ誇張されることがある。互いに異なる図面における同一の参照符号は同一の構成要素を示し、必ずしもそうではないが、類似の参照符号は類似の構成要素を示すことができる。
明細書および請求範囲において、「第１」、「第２」、「第３」および「第４」などの用語が記載されている場合、類似した構成要素同士を区別するために用いられ、必ずしもそうではないが、特定の順次または発生順序を記述するために用いられる。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他のシーケンスで動作するように適切な環境下で互換可能であることを理解することができる。同様に、ここで、方法が一連の段階を含むと記述される場合、ここに提示されたそのような段階の順序が必ずしもそのような段階が実行される順序であるわけではなく、任意に記述された段階は省略することができ、および／またはここに記述されていない任意の他の段階をその方法に付加することができる。
明細書および請求範囲において、「左側」、「右側」、「前」、「後」、「上部」、「底部」、「上に」、「下に」などの用語が記載されている場合には、説明のために用いられるものであり、必ずしも不変の相対的な位置を記述するためのものではない。そのように用いられる用語は、ここに記述された本発明の実施形態が、例えば、ここに図示または説明されたものではなく他の方向に動作するように適切な環境下で互換可能であることを理解することができる。ここで用いられた用語「連結された」は、電気的または非電気的な方式で直接または間接的に接続されることに定義される。ここで、互いに「隣接する」と記述された対象は、その文章が用いられる文脈に対して適切に、互いに物理的に接触するか、互いに近接するか、互いに同一の一般的な範囲または領域に存在することができる。
以下、添付の図面を参照して本発明の構成および作用効果についてより詳細に説明する。
図１は本発明の一実施形態による回路基板１００を概略的に例示した図面であり、図２は本発明の他の実施形態による回路基板２００を概略的に例示した図面であり、図３は本発明の一実施形態による回路基板１００に適用される第１コア層１１´の一例を概略的に例示した図面であり、図４は本発明の一実施形態による回路基板１００に適用される第１コア層１１´´の他の例を概略的に例示した図面である。
図面を参照すれば、本発明の一実施形態による回路基板１００はコア部１０を含む。コア部１０の上には、絶縁層および回路パターン層が備えられることができ、必要に応じて、複数の層をなすことができる。
一実施形態において、コア部１０は、第１コア層１１〜第３コア層１３からなることができる。この際、第１コア層１１はグラファイト（ｇｒａｐｈｉｔｅ）またはグラフェン（ｇｒａｐｈｅｎｅ）からなり、第２コア層１２および第３コア層１３は銅（Ｃｕ）などの金属材質からなることができる。
通常、グラファイトまたはグラフェンは、炭素が相互結合してなる板状構造を有しており、この板状構造が複数の層に積層されることもある。ここで、炭素が板状構造をなす平面をＸＹ平面と称し、複数の板状構造が積層される方向をＺ軸方向と称することができる。そして、グラファイトまたはグラフェンは、一般的な銅などの金属材質に比べ熱伝導度が著しく高く、特に、Ｚ軸方向に比べＸＹ平面方向への熱伝導度が著しく高い。
したがって、第１コア層をなすグラファイトまたはグラフェンのＸＹ平面方向が水平方向を向く場合、回路基板の一地点で発生した熱が回路基板の全体領域に迅速に分散されることとなり、これにより、放熱性能が向上することができる。また、第１コア層をなすグラファイトまたはグラフェンのＸＹ平面方向が垂直方向を向く場合、回路基板の上面から下面への方向、またはその逆方向に熱が迅速に移動することができることとなる。
一方、第１コア層をなすグラファイトまたはグラフェンは、金属材質に比べ硬度が相対的に低い。特に、板状構造が積層されてなるグラファイトまたはグラフェンの場合、積層された板と板との結合力が相対的に低い。また、グラファイトまたはグラフェンからなる第１コア層と、金属材質の第２、３コア層は、その材質が互いに異なるため、境界面における結合力が相対的に弱化され得る。
しかし、本発明の一実施形態による回路基板１００は、第１コア層１１の一面および他面に金属材質の第２コア層１２および第３コア層１３が備えられる。そして、この金属材質は、第１コア層１１を貫通するスルーホールの内部にも充填される。
すなわち、図面に例示されたように、第１コア層１１にスルーホールが備えられており、第２コア層１２と第３コア層１３とがスルーホールを介して一体に連結されて第１コア層１１を強固に支持することができる。これにより、第１コア層１１をなすグラファイトまたはグラフェンの板状構造の相互間の結合力が向上し、さらに、異種材質の第２コア層１２および第３コア層１３との境界面における結合力も向上することができる。
一実施形態において、コア部１０を貫通するスルービアＴＶ１、ＴＶ２が備えられる。この際、スルービアＴＶ１、ＴＶ２は複数個備えられることができ、このように複数個備えられたスルービアＴＶ１、ＴＶ２の少なくとも一つは、スルーホールを通過することができる。そして、スルーホールも複数個備えられることができ、スルービアＴＶ１、ＴＶ２が貫通するスルーホールは、スルービアＴＶ１、ＴＶ２より大きい直径を有することができる。また、スルービアＴＶ１、ＴＶ２が貫通しないスルーホールの直径は制限されないが、少なくともスルービアＴＶ１、ＴＶ２が貫通するスルーホールよりは小さい直径となるようにすることで、コア部１０の信頼性を確保しながらも、第１コア層１１の熱伝逹性能を最大限向上させることができる。図面では、スルービアＴＶ１、ＴＶ２が貫通するスルーホールをＨ１と示し、スルービアＴＶ１、ＴＶ２が貫通しないスルーホールをＨ２と示した。
一実施形態において、コア部１０のうち第１コア層１１を除いた第２コア層１２または第３コア層１３のみを貫通するビアＶ１、Ｖ１´、Ｖ２、Ｖ２´が備えられることができる。このビアがグラファイトまたはグラフェン材質からなる第１コア層１１に接触されることで、第１コア層１１との熱伝達効率が向上することができる。
一実施形態において、コア部１０の一面および他面の少なくとも一部には回路パターンが備えられることができる。そして、この回路パターンの一部は、上述のスルービアＴＶ１、ＴＶ２またはビアに接触されることができる。
一方、第２コア層１２および第３コア層１３は金属材質からなる。そのため、第２コア層１２または第３コア層１３の外面に導体パターンが直接接触される場合、不要な電気的連結が生じ得る。したがって、本発明の一実施形態による回路基板１００は、第２コア層１２または第３コア層１３と導体パターンとの間に絶縁膜１４を備えることで、絶縁性を確保する。ここで、導体パターンとは、上述のスルービアＴＶ１、ＴＶ２、ビア、および回路パターンから選択される少なくとも一つを意味する。一実施形態において、絶縁膜１４は、パリレン（Ｐａｒｙｌｅｎｅ）などをコア部１０の表面に気相蒸着する方式により形成されることができる。すなわち、スルービアＴＶ１、ＴＶ２を形成するためのスルービアホールＴＶＨをコア部１０に加工した状態で、コア部１０の表面に絶縁物質を提供することで、スルービアホールＴＶＨの内部にも絶縁膜１４を形成することができる。これにより、スルービアＴＶ１、ＴＶ２、ビア、および回路パターンなどとコア部１０との間の絶縁性を確保することができる。
一方、コア部１０にはキャビティＣ１が備えられており、このキャビティＣ１に第１電子部品３００が挿入されることができる。ここで、第１電子部品３００は能動素子または受動素子であることができる。また、第１電子部品３００は、熱伝導性の高い材質からなって、熱伝達機能を遂行する構造体であってもよい。
一実施形態において、第１電子部品３００が熱伝達機能を遂行する構造体である場合、第１電子部品３００の側壁がコア部１０のキャビティＣ１の内側壁面に接触されるようにすることで、第１電子部品３００の熱がコア部１０を介して水平方向に迅速に分散されるようにすることができる。
この場合、第１電子部品３００とコア部１０との間の絶縁性が確保されるように、キャビティＣ１の表面にも上述の絶縁膜１４が備えられることができる。
図１に例示されたように、一実施形態では、第１コア層１１の外周縁側壁が第２コア層１２および第３コア層１３の外側に露出されるが、このようにコア部１０の外面に露出された第１コア層１１に第１電子部品３００が直接（または絶縁膜１４を介して）接触されることにより、第１電子部品３００の熱が第１コア層１１を介してさらに迅速に伝達されることができる。
それに対し、図２に例示されたように、他の実施形態では、第１コア層１１の外周縁側壁も第２コア層１２および第３コア層１３をなす金属材質で覆われることができる。この場合、図１に例示された実施形態に比べ第１電子部品３００との熱交換効率は減少するが、第１コア層１１自体の結合力または第１コア層１１と第２、３コア層１２、１３との結合力は向上する。
ここで、図１および図２では、理解の便宜のために、垂直断面図と水平断面図をともに図示している。すなわち、水平断面図は、垂直断面図に示されたI‐I´線に沿って切断した面を概略的に例示しており、垂直断面図は、水平断面図に示されたＩＩ‐ＩＩ´線に沿って切断した面を概略的に例示している。
また、コア部１０の外側には、少なくとも一つの絶縁層および回路パターン層が備えられることができる。そして、回路基板１００、２００の少なくとも一面には集積回路などの第２電子部品５００が実装されることができ、回路基板１００はメインボードなどの付加基板８００に搭載されることができる。
ここで、コア部１０の上部に備えられた絶縁層を第１上部絶縁層１２１、コア部１０の下部に備えられた絶縁層を第１下部絶縁層１２１´と称することができ、この第１上部絶縁層１２１または第１下部絶縁層１２１´をなす物質がキャビティＣ１と第１電子部品３００との間に充填されることができる。図面では、第１電子部品３００とキャビティＣ１との間に充填された物質を１２１Ｍで示した。
これにより、第１電子部品３００が熱伝達機能を遂行する場合、第２電子部品５００で発生した熱が第１電子部品３００を経て付加基板８００に移動することができ、これとともに、コア部１０を介して水平方向へも迅速に分散されることができる。
また、第１電子部品３００がＭＬＣＣなどの受動素子で構成されて、熱伝達機能を円滑に遂行できない場合にも、第２電子部品５００で発生した熱が回路パターンおよびビアを介してコア部１０に伝達され、コア部１０を介して迅速に分散されることができる。
その結果、回路基板１００の放熱性能が向上することとなる。
一方、図３を参照すれば、第１コア層１１´の外面にプライマー層１５が備えられた例が図示されている。すなわち、グラファイトまたはグラフェンシートからなる第１コア層１１´の外面にプライマー層１５を備えることで、層間結合力を向上させることができる。この際、プライマー層１５は、第１コア層１１´をなすグラファイトまたはグラフェン同士の層間結合力を向上させるだけでなく、第１コア層１１´と第２コア層１２との間および第１コア層１１´と第３コア層１３との間の層間結合力を向上させる機能も遂行することができる。
他の実施形態において、図４を参照すれば、グラファイトまたはグラフェンシートの表面にプライマー層１５が備えられてなる単位体を垂直方向に積層することで、第１コア層１１´´を形成することができる。この場合、第１コア層１１´´の水平放熱機能の減少を最小化しながらも、第１コア層１１´´の垂直方向における剥離問題を低減することができる。
ここで、プライマー層１５は、イソプロピルアルコール（Ｉｓｏ Ｐｒｏｐｙｌ Ａｌｃｏｈｏｌ）およびアクリル（Ａｃｒｙｌ）系シラン（Ｓｉｌａｎ）を含むプライマーからなることができる。また、プライマー層１５はＭＰＳ（３‐（ｔｒｉｍｅｔｈｏｘｙｓｉｌｙｌ）ｐｒｏｐｙｌｍｅｔｈａｃｒｙｌａｔｅ）からなることができ、プライマー層１５にはシラン系添加剤が加えられることができる。
図５Ａ〜図５Ｇは、本発明の一実施形態による回路基板１００の製造方法を説明するための図面である。
先ず、図５Ａを参照すれば、グラファイトまたはグラフェン材質からなる第１コア層１１を提供する。この際、第１コア層１１には、少なくとも一つのスルーホールが備えられることができる。
次に、図５Ｂを参照すれば、第１コア層１１に金属材質を提供して第２コア層１２および第３コア層１３を形成する。ここで、金属材質はプリント法やメッキ法などの様々な方式で提供することができ、スルーホールにも金属材を充填することで、第２コア層１２と第３コア層１３とが一体をなして形成されることができる。
次に、図５Ｃを参照すれば、コア部１０にスルービアホールＴＶＨ、ビアホールＶＨ、およびキャビティＣ１などを形成することができる。
次に、図５Ｄを参照すれば、コア部１０の露出された表面に絶縁膜１４を形成することができる。
次に、図５Ｅを参照すれば、コア部１０にスルービアＴＶ１、ＴＶ２、ビア、および回路パターンなどを形成することができる。この際、キャビティＣ１に第１電子部品３００を挿入することができる。
次に、図５Ｆを参照すれば、コア部１０および第１電子部品３００を覆う第１上部絶縁層１２１および第１下部絶縁層１２１´を形成することができる。
次に、図５Ｇを参照すれば、第２上部絶縁層１３１および第２下部絶縁層１３１´をさらに形成することができる。
図示されていないが、回路基板１００の上面に第２電子部品５００を実装することができる。また、回路基板１００を付加基板８００に実装することもできる。この過程で半田ボールＳＢが活用されることができ、これに限定されるものではない。
図６Ａ〜図６Ｇは本発明の他の実施形態による回路基板２００の製造方法を説明するための図面であって、第１コア層１１の外周縁側壁の少なくとも一部が第２コア層１２および第３コア層１３をなす金属材質で覆われる状態を除き、上述の実施形態と同様であるためその重複説明は省略する。
１０ コア部
１１、１１´、１１´´ 第１コア層
１２ 第２コア層
１３ 第３コア層
１４ 絶縁膜
１５ プライマー層
１００、２００ 回路基板
１２１ 第１上部絶縁層
１２１´ 第１下部絶縁層
１３１ 第２上部絶縁層
１３１´ 第２下部絶縁層
Ｈ１ 第１スルーホール
Ｈ２ 第２スルーホール
ＴＶＨ スルービアホール
ＶＨ ビアホール
ＴＶ１、ＴＶ２ スルービア
Ｖ１、Ｖ２、Ｖ１´、Ｖ２´ ビア
ＳＢ 半田ボール
３００ 第１電子部品
５００ 第２電子部品
８００ 付加基板

Claims (13)

  1. グラファイト（ｇｒａｐｈｉｔｅ）またはグラフェン（ｇｒａｐｈｅｎｅ）材質からなり、一面と他面との間を貫通するスルーホールが形成された第１コア層と、金属材質からなり、前記第１コア層の一面および他面にそれぞれ形成された第２コア層および第３コア層と、を含むコア部を含み、
    前記スルーホールには、前記第２コア層および前記第３コア層をなす前記金属材質が充填されており、
    前記コア部の表面の少なくとも一部には絶縁膜が備えられ、
    前記絶縁膜は前記第１コア層、第２コア層、および第３コア層のそれぞれより厚さが薄く、
    前記コア部の一面および他面のうち一つの面には前記絶縁膜の少なくとも一部を覆う絶縁層が備えられた回路基板。
  2. 前記コア部の一面と他面との間を貫通するスルービアが前記スルーホールの内側を貫通する、請求項１に記載の回路基板。
  3. 前記コア部の一面または他面に回路パターンが備えられており、前記スルービアの外面と前記コア部の表面との間、および前記回路パターンの外面と前記コア部の表面との間に前記絶縁膜が備えられる、請求項２に記載の回路基板。
  4. 前記第２コア層または前記第３コア層を貫通するビアが備えられており、前記ビアの表面と前記コア部との間に前記絶縁膜が備えられる、請求項１から３の何れか一項に記載の回路基板。
  5. 前記スルーホールは、前記スルービアが内側を貫通する第１スルーホールと、前記スルービアが内側を貫通しない第２スルーホールと、を含む、請求項２または３に記載の回路基板。
  6. 前記第１コア層の外周縁側壁の少なくとも一部が前記第２コア層および前記第３コア層の外部に露出される、請求項１から５の何れか一項に記載の回路基板。
  7. 前記第１コア層の外周縁側壁の少なくとも一部が前記第２コア層および前記第３コア層をなす金属材質で覆われる、請求項１から６の何れか一項に記載の回路基板。
  8. 前記コア部の一面と他面との間を貫通するキャビティ（ｃａｖｉｔｙ）が備えられており、前記キャビティの内部に第１電子部品の少なくとも一部が挿入される、請求項１から７の何れか一項に記載の回路基板。
  9. 前記第１電子部品の外周縁側壁の少なくとも一部が前記絶縁膜を挟んで前記キャビティに接触される、請求項８に記載の回路基板。
  10. グラファイト（ｇｒａｐｈｉｔｅ）またはグラフェン（ｇｒａｐｈｅｎｅ）材質からなり、一面と他面との間を貫通するスルーホールが形成された第１コア層と、金属材質からなり、前記第１コア層の一面および他面にそれぞれ形成された第２コア層および第３コア層と、を含むコア部を含み、
    前記スルーホールには、前記第２コア層および前記第３コア層をなす前記金属材質が充填されており、
    前記第１コア層の表面にプライマー層が備えられ、
    前記プライマー層は、イソプロピルアルコール（Ｉｓｏ Ｐｒｏｐｙｌ ａｌｃｏｈｏｌ）、アクリル（Ａｃｒｙｌ）系シラン（Ｓｉｌａｎ）、およびＭＰＳ（３‐（ｔｒｉｍｅｔｈｏｘｙｓｉｌｙｌ）ｐｒｏｐｙｌｍｅｔｈａｃｒｙｌａｔｅ）のうち少なくとも一つを含む回路基板。
  11. 前記第１コア層は、グラファイトまたはグラフェンの表面にプライマー層が備えられてなる単位体が積層されてなる、請求項１０に記載の回路基板。
  12. グラファイト（ｇｒａｐｈｉｔｅ）またはグラフェン（ｇｒａｐｈｅｎｅ）材質からなり、一面と他面との間を貫通するスルーホールが形成された第１コア層を提供する段階と、
    前記スルーホールの内部に金属材が充填されるように前記第１コア層の一面および他面に前記金属材を提供して第２コア層および第３コア層を形成することで、コア部を形成する段階と、
    前記コア部の一面と他面との間を貫通し、且つ前記スルーホールの内側を通過するスルービアホールを形成する段階と、
    前記スルービアホールの内側壁に絶縁膜を形成する段階と、
    前記スルービアホールに導体を充填してスルービアを形成する段階と、を含む回路基板の製造方法。
  13. 前記スルービアホールを形成する段階と前記絶縁膜を形成する段階との間に、
    前記第２コア層または前記第３コア層を貫通して前記第１コア層を露出させるビアホールを形成する段階をさらに含む、請求項１２に記載の回路基板の製造方法。
JP2016017522A 2015-02-23 2016-02-01 回路基板および回路基板の製造方法 Active JP6786764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0025165 2015-02-23
KR1020150025165A KR102295104B1 (ko) 2015-02-23 2015-02-23 회로기판 및 회로기판 제조방법

Publications (2)

Publication Number Publication Date
JP2016157926A JP2016157926A (ja) 2016-09-01
JP6786764B2 true JP6786764B2 (ja) 2020-11-18

Family

ID=56690688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016017522A Active JP6786764B2 (ja) 2015-02-23 2016-02-01 回路基板および回路基板の製造方法

Country Status (3)

Country Link
US (1) US20160249450A1 (ja)
JP (1) JP6786764B2 (ja)
KR (1) KR102295104B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115735420A (zh) * 2020-07-02 2023-03-03 株式会社村田制作所 多层电路基板以及电子部件安装多层基板
EP4233496A4 (en) * 2020-10-26 2024-10-02 Ericsson Telefon Ab L M CIRCUIT BOARD ARRANGEMENT COMPRISING A CIRCUIT BOARD WITH A GRAPHENE ISLAND AND METHOD FOR COMMUNICATION BETWEEN A FIRST AND A SECOND CIRCUIT
US12096561B2 (en) * 2021-11-01 2024-09-17 Raytheon Company Nanocomposite material for ultraviolet curable direct write semiconductor applications

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP4187352B2 (ja) 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP3988764B2 (ja) * 2004-10-13 2007-10-10 三菱電機株式会社 プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
KR100976201B1 (ko) 2007-10-30 2010-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5938577B2 (ja) * 2012-04-19 2016-06-22 パナソニックＩｐマネジメント株式会社 熱伝導シートおよびその製造方法およびこれを用いた熱伝導体

Also Published As

Publication number Publication date
US20160249450A1 (en) 2016-08-25
JP2016157926A (ja) 2016-09-01
KR102295104B1 (ko) 2021-09-01
KR20160103221A (ko) 2016-09-01

Similar Documents

Publication Publication Date Title
US9717151B2 (en) Flex-rigid wiring board
CN103687344B (zh) 电路板制作方法
JP6806316B2 (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
US20080198552A1 (en) Package board and method for manufacturing thereof
JP2016157928A (ja) 回路基板および回路基板の製造方法
JP6773366B2 (ja) 回路基板及び回路基板の製造方法
JP2008016844A (ja) プリント基板及びその製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
TWI472277B (zh) 軟硬結合電路基板、軟硬結合電路板及製作方法
JP6786764B2 (ja) 回路基板および回路基板の製造方法
CN105323950B (zh) 挠性印刷电路板及其制造方法
JP5533914B2 (ja) 多層基板
TW201417638A (zh) 軟硬結合電路板及其製作方法
JP5118238B2 (ja) 耐食性と歩留まりを向上させたプリント基板
JP5194505B2 (ja) キャビティ付きプリント配線基板とその製造方法
CN105472884B (zh) 电路板及其制造方法
JP2008227272A (ja) プリント配線板および電子装置
JP2016076509A (ja) 回路モジュール
JP6123915B2 (ja) 樹脂多層基板
CN105228346B (zh) 台阶槽电路板的加工方法和台阶槽电路板
TWI504319B (zh) 軟硬結合電路板及其製作方法
JP2013115110A (ja) 段差構造のプリント配線板
JP2009135285A (ja) フレキシブルプリント配線板の製造方法およびその方法により製造されたフレキシブルプリント配線板
US10051736B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20150101846A1 (en) Printed circuit board and method of manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201007

R150 Certificate of patent or registration of utility model

Ref document number: 6786764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250