KR102295104B1 - 회로기판 및 회로기판 제조방법 - Google Patents

회로기판 및 회로기판 제조방법 Download PDF

Info

Publication number
KR102295104B1
KR102295104B1 KR1020150025165A KR20150025165A KR102295104B1 KR 102295104 B1 KR102295104 B1 KR 102295104B1 KR 1020150025165 A KR1020150025165 A KR 1020150025165A KR 20150025165 A KR20150025165 A KR 20150025165A KR 102295104 B1 KR102295104 B1 KR 102295104B1
Authority
KR
South Korea
Prior art keywords
core layer
core
layer
hole
circuit board
Prior art date
Application number
KR1020150025165A
Other languages
English (en)
Other versions
KR20160103221A (ko
Inventor
민태홍
강명삼
장진혁
고영관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150025165A priority Critical patent/KR102295104B1/ko
Priority to US15/000,398 priority patent/US20160249450A1/en
Priority to JP2016017522A priority patent/JP6786764B2/ja
Publication of KR20160103221A publication Critical patent/KR20160103221A/ko
Application granted granted Critical
Publication of KR102295104B1 publication Critical patent/KR102295104B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inorganic Chemistry (AREA)

Abstract

그라파이트 또는 그래핀 재질의 제1 코어층, 금속재질로 이루어지며 상기 제1 코어층의 일면 및 타면에 각각 구비되는 제2 코어층 및 제3 코어층을 포함하는 코어부가 구비되며, 제1 코어층의 일면과 타면 사이를 관통하는 관통홀이 제1 코어층에 구비되며, 이 관통홀 내부로 금속재질이 충진되는 회로기판이 개시된다.

Description

회로기판 및 회로기판 제조방법{CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명의 일실시예는 회로기판에 관련된다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board ; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.
한편, 다층기판에 연결되는 어플리케이션 프로세서(Application processor; AP)등이 다기능화 및 고성능화 됨에 따라, 발열량이 현저하게 증가되고 있는 실정이다.
KR 10-0976201 B1 JP 2000-349435 A1 JP 1999-284300 A1
본 발명의 일 측면은, 회로기판의 방열성능 향상, 경박단소화, 신뢰성 향상, 제조효율 향상 중 적어도 하나가 가능한 기술을 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판에는, 그라파이트 또는 그래핀 재질의 제1 코어층, 금속재질로 이루어지며 상기 제1 코어층의 일면 및 타면에 각각 구비되는 제2 코어층 및 제3 코어층을 포함하는 코어부가 구비된다. 그리고, 제1 코어층의 일면과 타면 사이를 관통하는 관통홀이 제1 코어층에 구비되며, 이 관통홀 내부로 금속재질이 충진된다.
일실시예에서, 관통홀을 통과하는 스루비아가 구비될 수 있고, 제2 코어층 또는 제3 코어층 중 어느 하나를 관통하여 제1 코어층에 접촉되는 비아가 구비될 수 있다.
일실시예에서, 스루비아, 비아, 회로패턴 등이 코어부에 형성될 수 있으며, 코어부의 표면과 스루비아, 비아, 회로패턴 등 사이의 경계면에는 절연막이 구비될 수 있다.
일실시예에서, 코어부에는 캐비티가 구비되어 전자부품이 삽입될 수 있다.
본 발명의 일실시예에 따르면, 회로기판의 경박단소화와 더불어 방열성능이 향상된다.
또한, 회로기판의 방열성능을 향상시키는 동시에 신뢰성을 확보할 수 있으므로, 전자제품의 고성능화로 인한 발열 문제에 효과적으로 대응할 수 있다.
도 1은 본 발명의 일실시예에 따른 회로기판을 개략적으로 예시한 도면이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 도면이다.
도 3은 본 발명의 일실시예에 따른 회로기판에 적용되는 제1 코어층의 일예를 개략적으로 예시한 도면이다.
도 4는 본 발명의 일실시예에 따른 회로기판에 적용되는 제1 코어층의 다른 예를 개략적으로 예시한 도면이다.
도 5a 내지 도 5g는 본 발명의 일실시예에 따른 회로기판 제조방법을 설명하기 위한 도면으로써,
도 5a는 제1 코어층을 제공한 상태,
도 5b는 제2 코어층 및 제3 코어층을 더 형성한 상태,
도 5c는 스루비아홀, 비아홀 및 캐비티를 더 형성한 상태,
도 5d는 절연막을 더 형성한 상태,
도 5e는 제1 전자부품을 삽입하고 스루비아와 비아를 더 형성한 상태,
도 5f는 제1 상부 절연층 및 제1 하부 절연층을 더 형성한 상태,
도 5g는 제2 상부 절연층 및 제2 하부 절연층을 더 형성한 상태를 각각 예시한 도면이다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 회로기판 제조방법을 설명하기 위한 도면으로써,
도 6a는 제1 코어층을 제공한 상태,
도 6b는 제2 코어층 및 제3 코어층을 더 형성한 상태,
도 6c는 스루비아홀, 비아홀 및 캐비티를 더 형성한 상태,
도 6d는 절연막을 더 형성한 상태,
도 6e는 제1 전자부품을 삽입하고 스루비아와 비아를 더 형성한 상태,
도 6f는 제1 상부 절연층 및 제1 하부 절연층을 더 형성한 상태,
도 6g는 제2 상부 절연층 및 제2 하부 절연층을 더 형성한 상태를 각각 예시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 기술 등은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예는 본 발명의 개시가 완전하도록 함과 더불어, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도시의 간략화 및 명료화를 위해, 도면은 일반적 구성 방식을 도시하고, 본 발명의 설명된 실시예의 논의를 불필요하게 불명료하도록 하는 것을 피하기 위해 공지된 특징 및 기술의 상세한 설명은 생략될 수 있다. 부가적으로, 도면의 구성요소는 반드시 축척에 따라 그려진 것은 아니다. 예컨대, 본 발명의 실시예의 이해를 돕기 위해 도면의 일부 구성요소의 크기는 다른 구성요소에 비해 과장될 수 있다. 서로 다른 도면의 동일한 참조부호는 동일한 구성요소를 나타내고, 유사한 참조부호는 반드시 그렇지는 않지만 유사한 구성요소를 나타낼 수 있다.
명세서 및 청구범위에서 "제 1", "제 2", "제 3" 및 "제 4" 등의 용어는, 만약 있는 경우, 유사한 구성요소 사이의 구분을 위해 사용되며, 반드시 그렇지는 않지만 특정 순차 또는 발생 순서를 기술하기 위해 사용된다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 시퀀스로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 마찬가지로, 여기서 방법이 일련의 단계를 포함하는 것으로 기술되는 경우, 여기에 제시된 그러한 단계의 순서는 반드시 그러한 단계가 실행될 수 있는 순서인 것은 아니며, 임의의 기술된 단계는 생략될 수 있고/있거나 여기에 기술되지 않은 임의의 다른 단계가 그 방법에 부가 가능할 것이다.
명세서 및 청구범위의 "왼쪽", "오른쪽", "앞", "뒤", "상부", "바닥", "위에", "아래에" 등의 용어는, 만약 있다면, 설명을 위해 사용되는 것이며, 반드시 불변의 상대적 위치를 기술하기 위한 것은 아니다. 그와 같이 사용되는 용어는 여기에 기술된 본 발명의 실시예가, 예컨대, 여기에 도시 또는 설명된 것이 아닌 다른 방향으로 동작할 수 있도록 적절한 환경하에서 호환 가능한 것이 이해될 것이다. 여기서 사용된 용어 "연결된"은 전기적 또는 비 전기적 방식으로 직접 또는 간접적으로 접속되는 것으로 정의된다. 여기서 서로 "인접하는" 것으로 기술된 대상은, 그 문구가 사용되는 문맥에 대해 적절하게, 서로 물리적으로 접촉하거나, 서로 근접하거나, 서로 동일한 일반적 범위 또는 영역에 있는 것일 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 회로기판(100)을 개략적으로 예시한 도면이고, 도 2는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 도면이며, 도 3은 본 발명의 일실시예에 따른 회로기판(100)에 적용되는 제1 코어층(11)의 일예를 개략적으로 예시한 도면이고, 도 4는 본 발명의 일실시예에 따른 회로기판(100)에 적용되는 제1 코어층(11)의 다른 예를 개략적으로 예시한 도면이다.
도면을 참조하면, 본 발명의 일실시예에 따른 회로기판(100)은 코어부(10)를 포함한다. 코어부(10) 상에는 절연층 및 회로패턴층들이 구비될 수 있으며, 필요에 따라 복수의 층을 이룰 수 있다.
일실시예에서, 코어부(10)는 제1 코어층(11) 내지 제3 코어층(13)으로 이루어질 수 있다. 이때, 제1 코어층(11)은 그라파이트 또는 그래핀으로 이루어질 수 있으며, 제2 코어층(12) 및 제3 코어층(13)은 구리 등의 금속재질로 이루어질 수 있다.
통상적으로 그라파이트 또는 그래핀은 탄소들이 상호 결합되어 이루어지는 판상구조로 이루어지며, 이러한 판상 구조가 복수 층으로 적층되기도 한다. 여기서, 탄소들이 판상구조를 이루는 평면을 XY평면이라 칭할 수 있고, 복수의 판상구조가 적층되는 방향을 Z축 방향이라고 칭할 수 있다. 그리고, 그라파이트 또는 그래핀은 일반적인 구리 등의 금속재질에 비해서 열전도도가 월등히 높고, 특히, Z축 방향에 비해 XY평면 방향으로의 열전도도가 현저히 높다.
따라서, 제1 코어층(11)을 이루는 그라파이트 또는 그래핀의 XY평면 방향이 수평방향을 향할 경우, 회로기판(100)의 한 지점에서 발생된 열이 회로기판(100)의 전체 영역으로 신속하게 분산될 수 있게 되며, 이에 따라 방열성능이 향상될 수 있다. 또한, 제1 코어층(11)을 이루는 그라파이트 또는 그래핀의 XY평면 방향이 수직방향을 향할 경우, 회로기판(100)의 상면에서 하면 방향으로 또는 그 역방향으로 열이 신속하게 이동될 수 있게 된다.
한편, 제1 코어층(11)을 이루는 그라파이트 또는 그래핀은 금속재질에 비해서 경도가 상대적으로 낮은 편이다. 특히, 판상 구조가 적층되어 이루어지는 그라파이트 또는 그래핀의 경우 적층된 판과 판 사이의 결합력이 상대적으로 낮은 편이다. 또한, 그라파이트 또는 그래핀으로 이루어지는 제1 코어층(11)과 금속재질의 제2, 3 코어층은 그 재질이 서로 다르기 때문에 경계면에서의 결합력이 상대적으로 약화될 수 있다.
그러나, 본 발명의 일실시예에 따른 회로기판(100)에서는, 제1 코어층(11)의 일면과 타면에는 금속재질의 제2 코어층(12)과 제3 코어층(13)이 구비된다. 그리고, 이 금속재질은 제1 코어층(11)을 관통하는 관통홀 내부에도 충진된다.
즉, 도면에 예시된 바와 같이, 제1 코어층(11)에 관통공이 구비되고, 제2 코어층(12) 및 제3 코어층(13)이 관통공을 통해 일체로 연결되어 제1 코어층(11)을 견고하게 지지하도록 할 수 있다. 이에 따라, 제1 코어층(11)을 이루는 그라파이트 또는 그래핀의 판상 구조들 상호간의 결합력이 향상될 수 있으며, 더 나아가 이종 재질인 제2 코어층(12) 및 제3 코어층(13)들과의 경계면에서의 결합력 또한 향상될 수 있다.
일실시예에서, 코어부(10)를 관통하는 스루비아(TV1, TV2)가 구비된다. 이때, 스루비아(TV1, TV2)는 복수개로 구비될 수 있으며, 이렇게 복수로 구비되는 스루비아(TV1, TV2)들 가운데 적어도 하나는 관통홀을 통과할 수 있다. 그리고, 관통홀 역시 복수로 구비될 수 있는데, 스루비아(TV1, TV2)가 관통하는 관통홀은 스루비아(TV1, TV2)보다 큰 직경을 가질 수 있다. 또한, 스루비아(TV1, TV2)가 관통하지 않는 관통홀은 직경에 제한은 없지만, 적어도 스루비아(TV1, TV2)가 관통하는 관통홀 보다는 작은 직경이 되도록 함으로써, 코어부(10)의 신뢰성을 담보하면서도 제1 코어층(11)의 열전달 성능을 최대한 향상시킬 수 있다. 도면에서는 스루비아(TV1, TV2)가 관통하는 관통홀을 H1으로 표시하고, 스루비아(TV1, TV2)가 관통하지 않는 관통홀을 H2로 표시했다.
일실시예에서, 코어부(10) 중에서 제1 코어층(11)을 제외한 제2 코어층(12) 또는 제3 코어층(13)만 관통하는 비아(V1, V1', V2, V2')가 구비될 수 있다. 이 비아는 그라파이트 또는 그래핀 재질로 이루어지는 제1 코어층(11)에 접촉됨으로써 제1 코어층(11)과의 열전달 효과가 향상될 수 있다.
일실시예에서, 코어부(10)의 일면 및 타면 중 적어도 일부에는 회로패턴들이 구비될 수 있다. 그리고 이 회로패턴들 중 일부는 전술한 스루비아(TV1, TV2)나 비아에 접촉될 수 있다.
한편, 제2 코어층(12) 및 제3 코어층(13)은 금속재질로 이루어진다. 따라서, 제2 코어층(12) 또는 제3 코어층(13)의 외면에 직접 도체패턴이 접촉될 경우 불필요한 전기적 연결이 구현될 수 있다. 따라서, 본 발명의 일실시예에 따른 회로기판(100)은, 제2 코어층(12) 또는 제3 코어층(13)과 도체패턴들 사이에 절연막(14)을 구비하여 절연성을 확보한다. 여기서, 도체패턴은 전술한 스루비아(TV1, TV2), 비아 및 회로패턴 중 선택되는 적어도 한 가지를 의미한다. 일실시예에서, 절연막(14)은 페럴린(Parylene) 등을 코어부(10) 표면에 기상증착하는 방식으로 구현될 수 있다. 즉, 스루비아(TV1, TV2)를 형성하기 위한 스루비아홀(TVH)을 코어부(10)에 가공한 상태에서, 코어부(10) 표면에 절연물질을 제공함으로써 스루비아홀(TVH) 내부에도 절연막(14)을 형성할 수 있다. 이에 따라 스루비아(TV1, TV2)나 비아, 그리고 회로패턴 등과 코어부(10) 사이의 절연성을 확보할 수 있게 되는 것이다.
한편, 코어부(10)에는 캐비티(C1)가 구비되고, 이 캐비티(C1)에 제1 전자부품(300)이 삽입될 수 있다. 여기서, 제1 전자부품(300)은 능동소자 또는 수동소자일 수 있다. 또한, 제1 전자부품(300)은 열전도성이 높은 재질로 이루어져서 열전달 기능을 수행하는 구조체일 수도 있다.
일실시예에서, 제1 전자부품(300)이 열전달 기능을 수행하는 구조체인 경우에는 제1 전자부품(300)의 측벽이 코어부(10)의 캐비티(C1) 내측벽면에 접촉되도록 함으로써 제1 전자부품(300)의 열이 코어부(10)를 통해 수평방향으로 신속하게 분산되도록 할 수 있다.
이 경우, 제1 전자부품(300)과 코어부(10) 사이의 절연성이 확보될 수 있도록 캐비티(C1) 표면에도 전술한 절연막(14)이 구비될 수 있다.
도 1에 예시된 바와 같이, 일실시예에서 제1 코어층(11)의 외주연 측벽이 제2 코어층(12) 및 제3 코어층(13) 외측으로 노출될 수 있는데, 이렇게 코어부(10) 외면으로 노출된 제1 코어층(11)에 제1 전자부품(300)이 직접(또는 절연막(14)을 매개로) 접촉됨에 따라 제1 전자부품(300)의 열이 제1 코어층(11)을 통해 보다 신속하게 전파될 수 있다.
반면, 도 2에 예시된 바와 같이, 다른 실시예에서 제1 코어층(11)의 외주연 측벽도 제2 코어층(12) 및 제3 코어층(13)을 이루는 금속재질로 커버될 수 있다. 이 경우 도 1에 예시된 실시예에 비해서 제1 전자부품(300)과의 열교환 효율은 감소되지만 제1 코어층(11) 자체의 결합력 또는 제1 코어층(11)과 제2, 3 코어층 사이의 결합력은 향상된다.
여기서, 도 1 및 도 2에서는 이해의 편의를 위해서 수직 단면도와 수평 단면도를 함께 도시하고 있다. 즉, 수평 단면도는 수직 단면도에 표시된 I-I'선을 따라 절단한 면을 개략적으로 예시하고 있고, 수직 단면도는 수평 단면도에 표시된 Ⅱ-Ⅱ'선을 따라 절단한 면을 개략적으로 예시하고 있다.
또한, 코어부(10) 외측에는 적어도 하나의 절연층 및 회로패턴층 들이 구비될 수 있다. 그리고, 회로기판(100)의 적어도 일면에는 집적회로 등의 전자부품(500)이 실장될 수 있으며, 회로기판(100)은 메인보드 등의 부가기판(800)에 탑재될 수 있다.
여기서, 코어부(10)의 상부에 구비된 절연층을 제1 상부 절연층(121), 코어부(10)의 하부에 구비된 절연층을 제1 하부 절연층(121')이라 칭할 수 있으며, 이 제1 상부 절연층(121) 또는 제1 하부 절연층(121')을 이루는 물질이 캐비티(C1)와 제1 전자부품(300) 사이에 충진될 수 있다. 도면에서는 제1 전자부품(300)과 캐비티(C1) 사이에 충진된 물질을 121M으로 표시하였다.
이에 따라, 제1 전자부품(300)이 열전달 기능을 수행할 경우, 전자부품(500)에서 발생된 열이 제1 전자부품(300)을 거쳐 부가기판(800)으로 이동될 수 있고, 이와 더불어 코어부(10)를 통해서 수평방향으로도 신속하게 분산될 수 있다.
또한, 제1 전자부품(300)이 MLCC 등의 수동소자로 구현됨에 따라 열전달 기능을 원활하게 수행하지 못할 경우에도, 전자부품(500)에서 발생된 열이 회로패턴 및 비아들을 통해서 코어부(10)에 전달되고, 코어부(10)를 통해서 신속하게 분산될 수 있게 된다.
그 결과 회로기판(100)의 방열성능이 향상될 수 있게 되는 것이다.
한편, 도 3을 참조하면 제1 코어층(11) 외면에 프라이머층(15)이 구비된 예가 도시되어 있다. 즉, 그라파이트 또는 그래핀 시트로 이루어지는 제1 코어층(11)의 외면에 프라이머층(15)을 구비함으로써 층간 결합력을 향상시킬 수 있다는 것이다. 이때, 프라이머층(15)은 제1 코어층(11)을 이루는 그라파이트 또는 그래핀 끼리의 층간 결합력을 향상시킬 뿐만 아니라, 제1 코어층(11)과 제2 코어층(12) 사이 및 제1 코어층(11)과 제3 코어층(13) 사이의 층간 결합력을 향상시키는 기능도 수행할 수 있다.
다른 실시예에서, 도 4를 참조하면, 그라파이트 또는 그래핀 시트의 표면에 프라이머층(15)이 구비되어 이루어지는 단위체들을 수직방향으로 적층하여 제1 코어층(11)을 구현할 수 있다. 이 경우 제1 코어층(11)의 수평방열 기능 감소를 최소화하면서도 제1 코어층(11)의 수직방향의 박리 문제를 완화시킬 수 있다.
여기서, 프라이머층(15)은 이소프로필알코올(Iso Propyl alcohol) 및 아크릴(Acryl) 계 실란(Silan)을 포함하는 프라이머로 이루어질 수 있다. 또한, 프라이머층(15)은 MPS(3-(trimethoxysilyl)propylmethacrylate)로 이루어질 수 있으며, 프라이머층(15)에는 실란계 첨가제가 추가될 수 있다.
도 5a 내지 도 5g는 본 발명의 일실시예에 따른 회로기판(100) 제조방법을 설명하기 위한 도면이다.
먼저, 도 5a를 참조하면, 그라파이트 또는 그래핀 재질로 이루어지는 제1 코어층(11)이 제공된다. 이때, 제1 코어층(11)에는 적어도 하나의 관통홀이 구비될 수 있다.
다음으로, 도 5b를 참조하면, 제1 코어층(11)에 금속재질을 제공하여 제2 코어층(12) 및 제3 코어층(13)을 형성한다. 여기서, 금속재질은 인쇄법이나 도금법 등 다양한 방식으로 제공될 수 있으며, 관통홀에도 금속재가 충진됨으로써 제2 코어층(12)과 제3 코어층(13)이 일체되게 이루어질 수 있다.
다음으로, 도 5c를 참조하면, 코어부(10)에 스루비아홀(TVH), 비아홀(VH) 및 캐비티(C1) 등이 형성될 수 있다.
다음으로, 도 5d를 참조하면, 코어부(10)의 노출된 표면에 절연막(14)이 형성될 수 있다.
다음으로, 도 5e를 참조하면, 코어부(10)에 스루비아(TV1, TV2)와 비아 그리고 회로패턴 등을 형성할 수 있다. 이때, 캐비티(C1)에 제1 전자부품(300)이 삽입될 수 있다.
다음으로, 도 5f를 참조하면, 코어부(10) 및 제1 전자부품(300)을 덮는 제1 상부 절연층(121) 및 제1 하부 절연층(121')을 형성할 수 있다.
다음으로, 도 5g를 참조하면, 제2 상부 절연층(131) 및 제2 하부 절연층(131')을 더 형성할 수 있다.
도시되지는 않았지만, 회로기판(100)의 상면에 전자부품(500)을 실장할 수 있고, 회로기판(100)을 부가기판(800)에 실장할 수도 있다. 이 과정에서 솔더볼(SB)이 활용될 수 있으며, 이에 한정되는 것은 아니다.
도 6a 내지 도 6g는 본 발명의 다른 실시예에 따른 회로기판(100) 제조방법을 설명하기 위한 도면으로써, 제1 코어층(11)의 외주연 측벽 중 적어도 일부가 제2 코어층(12) 및 제3 코어층(13)을 이루는 금속재질로 커버되는 상태를 제외하고는 전술한 실시예와 동일하므로 중복되는 설명은 생략한다.
10 : 코어부
11 : 제1 코어층
12 : 제2 코어층
13 : 제3 코어층
14 : 절연막
15 : 프라이머층
100, 200 : 회로기판
121 : 제1 상부 절연층
121' : 제1 하부 절연층
131 : 제2 상부 절연층
131' : 제2 하부 절연층
H1 : 제1 관통홀
H2 : 제2 관통홀
TVH : 스루비아홀
VH : 비아홀
TV1, TV2 : 스루비아
V1, V2 : 비아
SB : 솔더볼
300 : 제1 전자부품
500 : 제2 전자부품
800 : 부가기판

Claims (13)

  1. 그라파이트 또는 그래핀 재질로 이루어지고 일면과 타면 사이를 관통하는 관통홀이 구비된 제1 코어층, 금속재질을 포함하며 상기 제1 코어층의 일면 및 타면에 각각 구비되는 제2 코어층 및 제3 코어층을 포함하는 코어부;
    상기 코어부의 표면의 적어도 일부에 구비되는 절연막; 및
    상기 코어부의 일면 및 타면 중 적어도 하나의 면에 구비되어, 상기 절연막의 적어도 일부를 덮는 절연층; 을 포함하며,
    상기 절연막은 상기 절연층보다 두께가 얇고,
    상기 관통홀에는 상기 제2 코어층 및 상기 제3 코어층을 이루는 상기 금속재질이 충진되는 회로기판.
  2. 청구항 1에 있어서,
    상기 코어부의 일면과 타면 사이를 관통하는 스루비아가 상기 관통홀 내측을 관통하는 회로기판.
  3. 청구항 2에 있어서,
    상기 코어부의 일면 또는 타면에 회로패턴이 구비되되, 상기 스루비아의 외면과 상기 코어부의 표면 사이 및 상기 회로패턴의 외면과 상기 코어부의 표면 사이에는 상기 절연막이 구비되는 회로기판.
  4. 청구항 1에 있어서,
    상기 제2 코어층 또는 상기 제3 코어층을 관통하는 비아가 구비되되, 상기 비아의 표면과 상기 코어부 사이에는 상기 절연막이 구비되는 회로기판.
  5. 청구항 2에 있어서,
    상기 관통홀은, 상기 스루비아가 내측을 관통하는 제1 관통홀 및 상기 스루비아가 내측을 관통하지 않는 제2 관통홀을 포함하는 회로기판.
  6. 청구항 1에 있어서,
    상기 제1 코어층의 외주연 측벽 중 적어도 일부는 상기 제2 코어층 및 상기 제3 코어층 외부로 노출되는 회로기판.
  7. 청구항 1에 있어서,
    상기 제1 코어층의 외주연 측벽 중 적어도 일부는 상기 제2 코어층 및 상기 제3 코어층을 이루는 금속재질로 커버되는 회로기판.
  8. 청구항 1에 있어서,
    상기 코어부의 일면과 타면 사이를 관통하는 캐비티가 구비되고, 상기 캐비티 내부에는 제1 전자부품의 적어도 일부가 삽입되는 회로기판.
  9. 청구항 8에 있어서,
    상기 제1 전자부품의 외주연 측벽 중 적어도 일부는 상기 절연막을 사이에 두고 상기 캐비티에 접촉되는 회로기판.
  10. 그라파이트 또는 그래핀 재질로 이루어지고 일면과 타면 사이를 관통하는 관통홀이 구비된 제1 코어층; 및
    금속재질을 포함하며 상기 제1 코어층의 일면 및 타면에 각각 구비되는 제2 코어층 및 제3 코어층;
    을 포함하는 코어부가 구비되되,
    상기 관통홀에는 상기 제2 코어층 및 상기 제3 코어층을 이루는 상기 금속재질이 충진되며,
    상기 제1 코어층의 표면에는 프라이머층이 구비되고,
    상기 프라이머층은 이소프로필알코올(Iso Propyl alcohol), 아크릴(Acryl) 계 실란(Silan) 및 MPS(3-(trimethoxysilyl)propylmethacrylate) 중 적어도 하나를 포함하는 회로기판.
  11. 청구항 10에 있어서,
    상기 제1 코어층은, 그라파이트 또는 그래핀의 표면에 상기 프라이머층이 구비되어 이루어지는 단위체들이 적층되어 이루어지는 회로기판.
  12. 그라파이트 또는 그래핀 재질로 이루어지고 일면과 타면 사이를 관통하는 관통홀이 구비된 제1 코어층을 제공하는 단계;
    상기 관통홀 내부에 금속재가 충진되도록 상기 제1 코어층의 일면 및 타면에 금속재를 제공하여 제2 코어층 및 제3 코어층을 형성하여 코어부를 형성하는 단계;
    상기 코어부의 일면과 타면 사이를 관통하되 상기 관통홀 내측을 통과하는 스루비아홀을 형성하는 단계;
    상기 스루비아홀 내측벽에 절연막을 형성하는 단계; 및
    상기 스루비아홀에 도체를 충진하여 스루비아를 형성하는 단계;
    를 포함하는 회로기판 제조방법.
  13. 청구항 12에 있어서,
    상기스루비아홀을 형성하는 단계와 상기 절연막을 형성하는 단계 사이에,
    상기 제2 코어층 또는 상기 제3 코어층을 관통하여 상기 제1 코어층을 노출시키는 비아홀을 형성하는 단계;를 더 포함하는 회로기판 제조방법.
KR1020150025165A 2015-02-23 2015-02-23 회로기판 및 회로기판 제조방법 KR102295104B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150025165A KR102295104B1 (ko) 2015-02-23 2015-02-23 회로기판 및 회로기판 제조방법
US15/000,398 US20160249450A1 (en) 2015-02-23 2016-01-19 Circuit board and manufacturing method thereof
JP2016017522A JP6786764B2 (ja) 2015-02-23 2016-02-01 回路基板および回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150025165A KR102295104B1 (ko) 2015-02-23 2015-02-23 회로기판 및 회로기판 제조방법

Publications (2)

Publication Number Publication Date
KR20160103221A KR20160103221A (ko) 2016-09-01
KR102295104B1 true KR102295104B1 (ko) 2021-09-01

Family

ID=56690688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150025165A KR102295104B1 (ko) 2015-02-23 2015-02-23 회로기판 및 회로기판 제조방법

Country Status (3)

Country Link
US (1) US20160249450A1 (ko)
JP (1) JP6786764B2 (ko)
KR (1) KR102295104B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115735420A (zh) * 2020-07-02 2023-03-03 株式会社村田制作所 多层电路基板以及电子部件安装多层基板
US20230389176A1 (en) * 2020-10-26 2023-11-30 Telefonaktiebolaget Lm Ericsson (Publ) Circuit board arrangement comprising a circuit board provided with a graphene island and method of communicating between a first and a second circuit
US12096561B2 (en) * 2021-11-01 2024-09-17 Raytheon Company Nanocomposite material for ultraviolet curable direct write semiconductor applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114606A (ja) * 2004-10-13 2006-04-27 Mitsubishi Electric Corp プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
JP2013077759A (ja) * 2011-09-30 2013-04-25 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2013222919A (ja) * 2012-04-19 2013-10-28 Panasonic Corp 熱伝導シートおよびその製造方法およびこれを用いた熱伝導体

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140902A (ja) * 1997-07-18 1999-02-12 Cmk Corp プリント配線板及びその製造方法
JP4187352B2 (ja) 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
KR100976201B1 (ko) 2007-10-30 2010-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114606A (ja) * 2004-10-13 2006-04-27 Mitsubishi Electric Corp プリント配線板用基材、プリント配線板及びプリント配線板用基材の製造方法
JP2013077759A (ja) * 2011-09-30 2013-04-25 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2013222919A (ja) * 2012-04-19 2013-10-28 Panasonic Corp 熱伝導シートおよびその製造方法およびこれを用いた熱伝導体

Also Published As

Publication number Publication date
US20160249450A1 (en) 2016-08-25
JP6786764B2 (ja) 2020-11-18
JP2016157926A (ja) 2016-09-01
KR20160103221A (ko) 2016-09-01

Similar Documents

Publication Publication Date Title
JP2016157928A (ja) 回路基板および回路基板の製造方法
JP6014081B2 (ja) 印刷回路基板
JP6019168B2 (ja) パッケージ構造及びその製造方法
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
JP2016225620A (ja) プリント回路基板、プリント回路基板の製造方法及びこれを含む半導体パッケージ
KR101497230B1 (ko) 전자부품 내장기판 및 전자부품 내장기판 제조방법
JP6773366B2 (ja) 回路基板及び回路基板の製造方法
US9905508B2 (en) Package structure
KR20140021910A (ko) 코어기판 및 이를 이용한 인쇄회로기판
JP2008016844A (ja) プリント基板及びその製造方法
CN105472865A (zh) 包括传热结构的电路板
KR102295104B1 (ko) 회로기판 및 회로기판 제조방법
TW201630496A (zh) 具有散熱結構的電路板及其製作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
TWI503902B (zh) 半導體封裝件及其製法
US8745859B2 (en) Component built-in module, and manufacturing method for component built-in module
CN105472884B (zh) 电路板及其制造方法
US9155199B2 (en) Passive device embedded in substrate and substrate with passive device embedded therein
KR102295103B1 (ko) 회로기판 및 회로기판 조립체
US10051736B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
CN105282972B (zh) 器件内置型印刷电路板、半导体封装及其制造方法
US20080212287A1 (en) Semiconductor package structure with buried electronic device and manufacturing method therof
JP2016225390A (ja) キャビティ構造の多層配線基板、及びその製造方法
JP2017108034A (ja) 配線板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant