JP6741341B2 - パワーオンリセット回路 - Google Patents
パワーオンリセット回路 Download PDFInfo
- Publication number
- JP6741341B2 JP6741341B2 JP2016098589A JP2016098589A JP6741341B2 JP 6741341 B2 JP6741341 B2 JP 6741341B2 JP 2016098589 A JP2016098589 A JP 2016098589A JP 2016098589 A JP2016098589 A JP 2016098589A JP 6741341 B2 JP6741341 B2 JP 6741341B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- circuit
- current
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
図7に、第1従来例のパワーオンリセット回路を示す。このパワーオンリセット回路は、一端が電源端子1に接続されたキャパシタC11と、そのキャパシタC11の他端と接地端子2との間に接続されたダイオード接続のNMOSトランジスタMN11と、キャパシタC11とトランジスタMN11のドレインの共通接続点のノードNxに入力端子が接続されたインバータINV11とで構成されている。キャパシタC11の容量値またはトランジスタMN11のON抵抗値を大きくすることでノードNxの電圧Vxの上昇の時定数を大きくして、リセット時間を十分確保することが一般的に行われている。
図9に、このような正、負のパルスノイズによる影響を抑制したパワーオンリセット回路として、第2従来例のパワーオンリセット回路を示す。このパワーオンリセット回路は、ソースが電源端子1に接続されたPMOSトランジスタMP11と、そのトランジスタMP11のドレインとドレインが接続されたデブレッション型のNMOSトランジスタDMN1と、それらトランジスタMP11,DMN1の共通ドレインのノードNxに入力端子が接続されたインバータINV11と、トランジスタDMN1のソースと接地端子2との間に直列接続された抵抗R11,R12と、ドレインが抵抗R11,R12の共通接続点に接続されソースが接地端子2に接続されゲートがインバータINV11の出力端子3に接続されたNMOSトランジスタMN12とで構成されている。インバータINV11はPMOSトランジスタMP12とNMOSトランジスタMN13で構成されている。トランジスタMP11,DMN1のゲートは接地端子2に接続されている。このパワーオンリセット回路は、トランジスタDMN1と抵抗R11,R12で電流源回路が構成されており、この電流源回路の電流は、インバータINV11の出力電圧Vrst で制御されるトランジスタMN12によって切り替えられる。
図1に本発明の第1実施例のパワーオンリセット回路を示す。このパワーオンリセット回路は、電源端子1にソースが接続されゲートが接地端子2に接続されたPMOSトランジスタMP1と、そのトランジスタMP1のドレインに一端が接続され他端が電流源回路10の一端に接続されたキャパシタC1と、キャパシタC1と電流源回路10の共通接続点のノードNxに入力端子が接続されたインバータINV1とで構成されている。電流源回路10の他端は接地端子2に接続されている。インバータINV1はPMOSトランジスタMP01とNMOSトランジスタMN01で構成されている。そして、電流源回路10はインバータINV1の出力端子3の電圧Vrst によって、その電流Iaが切り替えられるようになっている。つまり、後記するように、電流源回路10の電流Iaは、出力電圧Vrst =“L”のときは途中から電流Ia1となり、出力電圧Vrst =“H”のときは電流Ia2(Ia2>Ia1)に切り替わる。
図6に第2実施例のパワーオンリセット回路を示す。この図6では、電流源41と、その電流源41の電流値をインバータINV1の出力電圧Vrst によって制御するフリップフロップ回路42で構成される電源源回路40を、図1の電流源回路10に代えて使用している。
なお、図1、図4、図5、図6のパワーオンリセット回路において、トランジスタMP1はこれを固定抵抗に置き換えても、同様に動作する。
Claims (2)
- 第1電源端子にソースが接続されゲートが第2電源端子に接続された第1導電型の第1トランジスタと、該第1導電型の第1トランジスタのドレインに一端が接続されたキャパシタと、該キャパシタの他端と第2電源端子との間に接続された電流源回路と、前記キャパシタと前記電流源回路の共通接続点に入力端子が接続され前記第1電源端子と前記第2電源端子の電圧を電源とする第1インバータとを備え、前記電流源回路は、前記第1インバータの出力信号が第1論理のとき小さな電流に設定され、第2論理のとき大きな電流に設定されるパワーオンリセット回路において、
前記電流源回路は、第1カレントミラー回路と第2カレントミラー回路と第2インバータからなり、
前記第1カレントミラー回路は、前記第1電源端子にソースが接続された第1導電型の第2トランジスタと、該第1導電型の第2トランジスタのドレインとゲートにドレインとゲートが共通接続された第2導電型の第1トランジスタと、該第2導電型の第1トランジスタのソースにドレインとゲートが接続され、ソースに前記第2電源が接続された第2導電型の第2トランジスタと、該第2導電型の第2トランジスタのゲートとドレインにゲートが接続され、ソースが前記第2電源端子に接続され、ドレインが前記第1インバータの入力端子に接続された第2導電型の第3トランジスタとで構成され、
前記第2カレントミラー回路は、前記第1電源端子にソースが接続された第1導電型の第3トランジスタと、該第1導電型の第3トランジスタのドレインとゲートにドレインとゲートが共通接続された第2導電型の第4トランジスタと、該第2導電型の第4トランジスタのソースにドレインとゲートが接続され、ソースに前記第2電源が接続された第2導電型の第5トランジスタと、該第2導電型の第5トランジスタのゲートとドレインにゲートが接続され、ソースが前記第2電源端子に接続され、ドレインが前記第1インバータの入力端子に接続された第2導電型の第6トランジスタと、該第2導電型の第6トランジスタのゲートにドレインが接続され、ソースが前記第2電源端子に接続された第2導電型の第7トランジスタとで構成され、
前記第2インバータは、入力端子が前記第1インバータの出力端子に接続され、出力端子が前記第2導電型の第7トランジスタのゲートに接続され前記第1電源端子と前記第2電源端子の電圧を電源とする、
ことを特徴とするパワーオンリセット回路。 - 第1電源端子にソースが接続されゲートが第2電源端子に接続された第1導電型の第1トランジスタと、該第1導電型の第1トランジスタのドレインに一端が接続されたキャパシタと、該キャパシタの他端と第2電源端子との間に接続された電流源回路と、前記キャパシタと前記電流源回路の共通接続点に入力端子が接続され前記第1電源端子と前記第2電源端子の電圧を電源とする第1インバータとを備え、前記電流源回路は、前記第1インバータの出力信号が第1論理のとき小さな電流に設定され、第2論理のとき大きな電流に設定されるパワーオンリセット回路において、
前記電流源回路は、電流源と前記第1のインバータの出力信号の論理に応じて前記電流源の電流を切り替えるフリップフロップ回路とからなり、
該フリップフロップ回路は、前記第1インバータの出力信号が第1論理のとき前記電流源の電流を小さな値に設定し、第2論理のとき前記電流源の電流を大きな値に設定することを特徴とするパワーオンリセット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016098589A JP6741341B2 (ja) | 2016-05-17 | 2016-05-17 | パワーオンリセット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016098589A JP6741341B2 (ja) | 2016-05-17 | 2016-05-17 | パワーオンリセット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208636A JP2017208636A (ja) | 2017-11-24 |
JP6741341B2 true JP6741341B2 (ja) | 2020-08-19 |
Family
ID=60415520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016098589A Active JP6741341B2 (ja) | 2016-05-17 | 2016-05-17 | パワーオンリセット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6741341B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI813374B (zh) * | 2022-07-13 | 2023-08-21 | 世界先進積體電路股份有限公司 | 電壓追蹤電路以及電子電路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6736235B2 (ja) * | 2017-10-27 | 2020-08-05 | 株式会社大一商会 | 遊技機 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60106220A (ja) * | 1983-11-14 | 1985-06-11 | Mitsubishi Electric Corp | 半導体回路 |
JPS61222318A (ja) * | 1985-03-27 | 1986-10-02 | Fujitsu Ltd | パワ−オンリセツト回路 |
JP2002271185A (ja) * | 2001-03-09 | 2002-09-20 | Ricoh Co Ltd | パワーオンリセット回路 |
JP2006074210A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Lsi System Support Kk | 半導体集積回路装置のリセット回路 |
JP2008054091A (ja) * | 2006-08-25 | 2008-03-06 | Oki Electric Ind Co Ltd | パワーオンリセット回路 |
JP2012105007A (ja) * | 2010-11-09 | 2012-05-31 | Seiko Instruments Inc | パワーオンリセット回路 |
WO2013005529A1 (ja) * | 2011-07-01 | 2013-01-10 | ローム株式会社 | 過電圧保護回路、電源装置、液晶表示装置、電子機器、テレビ |
-
2016
- 2016-05-17 JP JP2016098589A patent/JP6741341B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI813374B (zh) * | 2022-07-13 | 2023-08-21 | 世界先進積體電路股份有限公司 | 電壓追蹤電路以及電子電路 |
Also Published As
Publication number | Publication date |
---|---|
JP2017208636A (ja) | 2017-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5754343B2 (ja) | 低電圧検出回路 | |
JP4866929B2 (ja) | パワーオンリセット回路 | |
KR101646910B1 (ko) | 파워 온 리셋 회로를 포함하는 반도체 소자 | |
KR101369154B1 (ko) | 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치 | |
JP6048289B2 (ja) | バイアス回路 | |
WO2016015538A1 (zh) | 具有时序控制功能的掉电检测电路 | |
JP5452941B2 (ja) | 発振回路 | |
JP6741341B2 (ja) | パワーオンリセット回路 | |
TWI582787B (zh) | 電源壓降偵測電路及其操作方法 | |
JP2009277122A (ja) | 電源電圧監視回路 | |
JP6205163B2 (ja) | 半導体装置 | |
JP2010147835A (ja) | パワーオンリセット回路 | |
JP3732841B2 (ja) | 遅延回路 | |
JP2017079431A (ja) | 電圧比較回路 | |
JP5967362B2 (ja) | 遅延回路 | |
JP2020141219A (ja) | パワーオンクリア回路及び半導体装置 | |
JP2008197994A (ja) | 起動回路 | |
JP7465200B2 (ja) | 遅延回路 | |
JP4753663B2 (ja) | 出力回路 | |
CN107896099B (zh) | 一种上电复位电路 | |
JP5979162B2 (ja) | パワーオンリセット回路 | |
WO2019116764A1 (ja) | コンパレータと、そのコンパレータを用いた発振器回路 | |
JP4086049B2 (ja) | パワーオン・リセット回路 | |
JP2020141220A (ja) | パワーオンクリア回路及び半導体装置 | |
JP4192793B2 (ja) | 半導体集積回路及びパワーオンリセット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190422 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6741341 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |