JP6716728B2 - 基板とチップの圧着方法、及び圧着装置 - Google Patents

基板とチップの圧着方法、及び圧着装置 Download PDF

Info

Publication number
JP6716728B2
JP6716728B2 JP2019010188A JP2019010188A JP6716728B2 JP 6716728 B2 JP6716728 B2 JP 6716728B2 JP 2019010188 A JP2019010188 A JP 2019010188A JP 2019010188 A JP2019010188 A JP 2019010188A JP 6716728 B2 JP6716728 B2 JP 6716728B2
Authority
JP
Japan
Prior art keywords
substrate
layer
adhesion
adhesion layer
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019010188A
Other languages
English (en)
Other versions
JP2020053665A (ja
Inventor
慶堂 謝
慶堂 謝
家榮 ▲じょ▼
家榮 ▲じょ▼
Original Assignee
▲き▼邦科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ▲き▼邦科技股▲分▼有限公司 filed Critical ▲き▼邦科技股▲分▼有限公司
Publication of JP2020053665A publication Critical patent/JP2020053665A/ja
Application granted granted Critical
Publication of JP6716728B2 publication Critical patent/JP6716728B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75983—Shape of the mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75982—Shape
    • H01L2224/75984—Shape of other portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/75981—Apparatus chuck
    • H01L2224/75986—Auxiliary members on the pressing surface
    • H01L2224/75987—Shape of the auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、基板とチップの圧着方法、及び圧着装置に関する。更に詳しくは、圧着過程において基板のはんだマスクが残留グルーを残留させない基板とチップの圧着方法、及び圧着装置に関する。
フリップチッププロセスは半導体パッケージングプロセスにおいて常用されるプロセスであり、チップ及び基板を圧接させ、前記チップの複数の電極を前記基板の複数の導電パッドに接合させるものである（従来技術に関する文献としては例えば特許文献１がある）。
そして、市場における電子商品に対する要求を満たすためには、前記チップの電子特性を強化し、前記基板の両側に回路層を設けて、電子商品を薄く、軽量で、演算速度が速い、等の要求に適うものにする必要がある。
特開2013-191840号公報
図１に示されるように、従来のフリップチッププロセスにおいては、
チップ１０が基板２０に圧着され、
載置台３０により前記基板２０が支持され、
前記基板２０が前記基板２０の異なる側にそれぞれ位置する第一はんだマスク２１及び第二はんだマスク２２を有することにより、
圧着プロセスにおいて、前記第一はんだマスク２１が前記載置台３０に接触する。
また、図２に示されるように、
圧着プロセス後に前記第一はんだマスク２１が前記載置台３０に残留グルー２１ａを残留させてしまい、前記第一はんだマスク２１が残留させる前記残留グルー２１ａにより前記載置台３０の平坦性に影響が及ぶため、続く圧着プロセスを実行する際に、前記載置台３０に残留する前記残留グルー２１ａがチップの電極（図示省略）と前記基板の導電パッド（図示省略）との位置ずれを引き起こし、前記チップと前記基板とが電気的に接続されなくなるという問題があった。
また、前記載置台３０に残留する前記残留グルー２１ａが、続く圧着プロセス中に前記第一はんだマスク２１に粘着し、前記基板２０が汚染されるという問題もあった。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
本発明はこうした状況に鑑みてなされたものである。本発明の目的は、載置台に設置される粘着防止層により、圧着プロセスにおいて、前記粘着防止層を基板のはんだマスクに接触させることで、前記はんだマスクが圧着プロセス中に前記載置台に残留グルーを残留させないようにすることである。
上述した課題を解決し、目的を達成するために、本発明に係る基板とチップの圧着方法の特徴は、
第一表面及び第二表面を有する本体と、前記第一表面に設置される第一回路層と、前記第二表面に設置される第二回路層と、前記第一回路層を被覆させる第一はんだマスクと、前記第二回路層を被覆させる第二はんだマスクとを備え、且つ前記第二はんだマスクは前記第二回路層の複数の導電パッドを露出させる基板を提供する工程と、
複数の電極を有するチップを提供する工程と、
圧着装置が載置台及び前記載置台に設置される粘着防止層を含む圧着装置を提供する工程と、
まず、前記基板の少なくとも１つの圧着する領域段が前記載置台に移動され、前記第一はんだマスクの露出面が前記粘着防止層に向けられ、前記第二回路層のこれら前記導電パッドが前記粘着防止層の上方に位置され、次いで、前記チップが前記基板に圧着され、これら前記電極が前記導電パッドに圧着され、前記チップと前記基板とが結合されて一体となり、圧着プロセスにおいて、前記粘着防止層により前記基板が支持され、且つ前記粘着防止層が前記第一はんだマスクに接触させ、最後に、前記第一はんだマスクが前記粘着防止層から離間する圧着プロセスを実行する工程と、を含む。
前記粘着防止層は、複数の開口部を有する複数の第１チャンネルを備える。
前記複数の開口部は、前記粘着防止層の前記第一はんだマスクに向けられる支持面に位置し、前記複数の開口部が前記基板に吸着されることで、前記第一はんだマスクが前記粘着防止層に接触し、且つ前記基板が前記粘着防止層に暫定的に固定される。
また、本発明に係る基板とチップの圧着方法に使用される圧着装置は、載置台及び粘着防止層を備える。
前記粘着防止層は、前記載置台に設置され、且つチップが基板に圧着される圧着プロセス中に前記基板を支持させるために用いられると共に前記基板のはんだマスクに接触させる。
前記粘着防止層は複数の開口部を有する複数の第１チャンネルを備える。
前記複数の開口部は前記粘着防止層の支持面に位置され、前記支持面は前記はんだマスクに向けられ、前記複数の開口部が前記基板に吸着されることで前記はんだマスクが前記粘着防止層に接触し、且つ前記基板が前記粘着防止層に暫定的に固定される。
本発明は、前記載置台に設置される前記粘着防止層が前記圧着プロセスにおいて前記基板の前記第一はんだマスクに接触し、且つ前記粘着防止層の粘着防止特性により、圧着プロセス中に前記はんだマスクが前記載置台に残留グルーを残留させる現象が防止される。
従来のフリップチッププロセスを示す断面図である。 従来の載置台を示す断面図である。 本発明の圧着工程を示すフローチャートである。 本発明の基板に対して圧着工程を実行する断面図である。 本発明のチップに対して圧着工程を実行する断面図である。 本発明の圧着工程用の圧着装置を示す断面図である。 本発明の圧着工程における圧着プロセスを示す断面図である。 本発明の圧着工程における圧着プロセスを示す断面図である。 本発明の粘着防止層を示す上面図である。 本発明の圧着工程における圧着プロセスを示す断面図である。 本発明の粘着防止層を示す上面図である。 本発明の圧着工程における圧着プロセスを示す断面図である。 本発明の粘着防止層を示す上面図である。
以下、本開示の実施形態について図面を用いて説明する。なお、本開示は、下記の実施形態に何ら限定されることはなく、本開示の技術的範囲に属する限り種々の形態を採りうる。
図３は本発明に係る基板とチップの圧着方法の実施形態を示し、
「基板を提供する」工程Ｓ１と、
「チップを提供する」工程Ｓ２と、
「圧着装置を提供する」工程Ｓ３と、
「圧着プロセスを実行する」工程Ｓ４と、を含む。
本実施形態では、図３に示されるように、
前記「基板を提供する」工程Ｓ１、
前記「チップを提供する」工程Ｓ２、及び、
前記「圧着装置を提供する」工程Ｓ３の順序になっているが、本発明はＳ１、Ｓ２、Ｓ３の順序については制限されない。
なお、図３及び図４Ａに示されるように、「基板を提供する」工程Ｓ１において提供される基板１００はテープ基板であるが、但し本発明はこれに限られない。
前記基板１００は複数の圧着する領域段１００ａを有し、前記基板１００は本体１１０と、第一回路層１２０と、第二回路層１３０と、第一はんだマスク１４０と、第二はんだマスク１５０とを備える。
前記本体１１０は前記第一回路層１２０が設置される第一表面１１０ａ及び前記第二回路層１３０が設置される第二表面１１０ｂを有し、前記第一はんだマスク１４０は前記第一回路層１２０を被覆させ、前記第二はんだマスク１５０は前記第二回路層１３０を被覆させる。
前記第二はんだマスク１５０は前記第二回路層１３０の複数の導電パッド１３１を露出させ、これら前記導電パッド１３１は各前記圧着する領域段１００ａにそれぞれ位置する。
前記第一はんだマスク１４０及び前記第二はんだマスク１５０の材料としては、はんだマスクまたははんだレジスト（Solder maskまたはSolder Resist）から選択される。
なお、図３及び図４Ｂに示されるように、「チップを提供する」工程Ｓ２において提供されるチップ２００は複数の電極２１０を有する。
各前記電極２１０は各前記圧着する領域段１００ａに位置されるこれら前記導電パッド１３１を圧着させ、前記チップ２００と前記基板１００とを電気的に接続させるために用いられる。
さらに、図３及び図４Ｃに示されるように、「圧着装置を提供する」工程Ｓ３において提供される圧着装置３００は、載置台３１０と、前記載置台３１０に設置される粘着防止層３２０と、圧着ヘッド３３０とを備える。
好ましくは、前記粘着防止層３２０が前記載置台３１０に設置される前に、前記載置台３１０の表面３１０ａが予め粗化され、前記粘着防止層３２０が前記載置台３１０に付着固定されるように前記粘着防止層３２０が粗化された前記表面３１０ａに設置され、前記粘着防止層３２０が支持面３２２を有する。
本実施形態では、前記粘着防止層３２０としてポリテトラフルオロエチレン（Polytetrafluoroethylene、PTFE）が選択される。
前記粘着防止層３２０が前記載置台３１０に設置される方法は、シルクスクリーン（Screen Printing）、吹き付け塗装（Spray Coating）、ローラー塗装（Roller Coating）、またはフィルム貼付から選択される。
フィルム貼付方法では前記粘着防止層３２０が予め薄膜として形成され、前記粘着防止層３２０が前記圧着ヘッド３３０に貼付される。
図５Ａ及び図５Ｂに示されるように、他の実施形態では、前記粘着防止層３２０は複数の第１チャンネル３２１を備え、前記載置台３１０は各前記第１チャンネル３２１に各々連通される複数の第２チャンネル３１１を有する。
これら前記第１チャンネル３２１は前記粘着防止層３２０の前記支持面３２２に位置される複数の開口部３２１ａを有し、前記第１チャンネル３２１及び前記第２チャンネル３１１はガスを通過させるために用いられる。
図６Ａ及び図６Ｂに示されるように、他の実施形態では、前記第１チャンネル３２１は複数の溝部３２１ｂを備え、前記開口部３２１ａは前記溝部３２１ｂの開口部である。
好ましくは、これら前記溝部３２１ｂは凹溝であり、図６Ｂに示されるように、これら前記溝部３２１ｂは前記粘着防止層３２０を貫通させない。
前記第１チャンネル３２１は、前記粘着防止層３２０を貫通させないこれら前記溝部３２１ｂに連通される複数のビアホール３２１ｃを含む。
好ましくは、これら前記溝部３２１ｂが互いに連通されることで、前記粘着防止層３２０が複数のブロックに仕切られる。
また、図７Ａ及び図７Ｂに示されるように、他の実施形態では、これら前記溝部３２１ｂが前記粘着防止層３２０を貫通させる。
好ましくは、これら前記溝部３２１ｂが互いに連通されることで、前記粘着防止層３２０が複数のブロックに仕切られる。
図３及び図４Ｄに示されるように、「圧着プロセスを実行する」工程Ｓ４において、常温より高い圧着環境中で前記圧着プロセスが実行される。
まず、前記基板１００の少なくとも１つの圧着する領域段１００ａが前記載置台３１０に移動され、前記第一はんだマスク１４０の露出面１４０ａが前記粘着防止層３２０の前記支持面３２２に向けられ、前記第二回路層１３０のこれら前記導電パッド１３１が前記粘着防止層３２０の上方に位置される。
次いで、前記圧着ヘッド３３０が前記チップ２００を圧接させることにより、前記第一はんだマスク１４０が前記粘着防止層３２０に接触させ、且つこれら前記電極２１０が前記導電パッド１３１に圧着され、前記チップ２００と前記基板１００とが結合されて一体となる。
圧着プロセスにおいて、前記粘着防止層３２０により前記基板１００が支持され、前記粘着防止層３２０が前記第一はんだマスク１４０に接触させる。
図３、図５Ａ、図６Ａ及び図７Ａに示されるように、こちらの異なる実施形態では、前記圧着工程Ｓ４の実行時に、各前記第１チャンネル３２１の各前記開口部３２１ａが前記基板１００に吸着されることにより、前記第一はんだマスク１４０が前記粘着防止層３２０に接触させ、前記基板１００が前記粘着防止層３２０に暫定的に固定される。
これにより、前記チップ２００のこれら前記電極２１０がこれら前記導電パッド１３１に接触させる際に前記基板１００が変位してこれら前記電極２１０と前記導電パッド１３１との位置がずれる事態を回避させる。
圧着工程Ｓ４の完了後に、前記第一はんだマスク１４０が前記粘着防止層３２０から離間する。
図５Ａ、図６Ａ及び図７Ａに示されるように、好ましくは、ガスがこれら前記第１チャンネル３２１及びこれら前記第２チャンネル３１１を通過させ、これら開口部３２１ａからガスが入り込み、前記基板１００が前記粘着防止層３２０から離間する。
本発明は前記載置台３１０に設置される前記粘着防止層３２０が粘着防止特性を有するため、前記圧着プロセスにおいて前記粘着防止層３２０が前記基板１００の前記第一はんだマスク１４０に接触させる。
これにより、圧着プロセス中に前記第一はんだマスク１４０が残留グルーを残留させないように前記粘着防止層３２０の前記支持面３２２が画一した平坦性を有し、前記第一はんだマスク１４０が前記載置台３１０に残留グルーを残留させて後続の圧着プロセスに影響が及ばないようにし、且つ前記第一はんだマスク１４０が残留グルーを残留させることで前記基板１００が汚染されないようにする。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１０ チップ
２０ 基板
２１ 第一はんだマスク
２１ａ 残留グルー
２２ 第二はんだマスク
３０ 載置台
１００ 基板
１００ａ 圧着する領域
１１０ 本体
１１０ａ 第一表面
１２ｂ 第二表面
１２０ 第一回路層
１３０ 第二回路層
１３１ 導電パッド
１４０ 第一はんだマスク
１４０ａ 露出面
１５０ 第二はんだマスク
２００ チップ
２１０ 電極
３００ 圧着装置
３１０ 載置台
３１０ａ 表面
３１１ 第２チャンネル
３２０ 粘着防止層
３２１ 第１チャンネル
３２１ａ 開口部
３２１ｂ 溝部
３２１ｃ ビアホール
３２２ 支持面
３３０ 圧着ヘッド
Ｓ１ 基板を提供する工程
Ｓ２ チップを提供する工程
Ｓ３ 圧着装置を提供する工程
Ｓ４ 圧着プロセスを実行する工程

Claims (17)

  1. 第一表面及び第二表面を有する本体と、前記第一表面に設置される第一回路層と、前記第二表面に設置される第二回路層と、前記第一回路層を被覆させる第一はんだマスクと、前記第二回路層を被覆させる第二はんだマスクと、を備え、且つ前記第二はんだマスクは前記第二回路層の複数の導電パッドを露出させる基板を提供する工程と、
    複数の電極を有するチップを提供する工程と、
    載置台及び前記載置台に設置される粘着防止層を備える圧着装置を提供する工程と、
    まず、前記基板の少なくとも１つの圧着する領域段が前記載置台に移動され、前記第一はんだマスクの露出面が前記粘着防止層に向けられ、前記第二回路層の前記複数の導電パッドが前記粘着防止層の上方に位置され、次いで、前記チップが前記基板に圧着され、前記複数の電極が前記導電パッドに圧着され、前記チップと前記基板とが結合されて一体となり、前記粘着防止層により前記基板が支持され、前記粘着防止層が前記第一はんだマスクに接触させる圧着プロセスを実行する工程と、を含み、
    前記粘着防止層は複数の開口部を有する複数の第１チャンネルを備え、
    前記複数の開口部は前記粘着防止層の前記第一はんだマスクに向けられる支持面に位置し、前記複数の開口部が前記基板に吸着されることで、前記第一はんだマスクが前記粘着防止層に接触し、且つ前記基板が前記粘着防止層に暫定的に固定されることを特徴とする基板とチップの圧着方法。
  2. 前記粘着防止層としてポリテトラフルオロエチレン（PTFE）が選択されることを特徴とする請求項１に記載の基板とチップの圧着方法。
  3. 前記第１チャンネルは複数の溝部を備え、
    前記開口部は前記溝部の開口部であることを特徴とする請求項１に記載の基板とチップの圧着方法。
  4. 前記複数の溝部は前記粘着防止層を貫通させない凹溝であり、
    前記第１チャンネルは複数のビアホールを含み、
    前記複数のビアホールは、前記粘着防止層を貫通させない前記複数の溝部に連通されることを特徴とする請求項３に記載の基板とチップの圧着方法。
  5. 前記複数の溝部は前記粘着防止層を貫通させることを特徴とする請求項３に記載の基板とチップの圧着方法。
  6. 前記複数の溝部が互いに連通されることで、前記粘着防止層が複数のブロックに仕切られることを特徴とする請求項３に記載の基板とチップの圧着方法。
  7. 前記載置台は各前記第１チャンネルに各々連通される複数の第２チャンネルを有することを特徴とする請求項１に記載の基板とチップの圧着方法。
  8. 前記粘着防止層が前記載置台に設置される前に、前記載置台の表面が予め粗化され、
    前記粘着防止層が前記載置台に付着固定されるように、前記粘着防止層が粗化された前記表面に設置されることを特徴とする請求項１に記載の基板とチップの圧着方法。
  9. 前記粘着防止層が前記載置台に設置される方法は、シルクスクリーン、吹き付け塗装、ローラー塗装、またはフィルム貼付から選択されることを特徴とする請求項１に記載の基板とチップの圧着方法。
  10. 載置台と、
    前記載置台に設置され、チップが基板に圧着される圧着プロセス中に前記基板を支持させるために用いられ、且つ前記基板のはんだマスクに接触させる粘着防止層と、を備え、基板とチップの圧着方法に使用され、
    前記粘着防止層は複数の開口部を有する複数の第１チャンネルを備え、
    前記複数の開口部は前記粘着防止層の支持面に位置され、前記支持面は前記はんだマスクに向けられ、前記複数の開口部が前記基板に吸着されることで前記はんだマスクが前記粘着防止層に接触し、且つ前記基板が前記粘着防止層に暫定的に固定されることを特徴とする圧着装置。
  11. 前記粘着防止層としてポリテトラフルオロエチレン（PTFE）が選択されることを特徴とする請求項１０に記載の圧着装置。
  12. 前記第１チャンネルは複数の溝部を備え、
    前記開口部は前記溝部の開口部であることを特徴とする請求項１０に記載の圧着装置。
  13. 前記複数の溝部は前記粘着防止層を貫通させない凹溝であり、
    前記第１チャンネルは前記粘着防止層を貫通させない前記複数の溝部に連通される複数のビアホールを含むことを特徴とする請求項１２に記載の圧着装置。
  14. 前記複数の溝部は前記粘着防止層を貫通させることを特徴とする請求項１２に記載の圧着装置。
  15. 前記複数の溝部が互いに連通されることで、前記粘着防止層が複数のブロックに仕切られることを特徴とする請求項１２に記載の圧着装置。
  16. 前記載置台は各前記第１チャンネルに各々連通される複数の第２チャンネルを有することを特徴とする請求項１０に記載の圧着装置。
  17. 前記粘着防止層が前記載置台に設置される前に、前記載置台の表面が予め粗化され、
    前記粘着防止層が前記載置台に付着固定されるように、前記粘着防止層が粗化された前記表面に設置されることを特徴とする請求項１０に記載の圧着装置。
JP2019010188A 2018-09-27 2019-01-24 基板とチップの圧着方法、及び圧着装置 Active JP6716728B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107134150 2018-09-27
TW107134150A TWI669794B (zh) 2018-09-27 2018-09-27 基板與晶片之壓合步驟及其壓合裝置

Publications (2)

Publication Number Publication Date
JP2020053665A JP2020053665A (ja) 2020-04-02
JP6716728B2 true JP6716728B2 (ja) 2020-07-01

Family

ID=68316742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019010188A Active JP6716728B2 (ja) 2018-09-27 2019-01-24 基板とチップの圧着方法、及び圧着装置

Country Status (5)

Country Link
US (2) US20200105712A1 (ja)
JP (1) JP6716728B2 (ja)
KR (1) KR102204147B1 (ja)
CN (1) CN110958782A (ja)
TW (1) TWI669794B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7346190B2 (ja) * 2019-09-17 2023-09-19 キオクシア株式会社 半導体製造装置
TWI765307B (zh) * 2020-07-28 2022-05-21 立積電子股份有限公司 電子封裝結構及其製作方法
US11963352B2 (en) 2020-08-31 2024-04-16 Sandisk Technologies Llc Three-dimensional memory device with vertical field effect transistors and method of making thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144738A (ja) * 1996-11-13 1998-05-29 Tomoegawa Paper Co Ltd 半導体装置用接着シート
JPH11102937A (ja) * 1997-09-26 1999-04-13 Hitachi Cable Ltd 両面配線ｔａｂ用テープ
JP2001176933A (ja) * 1999-12-20 2001-06-29 Pfu Ltd ベアチップ部品の実装装置およびその実装方法
JP3906914B2 (ja) * 2002-07-01 2007-04-18 ソニー株式会社 半導体装置の製造方法、および半導体装置
JP4228839B2 (ja) * 2003-08-26 2009-02-25 セイコーエプソン株式会社 ボンディング装置
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
JP2007109732A (ja) * 2005-10-11 2007-04-26 Mitsubishi Electric Corp 素子基板の製造方法及び基板保持装置
KR20140140042A (ko) * 2012-03-07 2014-12-08 도레이 카부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP2014060241A (ja) * 2012-09-18 2014-04-03 Toray Ind Inc 半導体装置の製造方法
JP5538613B1 (ja) * 2013-11-13 2014-07-02 東京エレクトロン株式会社 接合装置及び接合システム
US10669454B2 (en) * 2015-10-29 2020-06-02 Hitachi Chemical Company, Ltd. Method for manufacturing semiconductor device including heating and pressuring a laminate having an adhesive layer

Also Published As

Publication number Publication date
JP2020053665A (ja) 2020-04-02
US20200105712A1 (en) 2020-04-02
TW202013644A (zh) 2020-04-01
KR20200036686A (ko) 2020-04-07
US20210035947A1 (en) 2021-02-04
CN110958782A (zh) 2020-04-03
KR102204147B1 (ko) 2021-01-18
TWI669794B (zh) 2019-08-21

Similar Documents

Publication Publication Date Title
JP6716728B2 (ja) 基板とチップの圧着方法、及び圧着装置
US9190386B2 (en) Substrate, chip package and method for manufacturing substrate
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
US9357647B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP2011009686A5 (ja)
TWI458402B (zh) 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
US20140054785A1 (en) Chip package structure and method for manufacturing same
TWI448219B (zh) 電路板及電路板的製造方法
CN104377187B (zh) Ic载板、具有该ic载板的半导体器件及制作方法
US20220069489A1 (en) Circuit board structure and manufacturing method thereof
CN100514612C (zh) 半导体封装用印刷电路板的窗口加工方法
TWI398198B (zh) 具有接地屏蔽結構之電路板及其製作方法
JP6467775B2 (ja) 部品内蔵基板の製造方法
JPH0831868A (ja) Ｂｇａ型半導体装置
JP2007317955A (ja) 部品内蔵回路モジュール基板
EP3751969A3 (en) Method of manufacturing light-emitting module and light-emitting module
JP2010073994A (ja) ウインドウ型ｂｇａパッケージ及びその製造方法
TWI596725B (zh) 封裝基板、封裝結構及其製作方法
CN110958778B (zh) 一种设有bga凸台的线路板制作方法
JPH10126056A (ja) プリント配線基板の製造方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
TWI416677B (zh) 封裝結構及其製法
JPH11163253A (ja) 半導体チップの実装構造、半導体装置および半導体装置の製造方法
TW202425151A (zh) 一種元器件封裝基板結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200610

R150 Certificate of patent or registration of utility model

Ref document number: 6716728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250